JP3269738B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP3269738B2
JP3269738B2 JP22702694A JP22702694A JP3269738B2 JP 3269738 B2 JP3269738 B2 JP 3269738B2 JP 22702694 A JP22702694 A JP 22702694A JP 22702694 A JP22702694 A JP 22702694A JP 3269738 B2 JP3269738 B2 JP 3269738B2
Authority
JP
Japan
Prior art keywords
film
amorphous silicon
catalyst element
silicon film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22702694A
Other languages
English (en)
Other versions
JPH0897137A (ja
Inventor
直樹 牧田
孝真 香西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP22702694A priority Critical patent/JP3269738B2/ja
Priority to TW084102146A priority patent/TW275143B/zh
Priority to US08/408,869 priority patent/US6162667A/en
Priority to KR1019950007043A priority patent/KR100209198B1/ko
Priority to CN95105129A priority patent/CN1055784C/zh
Publication of JPH0897137A publication Critical patent/JPH0897137A/ja
Application granted granted Critical
Publication of JP3269738B2 publication Critical patent/JP3269738B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置およびその
製造方法に関し、さらに詳しく言えば、非晶質ケイ素膜
を結晶化した結晶性ケイ素膜を活性領域とする半導体装
置およびその製造方法に関する。特に、本発明は、絶縁
基板上に設けられたTFT(薄膜トランジスタ)を有す
る半導体装置に有効であり、アクティブマトリクス型の
液晶表示装置、密着型イメージセンサー、三次元ICな
どに適用できるものである。
【0002】
【従来の技術】近年、大型で高解像度の液晶表示装置、
高速で高解像度の密着型イメージセンサー、三次元IC
などへの実現に向けて、ガラス等の絶縁基板上や、絶縁
膜上に高性能な半導体素子を形成する試みがなされてい
る。これらの装置に用いられる半導体素子には、薄膜状
のケイ素半導体層を用いるのが一般的である。
【0003】この薄膜状のケイ素半導体層としては、非
晶質ケイ素半導体(a−Si)からなるものと、結晶性
を有するケイ素半導体からなるものの2つに大別され
る。非晶質ケイ素半導体は作製温度が低く、気相法で比
較的容易に作製することが可能で量産性に富むため、最
も一般的に用いられているが、導電性等の物性が結晶性
を有するケイ素半導体に比べて劣る。このため今後より
高速特性を得るためには、結晶性を有するケイ素半導体
からなる半導体装置の作製方法の確立が強く求められて
いる。なお、結晶性を有するケイ素半導体としては、多
結晶ケイ素、微結晶ケイ素、結晶成分を含む非晶質ケイ
素、結晶性と非晶質の中間の状態を有するセミアモルフ
ァスケイ素等が知られている。
【0004】これら結晶性を有する薄膜状のケイ素半導
体層を得る方法としては、(1)半導体膜の成膜を、該
半導体膜に結晶性を持たせつつ行う、(2)非晶質の半
導体膜を成膜し、その後レーザー光のエネルギーによ
り、該半導体膜を結晶性を有するものにする、(3)非
晶質の半導体膜を成膜し、その後熱エネルギーを加える
ことにより、該半導体膜を結晶性を有するものとする、
といった方法が知られている。
【0005】しかしながら、(1)の方法では、成膜工
程と同時に結晶化が進行するので、大粒径の結晶性ケイ
素を得るにはケイ素膜の厚膜化が不可欠であり、良好な
半導体物性を有する膜を基板上に全面に渡って均一に成
膜することが技術上困難である。またこの方法では成膜
温度が600℃以上と高いので、安価なガラス基板が使
用できないというコスト面での問題があった。
【0006】また、(2)の方法では、溶融固化過程の
結晶化現象を利用するため、小粒径ながら粒界が良好に
処理され、高品質な結晶性ケイ素膜が得られるが、現在
レーザーとして最も一般的に使用されているエキシマレ
ーザーを例にとると、レーザー光の照射面積が小さくス
ループットが低いという問題がまず有る。またレーザー
光による結晶化処理は、大面積基板の全面を均一に処理
するにはレーザーの安定性が充分ではなく、次世代の技
術という感が強い。
【0007】(3)の方法は、(1)、(2)の方法と
比較すると大面積に対応できるという利点はあるが、結
晶化に際し600℃以上の高温にて数十時間にわたる加
熱処理が必要である。一方、安価なガラス基板の使用と
スループットの向上を考えると、加熱温度を下げ、さら
に短時間で結晶化させなければならない。このため
(3)の方法では、上記のような相反する問題点を同時
に解決する必要がある。
【0008】また、(3)の方法では、固相結晶化現象
を利用するため、結晶粒は基板面に平行に拡がり数μm
の粒径を持つものさえ現れるが、成長した結晶粒同士が
ぶつかり合って粒界が形成されるため、その粒界がキャ
リアに対するトラップ準位として働き、TFTの移動度
を低下させる大きな原因となってしまう。
【0009】上記(3)の方法を利用して、前述の結晶
粒界の問題点を解決する方法が、特開平5−55142
号公報あるいは特開平5−136048号公報で提案さ
れている。これらの方法では、結晶成長の核となる異物
を非晶質ケイ素膜中に導入して、その後熱処理をするこ
とで、その異物を核とした大粒径の結晶性ケイ素膜を得
ている。
【0010】前者では、シリコン(Si+)をイオン注
入法によって非晶質ケイ素膜に導入し、その後熱処理に
より粒径数μmの結晶粒をもつ多結晶ケイ素膜を得る。
後者では、粒径10〜100nmのSi粒子を高圧の窒
素ガスとともに非晶質ケイ素膜に吹きつけて成長核を形
成している。両者とも非晶質ケイ素膜に選択的に異物を
導入し、それを核として結晶成長させた高品質な結晶性
ケイ素膜を利用して半導体素子を形成しているのは同様
である。
【0011】しかしながら、特開平5−55142号公
報あるいは特開平5−136048号公報で提案されて
いるこれらの技術では、導入された異物は成長核として
のみ作用する訳であり、結晶成長の際の核発生や結晶成
長方向の制御には有効であるが、結晶化のための加熱処
理工程における上述の問題はなお残る。
【0012】特開平5−55142号公報では、温度6
00℃で40時間の加熱処理により結晶化を行ってい
る。また、特開平5−136048号公報では、加熱温
度650℃以上の熱処理を行っている。ゆえに、これら
の技術はSOI(Silicon-On-Insulator)基板やSOS
(Silicon-On-Sapphire)基板には有効な技術である
が、これらの技術を用いて安価なガラス基板に結晶性ケ
イ素膜を作製し半導体素子を形成することは困難であ
る。例えば、アクティブマトリクス型の液晶表示装置に
用いられるコーニング7059(コーニング社商品名)
ガラスはガラス歪点が593℃であり、基板の大面積化
を考慮した場合、600℃以上の加熱には問題がある。
【0013】そこで、本発明者らは、上述のような様々
な問題を解決するために、結晶化に必要な温度の低温化
と処理時間の短縮を両立し、さらには粒界の影響を最小
限に留めた結晶性ケイ素薄膜の作製方法を見いだした。
【0014】本発明者らの研究によれば、非晶質ケイ素
膜の表面にニッケルやパラジウム、さらには鉛等の金属
元素を微量に導入させ、しかる後に加熱することで、5
50℃、4時間程度の処理時間で結晶化を行えることが
判明している。このメカニズムは、まず金属元素を核と
した結晶核発生が加熱処理の早期に起こり、その後その
金属元素が触媒となって結晶成長を助長し、結晶化が急
激に進行すると理解される。そういった意味で以後これ
らの金属元素を触媒元素と呼ぶ。これらの触媒元素によ
り結晶化が助長されて結晶成長した結晶性ケイ素膜は、
通常の固相成長法で結晶化した非晶質ケイ素膜が双晶構
造であるのに対して、何本もの針状結晶あるいは柱状結
晶で構成されており、それぞれの針状結晶あるいは柱状
結晶内部は理想的な単結晶状態となっている。
【0015】このような結晶性ケイ素膜を活性領域に用
いてTFTを作製すると、通常の固相成長法で形成した
結晶性ケイ素膜を用いた場合に比べ、電界効果移動度が
1.2倍程度向上する。また、上記触媒元素を用いた結
晶化処理の後、レーザー光あるいは強光を照射し、その
結晶性を助長することで、その電界効果移動度の差はさ
らに顕著になる。
【0016】すなわち、結晶性ケイ素膜にレーザー光あ
るいは強光を照射した場合、結晶性ケイ素膜と非晶質ケ
イ素膜との融点の相違から結晶粒界部が集中的に処理さ
れる訳であるが、通常の固相成長法で形成した結晶性ケ
イ素膜では、結晶構造が双晶状態であるため、レーザー
光照射後も結晶粒界内部は双晶欠陥として残る。それに
比べ、触媒元素を導入し結晶化した結晶性ケイ素膜は、
針状結晶あるいは柱状結晶で形成されており、その内部
は単結晶状態であるため、レーザー光あるいは強光の照
射により結晶粒界部が処理されると、基板全面にわたっ
て単結晶状態に近い良質の結晶性ケイ素膜が得られる。
【0017】
【発明が解決しようとする課題】ところで、上記のよう
な触媒元素を微量に導入するには、プラズマ処理やイオ
ン注入、さらには触媒元素を含む溶液あるいは化合物を
塗布する方法を利用すればよい。ここでプラズマ処理と
は、プラズマCVD装置において、電極として触媒元素
を含んだ材料を用い、窒素または水素等の雰囲気でプラ
ズマを生じさせることによって非晶質ケイ素膜に触媒元
素の添加を行う方法である。
【0018】しかしながら、上記のような元素が半導体
中に多量に存在していることは、これら半導体を用いた
装置の信頼性や電気的安定性を阻害するものであり、好
ましいことでない。
【0019】即ち、上述のニッケル等の結晶化を助長す
る触媒元素は、非晶質ケイ素領域を結晶化させる際には
必要であるが、結晶化したケイ素領域中には極力含まれ
ないようにすることが好ましい。この目的を達成するた
めには、触媒元素として結晶性ケイ素領域中で不活性な
傾向が強いものを選ぶと同時に、結晶化に必要な触媒元
素の量を極力少なくし、最低限の量で結晶化を行う必要
がある。そしてそのためには、上記触媒元素の添加量を
精密に制御して導入する必要があり、さらにその際の処
理法における触媒元素の添加量の基板内の均一性、及び
基板間の安定性(再現性)、つまり処理の対象となる基
板間でばらつきが小さいことを確保することが不可決で
ある。
【0020】また、ニッケルを触媒元素とする場合につ
いて、非晶質ケイ素膜を成膜し、ニッケル添加をプラズ
マ処理法によって行って結晶性ケイ素膜を作製するプロ
セスにおける結晶化過程を詳細に検討したところ以下の
事項が判明した。
【0021】(1)プラズマ処理によってニッケルを非
晶質ケイ素膜上に導入した場合、熱処理を行う以前に既
に、ニッケルは非晶質ケイ素膜中のかなりの深さの部分
まで侵入している。
【0022】(2)結晶の初期核は、ニッケルを導入し
た領域の表面から発生している。
【0023】(3)プラズマ処理によってニッケルを非
晶質ケイ素膜上に導入し結晶化した結晶性ケイ素膜にレ
ーザー光を照射した場合、結晶性ケイ素膜表面に過剰の
ニッケルが析出する。
【0024】これらの事項から、プラズマ処理によって
導入されたニッケルが全て効果的に機能していないとい
うことが結論される。すなわち、多量のニッケルが導入
されても十分に機能していないニッケルが存在している
と考えられる。このことから、ニッケルとケイ素が接し
ている接点部分あるいは接触面部分が低温結晶化の際に
機能していると考えられる。そして、可能な限りニッケ
ルは微細に原子状に分散していることが必要であること
が結論される。すなわち、「必要なのは非晶質ケイ素膜
の表面近傍に、低温結晶化が可能な範囲内でかつ可能な
限り低濃度のニッケルが原子状で分散して導入されれば
よい。」ということが結論される。
【0025】そこで、非晶質ケイ素膜の表面近傍のみに
極微量のニッケルを導入する方法、言い換えるならば、
非晶質ケイ素膜の表面近傍にのみ結晶化を助長する触媒
元素を極微量導入する方法としては、触媒元素を、非晶
質ケイ素膜に接するよう溶媒あるいは化合物に溶かせて
保持する方法がある。この方法では、その溶液あるいは
化合物中のニッケル濃度を制御することで、非晶質ケイ
素膜中に導入されるニッケル量を容易に管理でき、結晶
化に必要な最小限の量の触媒元素の添加が可能となる。
また、この方法を用いて結晶化した結晶性ケイ素膜にレ
ーザー光を照射した場合には、ニッケルの析出は起こら
ず、高品質な結晶性ケイ素膜が得られる。
【0026】しかしながら、上述した、非晶質ケイ素膜
に、触媒元素を溶かせた溶媒あるいは化合物を塗布する
方法では、基板内での添加ニッケル量の均一性がよくな
いという問題点が存在する。上記塗布の手法としては、
スピナーにより均一に溶液等を塗布し乾燥させる方法
や、基板を直接溶液にディップした後エアーナイフで乾
燥させる方法などを試みたが、何れも127mm角基板
において±10〜20%の添加ニッケル量のばらつきが
見られた。
【0027】添加ニッケル量の基板内の不均一性が大き
いと、局所的にニッケル量不足で結晶成長が起こらない
領域や、ニッケルが半導体素子に影響を及ぼすほど多量
に入った領域が出現する。したがって、液晶表示装置の
アクティブマトリクス基板の作製プロセスのように、一
つの基板上に数十万個のTFTを均一性よく作製するこ
とは、上記のようにして触媒元素の添加を行った基板で
は困難であった。現在、装置の低コスト化、大面積化の
要請から、400mm角以上のガラス基板に対応できる
ほど、TFTの均一性や再現性に優れた半導体装置およ
びその製造方法が要求されている。
【0028】本発明は、上記問題点を解決するためにな
されたもので、必要とされる最小限の量の触媒元素を、
その添加量を精密に制御して、かつ基板面内での均一性
及び基板間での再現性よく非晶質ケイ素膜に導入するこ
とができ、しかも通常の熱処理により得られる結晶性よ
りさらに高い結晶性を有する結晶性ケイ素膜を、生産性
よく、かつ600℃以下の低温熱処理により形成するこ
とができる半導体装置及びその製造方法を得ることが本
発明の目的である。
【0029】
【課題を解決するための手段】(1)この発明に係る半
導体装置は、絶縁性表面を有する基板と、該基板の絶縁
性表面上に形成され、非晶質ケイ素膜を結晶化してなる
活性領域とを備えている。該活性領域は、加熱処理、あ
るいは加熱処理及びレーザ光または強光の照射処理によ
る非晶質ケイ素膜の結晶化を助長する触媒元素を含むも
のである。該活性領域に含まれる触媒元素は、該触媒元
素を含む均一な膜厚の薄膜と非晶質ケイ素膜との間に設
けられた該触媒元素に対する拡散防止膜を通して、該薄
膜からの熱拡散により、該非晶質ケイ素膜に導入したも
のである。そのことにより上記目的が達成される。
【0030】(2)この発明に係る半導体装置は、絶縁
性表面を有する基板と、該基板の絶縁性表面上に形成さ
れ、非晶質ケイ素膜を結晶化してなる活性領域とを備え
ている。該活性領域は、その近傍の結晶化領域から基板
表面に対して平行な方向に結晶成長が進んで形成され
た、その結晶粒がほぼ単結晶状態である横方向結晶成長
領域の一部である。該結晶化領域は、加熱処理、あるい
は加熱処理及びレーザ光または強光の照射処理による非
晶質ケイ素膜の結晶化を助長する触媒元素を含むもので
ある。該結晶化領域に含まれる触媒元素は、該触媒元素
を含む均一な膜厚の薄膜と非晶質ケイ素膜との間に設け
られた該触媒元素に対する拡散防止膜を通して、該薄膜
からの熱拡散により、該非晶質ケイ素膜に導入したもの
である。そのことにより上記目的が達成される。
【0031】(3)この発明において、前記触媒元素に
対する拡散防止膜は、前記非晶質ケイ素膜に比べ、該触
媒元素に対する拡散係数が1/10以下であることが好
ましい。
【0032】(4)この発明において、前記触媒元素に
対する拡散防止膜は、酸化ケイ素膜あるいは窒化ケイ素
膜であることが好ましい。
【0033】(5)この発明において、前記触媒元素と
して、Ni、Co、Pd、Pt、Cu、Ag、Au、I
n、Sn、Al、P、As、Sbから選ばれた一種また
は複数種類の元素が用いられていることが好ましい。
【0034】(6)この発明において、前記活性領域中
における触媒元素の濃度が、1×1015atoms/c
3〜1×1019atoms/cm3であることが好まし
い。
【0035】(7)この発明に係る半導体装置の製造方
法は、基板上に非晶質ケイ素膜を形成する工程と、該非
晶質ケイ素膜の結晶化を助長する触媒元素に対する拡散
防止膜を形成する工程と、該触媒元素を含有する均一な
膜厚の薄膜を形成する工程と、加熱処理によって、該薄
膜中の触媒元素を該拡散防止膜を介して非晶質ケイ素膜
へ拡散させるとともに、該非晶質ケイ素の結晶化を行う
工程とを含むものであり、そのことにより上記目的が達
成される。
【0036】(8)この発明に係る半導体装置の製造方
法は、基板上に非晶質ケイ素膜を形成する工程と、該非
晶質ケイ素膜の結晶化を助長する触媒元素に対する拡散
防止膜を形成する工程と、該触媒元素を含有する均一な
膜厚の薄膜を形成する工程と、加熱処理により、該薄膜
中の触媒元素を該拡散防止膜を介して非晶質ケイ素膜へ
選択的に拡散させるとともに、該非晶質ケイ素膜を選択
的に結晶化させる工程と、続く加熱処理により、この結
晶化した部分から基板表面に対しほぼ平行な方向へ結晶
成長を行って、該非晶質ケイ素膜中に横方向結晶成長領
域を形成する工程とを含むものであり、そのことにより
上記目的が達成される。
【0037】(9)この発明において、前記加熱処理に
より、前記非晶質ケイ素膜を結晶化させた後、該非晶質
ケイ素膜にレーザ光あるいは強光を照射してその結晶の
処理を行うことが好ましい。
【0038】(10)この発明において、前記拡散防止
膜として、酸化ケイ素膜あるいは窒化ケイ素膜を形成す
ることが好ましい。
【0039】(11)この発明において、前記拡散防止
膜としての酸化ケイ素膜あるいは窒化ケイ素膜は、前記
非晶質ケイ素膜表面を薄膜酸化あるいは薄膜窒化して形
成することが好ましい。
【0040】(12)この発明において、前記触媒元素
を含有する薄膜は、蒸着法により形成することが好まし
い。
【0041】(13)この発明において、前記触媒元素
として、Ni、Co、Pd、Pt、Cu、Ag、Au、
In、Sn、Al、P、As、Sbから選ばれた一種ま
たは複数種類の元素を用いることが好ましい。さらに、
前記触媒元素を含む薄膜が、蒸着法または低パワースパ
ッタリング法によって形成されていることが好ましい。
【0042】
【作用】この発明の半導体装置においては、基板の絶縁
性表面に形成された活性領域を、非晶質ケイ素膜の加熱
による結晶化を助長する触媒元素を含む構造としたか
ら、非晶質ケイ素膜の結晶化により得られる、上記活性
領域を構成する結晶性ケイ素膜を、通常の固相成長法で
得られる結晶性よりさらに高い結晶性を有するものとで
きる。
【0043】また、非晶質ケイ素膜の加熱による結晶化
は、触媒元素により助長されるため、高品質な結晶性ケ
イ素膜を生産性よく形成できる。しかもこの際、結晶化
に要する加熱温度が600℃以下に抑えられるため、安
価なガラス基板を使用可能となる。
【0044】また、上記活性領域における触媒元素の膜
中濃度を、1×1015atoms/cm3〜1×1019
atoms/cm3としているため、非晶質ケイ素膜の
結晶化の際、この触媒元素を効果的に機能させることが
できる。
【0045】この発明の半導体装置の製造方法において
は、非晶質ケイ素膜の結晶化を助長する触媒元素を含む
薄膜を、非晶質ケイ素膜上に形成し、該薄膜から熱拡散
により上記触媒元素を非晶質ケイ素膜に導入するので、
基板面内での触媒元素の添加量のばらつきを小さくする
ことができる。
【0046】また、上記触媒元素の非晶質ケイ素膜への
導入を、拡散防止膜を介して行うので、該触媒元素の多
くが上記薄膜から非晶質ケイ素膜へ至る途中でこの拡散
防止膜によりトラップされることとなり、これにより触
媒元素の導入を必要最小限の量で行うことが可能とな
る。また、上記薄膜中での触媒元素の濃度にばらつきが
ある場合でも、触媒元素が拡散防止膜中を拡散する際に
そのばらつきが緩和される。
【0047】この発明の半導体装置の製造方法において
は、加熱処理により、該薄膜中の触媒元素を該拡散防止
膜を介して非晶質ケイ素膜へ選択的に拡散させるととも
に、該非晶質ケイ素を選択的に結晶化させ、続く加熱処
理により、この結晶化した部分から基板表面に対しほぼ
平行な方向へ結晶成長を行って、該非晶質ケイ素膜中に
横方向結晶成長領域を形成するので、触媒元素を導入し
た領域に比べると格段に結晶性が良好な結晶化領域を得
ることができる。
【0048】
【実施例】以下、まず、本発明の基本原理について説明
する。
【0049】本発明では、非晶質ケイ素膜の結晶化を助
長する触媒元素の導入方法として、触媒元素を含有する
薄膜を形成し、該触媒元素に対する拡散防止膜を介して
該触媒元素を非晶質ケイ素膜へ拡散させる方法を用い
る。この方法では、触媒元素を含有する薄膜を成膜する
ことにより非晶質ケイ素膜に触媒元素を導入するため、
上述した触媒元素を溶かした溶液あるいは化合物を塗布
する方法に比べ、基板内の触媒元素添加量のばらつきは
小さくできる。本発明者らの実験では127mm角基板
で±5%以内に収まっている。この場合の薄膜形成法と
しては、従来から使用されている蒸着法やスパッタリン
グ法あるいはメッキ法などのほぼ完成された技術が使用
できるため、その膜厚の均一性も良好であり、その良好
な均一性をそのまま触媒元素添加量の均一性に反映する
ことができる訳である。さらに基板が大面積化した場合
においても、成膜装置を大型化することでほぼ対応可能
であり、その際の実質的な触媒元素添加量のばらつき
は、今回の127mm角基板での結果と大差ないものと
思われる。
【0050】但し、ただ触媒元素を薄膜状態として非晶
質ケイ素膜上に形成し、そこから触媒元素を拡散させて
非晶質ケイ素膜中に導入するだけでは、基板面内におけ
る触媒元素濃度の均一性は向上できても、本発明のもう
一つの目的である、触媒元素の導入量を、結晶化に必要
最小限の微量な導入量に制御するという点は、困難なも
のとなる。すなわち、本発明で必要とする触媒元素量は
薄膜としては肉眼で確認することが不可能なほどの極薄
膜(数nm以下)であり、薄膜形成という手法での膜厚
制御はほぼ不可能に近いレベルとなっているからであ
る。
【0051】この問題点を解決するため、本発明では、
触媒元素に対する拡散防止膜を介しての触媒元素の導入
を行っている。すなわち、本発明では、薄膜状に形成さ
れた触媒元素が非晶質ケイ素膜に達するためには、まず
拡散防止膜中を拡散することとなる。この拡散防止膜
は、ケイ素膜に比べ金属元素などの触媒元素に対する拡
散係数が小さいことが必要で、文字どおり拡散防止膜あ
るいはバッファ膜として作用する。
【0052】従って、触媒元素が拡散防止膜表面にある
程度過剰に添加されたとしても、多数のものが拡散防止
膜中にトラップされるため、非晶質ケイ素膜へ導入され
る触媒元素量を極微量に制御することが可能となる。ま
た、たとえ拡散防止膜表面に形成された触媒元素膜の濃
度が局所的にばらついていたとしても、拡散防止膜中を
拡散する際にそのばらつきが緩和される。さらに、拡散
防止膜中を拡散させることで触媒元素は微細に原子状に
分散した状態で非晶質ケイ素膜表面に到達するため、非
晶質ケイ素膜へ導入される触媒元素は全て効率的に機能
する。したがって、本発明を用いることにより、触媒元
素を薄膜状態から非晶質ケイ素膜へ導入する際の問題点
が解決され、基板全面にわたって均一に、且つ必要最小
限の量で触媒元素を導入することが可能となる。よっ
て、本発明を用いた場合、加熱による結晶化の後レーザ
ー光あるいは強光の照射を行っても触媒元素の析出は起
こらず、大面積基板上に搭載された均一性、安定性に優
れた高性能半導体装置を実現できる。
【0053】本発明における拡散防止膜としては、触媒
元素に対する拡散係数が非晶質ケイ素膜に比べ少なくと
も1/10以下であるものが望ましい。この理由は、拡
散防止膜の拡散係数により非晶質ケイ素膜に導入される
触媒元素の量が決定されるからである。
【0054】図6に拡散防止膜の拡散係数に対する非晶
質ケイ素膜への触媒元素導入量の関係を示す。これは、
触媒元素としてニッケルを拡散防止膜上に過剰に導入
し、温度550℃で加熱した場合のデーターであり、横
軸はニッケルに対する非晶質ケイ素膜/拡散防止膜の拡
散係数の比、縦軸は拡散防止膜を介して非晶質ケイ素膜
中に導入されたニッケル量を表す。図6から非晶質ケイ
素膜に対する拡散係数比が約1/10以下では、非晶質
ケイ素膜への触媒元素の導入量を1019atoms/c
3以下にできることがわかる。非晶質ケイ素膜へ導入
される触媒元素量は、後述のように1019atoms/
cm3以下に抑える必要があり、本発明の拡散防止膜と
しては非晶質ケイ素膜に対する拡散係数比が1/10以
下であることが望ましいことになる。
【0055】本発明の拡散防止膜としては、上記のよう
な拡散係数を持ち、さらに後に活性領域となる非晶質ケ
イ素膜に悪影響を与えないものが最も望ましい。この条
件を満たすものとして、具体的には同じケイ素系の物質
である酸化ケイ素膜あるいは窒化ケイ素膜がある。よっ
て、これらの膜を本発明の拡散防止膜として用いた場合
には最も良好な結果を得ることができる。
【0056】本発明における酸化ケイ素膜および窒化ケ
イ素膜の形成方法としては、CVD法やスパッタリング
法などの堆積法でも問題ないが、必要とする酸化ケイ素
膜あるいは窒化ケイ素膜の膜厚が数nm程度と極薄い薄
膜で十分であること、また酸化ケイ素膜あるいは窒化ケ
イ素膜の膜厚の均一性が触媒元素の均一な導入に不可欠
であることを考えると、上記酸化ケイ素膜および窒化ケ
イ素膜は非晶質ケイ素膜表面の薄膜酸化法あるいは薄膜
窒化法により形成するのが最も効果的である。
【0057】この非晶質ケイ素膜表面の薄膜酸化法とし
ては、酸素や水蒸気などの酸化雰囲気で加熱処理するこ
とにより表面酸化を行う熱酸化法や、硫酸と過酸化水素
水などの混合液などの酸化性溶液を基板に浸すことで表
面酸化を行う薬液酸化法などがあるが、どの方法を用い
ても本発明の効果は得られる。
【0058】また、本発明における触媒元素を含有する
薄膜の形成方法としては、真空蒸着法が最も有効であ
る。すなわち、触媒元素の形成時のポイントとしては、
触媒元素を拡散防止膜中にできるだけ入り込ませること
なく、拡散防止膜表面のみに存在させたいからである。
しかしながら、スパッタリング法においても低パワーと
することで対応可能であり、またその他の方法でも対応
可能である。
【0059】さて、本発明の応用例として、非晶質ケイ
素膜の一部に選択的に触媒元素を導入し加熱すること
で、その導入領域から横方向(基板と平行な方向)に結
晶成長させる方法がある。この横方向結晶成長領域は、
その内部では、成長方向が一方向に揃った針状結晶、柱
状結晶がひしめき合っており、触媒元素が直接導入され
ランダムに結晶核の発生が起こった領域に比べて、格段
に結晶性が良好な領域となっている。
【0060】この横方向結晶成長領域にレーザー光ある
いは強光を照射すると、針状結晶あるいは柱状結晶間の
結晶粒界が処理され、ほぼ単結晶に近い結晶性ケイ素膜
が得られる。この際にも、触媒元素の導入方法として本
発明を用いることで、効率よく横方向結晶成長が行われ
る。ここで結晶化に寄与する触媒元素は針状結晶、柱状
結晶の先端、つまり結晶成長の先端部に存在している。
すなわち、触媒元素が結晶化に効率よく機能していれ
ば、触媒元素は結晶化が行われる結晶成長先端部のみに
存在し、すでに結晶化された横方向結晶成長領域にはほ
ぼ存在しないことになる。実際、触媒元素としてニッケ
ルを用いた場合におけるこの横方向結晶成長領域のニッ
ケル濃度は、プラズマ処理法では、1×1018〜5×1
18atoms/cm3であったのに対し、本発明の方
法を用いた場合には1×1016〜5×1016atoms
/cm3と約二桁も小さな値であった。
【0061】上記非晶質ケイ素膜に導入する触媒元素の
濃度としては、低ければ低いほど良いが、あまりに低い
と非晶質ケイ素膜の結晶化を助長するように機能しな
い。本発明者らが調べた結果、結晶化が起こる触媒元素
の最低濃度は1×1015atoms/cm3であり、こ
れ以下の濃度では触媒元素による結晶成長は起こらな
い。
【0062】また、触媒元素の濃度が高いと素子への影
響が問題となる。触媒元素の濃度が高い場合に起こる現
象としては、主にTFTのオフ領域でのリーク電流の増
大がある。これは、触媒元素がケイ素膜中で形成する不
純物準位が影響しており、その準位を介したトンネル電
流によるものと理解される。本発明者らが調べた結果、
素子への影響を抑えることが可能な程度の触媒元素の最
高濃度は1×1019atoms/cm3である。よっ
て、触媒元素の膜中濃度として1×1015〜5×1019
atoms/cm3であれば、最も効果的に触媒元素が
機能することになる。
【0063】本発明においては、触媒元素としてNiを
用いた場合に最も顕著な効果を得ることができるが、そ
の他利用できる触媒元素の種類としては、Co、Pd、
Pt、Cu、Ag、Au、In、Sn、Al、P、A
s、Sbを利用することができる。これらから選ばれた
一種または複数種類の元素であれば、微量で結晶化助長
の効果があるため、半導体素子への影響はあまりない。
【0064】以下、本発明の各実施例について説明す
る。 〔実施例1〕図1は本発明の第1の実施例による薄膜ト
ランジスタ及びその製造方法を説明するための断面図で
あり、図1(a)ないし図1(e)は、本実施例のTF
Tの製造方法を工程順に示している。
【0065】図において、100はN型薄膜トランジス
タ(TFT)10を有する半導体装置で、該TFT10
は、ガラス基板101上に酸化ケイ素膜等の絶縁性下地
膜102を介して形成されている。該絶縁性下地膜10
2上には、上記TFTを構成する島状の結晶性ケイ素膜
103iが形成されている。この結晶性ケイ素膜103
iの中央部分は、チャネル領域111となっており、そ
の両側部分は、ソース,ドレイン領域112,113と
なっている。上記チャネル領域111上には、ゲート絶
縁膜108を介してアルミニウムゲート電極109が設
けられている。このゲート電極109の表面は酸化物層
110により被覆されている。上記TFT10はその全
面が層間絶縁膜114により覆われており、該層間絶縁
膜114の、ソース,ドレイン領域112,113に対
応する部分には、コンタクトホール114aが形成され
ている。上記ソース,ドレイン領域112,113はこ
のコンタクトホール114aを介して電極配線115,
116に接続されている。
【0066】そしてこの実施例では、上記結晶性ケイ素
膜103iは、非晶質ケイ素膜の加熱処理による結晶化
を助長する触媒元素(Ni)を含み、この膜中の結晶粒
がほぼ単結晶状態の針状結晶あるいは柱状結晶からなっ
ているものである。
【0067】この実施例のTFT10は、アクティブマ
トリクス型の液晶表示装置のドライバー回路や画素部分
を構成する素子として用いることができることは勿論、
これらの回路や画素部分と同一基板上に搭載したCPU
を構成する素子としても用いることができる。なお、T
FTの応用範囲としては、液晶表示装置のみではなく、
一般に言われる薄膜集積回路に利用できることは言うま
でもない。
【0068】次に製造方法について説明する。まず、ガ
ラス基板101上に例えばスパッタリング法によって厚
さ200nm程度の酸化ケイ素からなる下地膜102を
形成する。この酸化ケイ素膜は、ガラス基板からの不純
物の拡散を防ぐために設けられる。次に減圧CVD法あ
るいはプラズマCVD法によって、厚さ25〜100n
m、例えば80nmの真性(I型)の非晶質ケイ素膜
(a−Si膜)103を成膜する。
【0069】次に図1(a)に示すように、a−Si膜
表面を薄膜酸化し酸化ケイ素膜105を形成する。この
際の手法としては、まずa−Si表面の自然酸化膜をフ
ッ酸洗浄によって除去した後、80℃程度の硫酸と過酸
化水素水の混合液に10分間a−Si膜103表面を浸
すことにより酸化膜105を形成している。このように
して形成された酸化膜105の膜厚は1〜2nm程度で
ある。この酸化膜105の形成によりa−Si膜103
の膜厚は減少するが、その減少量は本実施例の場合1n
m以下であり、初めの設定膜厚に比べ無視できるレベル
のものである。
【0070】引き続いて例えば真空蒸着法によって、ニ
ッケルの薄膜106を成膜する。この際の適度な膜厚は
1nm〜10nm程度である。実際にa−Si膜103
の結晶化に寄与するNi量としては、上記薄膜の厚さ1
nm分もあれば十分であり、本発明では、その制御をニ
ッケル薄膜の膜厚ではなく、バッファ膜となる酸化膜1
05の膜厚により行っていることに特徴がある。
【0071】そして、これを水素還元雰囲気下または不
活性雰囲気下、加熱温度520〜580℃で数時間から
数十時間、例えば550℃で8時間アニールして結晶化
させる。この際、表面に蒸着されたニッケル薄膜106
は酸化膜105中を拡散し、原子状に分散されて一部の
ものだけがa−Si膜103表面に到達する。するとa
−Si表面に到達したニッケルが核となり、基板101
に対して垂直方向に非晶質ケイ素膜103の結晶化が起
こる。この結晶化と同時に該膜中へのニッケルの拡散が
起こる。この結果、結晶性ケイ素膜103a中のニッケ
ル濃度は5×1017atoms/cm3程度になってい
る。
【0072】引き続いて、酸化ケイ素膜105を除去し
た後、図1(b)に示すように結晶性ケイ素膜103a
にレーザー光を照射することでその結晶性を助長する。
このときのレーザー光としては、XeClエキシマレー
ザー(波長308nm、パルス幅40nsec)を用い
る。レーザー光の照射は、照射時に基板が200〜45
0℃、例えば400℃に加熱されるように保持し、エネ
ルギー密度200〜400mj/cm2、例えば300
mj/cm2で行う。
【0073】次に、図1(c)に示すように、不要な部
分の結晶性ケイ素膜103aを除去して素子間分離を行
い、後にTFTの活性領域(ソース/ドレイン領域、チ
ャネル領域)となる島状の結晶性ケイ素膜103iを形
成する。
【0074】次に、上記の活性領域となる結晶性ケイ素
膜103iを覆うように厚さ20〜150nm、ここで
は100nmの酸化ケイ素膜をゲート絶縁膜108とし
て成膜する。酸化ケイ素膜の形成には、ここではTEO
S(Tetra Ethoxy Ortho Silicate)を原料とし、酸素
とともに基板温度150〜600℃、好ましくは300
〜450℃で、RFプラズマCVD法で分解,堆積す
る。あるいはTEOSを原料としてオゾンガスとともに
減圧CVD法もしくは常圧CVD法によって、基板温度
を350〜650℃、好ましくは400〜550℃とし
て形成してもよい。成膜後、ゲート絶縁膜自身のバルク
特性,および結晶性ケイ素膜とゲート絶縁膜との界面特
性を向上するために、不活性ガス雰囲気下で400〜6
00℃で30〜60分アニールを行う。
【0075】引き続いて、スパッタリング法によって、
厚さ400〜800nm、例えば600nmのアルミニ
ウムを成膜する。そして、アルミニウム膜をパターニン
グして、ゲート電極109を形成する。さらに、このア
ルミニウムの電極の表面を陽極酸化して、表面に酸化物
層110を形成する(図1(d))。ここで陽極酸化
は、酒石酸が1〜5%含まれたエチレングリコール溶液
中で行い、最初一定電流で220Vまで電圧を上げ、そ
の状態で1時間保持して処理を終了させる。得られた酸
化物層110の厚さは200nmである。なお、この酸
化物層110の膜厚は、後のイオンドーピング工程にお
いて、オフセットゲート領域を規定する長さとなるの
で、オフセットゲート領域の長さを上記陽極酸化工程で
決めることができる。
【0076】次に、イオンドーピング法によって、ゲー
ト電極109とその周囲の酸化物層110をマスクとし
て活性領域に不純物(リン)を注入する。ドーピングガ
スとして、フォスフィン(PH3)を用い、加速電圧を
60〜90kV、例えば80kV、ドーズ量を1×10
15〜8×1015cm-2、例えば2×1015cm-2とす
る。この工程により、不純物が注入された領域112と
113は後にTFTのソース,ドレイン領域となり、ゲ
ート電極109およびその周囲の酸化層110にマスク
され不純物が注入されない領域111は、後にTFTの
チャネル領域となる。
【0077】その後、図1(d)に示すように、レーザ
ー光の照射によってアニールを行い、イオン注入した不
純物の活性化を行うと同時に、上記の不純物導入工程で
結晶性が劣化した部分の結晶性を改善させる。この際、
使用するレーザーとしてはXeClエキシマレーザー
(波長308nm、パルス幅40nsec)を用い、エ
ネルギー密度150〜400mj/cm2、好ましくは
200〜250mj/cm2で照射を行う。こうして形
成されたN型不純物(リン)領域112、113のシー
ト抵抗は、200〜800Ω/□である。
【0078】続いて、厚さ600nm程度の酸化ケイ素
膜あるいは窒化ケイ素膜を層間絶縁膜114として形成
する。酸化ケイ素膜を用いる場合には、TEOSを原料
として、これと酸素とのプラズマCVD法、もしくはこ
れとオゾンとの減圧CVD法あるいは常圧CVD法によ
って形成すれば、段差被覆性に優れた良好な層間絶縁膜
が得られる。また、SiH4とNH3を原料ガスとしてプ
ラズマCVD法で成膜された窒化ケイ素膜を用いれば、
活性領域/ゲート絶縁膜の界面へ水素原子を供給し、T
FT特性を劣化させる不対結合手を低減する効果があ
る。
【0079】次に、層間絶縁膜114にコンタクトホー
ル114aを形成して、金属材料、例えば、窒化チタン
とアルミニウムの二層膜によってTFTの電極配線11
5、116を形成する。この際、窒化チタン膜は、アル
ミニウムが半導体層に拡散するのを防止する目的のバリ
ア膜として設けられる。そして最後に、1気圧の水素雰
囲気で350℃、30分のアニールを行い、図1(e)
に示すTFT10を完成させる。
【0080】本TFTを、画素電極をスイッチングする
素子として用いる場合には電極115または116をI
TOなど透明導電膜からなる画素電極に接続し、もう一
方の電極より信号を入力する。また、本TFTを薄膜集
積回路に用いる場合には、ゲート電極109上にもコン
タクトホールを形成し、必要とする配線を施せばよい。
【0081】以上の実施例にしたがって作製したNTF
Tは、電界効果移動度は120〜150cm2/Vs、
S値は0.2〜0.4V/桁、閾値電圧2〜3Vという
良好な特性を示した。ここでS値は、TFTのサブスレ
ッシュ領域での立ち上がり係数であり、ゲート電圧とド
レイン電流との関係を示すグラフにおいて、ドレイン電
流が急峻に立ち上がる地点でのグラフの傾きを、該ドレ
イン電流が1桁増大したときのゲート電圧の変化で示し
ている。また基板内におけるTFT特性のばらつきは、
電界効果移動度で±12%、閾値電圧で±8%以内であ
った。
【0082】このように本実施例では、基板101の絶
縁性下地膜102表面に形成された活性領域103i
を、非晶質ケイ素膜103の加熱による結晶化を助長す
る触媒元素を含む構造としたので、非晶質ケイ素膜の結
晶化により得られる、上記活性領域を構成する結晶性ケ
イ素膜103aを、通常の固相成長法で得られる結晶性
よりさらに高い結晶性を有するものとできる効果があ
る。
【0083】また、非晶質ケイ素膜103の加熱による
結晶化は、触媒元素により助長されるため、高品質な結
晶性ケイ素膜103aを生産性よく形成でき、しかもこ
の際、結晶化に要する加熱温度が600℃以下に抑えら
れるため、安価なガラス基板を使用可能となる効果があ
る。
【0084】また、上記非晶質ケイ素膜103の加熱処
理により得られた結晶性ケイ素膜103iにレーザ光の
照射処理を施すため、活性領域を構成するケイ素膜10
3iの結晶性をさらに向上でき、該活性領域でのキャリ
アの電界効果移動度を一層向上できる効果がある。
【0085】また、上記活性領域における触媒元素の膜
中濃度を、1×1015atoms/cm3〜1×1019
atoms/cm3としているため、非晶質ケイ素膜1
03の結晶化の際、この触媒元素を効果的に機能させる
ことができる効果がある。
【0086】さらに、非晶質ケイ素膜103の結晶化を
助長する触媒元素を含む薄膜106を、非晶質ケイ素膜
103上に形成し、該薄膜106から熱拡散により上記
触媒元素を非晶質ケイ素膜103に導入するので、基板
面内での触媒元素の添加量のばらつきを小さくすること
ができる効果がある。
【0087】また、上記触媒元素の非晶質ケイ素膜10
3への導入を、拡散防止膜105を介して行うので、該
触媒元素の多くが上記薄膜106から非晶質ケイ素膜1
03へ至る途中でこの拡散防止膜105によりトラップ
されることとなり、これにより触媒元素の導入を必要最
小限の量で行うことが可能となる。また、上記薄膜10
6中での触媒元素の濃度にばらつきがある場合でも、触
媒元素が拡散防止膜105中を拡散する際にそのばらつ
きが緩和される。
【0088】〔実施例2〕図2(a),(b)は本発明
の第2の実施例による薄膜トランジスタ及びその製造方
法を説明するための平面図、図3は図2(a)のA−
A’線部分に対応する断面図であり、図3(a)ないし
図3(f)は、本実施例のTFTの製造方法を工程順に
示している。
【0089】図において、200はP型薄膜トランジス
タ(TFT)20を有する半導体装置で、該TFT20
は、上記第1の実施例の半導体装置におけるN型TFT
10と全く同一の断面構造を有している。なお、図2及
び図3中、200番台の符号を付した本実施例の構成要
素は、窒化ケイ素膜等からなるマスク204を除いて
は、図1に示す第1の実施例における100番台の符号
を付した構成要素に対応するものである。但し、この実
施例では、上記結晶性ケイ素膜203iは、その近傍の
結晶化ケイ素領域203aから基板表面に対して平行な
方向に結晶成長が進んで形成された横方向結晶領域20
3bの一部である。該結晶化ケイ素領域203a及び横
方向結晶領域203bは、非晶質ケイ素膜の加熱処理に
よる結晶化を助長する触媒元素(Ni)を含み、この膜
中の結晶粒がほぼ単結晶状態の針状結晶あるいは柱状結
晶からなっているものである。
【0090】次に製造方法について説明する。まず、ガ
ラス基板201上に例えばスパッタリング法によって厚
さ200nm程度の酸化ケイ素からなる下地膜202を
形成する。次に減圧CVD法あるいはプラズマCVD法
によって、厚さ25〜100nm、例えば50nmの真
性(I型)の非晶質ケイ素膜(a−Si膜)203を成
膜する。
【0091】次に、該非晶質ケイ素膜203上に、酸化
ケイ素膜または窒化ケイ素膜等からなる、所定位置にマ
スク開口204aを有するマスク層204を形成する。
このマスク204の開口204a内には、スリット状に
a−Si膜203が露呈する。即ち、図3(a)の状態
を上面から見ると、a−Si膜203が領域200aで
スリット状に露呈しており、他の部分はマスクされてい
る状態となっている。ここでは、図2(a)のように、
ソース,ドレイン領域212,213が横方向結晶成長
の方向207に並ぶ配置でTFT20を作製するが、図
2(b)のように、ソース,ドレイン領域212,21
3が上記方向207に垂直な方向に並ぶ配置でも同様の
方法で全く問題なくTFTを作製できる。
【0092】上記マスク204を形成した後、図3
(b)に示すように、a−Si膜203表面が露呈して
いる領域200aに酸化膜205を形成する。酸化膜2
05の形成方法としては、実施例1と同様、硫酸と過酸
化水素水の混合液を用い、同様な条件で行った。引き続
いて、ニッケルの薄膜206を成膜する。この際のニッ
ケルの厚さは、1nm〜10nmとなるようにする。本
実施例では、5nm程度となるようにしている。そし
て、これを不活性雰囲気下で、例えば加熱温度550℃
で16時間のアニール処理をして非晶質ケイ素膜203
の結晶化を行う。
【0093】この際、領域200aにおいては、ニッケ
ル薄膜206が酸化膜205中を拡散して、一部のもの
がa−Si膜203表面に到達する。すると、a−Si
膜203表面に到達したニッケルを核として基板201
に対して垂直方向にケイ素膜203の結晶化が起こり、
結晶性ケイ素膜203aが形成される。この結晶化と同
時に該膜中にニッケルが拡散する。この結果、結晶性ケ
イ素膜203aの中のニッケル濃度は1×1018ato
ms/cm3程度となる。このとき、ニッケルは領域2
00a以外の部分ではマスク膜204に阻まれ、下層の
a−Si膜203に到達することはできない。そして、
領域200aの周辺領域では、図3(c)において、矢
印207で示すように、領域200aから横方向(基板
と平行な方向)に結晶成長が行われ、横方向結晶成長し
た結晶性ケイ素膜203bが形成される。それ以外の非
晶質ケイ素膜203の領域は、そのまま非晶質ケイ素膜
領域203cとして残る。この横方向結晶成長した結晶
性ケイ素膜203b中のニッケル濃度は5×1016at
oms/cm3程度であり、そのシード領域とも言える
直接ニッケルを添加し結晶成長した結晶性ケイ素膜20
3aに比べ、一桁以上小さな値となっている。なお、上
記結晶成長に際し、矢印207で示される基板と平行な
方向の結晶成長の距離は、80μm程度である。
【0094】その後、マスク204および酸化膜205
を除去し、不要な部分のケイ素膜203を除去して素子
間分離を行う。以上の工程で、後にTFTの活性領域
(ソース/ドレイン領域、及びチャネル領域)となる島
状の結晶性ケイ素膜203iが形成される(図3
(d))。
【0095】次に、上記の活性領域となる結晶性ケイ素
膜203iを覆うように厚さ20〜150nm、ここで
は100nmの酸化ケイ素膜をゲート絶縁膜208とし
て成膜する。本実施例では、ゲート絶縁膜208の成膜
方法としてスパッタリング法を用いる。スパッタリング
には、ターゲットとして酸化ケイ素を用い、スパッタリ
ング時の基板温度は200〜400℃、例えば350
℃、スパッタリング雰囲気は酸素とアルゴンで、アルゴ
ン/酸素=0〜0.5、例えば0.1以下とする。
【0096】引き続いて、スパッタリング法によって、
厚さ400nmのアルミニウムを成膜する。そして、ア
ルミニウム膜をパターニングしてゲート電極209を形
成した後、イオンドーピング法によって、ゲート電極2
09をマスクとして活性領域に不純物(ホウ素)を注入
する。ドーピングガスとして、ジボラン(B26)を用
い、加速電圧を40kV〜80kV、例えば65kVと
し、ドーズ量は1×1015〜8×1015cm-2、例えば
5×1015cm-2とする。この工程により、不純物が注
入された領域212と213は、後にTFTのソース,
ドレイン領域となり、ゲート電極209にマスクされ不
純物が注入されない領域211は、後にTFTのチャネ
ル領域となる。
【0097】その後、図3(e)に示すように、レーザ
ー光の照射によってアニールを行い、イオン注入した不
純物の活性化を行うと同時に、上記の不純物導入工程で
結晶性が劣化した部分の結晶性を改善させる。この際、
使用するレーザーとしてはKrFエキシマレーザー(波
長248nm、パルス幅20nsec)を用い、エネル
ギー密度150〜400mj/cm2、好ましくは20
0〜250mj/cmで照射を行った。こうして形成
されたP型不純物(ホウ素)領域212、213のシー
ト抵抗は、500〜900Ω/□であった。
【0098】続いて、厚さ600nm程度の酸化ケイ素
膜を層間絶縁膜214として形成する。酸化ケイ素膜を
用いる場合には、TEOSを原料として、これと酸素と
のプラズマCVD法、もしくはこれとオゾンとの減圧C
VD法あるいは常圧CVD法によって形成すれば、段差
被覆性に優れた良好な層間絶縁膜が得られる。
【0099】次に、層間絶縁膜214にコンタクトホー
ル214aを形成して、金属材料、例えば、窒化チタン
とアルミニウムの二層膜によってTFTの電極配線21
5、216を形成する。そして最後に、水素のプラズマ
雰囲気で350℃、30分のアニールを行い、図3
(f)に示すTFT20を完成させる。
【0100】本TFTを、画素電極をスイッチングする
素子として用いる場合には電極215または216をI
TOなど透明導電膜からなる画素電極に接続し、もう一
方の電極より信号を入力する。また、本TFTを薄膜集
積回路に用いる場合には、ゲート電極209上にもコン
タクトホールを形成し、必要とする配線を施せばよい。
【0101】以上の実施例にしたがって作製したPTF
Tは、電界効果移動度35〜50cm/Vs、S値
0.9〜1.2V/桁、閾値電圧−5〜−6Vという良
好な特性を示した。基板内におけるTFT特性のばらつ
きは、電界効果移動度で±10%、閾値電圧でほぼ±5
%以内であった。
【0102】この実施例では、上記実施例の効果に加え
て、加熱処理により、該薄膜206中の触媒元素を該拡
散防止膜205を介して非晶質ケイ素膜203へ選択的
に拡散させるとともに、該非晶質ケイ素203を選択的
に結晶化させ、続く加熱処理により、この結晶化した部
分203aから基板表面に対しほぼ平行な方向207へ
結晶成長を行って、該非晶質ケイ素膜203中に横方向
結晶成長領域203bを形成するので、触媒元素を導入
した領域203aに比べると格段に結晶性が良好な結晶
化領域203bを得ることができる効果がある。
【0103】〔実施例3〕図4は本発明の第3の実施例
による薄膜トランジスタ及びその製造方法を説明するた
めの平面図、図5は図4のB−B’線部分に対応する断
面図であり、図5(a)ないし図5(e)は、本実施例
のTFTの製造方法を工程順に示している。
【0104】図において、300は本実施例の半導体装
置で、アクティブマトリクス型の液晶表示装置の周辺駆
動回路や、一般の薄膜集積回路を構成するCMOS構成
の回路30を有している。このCMOS構成の回路は、
N型TFT31とP型TFT32とをこれらが相補的な
動作を行うよう接続したもので、ガラス基板301上に
構成されている。
【0105】該N型TFT31とP型TFT32とはそ
れぞれガラス基板301上に酸化ケイ素膜等の絶縁性下
地膜302を介して形成されている。該絶縁性下地膜3
02上には、上記各TFT31,32を構成する島状の
結晶性ケイ素膜303n,303pが隣接して形成され
ている。この結晶性ケイ素膜303n,303pの中央
部分は、それぞれNチャネル領域311,Pチャネル領
域312となっている。上記結晶性ケイ素膜303nの
両側部分はN型TFTのN型ソース,ドレイン領域31
3,314、上記結晶性ケイ素膜303pの両側部分は
P型TFTのP型ソース,ドレイン領域315,316
となっている。
【0106】上記Nチャネル領域311及びPチャネル
領域312上には、ゲート絶縁膜308を介してアルミ
ニウムゲート電極309及び310が配設されている。
また上記TFT31及び32は全面が層間絶縁膜317
により覆われており、該層間絶縁膜317の、N型TF
T31のソース,ドレイン領域313,314に対応す
る部分にはコンタクトホール317nが、また該層間絶
縁膜317の、P型TFT32のソース,ドレイン領域
315,316に対応する部分には、コンタクトホール
317pが形成されている。そして上記N型TFT31
のソース,ドレイン領域313,314はこのコンタク
トホール317nを介して電極配線318,319に接
続されている。また上記P型TFT32のソース,ドレ
イン領域315,316は上記コンタクトホール317
pを介して電極配線319,320に接続されている。
【0107】そして本実施例では、上記結晶性ケイ素膜
303n,303pは、1つの触媒元素添加領域303
aから横方向結晶成長した、その両側の横成長結晶性ケ
イ素膜303bの一部である。
【0108】次に製造方法について説明する。まず、ガ
ラス基板301上に例えばスパッタリング法によって厚
さ100nm程度の酸化ケイ素からなる下地膜302を
形成する。次に減圧CVD法によって、厚さ25〜10
0nm、例えば50nmの真性(I型)の非晶質ケイ素
膜(a−Si膜)303を成膜する。
【0109】次に、該非晶質ケイ素膜303上に、厚さ
50nm程度の酸化ケイ素膜または窒化ケイ素膜等から
なるマスク層304を形成する。このマスク層304を
選択的に除去し、触媒元素の注入用開口304aを形成
する。
【0110】この開口304a内には、スリット状にa
−Si膜303が露呈する。即ち、図5(a)の状態を
上面から見ると、a−Si膜303が領域300aでス
リット状に露呈しており、他の部分はマスクされている
状態となっている。
【0111】上記マスク304を形成した後、図5
(b)に示すように、a−Si膜303表面が露呈して
いる領域300aに酸化膜305を形成する。酸化膜3
05の形成方法としては、基板を水蒸気雰囲気中にて保
持し、温度600℃程度の加熱処理を行う熱酸化法を用
いる。この手法を用いると、処理時間30分程度で約3
nm程度の酸化膜が形成される。引き続いて、その上に
ニッケル薄膜306を成膜する。この際のニッケル薄膜
306の厚さは、1nm〜10nmとなるようにする。
本実施例では、例えば5nm程度となるようにしてい
る。そして、不活性雰囲気下で、例えば加熱温度550
℃で16時間のアニール処理をして非晶質ケイ素膜30
3の結晶化を行う。
【0112】この際、領域300aにおいては、ニッケ
ルが酸化膜305中を拡散して、一部のものがa−Si
膜303表面に到達する。すると、a−Si膜303表
面に到達したニッケルを核として基板301に対して垂
直方向にケイ素膜303の結晶化が起こり、結晶性ケイ
素膜303aが形成される。この結晶化と同時に該膜中
にニッケルが拡散する。この結果、結晶性ケイ素膜30
3a中のニッケル濃度は5×1017atoms/cm3
程度となる。このとき、ニッケルは領域300以外の部
分ではマスク膜304に阻まれ、下層のa−Si膜30
3に到達することはできない。そして、領域300aの
周辺領域では、図5(b)において矢印307で示すよ
うに、領域300aから横方向(基板と平行な方向)に
結晶成長が行われ、横方向結晶成長した結晶性ケイ素膜
303bが形成される。それ以外の非晶質ケイ素膜30
3の領域は、そのまま非晶質ケイ素膜領域303cとし
て残る。
【0113】この横方向結晶成長した結晶性ケイ素膜3
03b中のニッケル濃度は1×1016atoms/cm
3程度であり、そのシード領域とも言える直接ニッケル
を添加し結晶成長した結晶性ケイ素膜303aに比べ、
やはり一桁以上小さな値となっている。なお、上記結晶
成長に際し、矢印307で示される基板と平行な方向に
結晶成長が進む距離は、80μm程度である。
【0114】引き続いて、マスク304および酸化膜3
05を除去し、レーザー光を照射することで結晶性ケイ
素膜303bの結晶性を助長する。このときのレーザー
光としては、XeClエキシマレーザー(波長308n
m、パルス幅40nsec)を用いる。レーザー光の照
射は、照射時に基板が200〜450℃、例えば400
℃に加されるように保持し、エネルギー密度200〜4
00mj/cm2、例えば300mj/cm2で行う。
【0115】その後、図5(c)に示すように、後にT
FTの活性領域(素子領域)303n、303pとなる
結晶性ケイ素膜を残し、それ以外の領域をエッチング除
去して素子間分離を行う。
【0116】次に、上記の活性領域となる結晶性ケイ素
膜303nおよび303pを覆うように厚さ100nm
の酸化ケイ素膜をゲート絶縁膜308として成膜する。
本実施例では、ゲート絶縁膜308の成膜方法としてT
EOSを原料とし、酸素とともに基板温度350℃で、
RFプラズマCVD法で分解,堆積している。
【0117】引き続いて、図5(d)に示すように、ス
パッタリング法によって厚さ400〜800nm、例え
ば500nmのアルミニウム(0.1〜2%のシリコン
を含む)を成膜し、アルミニウム膜をパターニングし
て、ゲート電極309、310を形成する。
【0118】次に、イオンドーピング法によって、活性
領域303n、303pにゲート電極309、310を
マスクとして不純物(リン、およびホウ素)を注入す
る。ドーピングガスとして、フォスフィン(PH3)お
よびジボラン(B26)を用い、前者の場合は、加速電
圧を60〜90kV、例えば80kV、後者の場合は、
40kV〜80kV、例えば65kVとし、ドーズ量は
1×1015〜8×1015cm-2、例えばリンを2×10
15cm-2、ホウ素を5×1015cm-2とする。この工程
により、ゲート電極309、310にマスクされ不純物
が注入されない領域は後にTFTのチャネル領域31
1、312となる。ドーピングに際しては、ドーピング
が不要な領域をフォトレジストで覆うことによって、そ
れぞれの元素の選択的なドーピングを行う。この結果、
N型の不純物領域313と314、P型の不純物領域3
15と316が形成され、図5(d)に示すようにNチ
ャネル型TFT(NTFT)とPチャネル型TFT(P
TFT)とを形成することができる。
【0119】その後、図5(d)に示すように、レーザ
ー光の照射によってアニールを行い、イオン注入した不
純物の活性化を行う。レーザー光としては、XeClエ
キシマレーザー(波長308nm、パルス幅40nse
c)を用い、レーザー光の照射条件としては、エネルギ
ー密度250mj/cm2で一か所につき2ショット照
射するものとした。
【0120】続いて、図5(e)に示すように、厚さ6
00nmの酸化ケイ素膜を層間絶縁膜317としてプラ
ズマCVD法によって形成し、これにコンタクトホール
317n,317pを形成して、金属材料、例えば、窒
化チタンとアルミニウムの二層膜によってTFTの電極
配線318、319、320を形成する。そして最後
に、1気圧の水素雰囲気下で350℃、30分のアニー
ルを行い、TFT31,32を完成させる。
【0121】以上の実施例にしたがって作製したCMO
S構造回路において、それぞれのTFTの電界効果移動
度はNTFTで150〜180cm2/Vs、PTFT
で120〜140cm2/Vsと高く、閾値電圧はNT
FTで1.5〜2V、PTFTで−2〜−3Vと非常に
良好な特性を示す。
【0122】このような構成の第3の実施例において
も、上記第2の実施例と同様の効果がある。
【0123】以上、本発明に基づく実施例3例につき具
体的に説明したが、本発明は上述の実施例に限定される
ものではなく、本発明の技術的思想に基づく各種の変形
が可能である。
【0124】例えば、前述の3例の実施例においては、
ニッケルを導入する方法として、非晶質ケイ素膜表面を
薄膜酸化し、その上に蒸着法によりニッケル薄膜を形成
することにより、ニッケル微量添加を行い、結晶成長を
行う方法を採用している。しかし、非晶質ケイ素膜表面
に形成される酸化膜としては、上記の薄膜酸化法だけで
なく、通常の堆積法を用いて形成してもよい。また、ニ
ッケル薄膜の形成法としても上記の蒸着法だけでなく、
メッキ法や低パワーのスパッタリング法、さらには触媒
元素の種類によってはCVD法などが使用可能である。
また非晶質ケイ素膜の成膜前に、下地膜上にニッケル極
薄膜,薄膜酸化膜を形成し、下層よりニッケルを拡散さ
せ結晶成長を行う方法でもよい。即ち、結晶成長は非晶
質ケイ素膜の上面側から行ってもよいし、下面側から行
ってもよい。
【0125】さらに、結晶化を助長する不純物金属元素
としては、ニッケル以外にコバルト、パラジウム、白
金、銅、銀、金、インジウム、スズ、アルミニウム、リ
ン、ヒ素、アンチモンを用いても同様の効果が得られ
る。
【0126】また、本実施例では結晶性ケイ素膜の結晶
性を助長する手段として、パルスレーザーであるエキシ
マレーザー照射による加熱法を用いたが、それ以外のレ
ーザー(例えば連続発振Arレーザーなど)でも同様の
処理が可能である。また、レーザー光の代わりに赤外
光、フラッシュランプからの出射光(いわゆる強光)を
使用して短時間に1000〜1200℃(シリコンモニ
ターの温度)まで上昇させ試料を加熱する、いわゆるR
TA(ラピッド・サーマル・アニール)、あるいはRT
P(ラピッド・サーマル・プロセス)とも言われる加熱
処理を用いてもよい。
【0127】さらに、本発明の応用としては、液晶表示
用のアクティブマトリクス型基板以外に、例えば、密着
型イメージセンサー、ドライバー内蔵型のサーマルヘッ
ド、有機系EL(Electroluminescence)素子等を発光
素子としたドライバー内蔵型の光書き込み素子や表示素
子、三次元IC等が考えられる。ここで、有機系EL素
子は、有機材料を発光素材とした電界発光素子である。
そして本発明を用いることで、これらの素子の高速、高
解像度化等の高性能化が実現できる。
【0128】またさらに本発明は、上述の実施例で説明
したMOS型トランジスタに限らず、結晶性半導体を素
子材としたバイポーラトランジスタや静電誘導トランジ
スタをはじめとする素子の半導体プロセス全般に幅広く
応用することができる。
【0129】
【発明の効果】以上のようにこの発明に係る半導体装置
によれば、基板の絶縁性表面に形成された活性領域を、
非晶質ケイ素膜の加熱による結晶化を助長する触媒元素
を含む構造としたので、非晶質ケイ素膜の結晶化により
得られる、上記活性領域を構成する結晶性ケイ素膜を、
通常の固相成長法で得られる結晶性よりさらに高い結晶
性を有するものとできる効果がある。
【0130】また、非晶質ケイ素膜の加熱による結晶化
は、触媒元素により助長されるため、高品質な結晶性ケ
イ素膜を生産性よく形成できる。しかもこの際、結晶化
に要する加熱温度が600℃以下に抑えられるため、安
価なガラス基板を使用可能となる効果がある。
【0131】また、上記活性領域における触媒元素の膜
中濃度を、1×1015atoms/cm3〜1×1019
atoms/cm3としているため、非晶質ケイ素膜の
結晶化の際、この触媒元素を効果的に機能させることが
できる効果がある。
【0132】この発明に係る半導体装置の製造方法によ
れば、非晶質ケイ素膜の結晶化を助長する触媒元素を含
む薄膜を、非晶質ケイ素膜上に形成し、該薄膜から熱拡
散により上記触媒元素を非晶質ケイ素膜に導入するの
で、基板面内での触媒元素の添加量のばらつきを小さく
することができる効果がある。
【0133】また、上記触媒元素の非晶質ケイ素膜への
導入を、拡散防止膜を介して行うので、該触媒元素の多
くが上記薄膜から非晶質ケイ素膜へ至る途中でこの拡散
防止膜によりトラップされることとなり、これにより触
媒元素の導入を必要最小限の量で行うことが可能とな
る。また、上記薄膜中での触媒元素の濃度にばらつきが
ある場合でも、触媒元素が拡散防止膜中を拡散する際に
そのばらつきが緩和される効果がある。
【0134】この発明に係る半導体装置の製造方法によ
れば、加熱処理により、該薄膜中の触媒元素を該拡散防
止膜を介して非晶質ケイ素膜へ選択的に拡散させるとと
もに、該非晶質ケイ素を選択的に結晶化させ、続く加熱
処理により、この結晶化した部分から基板表面に対しほ
ぼ平行な方向へ結晶成長を行って、該非晶質ケイ素膜中
に横方向結晶成長領域を形成するので、触媒元素を導入
した領域に比べると格段に結晶性が良好な結晶化領域を
得ることができる効果がある。
【0135】このように、本発明を用いることにより、
大面積基板にわたって均一で安定した特性の高性能薄膜
トランジスタを有する半導体装置が、簡便な製造プロセ
スにて得られる。特に液晶表示装置においては、アクテ
ィブマトリクス基板に要求される画素スイッチングTF
Tの特性の均一化、周辺駆動回路部を構成するTFTに
要求される高性能化を同時に満足し、同一基板上にアク
ティブマトリクス部と周辺駆動回路部を有するドライバ
モノリシック型アクティブマトリクス基板を実現でき、
モジュールのコンパクト化、高性能化、低コスト化を図
ることができる効果がある。
【図面の簡単な説明】
【図1】本発明の第1の実施例による半導体装置及びそ
の製造方法を説明するための断面図である。
【図2】本発明の第2の実施例による半導体装置及びそ
の製造方法を説明するための平面図である。
【図3】上記第2の実施例の半導体装置の製造方法を工
程順に示す断面図である。
【図4】本発明の第3の実施例による半導体装置及びそ
の製造方法を説明するための平面図である。
【図5】上記第3の実施例の半導体装置の製造方法を工
程順に示す断面図である。
【図6】拡散防止膜の拡散係数に対する非晶質ケイ素膜
への触媒元素導入量の関係を示す図である。
【符号の説明】
10、20、31 N型TFT 30 CMOS回路 32 P型TFT 100、200、300 半導体装置 200a、300a ニッケル微量添加領域 101、201、301 ガラス基板 102、202、302 下地絶縁膜 103,203、303 非晶質ケイ素膜 103a,203a、303a 結晶性ケイ素膜 103i,203i、303n、303p 活性領域 105、205、305 酸化膜 106、206、306 触媒元素薄膜 207、307 結晶成長方向 108、208、308 ゲート絶縁膜 109、209、309、310 ゲート電極 110 陽極酸化層 111、211、311、312 チャネル領域 112、113、212、213、313、314、3
15、316 ソース,ドレイン領域 114、214、317 層間絶縁物 114a、214a、317n、317p コンタクト
ホール 115、116、215、216、318、319、3
20 電極配線 203b,303b 横方向結晶成長領域 204,304 マスク
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/20

Claims (12)

    (57)【特許請求の範囲】
  1. 【請求項1】 絶縁性表面を有する基板と、 該基板の絶縁性表面上に形成され、非晶質ケイ素膜を結
    晶化してなる活性領域とを備え、 該活性領域は、加熱処理、あるいは加熱処理及びレーザ
    光または強光の照射処理による非晶質ケイ素膜の結晶化
    を助長する触媒元素を含むものであり、 該結晶化領域に含まれる触媒元素は、該触媒元素を含む
    均一な膜厚の薄膜と非晶質ケイ素膜との間に設けられた
    該触媒元素に対する拡散防止膜を通して、該薄膜からの
    熱拡散により、該非晶質ケイ素膜に導入したものであ
    り、前記触媒元素を含む薄膜が、蒸着法または低パワースパ
    ッタリング法によって形成されている、 半導体装置。
  2. 【請求項2】 絶縁性表面を有する基板と、 該基板の絶縁性表面上に形成され、非晶質ケイ素膜を結
    晶化してなる活性領域とを備え、 該活性領域は、その近傍の結晶化領域から基板表面に対
    して平行な方向に結晶成長が進んで形成された、その結
    晶粒がほぼ単結晶状態である横方向結晶成長領域の一部
    であり、 該結晶化領域は、加熱処理、あるいは加熱処理及びレー
    ザ光または強光の照射処理による非晶質ケイ素膜の結晶
    化を助長する触媒元素を含むものであり、 該結晶化領域に含まれる触媒元素は、該触媒元素を含む
    均一な膜厚の薄膜と非晶質ケイ素膜との間に設けられた
    該触媒元素に対する拡散防止膜を通して、該薄膜からの
    熱拡散により、該非晶質ケイ素膜に導入したものであ
    り、前記触媒元素を含む薄膜が、蒸着法または低パワースパ
    ッタリング法によって形成されている、 半導体装置。
  3. 【請求項3】 請求項1または2に記載の半導体装置に
    おいて、 前記触媒元素に対する拡散防止膜は、前記非晶質ケイ素
    に比べ、該触媒元素に対する拡散係数が1/10以下で
    ある半導体装置。
  4. 【請求項4】 請求項1または2に記載の半導体装置に
    おいて、 前記触媒元素に対する拡散防止膜は、酸化ケイ素膜ある
    いは窒化ケイ素膜である半導体装置。
  5. 【請求項5】 請求項1または2に記載の半導体装置に
    おいて、 前記触媒元素として、Ni、Co、Pd、Pt、Cu、
    Ag、Au、In、Sn、Al、P、As、Sbから選
    ばれた一種または複数種類の元素が用いられている半導
    体装置。
  6. 【請求項6】 請求項1または2に記載の半導体装置に
    おいて、 前記活性領域中における触媒元素の濃度が、1×1015
    atoms/cm3〜1×1019atoms/cm3であ
    る半導体装置。
  7. 【請求項7】 基板上に非晶質ケイ素膜を形成する工程
    と、 該非晶質ケイ素膜の結晶化を助長する触媒元素に対する
    拡散防止膜を形成する工程と、 該触媒元素を含有する均一な膜厚の薄膜を蒸着法または
    低パワースパッタリング法によって形成する工程と、 加熱処理によって、該薄膜中の触媒元素を該拡散防止膜
    を介して非晶質ケイ素膜へ拡散させるとともに、該非晶
    質ケイ素の結晶化を行う工程とを含む半導体装置の製造
    方法。
  8. 【請求項8】 基板上に非晶質ケイ素膜を形成する工程
    と、 該非晶質ケイ素膜の結晶化を助長する触媒元素に対する
    拡散防止膜を形成する工程と、 該触媒元素を含有する均一な膜厚の薄膜を蒸着法または
    低パワースパッタリング法によって形成する工程と、前
    記触媒元素を含有する薄膜は、形成する加熱処理によ
    り、該薄膜中の触媒元素を該拡散防止膜を介して非晶質
    ケイ素膜へ選択的に拡散させるとともに、該非晶質ケイ
    素膜を選択的に結晶化させる工程と、 続く加熱処理により、この結晶化した部分から基板表面
    に対しほぼ平行な方向へ結晶成長を行って、該非晶質ケ
    イ素膜中に横方向結晶成長領域を形成する工程とを含む
    半導体装置の製造方法。
  9. 【請求項9】 請求項7または8に記載の半導体装置の
    製造方法において、 前記加熱処理により、前記非晶質ケイ素膜を結晶化させ
    た後、該非晶質ケイ素膜にレーザ光あるいは強光を照射
    してその結晶の処理を行う工程を含む半導体装置の製造
    方法。
  10. 【請求項10】 請求項7または8に記載の半導体装置
    の製造方法において、 前記拡散防止膜として、酸化ケイ素膜あるいは窒化ケイ
    素膜を形成する半導体装置の製造方法。
  11. 【請求項11】 請求項10に記載の半導体装置の製造
    方法において、 前記拡散防止膜としての酸化ケイ素膜あるいは窒化ケイ
    素膜は、前記非晶質ケイ素膜表面を薄膜酸化あるいは薄
    膜窒化して形成する半導体装置の製造方法。
  12. 【請求項12】 請求項7または8に記載の半導体装置
    の製造方法において、 前記触媒元素として、Ni、Co、Pd、Pt、Cu、
    Ag、Au、In、Sn、Al、P、As、Sbから選
    ばれた一種または複数種類の元素を用いる半導体装置の
    製造方法。
JP22702694A 1994-03-28 1994-09-21 半導体装置およびその製造方法 Expired - Fee Related JP3269738B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP22702694A JP3269738B2 (ja) 1994-09-21 1994-09-21 半導体装置およびその製造方法
TW084102146A TW275143B (ja) 1994-03-28 1995-03-07
US08/408,869 US6162667A (en) 1994-03-28 1995-03-23 Method for fabricating thin film transistors
KR1019950007043A KR100209198B1 (ko) 1994-03-28 1995-03-28 반도체장치 및 그 제조방법
CN95105129A CN1055784C (zh) 1994-03-28 1995-03-28 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22702694A JP3269738B2 (ja) 1994-09-21 1994-09-21 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH0897137A JPH0897137A (ja) 1996-04-12
JP3269738B2 true JP3269738B2 (ja) 2002-04-02

Family

ID=16854357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22702694A Expired - Fee Related JP3269738B2 (ja) 1994-03-28 1994-09-21 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP3269738B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100425857B1 (ko) * 1998-04-28 2004-07-23 엘지.필립스 엘시디 주식회사 비정질실리콘박막의결정화방법
KR100473996B1 (ko) * 2002-01-09 2005-03-08 장 진 비정질 실리콘의 결정화 방법
KR100476169B1 (ko) * 2002-05-13 2005-03-10 준 신 이 Mo기판을 이용한 다결정 TFT의 제조방법
KR100600874B1 (ko) * 2004-06-09 2006-07-14 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
KR100611659B1 (ko) 2004-07-07 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
KR100666564B1 (ko) * 2004-08-04 2007-01-09 삼성에스디아이 주식회사 박막트랜지스터의 제조 방법
KR100721555B1 (ko) * 2004-08-13 2007-05-23 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
KR100611764B1 (ko) * 2004-08-20 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터의 제조 방법
KR100611762B1 (ko) * 2004-08-20 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터의 제조 방법
KR100611766B1 (ko) 2004-08-24 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터 제조 방법
KR100659758B1 (ko) 2004-09-22 2006-12-19 삼성에스디아이 주식회사 박막트랜지스터 제조 방법
US7683373B2 (en) 2004-10-05 2010-03-23 Samsung Mobile Display Co., Ltd. Thin film transistor and method of fabricating the same
KR100731732B1 (ko) * 2004-11-23 2007-06-22 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법과 이를 이용한 평판 표시장치
KR100770255B1 (ko) * 2004-11-23 2007-10-25 삼성에스디아이 주식회사 박막트랜지스터의 제조 방법
KR100776362B1 (ko) * 2004-12-03 2007-11-15 네오폴리((주)) 비정질 실리콘 박막의 결정화 방법 및 이를 이용한 다결정 실리콘 박막 트랜지스터의 제조방법

Also Published As

Publication number Publication date
JPH0897137A (ja) 1996-04-12

Similar Documents

Publication Publication Date Title
US5851860A (en) Semiconductor device and method for producing the same
JP3138169B2 (ja) 半導体装置の製造方法
US5837569A (en) Semiconductor device and method for producing the same
US6613613B2 (en) Thin film type monolithic semiconductor device
US6413805B1 (en) Semiconductor device forming method
JP3072005B2 (ja) 半導体装置及びその製造方法
JP3269738B2 (ja) 半導体装置およびその製造方法
JP3277082B2 (ja) 半導体装置およびその製造方法
JP3715848B2 (ja) 半導体装置の製造方法
JP3059337B2 (ja) 半導体装置およびその製造方法
JP3107345B2 (ja) 半導体装置の製造方法
JP3269734B2 (ja) 半導体装置及びその製造方法
JP3192555B2 (ja) 半導体装置の製造方法
JP3422435B2 (ja) 結晶性ケイ素膜の製造方法、結晶性ケイ素膜、半導体装置およびアクティブマトリクス基板
KR100256912B1 (ko) 반도체회로, 반도체장치 및 이들의 제조방법
JPH08148425A (ja) 半導体装置およびその製造方法
JP3090855B2 (ja) 半導体装置およびその製造方法
JP3233794B2 (ja) 半導体装置およびその製造方法
JP3582768B2 (ja) 半導体装置の製造方法
JP3425399B2 (ja) 半導体装置の製造方法
JP2001196307A (ja) 半導体装置の製造方法
JP3227392B2 (ja) 半導体装置およびその製造方法
JP3859516B2 (ja) 半導体装置の製造方法
JPH09148245A (ja) 半導体装置およびその製造方法
JP3338756B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010507

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020107

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080118

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090118

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100118

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120118

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130118

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees