JP3227392B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP3227392B2
JP3227392B2 JP25564396A JP25564396A JP3227392B2 JP 3227392 B2 JP3227392 B2 JP 3227392B2 JP 25564396 A JP25564396 A JP 25564396A JP 25564396 A JP25564396 A JP 25564396A JP 3227392 B2 JP3227392 B2 JP 3227392B2
Authority
JP
Japan
Prior art keywords
region
silicon film
amorphous silicon
film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP25564396A
Other languages
English (en)
Other versions
JPH10107290A (ja
Inventor
直樹 牧田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP25564396A priority Critical patent/JP3227392B2/ja
Publication of JPH10107290A publication Critical patent/JPH10107290A/ja
Application granted granted Critical
Publication of JP3227392B2 publication Critical patent/JP3227392B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置およびその
製造方法に関し、さらに詳しく言えば、非晶質ケイ素膜
を結晶化した結晶性ケイ素膜を活性領域とする半導体装
置およびその製造方法に関する。特に、本発明は、絶縁
表面を有する基板上に設けられた薄膜トランジスタ(T
FT)を用いた半導体装置に有効であり、アクティブマ
トリクス型の液晶表示装置、密着型イメージセンサー、
三次元ICなどに利用できる。
【0002】
【従来の技術】近年、大型で高解像度の液晶表示装置、
高速で高解像度の密着型イメージセンサー、三次元IC
などへの実現に向けて、ガラス等の絶縁基板上や、絶縁
膜上に高性能な半導体素子を形成する試みがなされてい
る。これらの装置に用いられる半導体素子には、薄膜状
のケイ素半導体を用いるのが一般的である。薄膜状のケ
イ素半導体としては、非晶質ケイ素半導体(a−Si)
からなるものと結晶性を有するケイ素半導体からなるも
のの2つに大別される。
【0003】非晶質ケイ素半導体は作製温度が低く、気
相法で比較的容易に作製することが可能で量産性に富む
ため、最も一般的に用いられているが、導電性等の物性
が結晶性を有するケイ素半導体に比べて劣るため、今後
より高速特性を得るためには、結晶性を有するケイ素半
導体からなる半導体装置の作製方法の確立が強く求めら
れていた。尚、結晶性を有するケイ素半導体としては、
多結晶ケイ素、微結晶ケイ素、結晶成分を含む非晶質ケ
イ素、結晶性と非晶質性の中間の状態を有するセミアモ
ルファスケイ素等が知られている。
【0004】これら結晶性を有する薄膜状のケイ素半導
体を得る方法としては、 (1)成膜時に結晶性を有する膜を直接成膜する。
【0005】(2)非晶質の半導体膜を成膜しておき、
レーザー光のエネルギーにより結晶性を有せしめる。
【0006】(3)非晶質の半導体膜を成膜しておき、
熱エネルギーを加えることにより結晶性を有せしめる。
【0007】といった方法が知られている。しかしなが
ら、(1)の方法では、成膜工程と同時に結晶化が進行
するので、大粒径の結晶性ケイ素を得るにはケイ素膜の
厚膜化が不可欠であり、良好な半導体物性を有する膜を
基板上に全面に渡って均一に成膜することが技術上困難
である。また成膜温度が600℃以上と高いので、安価
なガラス基板が使用できないというコストの問題があっ
た。
【0008】また、(2)の方法では、熔融固化過程の
結晶化現象を利用するため、小粒径ながら粒界が良好に
処理され、高品質な結晶性ケイ素膜が得られるが、現在
最も一般的に使用されているエキシマレーザーを例にと
ると、レーザー光の照射面積が小さくスループットが低
いという問題が有り、また大面積基板の全面を均一に処
理するにはレーザーの安定性が充分ではなく、次世代の
技術という感が強い。
【0009】(3)の方法は、(1)、(2)の方法と
比較すると大面積に対応できるという利点はあるが、結
晶化に際し600℃以上の高温にて数十時間にわたる加
熱処理が必要である。すなわち、安価なガラス基板の使
用とスループットの向上を考えると、加熱温度を下げ、
さらに短時間で結晶化させるという相反する問題点を同
時に解決する必要がある。また、(3)の方法では、固
相結晶化現象を利用するため、結晶粒は基板面に平行に
拡がり数μmの粒径を持つものさえ現れるが、成長した
結晶粒同士がぶつかり合って粒界が形成されるため、そ
の粒界はキャリアに対するトラップ準位として働き、T
FTの移動度を低下させる大きな原因となっている。
【0010】上記の(3)の方法を利用して、前述の問
題点を解決する方法が、特開平6−244103号公報
および特開平6−244104号公報で提案されてい
る。これらの方法では、非晶質ケイ素膜の結晶化を助長
する触媒元素を利用することで、加熱温度の低温化およ
び処理時間の短縮を図っている。具体的には、非晶質ケ
イ素膜の表面にニッケルやパラジウム等の金属元素を微
量に導入し、しかる後に加熱することで、550℃、4
時間程度の処理時間で結晶化を行っている。
【0011】この低温結晶化のメカニズムは、まず金属
元素を核とした結晶核発生が早期に起こり、その後その
金属元素が触媒となって結晶成長を助長し、結晶化が急
激に進行すると理解される。そういった意味で以後これ
らの金属元素を触媒元素と呼ぶ。これらの触媒元素によ
り結晶化が助長されて結晶成長した結晶性ケイ素膜は、
通常の固相成長法で結晶化した結晶性ケイ素膜の一つの
粒内が双晶構造であるのに対して、その粒内は何本もの
柱状結晶ネットワークで構成されており、それぞれの柱
状結晶内部はほぼ理想的な単結晶状態となっている。
【0012】さらに特開平6−244104号公報で
は、非晶質ケイ素膜の一部に選択的に触媒元素を導入し
加熱することで、他の部分を非晶質ケイ素膜の状態とし
て残したまま、選択的に触媒元素が導入された領域のみ
を結晶化し、そして、さらに加熱時間を延長すること
で、その導入領域から横方向(基板と平行な方向)に結
晶成長を行わせている。この横方向結晶成長領域の内部
では、成長方向がほぼ一方向に揃った柱状結晶がひしめ
き合っており、触媒元素が直接導入されランダムに結晶
核の発生が起こった領域に比べて、結晶性が良好な領域
となっている。よって、この横方向結晶成長領域の結晶
性ケイ素膜を半導体装置の活性領域に用いることによ
り、半導体装置の高性能化が行える。
【0013】また、この横方向結晶成長領域の結晶性ケ
イ素膜は、触媒元素が直接導入され結晶化された領域に
比べ、触媒元素濃度が約一桁(体積密度で)低減され
る。すなわち、非晶質ケイ素膜の結晶化後、触媒元素が
主に結晶粒界付近に局在するのに対し、横方向結晶成長
領域では意識的に結晶粒界の位置を制御でき、結晶粒界
部を素子領域より排除することが可能であるからであ
る。このような方法の一種が特開平7−58339号公
報にて述べられている。該公報は、TFT素子領域の両
端(ソース領域およびドレイン領域の端部)より結晶成
長させ、意識的にチャネル領域中央部に結晶粒界を形成
するものである。
【0014】
【発明が解決しようとする課題】上述の特開平6−24
4103号公報および特開平6−244104号公報で
提案されている方法は、結晶化温度の低温化、結晶化時
間の短縮、そして結晶性の向上において非常に有効なも
のである。しかしながら、それを用いて作製したTFT
においては、素子特性として大きな問題点が存在する。
【0015】すなわち、結晶性ケイ素膜の結晶性は非常
に良好であるが、その膜中に残留した触媒元素が素子特
性に悪影響を与えることがある。上記の触媒元素は、非
晶質ケイ素膜の結晶化には大きく貢献するが、上述した
ように、その後、主に結晶粒界に偏在し結晶性ケイ素膜
中に残留する。これら触媒元素が結晶性ケイ素膜中に多
量に存在していることは、これら半導体を用いた装置の
信頼性や電気的安定性を阻害するものであり、もちろん
好ましいことでない。
【0016】特に、ニッケルやパラジウムなど、非晶質
ケイ素膜の結晶化を促す触媒として効率よく作用する元
素は、ケイ素中においてバンドギャップ中央付近に不純
物準位を形成する。したがって、これら触媒元素により
結晶化したケイ素膜を用いてTFTを作製する場合、そ
の影響として、主にTFTオフ動作時におけるリーク電
流の増大の現象が現れる。すなわち、前記触媒元素は、
そのTFT素子において、チャネル領域の結晶性を向上
させるため、電界効果移動度やオン電流、オン電流の立
ち上がり係数(S係数)などの電流駆動能力は大きく向
上させるが、その代償として、オフ特性を悪化させるわ
けである。
【0017】また、TFTにおける上述のオフ動作時の
リーク電流増大現象は、本発明者らが行った実験から、
該触媒元素の結晶性ケイ素膜における膜中濃度が1016
atoms/cm3以上であるときに確認された。上述
の特開平6−244104号公報や特開平7−5833
9号公報のように触媒元素を選択的に導入し、その領域
をシード領域として横方向に結晶成長させる方法により
得られる横方向結晶成長領域の触媒元素濃度でさえ、ど
のようにしても1016〜1017atoms/cm3程度
が限界であり、それ以下に抑えることはできない。した
がって、上記技術ではTFTにおけるリーク電流増大の
問題は根本的に解決されない。
【0018】本発明は、触媒元素を用いて作製されたT
FTにおいて、上述のオン特性とオフ特性のトレードオ
フの関係を無くし、電流駆動能力に優れ、またオフ動作
時のリーク電流も小さい高性能なTFTを提供するもの
である。
【0019】
【課題を解決するための手段】本発明は、上述の問題点
を解決し、上記の目的を満足する手段を提供するもので
あり、ガラスなどの絶縁表面を有する基板上に、高性能
で高信頼性を有する半導体装置を提供するものであり、
またこの半導体装置を簡便な工程により製造する方法を
提供するものである。より具体的には、本発明は以下の
特徴を有する。
【0020】本発明の請求項1に記載の半導体装置は、
絶縁表面を有する基板上に形成された結晶性を有するケ
イ素膜に、ソース領域、ドレイン領域およびチャネル領
域を含む活性領域が構成された薄膜トランジスタであっ
て、前記活性領域は、非晶質ケイ素膜の結晶化を助長す
る触媒元素を含み、前記活性領域内において、ソース領
域あるいはドレイン領域とチャネル領域との接合部近傍
の触媒元素濃度を少なくともチャネル領域中央部より小
さくしたことを特徴とする。
【0021】本発明の請求項2に記載の半導体装置は、
絶縁表面を有する基板上に形成された結晶性を有するケ
イ素膜に、ソース領域、ドレイン領域およびチャネル領
域を含む活性領域が構成された薄膜トランジスタであっ
て、前記活性領域内において、チャネル領域中央部は、
非晶質ケイ素膜の結晶化を助長する触媒元素を含み結晶
化され、柱状結晶のネットワーク構造により構成されて
おり、前記ソース領域あるいはドレイン領域とチャネル
領域との接合部近傍は、前記触媒元素を含まず結晶化さ
れた結晶性ケイ素膜であることを特徴とする。
【0022】本発明の請求項3に記載の半導体装置は、
絶縁表面を有する基板上に形成された結晶性を有するケ
イ素膜に、ソース領域、ドレイン領域およびチャネル領
域を含む活性領域が構成された薄膜トランジスタであっ
て、前記活性領域内において、チャネル領域中央部は、
非晶質ケイ素膜の結晶化を助長する触媒元素を選択的に
導入させた領域からその周辺領域へと、前記ケイ素膜を
横方向に結晶成長させ、個々の柱状結晶の方向がほぼ一
方向に揃った結晶構造により構成されており、前記ソー
ス領域あるいはドレイン領域とチャネル領域との接合部
近傍は、前記触媒元素を含まず結晶化された結晶性ケイ
素膜であることを特徴とする。
【0023】本発明の請求項4記載の半導体装置は、前
記請求項3記載の半導体装置において、前記薄膜トラン
ジスタのチャネル領域中央部を構成する横方向に結晶成
長させた結晶性ケイ素膜であって、その結晶成長方向
と、薄膜トランジスタにおけるキャリアの移動方向と
が、概略平行となるよう構成されたものであることを特
徴とする。
【0024】ここで、本発明の半導体装置は、前記触媒
元素を含まないソース領域あるいはドレイン領域とチャ
ネル領域との接合部近傍は、波長500nm以下のレー
ザー光照射により、短時間の溶融固化過程において結晶
化されたものであることが好ましい。
【0025】本発明の請求項5に記載の半導体装置は、
前記請求項2あるいは請求項3記載の半導体装置におい
て、前記チャネル領域を構成する個々の柱状結晶の幅
が、150nm〜400nmであることを特徴とする。
【0026】前記触媒元素として、Ni、Co、Pd、
Pt、Cu、Ag、Au、In、Sn、Al、Sbから
選ばれた一種または複数種類の元素が用いられることが
好ましい。
【0027】本発明の請求項6に記載の半導体装置は、
前記請求項1あるいは請求項2あるいは請求項3記載の
半導体装置において、前記チャネル領域中央部の触媒元
素の濃度が、1016〜1019atoms/cm3であ
り、前記ソース領域あるいはドレイン領域とチャネル領
域との接合部近傍の上記触媒元素の濃度が、1016at
oms/cm3未満であることを特徴とする。
【0028】本発明の請求項7に記載の半導体装置の製
造方法は、基板上に非晶質ケイ素膜を形成する工程と、
前記工程の前または後において、前記非晶質ケイ素膜の
結晶化を助長する触媒元素を選択導入する工程と、前記
触媒元素が導入された領域の非晶質ケイ素膜を加熱処理
により、選択的に結晶化させる工程と、強光照射によ
り、その他の領域の非晶質ケイ素膜を結晶化させる工程
と、前記触媒元素が導入され加熱処理により結晶化され
た領域を用いて薄膜トランジスタのチャネル領域の一部
を、強光照射により結晶化されたその他の領域を用いて
薄膜トランジスタのソース領域あるいはドレイン領域と
チャネル領域との接合領域をそれぞれ作製する工程とを
有することを特徴とする。
【0029】本発明の請求項8に記載の半導体装置の製
造方法は、基板上に第1の非晶質ケイ素膜を形成する工
程と、前記工程の前または後において、前記非晶質ケイ
素膜の結晶化を助長する触媒元素を導入する工程と、前
記触媒元素が導入された第1の非晶質ケイ素膜を加熱処
理により、結晶化させ、第1の結晶性ケイ素膜とする工
程と、前記第1の結晶性ケイ素膜をパターニングし、後
の薄膜トランジスタのチャネル領域の一部となる島状領
域を形成する工程と、前記島状領域を覆うように第2の
非晶質ケイ素膜を形成し、強光照射により結晶化して、
第2の結晶性ケイ素膜とする工程と、前記第2の結晶性
ケイ素膜のみの領域を用いて、薄膜トランジスタのソー
ス領域あるいはドレイン領域とチャネル領域の接合領域
を作製する工程とを有することを特徴とする。
【0030】本発明の請求項9に記載の半導体装置の製
造方法は、基板上に第1の非晶質ケイ素膜を形成する工
程と、前記工程の前または後において、前記非晶質ケイ
素膜の結晶化を助長する触媒元素を一部に選択的に導入
する工程と、前記触媒元素が選択的に導入された領域の
非晶質ケイ素膜を加熱処理により、選択的に結晶化させ
る工程と、加熱処理をさらに継続することにより、前記
非晶質ケイ素膜が選択的に結晶化された領域からその周
辺部へと、前記非晶質ケイ素膜を基板表面に対し概略平
行な方向に結晶成長させ、第1の結晶性ケイ素膜とする
工程と、前記第1の結晶性ケイ素膜をパターニングし、
前記結晶性ケイ素膜内の基板表面に対し概略平行な方向
に結晶成長させた領域を用いて、後の薄膜トランジスタ
のチャネル領域の一部となる島状領域を形成する工程
と、前記島状領域を覆うように第2の非晶質ケイ素膜を
形成し、強光照射により結晶化して、第2の結晶性ケイ
素膜とする工程と、前記第2の結晶性ケイ素膜のみの領
域を用いて、薄膜トランジスタのソース領域あるいはド
レイン領域とチャネル領域の接合領域を作製する工程と
を有することを特徴とする。
【0031】ここで、本発明の半導体装置の製造方法
は、前記非晶質ケイ素膜が選択的に結晶化された領域か
らその周辺部へと、上記非晶質ケイ素膜を基板表面に対
し概略平行な方向に結晶成長させ、第1の結晶性ケイ素
膜とする工程に際し、その結晶成長方向と、作製される
薄膜トランジスタにおけるキャリアの移動方向とが、概
略平行となるよう予め設計を行うことが好ましい。
【0032】また、強光照射による前記非晶質ケイ素膜
の結晶化を、波長500nm以下のレーザー光照射にて
行うことが好ましい。波長500nm以下のレーザー光
の中でも、特に波長308nmのXeClエキシマレー
ザー光を用いることが好ましい。
【0033】本発明の請求項10に記載の半導体装置の
製造方法は、前記請求項7あるいは請求項8あるいは請
求項9記載の半導体装置の製造方法において、前記触媒
元素の導入は、真空蒸着法によって前記非晶質ケイ素膜
表面に触媒元素を薄膜蒸着することにより行われること
を特徴とする。
【0034】本発明の請求項11に記載の半導体装置の
製造方法は、前記請求項7あるいは請求項8あるいは請
求項9記載の半導体装置の製造方法において、前記触媒
元素の導入は、該触媒元素を含有した溶液を前記非晶質
ケイ素膜表面にスピンコートすることにより行われるこ
とを特徴とする。
【0035】本発明の請求項12に記載の半導体装置の
製造方法は、前記請求項11記載の半導体装置の製造方
法において、前記触媒元素を含有した溶液の溶質とし
て、触媒元素の硝酸塩あるいは酢酸塩を用いることを特
徴とする。
【0036】本発明の請求項13に記載の半導体装置の
製造方法は、前記請求項11記載の半導体装置の製造方
法において、前記触媒元素を含有した溶液の溶媒とし
て、エタノールなどのアルコール類を用いることを特徴
とする。
【0037】本発明の請求項14に記載の半導体装置の
製造方法は、前記請求項10あるいは請求項11記載の
半導体装置の請求項において、前記触媒元素導入工程
は、非晶質ケイ素膜への該触媒元素の導入濃度が、全反
射蛍光X線分光測定により、非晶質ケイ素膜表面におけ
る面密度として管理されることを特徴とする。
【0038】ここで請求項14において、前記工程にて
管理される該触媒元素の非晶質ケイ素膜表面の面密度と
して、1012〜1014atoms/cm2であることが
好ましい。
【0039】本発明の請求項15に記載の半導体装置の
製造方法は、前記請求項7あるいは請求項8あるいは請
求項9記載の半導体装置の製造方法において、前記触媒
元素を導入し結晶化する前記非晶質ケイ素膜の厚さを、
25〜50nmの範囲内とすることを特徴とする。
【0040】本発明の請求項16に記載の半導体装置の
製造方法は、前記請求項8あるいは請求項9記載の半導
体装置の製造方法において、ソース電極あるいはドレイ
ン電極と接するコンタクト領域は、第1の結晶性ケイ素
膜および第2の結晶性ケイ素膜の積層構造により形成す
ることを特徴とする。
【0041】ここで前記触媒元素として、Ni、Co、
Pd、Pt、Cu、Ag、Au、In、Sn、Al、S
bから選ばれた一種または複数種類の元素を用いること
が好ましい。前記種類の触媒元素の中でも、特にNi元
素を少なくとも用いることが好ましい。
【0042】上述のように、触媒元素を用いた結晶性ケ
イ素膜は非常に高品質な結晶性を有し、それをチャネル
に用いたTFTは高い電流駆動能力を持つ、一方、この
TFTの問題点である、オフ動作時のリーク電流を解決
し、優れたTFTを実現すべく日夜研究を積み重ねた。
その結果、オフ動作時のリーク電流発生の原因を究明し
た。そのメカニズムを図8に示す。
【0043】図8は、N型TFTにおけるチャネル領域
からドレイン領域へかけてのバンド図である。ここで
は、チャネル領域からドレイン領域へと正バイアスが印
加されており、TFTのオン動作時にチャネル領域から
ドレイン領域へ電流が流れる場合を考える。図8(a)
は、ゲート電圧Vg>0でTFTがオン動作していると
きのバンド図であり、図8(b)は、Vg=0のときの
バンド図である。図8(c)は、Vg<0すなわちオフ
動作時のバンド図である。共に、向かって右側がドレイ
ン領域、左側がチャネル領域であり、ライン801は伝
導帯、ライン802は価電子帯、ライン803はフェル
ミレベルを表す。Vg=0の際に、ライン803で示す
ように、フェルミレベルは、チャネル領域、ドレイン領
域において同一となっている。
【0044】ここで注目すべきは、図8(c)に示され
たVg<0の際のバンド図である。TFTがオフ動作時
に、このようにチャネル領域とドレイン領域の接合部に
おいて、伝導帯801cおよび価電子帯802cが大き
くうねることになる。このとき、該接合部に804のよ
うな何らかのトラップ準位があれば、805の位置にい
るキャリアは該トラップ準位804を介して、すなわち
矢印807で示されたようなパスを通って、伝導帯80
1c上の位置806に移動する。すなわち、オフ動作時
のリーク電流の機構は、トラップ準位804を介した一
種のトンネル電流現象として理解される。図8において
は、チャネル領域とドレイン領域の接合部において説明
したが、実際のTFT素子は交流駆動されるため、チャ
ネル領域とソース領域との接合部に対しても同様のこと
が言える。
【0045】TFTの電流駆動能力すなわちオン特性
は、主にそのチャネル領域の結晶性により決定される。
それに対して、TFTのオフ動作時のリーク電流は、上
述のようにチャネル領域とソース領域あるいはドレイン
領域の接合部近傍のトラップ準位密度に起因する。ここ
で、本発明者らは、TFTチャネル領域の大部分を触媒
元素による結晶性ケイ素膜で作製し、チャネル領域とソ
ース領域あるいはドレイン領域の接合部近傍は、触媒元
素を用いない従来の結晶性ケイ素膜で作製することで、
目的とするリーク電流の小さい高性能TFTを実現でき
るのではないかと考えた。すなわち、リーク電流発生の
原因となる接合部近傍での触媒元素によるトラップ準位
を低減しようと考え、実際にN型TFTを作製してみ
た。その結果を図7に示す。
【0046】図7において、(A)は、素子領域全体に
触媒元素を含む従来の特性であり、(B)が本発明によ
るものである。共に、ソース・ドレイン間に14Vの電
圧を印加した際の、ドレイン電流Idとゲート電圧Vg
の関係、すなわちTFTのVg−Id特性曲線を示す。
横軸がゲート電圧Vgであり、縦軸が対数スケールにて
ドレイン電流Idを表す。図7より、従来例(A)で
は、ゲート電圧Vgをマイナス方向に加えるにしたがっ
て、リーク電流が大きくなっているのがわかる。それに
対して、(B)に示す本発明によるTFT特性は、Vg
をプラス方向に加えた際のIdすなわちオン特性におい
ては、従来例(A)と遜色なく良好であるが、Vgがマ
イナス方向に加えられた際のリーク電流は、従来例
(A)と比較して大きく減少している。すなわち、本発
明が、触媒元素を用いた高性能TFTにおいて、そのリ
ーク電流低減に非常に効果的であり、本発明により、目
的とするリーク電流の少ない高性能TFTが実現できる
ことが判明した。
【0047】よって、本発明の主旨としては、絶縁表面
を有する基板上に形成された結晶性を有するケイ素膜
に、チャネル領域及びソース領域、ドレイン領域を含む
活性領域が構成されたTFTにおいて、前記活性領域
は、非晶質ケイ素膜の結晶化を助長する触媒元素を含
み、活性領域内において、ソース領域あるいはドレイン
領域とチャネル領域との接合部近傍の触媒元素濃度を、
少なくともチャネル領域中央部よりも小さくした構成と
することである。このような構成のTFTは、図7
(B)に示すような電気特性を有し、上記問題点を全て
解決することができる。
【0048】また、本発明において、チャネル領域中央
部は、触媒元素を含み加熱により結晶化され、柱状結晶
のネットワーク構造により構成されており、ソース領域
あるいはドレイン領域とチャネル領域との接合部近傍
は、触媒元素を含まず結晶化された結晶性ケイ素膜であ
ることにより、ソースあるいはドレイン領域接合部の結
晶性がある程度良好なため、結晶欠陥などに伴うトラッ
プ準位が減少でき、リーク電流をさらに低減することが
できる。
【0049】さらに、本発明において、チャネル領域中
央部を、触媒元素を選択的に導入させた領域からその周
辺領域へと非晶質ケイ素膜を横方向に結晶成長させ、個
々の柱状結晶の方向が、ほぼ一方向に揃った結晶構造を
もつ結晶性ケイ素膜により構成することで、TFTのオ
ン特性を主に決定するチャネル領域の結晶性をさらに向
上させることができる。その結果、リーク電流が少な
く、より電流駆動能力の大きなTFTが得られる。特
に、この際、横方向へ結晶成長させた結晶性ケイ素膜の
成長方向と、TFTにおけるキャリアの移動方向とを、
概略平行に構成することで、キャリアは散乱中心となる
結晶粒界を横切ることなく移動できるため、さらに電界
効果移動度などのオン特性を向上できる。
【0050】本発明において、ソース領域あるいはドレ
イン領域とチャネル領域との接合部近傍は、波長500
nm以下のレーザー光照射により、短時間の溶融固化過
程において結晶化されたものであれば、ソース領域ある
いはドレイン領域とチャネル領域との接合部近傍の結晶
性はさらに良好なものとなり、リーク電流をさらに低減
することができる。従来、このようなレーザー光照射を
用い短時間の内に溶融固化させる結晶化工程は、ケイ素
膜を短時間でその融点1414℃以上に加熱する必要が
あるため、高出力のレーザー発振器が必要であるが、ニ
ーズに見合ったものは未だ開発されておらず、現状は小
さなビームサイズに絞ることで単位面積当たりの出力を
上げ、それを基板面に対して順次走査することで対応し
ている。これが結晶性の不均一性をもたらす原因とな
り、レーザー結晶化技術の実用化を困難なものとしてい
る。本発明では、ソース領域あるいはドレイン領域とチ
ャネル領域との接合部近傍に対してのみ、レーザー照射
による結晶性ケイ素膜を用い、大部分のチャネル領域は
均一性の良好な触媒元素による固相結晶化法により形成
されているので、上記レーザー走査による不均一性の影
響をほとんど受けない。
【0051】また、チャネル領域を構成する個々の柱状
結晶の幅は、ストレスフリーの状態では80nmであ
る。チャネル領域の結晶性は、この柱状結晶の幅に依存
しており、80nmのままでは本発明が目的とする高性
能なTFTを得ることは難しい。本発明は、レーザー照
射による結晶性ケイ素膜をチャネルとして用いたTFT
よりも、さらに高い電流駆動能力をもつTFTを目指し
ており、その電界効果移動度において150cm2/V
sを目標値としている。なぜなら、ドライバモノリシッ
ク型の液晶表示装置においては、そのドライバ回路部
(特にシフトレジスタ部)において上記目標値の電界効
果移動度が必要とされるからである。柱状結晶の幅は、
ストレスを加えることにより変化し、ある程度はその幅
を広げることができる。上記電界効果移動度の値を達成
するためには、150nm以上の幅の柱状結晶にてその
チャネル領域を構成する必要がある。
【0052】チャネル領域中央部の触媒元素の濃度とし
ては、1016atoms/cm3以上であれば、触媒元
素が非晶質ケイ素膜の結晶化に寄与し、良好な結晶性ケ
イ素膜が得られる。しかしながら、1019atoms/
cm3を超えると、触媒元素の析出が見られ、エッチン
グ時のダメージも顕著になる。したがって、チャネル領
域中央部の触媒元素の濃度の範囲としては、1016〜1
19atoms/cm3であればよい。
【0053】それに対して、ソース領域あるいはドレイ
ン領域とチャネル領域との接合部近傍の前記触媒元素の
濃度としては、触媒元素によるリーク電流への影響を無
くすため、1016atoms/cm3未満であることが
必要である。本発明者らが調べた結果、上記の濃度以下
であれば、明らかに触媒元素の影響と思われるリーク電
流の増加は無く、一般に言われるコンタミネーションレ
ベルである。
【0054】本発明によるTFTを実際に作製する際の
製造方法として、以下の3つの方法が特に有効である。
【0055】第1の方法としては、まず、非晶質ケイ素
膜に触媒元素を選択導入し、加熱処理により、該触媒元
素が導入された領域の非晶質ケイ素膜を選択的に結晶化
させた後、強光照射により、残りの非晶質ケイ素領域を
結晶化させる。そして、前記触媒元素が選択導入され加
熱処理により結晶化された領域を用いてTFTのチャネ
ル領域中央部を、強光照射により結晶化されたその他の
領域を用いてソース領域あるいはドレイン領域とチャネ
ル領域との接合領域をそれぞれ作製する。この製造方法
によれば、工程数が少なく、簡便なプロセスにて、本発
明による高性能TFTを製造することができる。
【0056】第2の方法としては、第1の非晶質ケイ素
膜を形成し、その全面に触媒元素を導入して、加熱処理
により、第1の非晶質ケイ素膜を結晶化させた後、第1
のケイ素膜をパターニングし、後のTFTのチャネル領
域中央部となる島状領域を形成する。その後、上記島状
領域を覆うように第2の非晶質ケイ素膜を形成し、強光
照射により結晶化し、第2のケイ素膜のみの領域を用
い、TFTのソース領域あるいはドレイン領域とチャネ
ル領域の接合領域を作製する。この製造方法では、チャ
ネル領域中央部は、第1および第2のケイ素膜の積層構
造により構成され、ソース領域あるいはドレイン領域と
チャネル領域の接合領域は、第2のケイ素膜単層で構成
されることになる。この製造方法は、触媒元素により結
晶化されるケイ素膜と、ソース領域あるいはドレイン領
域とチャネル領域の接合領域を構成するケイ素膜とを、
上記のように分離することで、触媒元素結晶化のための
加熱時に発生する前記接合領域へ触媒元素の拡散を完全
に防止することができ、第1の製造方法に比較して、よ
り安定した製造方法を実現できる。
【0057】第3の方法としては、第1の非晶質ケイ素
膜の一部に選択的に触媒元素を導入し、加熱処理によ
り、触媒元素が選択導入された領域を結晶化した後、そ
の領域から周辺部へと、該非晶質ケイ素膜を基板表面に
対し概略平行な方向に結晶成長させる。その後、該結晶
性ケイ素膜の中でも結晶性の良好な横方向結晶成長させ
た領域を用いて、TFTのチャネル領域となる島状領域
を形成し、さらに該島状領域を覆うように第2の非晶質
ケイ素膜を形成し、強光照射により結晶化する。そし
て、第2のケイ素膜のみの領域を用い、TFTのソース
領域あるいはドレイン領域とチャネル領域の接合領域を
作製する。この製造方法では、上述の第2の製造方法と
同様の利点を有し、チャネル領域をさらに結晶性の良好
な横成長した結晶性ケイ素膜で構成することができるの
で、上記第1の方法および第2の方法に比較して、より
電流駆動能力の高いTFTが得られる。
【0058】上記3つの製造方法において、強光照射に
よる非晶質ケイ素膜の結晶化を、波長500nm以下の
レーザー光照射にて行えば、製造上のメリットとして、
ケイ素膜に対する吸収係数が高いため、ガラス基板に熱
的ダメージを与えることなく、ケイ素膜のみを瞬時に加
熱することができる。その中でも、特に波長308nm
のXeClエキシマレーザー光は、出力が大きいため、
基板照射時のビームサイズを大きくでき、大面積基板に
対応しやすく、また出力安定性も比較的安定している。
【0059】また、触媒元素の導入は、真空蒸着法によ
って非晶質ケイ素膜表面に該触媒元素を薄膜蒸着するこ
とにより行われるか、あるいは、触媒元素を含有した溶
液を非晶質ケイ素膜表面にスピンコートすることにより
行われるのが望ましい。本発明者らの実験から、触媒元
素は非晶質ケイ素膜の最表面に存在するのが最も効率よ
く作用することがわかっている。実際には、イオンドー
ピング法は勿論、スパッタリングによる薄膜成膜におい
ても、若干量の触媒元素は非晶質ケイ素膜の膜中に打ち
込まれ、このような触媒元素は結晶化に寄与せず、結晶
化後もその位置に留まる。したがって、導入された触媒
元素全てを結晶化に効率よく作用させるためには、触媒
元素の導入法として、上記2種の方法が最も適してい
る。
【0060】触媒元素を含有した溶液を非晶質ケイ素膜
表面にスピンコートする方法においては、該触媒元素を
含有した溶液の溶質として、触媒元素の硝酸塩あるいは
酢酸塩を用いることが望ましい。本発明者らの実験で
は、同量の触媒元素量とした場合に、これらの溶質を用
いた際に特に結晶化が効率よく行われた。また、これら
の溶質であれば、触媒元素以外に半導体に対して大きな
影響を与える元素を含有していない。また、触媒元素を
含有した溶液の溶媒としては、エタノールなどのアルコ
ール類を用いることが望ましい。スピンコート法は、フ
ォトレジスト塗布などの従来のスピンコートとは本質的
に異なり、イメージ的には、触媒元素を非晶質ケイ素表
面に均一に置いていくようなものである。本発明者らが
溶媒として水を用いた場合には、その乾きむらがそのま
ま結晶化に反映され、均一な結晶性ケイ素膜が得られな
かった。そして、より揮発性の高い溶媒として、エタノ
ールなどのアルコール類を用いると、均一な結晶性ケイ
素膜が得られることがわかった。さらに、揮発性の高い
アセトンなどの有機溶剤の使用が考えられるが、そのよ
うな有機溶剤は概して上記の硝酸塩および酢酸塩に対し
ては不溶であると共に、安全性が低く、本発明に用いる
のは好ましくない。
【0061】触媒元素の導入工程は、非晶質ケイ素膜へ
の触媒元素の導入量を結晶化に最適な値に制御して行う
必要があるが、それはごく微量であり、管理するのが非
常に困難である。この管理法としては、非晶質ケイ素膜
の最表面に触媒元素を導入した後、全反射蛍光X線分光
測定により非晶質ケイ素膜表面における面密度を測定す
る方法が特に有効である。全反射蛍光X線分光測定で
は、本発明にて利用される触媒元素種全てにおいて、面
密度としての測定限界が1011atoms/cm2以上
であり、本発明において正確な、そして十分な導入量の
管理が行える。
【0062】上記工程にて管理される触媒元素の非晶質
ケイ素膜表面の面密度は、1012〜1014atoms/
cm2であることが望ましい。すなわち、1012ato
ms/cm2以下では、絶対的な触媒元素量の不足によ
り十分な結晶化が行われず、反対に1014atoms/
cm2以上では、結晶化した際に上述したような触媒元
素の析出や、プロセス上のエッチングダメージが顕著に
なる。
【0063】本発明において、触媒元素を導入し結晶化
される非晶質ケイ素膜の厚さとしては、25〜50nm
の範囲内であることが望ましい。上述したように、チャ
ネル領域を構成する結晶性ケイ素膜の柱状結晶の幅は、
ストレスにより決定されており、膜厚を80nmより薄
膜化することで横方向へ拡がろうとする。本発明者らが
実験した結果、膜厚50nm以下の時に上記柱状結晶の
幅が150nm以上となる。しかし、さらに非晶質ケイ
素膜を薄膜化し、その膜厚が25nm以下となった場合
には、触媒元素の導入量をたとえ増やしても、十分な結
晶化が起こらなかった。
【0064】本発明における上記第2及び第3の製造方
法においては、チャネル領域中央部に加えて、ソース領
域あるいはドレイン領域の一部のソース電極あるいはド
レイン電極と接するコンタクト領域を、第1の結晶性ケ
イ素膜および第2の結晶性ケイ素膜の積層構造により形
成することがさらに望ましい。上記コンタクト領域は、
上層の膜に対してコンタクトホールを開口する際、同時
にエッチングにさらされる。すなわち、上記コンタクト
領域は、エッチング工程でのオーバーエッチングによ
り、薄膜化される可能性が大きく、最悪の場合にはケイ
素膜が無くなることも考えられる。したがって、少しで
もこの領域の膜厚を厚く構成することは、プロセス全体
の安定化につながり、良品率の向上が期待できる。
【0065】また、本発明に利用できる触媒元素の種類
としては、Ni、Co、Pd、Pt、Cu、Ag、A
u、In、Sn、Al、Sbを利用することができる。
これらから選ばれた一種または複数種類の元素であれ
ば、微量で結晶化助長の効果がある。
【0066】それらの中でも、特にNiを用いた場合に
最も顕著な効果を得ることができる。この理由について
は、未だよくわかっていないが、一応次のようなモデル
が考えられる。触媒元素は単独では作用せず、ケイ素膜
と結合しシリサイド化することで結晶成長に作用する。
そのときの結晶構造が、非晶質ケイ素膜の結晶化時に一
種の鋳型のように作用し、非晶質ケイ素膜の結晶化を促
すといったモデルである。Niは2つのSiとNiSi
2のシリサイドを形成する。NiSi2は螢石型の結晶構
造を示し、その結晶構造は、単結晶ケイ素のダイヤモン
ド構造と非常に類似したものである。しかも、NiSi
2はその格子定数が5.406Åであり、結晶シリコン
のダイヤモンド構造での格子定数5.430Åに非常に
近い値をもつ。よって、NiSi2は、非晶質ケイ素膜
を結晶化させるための鋳型としては最高のものであり、
本発明における触媒元素としては、特にNiを用いるの
が最も望ましい。
【0067】上記工程にて管理される触媒元素の非晶質
ケイ素膜表面の面密度は、1012〜1014atoms/
cm2であることが望ましい。すなわち、1012ato
ms/cm2以下では、絶対的な触媒元素量の不足によ
り十分な結晶化が行われず、反対に1014atoms/
cm2以上では、結晶化した際に上述したような触媒元
素の析出や、プロセス上のエッチングダメージが顕著に
なる。
【0068】本発明において、触媒元素を導入し結晶化
される非晶質ケイ素膜の厚さとしては、25〜50nm
の範囲内であることが望ましい。上述したように、チャ
ネル領域を構成する結晶性ケイ素膜の柱状結晶の幅は、
ストレスにより決定されており、膜厚を80nmより薄
膜化することで横方向へ拡がろうとする。本発明者らが
実験した結果、膜厚50nm以下の時に上記柱状結晶の
幅が150nm以上となる。しかし、さらに非晶質ケイ
素膜を薄膜化し、その膜厚が25nm以下となった場合
には、触媒元素の導入量をたとえ増やしても、十分な結
晶化が起こらなかった。
【0069】本発明における上記第2及び第3の製造方
法においては、チャネル領域中央部に加えて、ソース領
域あるいはドレイン領域の一部のソース電極あるいはド
レイン電極と接するコンタクト領域を、第1の結晶性ケ
イ素膜および第2の結晶性ケイ素膜の積層構造により形
成することがさらに望ましい。上記コンタクト領域は、
上層の膜に対してコンタクトホールを開口する際、同時
にエッチングにさらされる。すなわち、上記コンタクト
領域は、エッチング工程でのオーバーエッチングによ
り、薄膜化される可能性が大きく、最悪の場合にはケイ
素膜が無くなることも考えられる。したがって、少しで
もこの領域の膜厚を厚く構成することは、プロセス全体
の安定化につながり、良品率の向上が期待できる。
【0070】また、本発明に利用できる触媒元素の種類
としては、Ni、Co、Pd、Pt、Cu、Ag、A
u、In、Sn、Al、Sbを利用することができる。
これらから選ばれた一種または複数種類の元素であれ
ば、微量で結晶化助長の効果がある。
【0071】それらの中でも、特にNiを用いた場合に
最も顕著な効果を得ることができる。この理由について
は、未だよくわかっていないが、一応次のようなモデル
が考えられる。触媒元素は単独では作用せず、ケイ素膜
と結合しシリサイド化することで結晶成長に作用する。
そのときの結晶構造が、非晶質ケイ素膜の結晶化時に一
種の鋳型のように作用し、非晶質ケイ素膜の結晶化を促
すといったモデルである。Niは2つのSiとNiSi
2のシリサイドを形成する。NiSi2は螢石型の結晶構
造を示し、その結晶構造は、単結晶ケイ素のダイヤモン
ド構造と非常に類似したものである。しかも、NiSi
2はその格子定数が5.406Åであり、結晶シリコン
のダイヤモンド構造での格子定数5.430Åに非常に
近い値をもつ。よって、NiSi2は、非晶質ケイ素膜
を結晶化させるための鋳型としては最高のものであり、
本発明における触媒元素としては、特にNiを用いるの
が最も望ましい。
【0072】
【発明の実施の形態】
〔実施例1〕本発明を用いた第1の実施例について説明
する。本実施例では、ガラス基板上にN型TFTを作製
する際の工程において、本発明を利用した場合について
の説明を行う。本実施例のTFTは、アクティブマトリ
クス型の液晶表示装置の画素部分は勿論、ドライバー回
路や同一基板上にCPUを構成する素子としても用いる
ことができる。なお、TFTの応用範囲としては、液晶
表示装置のみではなく、一般に言われる薄膜集積回路に
利用できることは言うまでもない。
【0073】以下において、図1は、本実施例で説明す
るTFTの作製工程の概要を示す平面図である。図2
は、図1のA−A'線の断面図を示し、(A)→(F)
の順にしたがって作製工程が順次進行する。
【0074】まず、図2(A)に示すように、ガラス基
板101上に例えばスパッタリング法によって厚さ30
0nm程度の酸化ケイ素からなる下地膜102を形成す
る。この酸化ケイ素膜は、ガラス基板からの不純物の拡
散を防ぐために設けられる。次に減圧CVD法あるいは
プラズマCVD法によって、厚さ25〜50nm、例え
ば50nmの真性(I型)の非晶質ケイ素膜(a−Si
膜)103を成膜する。
【0075】次に、a−Si膜103上に酸化ケイ素膜
または窒化ケイ素膜等の絶縁性薄膜を堆積し、パターニ
ングすることでマスク膜104を設ける。ここで、図2
(A)のように、このマスク膜104のスルーホールを
介して、領域100でスリット状にa−Si膜103が
露呈される。即ち、図2(A)の状態を上面から見る
と、図1のようにa−Si膜103が領域100におい
てスリット状に露呈しており、他の部分はマスクされて
いる状態となっている。なお図1において、115がソ
ース領域、116がドレイン領域、114がチャネル領
域を示す。
【0076】上記マスク膜104を設けた後、a−Si
膜103表面が露呈している領域100に触媒元素膜1
05を形成するためニッケルを溶かせた水溶液が接する
ように基板を保持する。本実施例では、溶質としては硝
酸ニッケル、溶媒としてエチルアルコールを用い、水溶
液中のニッケル濃度は10ppmとなるようにした。そ
の後、スピナーにより水溶液を基板上に均一に延ばし乾
燥させる。この工程により領域100で露呈している部
分のa−Si膜103に選択的にニッケルが導入された
ことになる。このときの基板表面におけるニッケルの面
密度は、全反射蛍光X線分光不純物分析を行った結果、
平均して1013atoms/cm2程度であった。そし
て、これを不活性雰囲気下、例えば加熱温度550℃で
2時間アニールして結晶化させる。
【0077】上記アニール工程により、領域100にお
いて露呈している領域のa−Si膜103のみが結晶化
され、結晶性ケイ素領域103aとなり、それ以外のマ
スク膜104で覆われた領域は、a−Si領域103d
として残る。本実施例においては、さらに上記アニール
工程を継続した場合、ニッケルが結晶性ケイ素領域10
3aより横方向に拡散してしまうため、上記アニール時
間の制御が非常に重要となる。このようにして得られた
結晶性ケイ素領域103a中のニッケル濃度は、2次イ
オン質量分析法(SIMS)で確認した結果、2×10
18atoms/cm3程度であった。また、結晶性ケイ
素領域103aは柱状結晶のネットワーク構造により構
成されており、このときの個々の柱状結晶の幅は150
〜200nmであった。そして、マスク膜104を除去
して、図2(B)を得る。
【0078】次に、図2(C)に示すように、レーザー
光108を照射することで、a−Si領域103dを結
晶化すると共に、ニッケル導入された結晶性ケイ素領域
103aの結晶性を助長する。このときのレーザー光1
08としては、XeClエキシマレーザー(波長308
nm、パルス幅40nsec)を用いた。レーザー光の
照射条件は、照射時に基板を200〜450℃、例えば
400℃に加熱し、エネルギー密度200〜350mJ
/cm2、例えば250mJ/cm2で照射した。この工
程により、a−Si領域103dは結晶性ケイ素膜10
3cに、ニッケル導入された結晶性ケイ素領域103a
は、より結晶性が良好な結晶性ケイ素膜103a'とな
る。結晶性ケイ素膜103c中のニッケル濃度は、測定
限界値以下であり、このレーザー照射工程による結晶性
ケイ素領域103aからのニッケルの拡散は、ほとんど
無い。
【0079】そして、図2(D)に示すように、不要な
部分のa−Si膜103を除去して素子間分離を行い、
後にTFTの活性領域(ソース/ドレイン領域、チャネ
ル領域)109となる島状の結晶性ケイ素膜を形成す
る。したがって、TFTの活性領域109は、触媒元素
による結晶性ケイ素膜103a'とレーザー照射による
結晶性ケイ素膜103cの2種の結晶性ケイ素膜により
構成される。この状態を基板上方より見ると、図1のよ
うな状態となっている。すなわち、TFTの活性領域1
09において、チャネル領域114の中央部、すなわち
大部分のチャネル領域は触媒元素による結晶性ケイ素膜
103a'で構成され、チャネル領域114とソース領
域115あるいはドレイン領域116の接合部は、レー
ザー照射のみによる結晶性ケイ素膜103cで構成され
る。
【0080】次に、上記活性領域109となる結晶性ケ
イ素膜を覆うように厚さ20〜150nm、ここでは1
00nmの酸化ケイ素膜をゲート絶縁膜110として成
膜する。酸化ケイ素膜の形成には、ここではTEOS
(Tetra EthoxyOrtho Silica
te)を原料とし、酸素とともに基板温度150〜60
0℃、好ましくは300〜450℃で、RFプラズマC
VD法で分解・堆積した。あるいはTEOSを原料とし
てオゾンガスとともに減圧CVD法もしくは常圧CVD
法によって、基板温度を350〜600℃、好ましくは
400〜550℃として形成してもよい。
【0081】引き続いて、スパッタリング法によって、
厚さ300〜600nm、例えば400nmのアルミニ
ウムを成膜する。そして、アルミニウム膜をパターニン
グして、ゲート電極111を形成する。さらに、このア
ルミニウムの電極の表面を陽極酸化して、表面に酸化物
層112を形成する。この状態を図1(E)に示す。陽
極酸化は、酒石酸が1〜5%含まれたエチレングリコー
ル溶液中で行い、最初一定電流で220Vまで電圧を上
げ、その状態で1時間保持して終了させる。得られた酸
化物層112の厚さは200nmである。なお、この酸
化物層112は、後のイオンドーピング工程において、
オフセットゲート領域を形成する厚さとなるので、オフ
セットゲート領域の長さを上記陽極酸化工程で決めるこ
とができる。
【0082】次に、イオンドーピング法によって、ゲー
ト電極111とその周囲の酸化物層112をマスクとし
て活性領域に不純物(リン)を注入する。ドーピングガ
スとして、フォスフィン(PH3)を用い、加速電圧を
60〜90kV、例えば80kV、ドーズ量を1×10
15〜8×1015cm-2、例えば2×1015cm-2とす
る。この工程により、不純物が注入された領域は後にT
FTのソース領域115とドレイン領域116となり、
ゲート電極111およびその周囲の酸化物層112にマ
スクされ不純物が注入されない領域は、後にTFTのチ
ャネル領域114となる。
【0083】その後、図1(E)に示すように、レーザ
ー光113の照射によってアニールを行い、イオン注入
した不純物の活性化を行うと同時に、上記の不純物導入
工程で結晶性が劣化した部分の結晶性を改善させる。こ
の際、使用するレーザーとしてはXeClエキシマレー
ザー(波長308nm、パルス幅40nsec)を用
い、エネルギー密度150〜400mJ/cm2、好ま
しくは200〜250mJ/cm2で照射を行った。こ
うして形成されたN型不純物(リン)が注入されたソー
ス領域115、ドレイン領域116のシート抵抗は、2
00〜800Ω/□であった。
【0084】続いて、厚さ600nm程度の酸化ケイ素
膜あるいは窒化ケイ素膜を層間絶縁膜117として形成
する。酸化ケイ素膜を用いる場合には、TEOSを原料
として、これと酸素とのプラズマCVD法、もしくはオ
ゾンとの減圧CVD法あるいは常圧CVD法によって形
成すれば、段差被覆性に優れた良好な層間絶縁膜が得ら
れる。また、SiH4とNH3を原料ガスとしてプラズマ
CVD法で成膜された窒化ケイ素膜を用いれば、活性領
域/ゲート絶縁膜の界面へ水素原子を供給し、TFT特
性を劣化させる不対結合手を低減する効果がある。
【0085】次に、層間絶縁膜117にコンタクトホー
ルを形成して、金属材料、例えば、窒化チタンとアルミ
ニウムの二層膜によってTFTの電極・配線118、1
19を形成する。窒化チタン膜は、アルミニウムが半導
体層に拡散するのを防止する目的のバリア膜として設け
られる。そして最後に、1気圧の水素雰囲気で350
℃、1時間程度のアニールを行い、図1(F)に示すT
FTを完成させる。
【0086】以上のようにして作製されたTFTを、画
素電極をスイッチングする素子として用いる場合には電
極・配線118または119をITOなど透明導電膜か
らなる画素電極に接続し、もう一方の電極より信号を入
力する。また、本発明による上記TFTを薄膜集積回路
に用いる場合には、ゲート電極111上にもコンタクト
ホールを形成し、必要とする配線を施す。
【0087】以上の通り作製したN型TFTは、電界効
果移動度μFEが100〜150cm2/Vs、しきい値
電圧VTHが2〜3V、サブスレッシュ領域での立ち上が
り係数(S係数)が0.3V/桁程度と、非常に良好な
オン特性を示す。さらに、触媒元素が特に問題となるT
FTオフ領域でのリーク電流においても、Vds=14
V、Vg=5V時において、従来の10〜15pAに比
べ数pA程度にまで大きく低減できた。
【0088】〔実施例2〕本発明を用いた第2の実施例
について説明する。本実施例でも、第1実施例と同様、
ガラス基板上にN型TFTを作製する際の工程におい
て、本発明を利用した場合についての説明を行う。
【0089】以下において、図3は、本実施例で説明す
るTFTの作製工程の概要を示す平面図である。図4
は、図3のB−B'線の断面図を示し、(A)→(F)
の順にしたがって作製工程が順次進行する。
【0090】まず、図4(A)に示すように、ガラス基
板201上に例えばスパッタリング法によって厚さ30
0nm程度の酸化ケイ素からなる下地膜202を形成す
る。この酸化ケイ素膜は、ガラス基板からの不純物の拡
散を防ぐために設けられる。次に減圧CVD法あるいは
プラズマCVD法によって、厚さ25〜50nm、例え
ば30nmの真性(I型)の非晶質ケイ素膜(a−Si
膜)203を成膜する。
【0091】さらにa−Si膜203表面に触媒元素膜
205を形成するため、ニッケルを溶かせた水溶液が接
するようにガカラス基板201を保持する。本実施例で
は、溶質としては硝酸ニッケル、溶媒としてエチルアル
コールを用い、水溶液中のニッケル濃度は3ppmとな
るようにした。その後、スピナーにより水溶液を基板上
に均一に延ばし乾燥させる。このときの基板表面におけ
るニッケルの面密度は、全反射蛍光X線分光不純物分析
を行った結果、平均して5×1012atoms/cm2
程度であった。そして、これを不活性雰囲気下、例えば
加熱温度550℃で4時間程度アニールして結晶化させ
る。
【0092】上記アニール工程により、a−Si膜20
3が結晶化され、結晶性ケイ素領域203aとなる。本
実施例においては、第1実施例のように厳密な上記アニ
ール時間制御が必要でなく、結晶化が十分に行われる時
間以上にアニール時間を延長しても問題は生じない。こ
のようにして得られた結晶性ケイ素領域203a中のニ
ッケル濃度は、2次イオン質量分析法(SIMS)で確
認した結果、2×1018atoms/cm3程度であっ
た。また、この結晶性ケイ素領域203aは、柱状結晶
のネットワークにより構成されており、このときの個々
の柱状結晶の幅は200〜300nmであった。そし
て、図4(B)に示すように、ソース領域あるいはドレ
イン領域とチャネル領域との接合領域近傍を除き、活性
領域を島状に該結晶性ケイ素領域203aをパターニン
グする。
【0093】次に図4(C)に示すように、上記島状に
パターニングされた結晶性ケイ素領域203aを覆うよ
うに、第2のケイ素膜(a−Si膜)207を形成す
る。第2のa−Si膜207は、SiH4を原料ガスと
したプラズマCVD法により、厚さ30nmとして形成
した。そして、さらに図4(C)に示すように、レーザ
ー光208を照射することで、第2のa−Si膜207
を結晶化する。このときのレーザー光208としては、
XeClエキシマレーザー(波長308nm、パルス幅
40nsec)を用いた。レーザー光の照射条件は、照
射時に基板を200〜450℃、例えば400℃に加熱
し、エネルギー密度200〜350mJ/cm2、例え
ば250mJ/cm2で照射した。この工程により、第
2のa−Si膜207は結晶性ケイ素膜207cとな
る。特に、島状の結晶性ケイ素領域203a上の第2の
a−Si膜207においては、下層の結晶性ケイ素領域
203aの良好な結晶性を反映して結晶化が進み、融合
化してその界面境界がほぼ消滅する。その結果、島状の
結晶性ケイ素領域203aは全体として、さらに結晶性
が良好な結晶性ケイ素膜203a'となる。また、結晶
性ケイ素膜207c中のニッケル濃度は、測定限界値以
下であり、上記レーザー照射工程による結晶性ケイ素領
域203aからのニッケルの拡散は、ほとんど無い。
【0094】そして、図4(D)に示すように、不要な
部分の結晶性ケイ素膜207cを除去して素子間分離を
行い、後にTFTの活性領域(ソース/ドレイン領域、
チャネル領域)209となる島状の結晶性ケイ素膜を形
成する。したがって、TFTの活性領域209は、主に
触媒元素による結晶性ケイ素膜203a'とレーザー照
射のみによる結晶性ケイ素膜207cの2種の結晶性ケ
イ素膜により構成される。この状態を基板上方より見る
と、図3のような状態となっている。すなわち、TFT
の活性領域209において、チャネル領域214の中央
部、すなわち大部分のチャネル領域と、後に電極とのコ
ンタクト領域となる大部分のソース領域215とドレイ
ン領域216は、触媒元素による結晶性ケイ素膜203
a'で構成され、チャネル領域214とソース領域21
5あるいはドレイン領域216の接合部のみが、レーザ
ー照射のみによる結晶性ケイ素膜207cで構成され
る。
【0095】次に、上記の活性領域209となる結晶性
ケイ素膜を覆うように厚さ20〜150nm、ここでは
100nmの酸化ケイ素膜をゲート絶縁膜210として
成膜する。酸化ケイ素膜の形成には、ここではTEOS
(Tetra EthoxyOrtho Silica
te)を原料とし、酸素とともに基板温度150〜60
0℃、好ましくは300〜450℃で、RFプラズマC
VD法で分解・堆積した。
【0096】引き続いて、スパッタリング法によって、
厚さ300〜600nm、例えば400nmのアルミニ
ウムを成膜する。そして、アルミニウム膜をパターニン
グして、ゲート電極211を形成する。さらに、このア
ルミニウムの電極の表面を陽極酸化して、表面に酸化物
層212を形成する。この状態を図4(E)に示す。陽
極酸化は、酒石酸が1〜5%含まれたエチレングリコー
ル溶液中で行い、最初一定電流で220Vまで電圧を上
げ、その状態で1時間保持して終了させる。得られた酸
化物層212の厚さは200nmである。なお、この酸
化物層212は、後のイオンドーピング工程において、
オフセットゲート領域を形成する厚さとなるので、オフ
セットゲート領域の長さを上記陽極酸化工程で決めるこ
とができる。
【0097】次に、イオンドーピング法によって、ゲー
ト電極211とその周囲の酸化物層212をマスクとし
て活性領域に不純物(リン)を注入する。ドーピングガ
スとして、フォスフィン(PH3)を用い、加速電圧を
60〜90kV、例えば80kV、ドーズ量を1×10
15〜8×1015cm-2、例えば2×1015cm-2とす
る。この工程により、不純物が注入された領域は後にT
FTのソース領域215とドレイン領域216となり、
ゲート電極211およびその周囲の酸化物層212にマ
スクされ不純物が注入されない領域は、後にTFTのチ
ャネル領域214となる。
【0098】その後、図4(E)に示すように、レーザ
ー光213の照射によってアニールを行い、イオン注入
した不純物の活性化を行うと同時に、上記の不純物導入
工程で結晶性が劣化した部分の結晶性を改善させる。こ
の際、使用するレーザーとしてはXeClエキシマレー
ザー(波長308nm、パルス幅40nsec)を用
い、エネルギー密度150〜400mJ/cm2、好ま
しくは200〜250mJ/cm2で照射を行った。こ
うして形成されたN型不純物(リン)が注入されたソー
ス領域215、ドレイン領域216のシート抵抗は、2
00〜800Ω/□であった。
【0099】続いて、厚さ600nm程度の酸化ケイ素
膜あるいは窒化ケイ素膜を層間絶縁膜217として形成
する。酸化ケイ素膜を用いる場合には、TEOSを原料
として、これと酸素とのプラズマCVD法、もしくはオ
ゾンとの減圧CVD法あるいは常圧CVD法によって形
成すれば、段差被覆性に優れた良好な層間絶縁膜が得ら
れる。
【0100】次に、層間絶縁膜217にコンタクトホー
ルを形成して、金属材料、例えば、窒化チタンとアルミ
ニウムの二層膜によってTFTの電極・配線218、2
19を形成する。窒化チタン膜は、アルミニウムが半導
体層に拡散するのを防止する目的のバリア膜として設け
られる。そして最後に、1気圧の水素雰囲気で350
℃、1時間程度のアニールを行い、図4(F)に示すT
FTを完成させる。
【0101】以上のようにして作製されたTFTを、画
素電極をスイッチングする素子として用いる場合には電
極・配線218または219をITOなど透明導電膜か
らなる画素電極に接続し、もう一方の電極より信号を入
力する。また、本発明による上記TFTを薄膜集積回路
に用いる場合には、ゲート電極211上にもコンタクト
ホールを形成し、必要とする配線を施す。
【0102】以上の通り作製したN型TFTは、電界効
果移動度μFEが100〜150cm2/Vs、しきい値
電圧VTHが2〜3V、サブスレッシュ領域での立ち上が
り係数(S係数)が0.3V/桁程度と、非常に良好な
オン特性を示す。さらに、触媒元素が特に問題となるT
FTオフ領域でのリーク電流においても、Vds=14
V、Vg=5V時において、従来の10〜15pAに比
べ数pA程度にまで大きく低減できた。
【0103】〔実施例3〕本発明を用いた第3の実施例
について説明する。本実施例では、アクティブマトリク
ス型の液晶表示装置の周辺駆動回路や、一般の薄膜集積
回路を形成するN型TFTとP型TFTを相補型に構成
したCMOS構造の回路をガラス基板上に作製する工程
について、説明を行う。
【0104】図5は、本実施例で説明するTFTの作製
工程の概要を示す平面図である。図6は、図5のC−
C'線の断面図を示し、(A)→(F)の順にしたがっ
て工程が順次進行する。以下、本実施例の作製工程につ
いての説明を行う。
【0105】まず、図6(A)に示すように、ガラス基
板301上に例えばスパッタリング法によって厚さ30
0nm程度の酸化ケイ素からなる下地膜302を形成す
る。次にプラズマCVD法あるいは減圧CVD法によっ
て、厚さ25〜50nm、例えば30nmの真性(I
型)の非晶質ケイ素膜(a−Si膜)303を成膜す
る。
【0106】次に、a−Si膜303上に感光性樹脂
(フォトレジスト)を塗布し、露光・現像してマスク膜
304とする。フォトレジストのマスク膜304のスル
ーホールにより、領域300においてスリット状にa−
Si膜303が露呈される。即ち、図6(A)の状態を
上面から見ると、図5のように領域300でa−Si膜
303が露呈しており、他の部分はフォトレジストのマ
スク膜304によりマスクされている状態となってい
る。
【0107】上記マスク膜304を設けた後、図6
(A)に示すように、触媒元素膜305を形成するた
め、ニッケルを薄膜蒸着する。本実施例では、蒸着ソー
スと基板間の距離を通常より大きくして、蒸着レートを
低下させることで、ニッケル膜の厚さが1nm程度とな
るように制御した。このときの基板上におけるニッケル
の面密度を実際に測定すると、4×1013atoms/
cm2程度であった。そして、図6(B)に示すよう
に、フォトレジストのマスク膜304を除去すること
で、マスク膜304上の触媒元素膜305がリフトオフ
され、領域300で示すa−Si膜303においての
み、選択的に触媒元素膜305、即ちニッケルの微量導
入が行われたことになる。そして、これを不活性雰囲気
下、例えば加熱温度550℃で8時間アニールして結晶
化させる。
【0108】この際、領域300においては、a−Si
膜303の表面に添加されたニッケルを核として基板3
01に対して垂直方向にケイ素膜の結晶化が起こり、結
晶性ケイ素膜303aが形成される。そして、領域30
0の周辺領域では、図5および図6(B)において、結
晶成長方向を矢印306で示すように、領域300から
横方向(基板と平行な方向)に結晶成長が行われ、横方
向結晶成長した結晶性ケイ素膜303bが形成される。
それ以外のa−Si膜303の領域は、そのまま非晶質
ケイ素膜領域303dとして残る。この横方向結晶成長
した結晶性ケイ素膜303b中のニッケル濃度は1017
atoms/cm3程度であり、そのシード領域とも言
える直接ニッケルを導入し結晶成長した結晶性ケイ素膜
303a中のニッケル濃度は1019atoms/cm3
程度であった。なお、上記結晶成長に際し、矢印306
で示される基板と平行な方向の結晶成長の距離は、40
μm程度であった。また、該結晶性ケイ素膜303b
は、柱状結晶が矢印306で示す結晶成長方向に沿って
一次元的に並んだ結晶構造を示し、個々の柱状結晶の幅
は200〜300nmであった。そして、図6(C)に
示すように、a−Si膜303の内、最も結晶性の良好
な結晶性ケイ素膜303bを素子として用いるようにパ
ターニングする。
【0109】次に図6(C)に示すように、上記島状に
パターニングされた結晶性ケイ素膜303bを覆うよう
に、第2のケイ素膜(a−Si膜)307を形成する。
第2のa−Si膜307は、プラズマCVD法により、
厚さ30nmとして形成した。そして、さらに図6
(C)に示すように、レーザー光308を照射すること
で、第2のa−Si膜307を結晶化する。このときの
レーザー光308としては、XeClエキシマレーザー
(波長308nm、パルス幅40nsec)を用いた。
レーザー光の照射条件は、照射時に基板を200〜45
0℃、例えば400℃に加熱し、エネルギー密度200
〜350mJ/cm2、例えば250mJ/cm2で照射
した。この工程により、第2のa−Si膜307は結晶
性ケイ素膜307cとなる。特に、島状の結晶性ケイ素
膜303b上の第2のa−Si膜307においては、下
層の結晶性ケイ素膜303bの良好な結晶性を反映して
結晶化が進み、その界面境界がほぼ消滅する。その結
果、島状の結晶性ケイ素膜303b領域は全体として、
さらに結晶性が良好な結晶性ケイ素膜303b'とな
る。また、結晶性ケイ素膜307c中のニッケル濃度
は、測定限界値以下であり、このレーザー照射工程によ
る結晶性ケイ素膜303bからのニッケルの拡散は、ほ
とんど無い。
【0110】その後、図6(D)に示すように、後にT
FTの活性領域(ソース/ドレイン領域、チャネル領
域)309n、309pとなる結晶性ケイ素膜を残し、
それ以外の領域の結晶性ケイ素膜307をエッチング除
去して素子間分離を行う。したがって、N型TFTの活
性領域309nおよびP型TFTの活性領域309p
は、主に触媒元素により横成長した結晶性ケイ素膜30
3b'とレーザー照射のみによる結晶性ケイ素膜307
cの2種の結晶性ケイ素膜により構成される。この状態
を基板上方より見ると、図5のような状態となってい
る。すなわち、N型およびP型のどちらのTFTにおい
ても、活性領域309において、チャネル領域314の
中央部、すなわち大部分のチャネル領域と、後に電極と
のコンタクト領域となる大部分のソース領域315とド
レイン領域316は、触媒元素による結晶性ケイ素膜3
03b'で構成され、チャネル領域314とソース領域
315あるいはドレイン領域316の接合部のみが、レ
ーザー照射のみによる結晶性ケイ素膜307cで構成さ
れる。ここで、TFTにおいてキャリアが移動する方向
は、ソース領域315からドレイン領域316に向かう
方向であり、結晶性ケイ素膜303bの結晶成長方向3
06と概略平行な方向となるよう、予め設計されてい
る。
【0111】次に、上記の活性領域309nおよび39
0pとなる結晶性ケイ素膜を覆うように厚さ100nm
程度の酸化ケイ素膜をゲート絶縁膜310として成膜す
る。本実施例では、ゲート絶縁膜310の成膜方法とし
てTEOSを原料とし、酸素とともに基板温度350℃
で、RFプラズマCVD法で分解・堆積した。
【0112】引き続いて、図6(E)に示すように、ス
パッタリング法によって厚さ300〜600nm、例え
ば400nmのアルミニウム(0.1〜2%のシリコン
を含む)を成膜し、アルミニウム膜をパターニングし
て、ゲート電極311n、311pを形成する。
【0113】次に、イオンドーピング法によって、活性
領域309n、309pにゲート電極311n、311
pをマスクとして不純物(リン、およびホウ素)を注入
する。ドーピングガスとして、フォスフィン(PH3
およびジボラン(B26)を用い、前者の場合は、加速
電圧を60〜90kV、例えば80kV、後者の場合
は、40kV〜80kV、例えば65kVとし、ドーズ
量は1×1015〜8×1015cm-2、例えばリンを2×
1015cm-2、ホウ素を5×1015cm-2とする。この
工程により、ゲート電極311n、311pにマスクさ
れ不純物が注入されない領域は後にTFTのチャネル領
域314n、314pとなる。ドーピングに際しては、
ドーピングが不要な領域をフォトレジストで覆うことに
よって、それぞれの元素を選択的にドーピングを行う。
この結果、N型の不純物領域が注入されたソース領域3
15nとドレイン領域316n、P型の不純物が注入さ
れたソース領域315pとドレイン領域316pが形成
され、図5および図6(E)に示すようにNチャネル型
TFT(NTFT)とPチャネル型TFT(PTFT)
とを形成することができる。
【0114】その後、図6(E)に示すように、レーザ
ー光313の照射によってアニールを行い、イオン注入
した不純物の活性化を行う。レーザー光としては、Xe
Clエキシマレーザー(波長308nm、パルス幅40
nsec)を用い、レーザー光の照射条件としては、エ
ネルギー密度250mJ/cm2で一か所につき5ショ
ット照射した。
【0115】続いて、図6(F)に示すように、厚さ5
00nmの酸化ケイ素膜を層間絶縁膜317としてプラ
ズマCVD法によって形成し、これにコンタクトホール
を形成して、金属材料、例えば、窒化チタンとアルミニ
ウムの二層膜によってTFTの電極・配線318、31
9、320を形成する。そして最後に、1気圧の水素雰
囲気下で350℃、1時間程度のアニールを行い、図6
(F)に示すNTFTとPTFTによるCMOS回路を
完成させる。
【0116】以上の実施例にしたがって作製したCMO
S構造回路において、それぞれのTFTの電界効果移動
度はN型TFTで150〜200cm2/Vs、P型T
FTで80〜100cm2/Vsと高く、閾値電圧はN
型TFTで1.5〜2V、P型TFTで−2〜−3Vと
非常に良好な特性を示す。さらに、TFTオフ領域での
リーク電流もN型TFT、P型TFT共に数pA程度
と、従来法に比べ低い値に抑えることができた。
【0117】以上、本発明に基づく3例の実施例につき
具体的に説明したが、本発明は上述の実施例に限定され
るものではなく、本発明の技術的思想に基づく各種の変
形が可能である。
【0118】例えば、前述の3例の実施例においては、
ニッケルを導入する方法として、非晶質ケイ素膜表面に
ニッケル塩を溶かせた水溶液を塗布する方法、あるいは
蒸着法によりニッケル薄膜を形成する方法を採用した。
しかし、非晶質ケイ素膜成膜前に、下地膜表面にニッケ
ルを導入し、非晶質ケイ素膜下層よりニッケルを拡散さ
せ結晶成長を行わせる方法でもよい。即ち、結晶成長は
非晶質ケイ素膜の上面側から行ってもよいし、下面側か
ら行ってもよい。また、ニッケルの導入方法としても、
その他、様々な手法を用いることができる。例えば、ニ
ッケル塩を溶かせる溶媒として、SOG(スピンオング
ラス)材料を溶媒としてSiO2膜より拡散させる方法
もあるし、スパッタリング法やメッキ法により薄膜形成
する方法や、イオンドーピング法により直接導入する方
法なども利用できる。さらに、結晶化を助長する不純物
金属元素としては、ニッケル(Ni)以外にコバルト
(Co)、パラジウム(Pd)、白金(Pt)、銅(C
u)、銀(Ag)、金(Au)、インジウム(In)、
スズ(Sn)、アルミニウム(Al)、アンチモン(S
b)を用いても同様の効果が得られる。
【0119】また、上記実施例では、チャネル領域とソ
ース領域あるいはドレイン領域との接合部を形成する結
晶性ケイ素膜を作製する手段として、パルスレーザーで
あるXeClエキシマレーザー照射による加熱法を用い
たが、それ以外のレーザー(例えば、波長248nmの
KrFエキシマレーザーや、波長488nmの連続発振
Arレーザーなど)でも同様の処理が可能である。ま
た、レーザー光の代わりに赤外光、フラッシュランプを
使用して短時間に1000〜1200℃(シリコンモニ
ターの温度)まで上昇させ試料を加熱する、いわゆるR
TA(ラピッド・サーマル・アニール)(RTP、ラピ
ッド・サーマル・プロセスともいう)などのいわゆるレ
ーザー光と同等の強光を用いてもよい。
【0120】さらに、本発明の応用としては、液晶表示
用のアクティブマトリクス型基板以外に、例えば、密着
型イメージセンサー、ドライバー内蔵型のサーマルヘッ
ド、有機系EL等を発光素子としたドライバー内蔵型の
光書き込み素子や表示素子、三次元IC等が考えられ
る。本発明を用いることで、これらの素子の高速、高解
像度化等の高性能化が実現される。
【0121】
【発明の効果】本発明を用いることにより、高い電流駆
動能力を持ち、かつオフ動作時のリーク電流が少なく安
定した特性の高性能半導体素子が実現できる。特に液晶
表示装置においては、アクティブマトリクス基板に要求
される画素スイッチングTFTのスイッチング特性の向
上、周辺駆動回路部を構成するTFTに要求される高性
能化・高集積化を同時に満足し、同一基板上にアクティ
ブマトリクス部と周辺駆動回路部を構成するドライバモ
ノリシック型アクティブマトリクス基板を実現でき、モ
ジュールのコンパクト化、高性能化、低コスト化がはか
れる。
【図面の簡単な説明】
【図1】第1の実施例の概要を示す。
【図2】第1の実施例の作製工程を示す。
【図3】第2の実施例の概要を示す。
【図4】第2の実施例の作製工程を示す。
【図5】第3の実施例の概要を示す。
【図6】第3の実施例の作製工程を示す。
【図7】従来法に対する本発明の効果を示す。
【図8】リーク電流の発生機構を示す。
【符号の説明】
101、201、301 ガラス基板 102、202、302 下地膜 103、203、303 非晶質ケイ素膜(a
−Si膜) 104、 304 マスク膜 105、205、305 触媒元素膜 306 矢印 207、307 第2のケイ素膜(a−Si
膜) 108、208、308 レーザー光 109、209、309 活性領域 110、210、310 ゲート絶縁膜 111、211、311 ゲート電極 112、212 酸化物層 113、213、313 レーザー光 114、214、314 チャネル領域 115、215、315 ソース領域 116、216、316 ドレイン領域 117、217、317 層間絶縁膜 118、218、318 電極・配線 119、219、319、320 電極・配線

Claims (16)

    (57)【特許請求の範囲】
  1. 【請求項1】 絶縁表面を有する基板上に形成された結
    晶性を有するケイ素膜に、ソース領域、ドレイン領域お
    よびチャネル領域を含む活性領域が構成された薄膜トラ
    ンジスタであって、 前記活性領域は、非晶質ケイ素膜の結晶化を助長する触
    媒元素を含み、前記活性領域内において、ソース領域あ
    るいはドレイン領域とチャネル領域との接合部近傍の触
    媒元素濃度を少なくともチャネル領域中央部より小さく
    したことを特徴とする半導体装置。
  2. 【請求項2】 絶縁表面を有する基板上に形成された結
    晶性を有するケイ素膜に、ソース領域、ドレイン領域お
    よびチャネル領域を含む活性領域が構成された薄膜トラ
    ンジスタであって、 前記活性領域内において、チャネル領域中央部は、非晶
    質ケイ素膜の結晶化を助長する触媒元素を含み結晶化さ
    れ、柱状結晶のネットワーク構造により構成されてお
    り、前記ソース領域あるいはドレイン領域とチャネル領
    域との接合部近傍は、前記触媒元素を含まず結晶化され
    た結晶性ケイ素膜であることを特徴とする半導体装置。
  3. 【請求項3】 絶縁表面を有する基板上に形成された結
    晶性を有するケイ素膜に、ソース領域、ドレイン領域お
    よびチャネル領域を含む活性領域が構成された薄膜トラ
    ンジスタであって、 前記活性領域内において、チャネル領域中央部は、非晶
    質ケイ素膜の結晶化を助長する触媒元素を選択的に導入
    させた領域からその周辺領域へと、前記非晶質ケイ素膜
    を横方向に結晶成長させ、個々の柱状結晶の方向がほぼ
    一方向に揃った結晶構造により構成されており、前記ソ
    ース領域あるいはドレイン領域とチャネル領域との接合
    部近傍は、前記触媒元素を含まず結晶化された結晶性ケ
    イ素膜であることを特徴とする半導体装置。
  4. 【請求項4】 前記請求項3記載の半導体装置におい
    て、 前記薄膜トランジスタのチャネル領域中央部を構成する
    横方向に結晶成長させた結晶性ケイ素膜であって、その
    結晶成長方向と、薄膜トランジスタにおけるキャリアの
    移動方向とが、概略平行となるよう構成されたものであ
    ることを特徴とする半導体装置。
  5. 【請求項5】 前記請求項2あるいは請求項3記載の半
    導体装置において、 前記チャネル領域を構成する個々の柱状結晶の幅が、1
    50nm〜400nmであることを特徴とする半導体装
    置。
  6. 【請求項6】 前記請求項1あるいは請求項2あるいは
    請求項3記載の半導体装置において、 前記チャネル領域中央部の触媒元素の濃度が、1016
    1019atoms/cm3であり、前記ソース領域ある
    いはドレイン領域とチャネル領域との接合部近傍の触媒
    元素の濃度が、1016atoms/cm3未満であるこ
    とを特徴とする半導体装置。
  7. 【請求項7】 基板上に非晶質ケイ素膜を形成する工程
    と、 前記工程の前または後において、前記非晶質ケイ素膜の
    結晶化を助長する触媒元素を選択導入する工程と、 前記触媒元素が導入された領域の非晶質ケイ素膜を加熱
    処理により、選択的に結晶化させる工程と、 強光照射により、その他の領域の非晶質ケイ素膜を結晶
    化させる工程と、 前記触媒元素が導入され加熱処理により結晶化された領
    域を用いて薄膜トランジスタのチャネル領域の一部を、
    強光照射により結晶化されたその他の領域を用いて薄膜
    トランジスタのソース領域あるいはドレイン領域とチャ
    ネル領域との接合領域をそれぞれ作製する工程と、を有
    することを特徴とする半導体装置の製造方法。
  8. 【請求項8】 基板上に第1の非晶質ケイ素膜を形成す
    る工程と、 前記工程の前または後において、前記非晶質ケイ素膜の
    結晶化を助長する触媒元素を導入する工程と、 前記触媒元素が導入された第1の非晶質ケイ素膜を加熱
    処理により、結晶化させ、第1の結晶性ケイ素膜とする
    工程と、 前記第1の結晶性ケイ素膜をパターニングし、後の薄膜
    トランジスタのチャネル領域の一部となる島状領域を形
    成する工程と、 前記島状領域を覆うように第2の非晶質ケイ素膜を形成
    し、強光照射により結晶化して、第2の結晶性ケイ素膜
    とする工程と、 前記第2の結晶性ケイ素膜のみの領域を用いて、薄膜ト
    ランジスタのソース領域あるいはドレイン領域とチャネ
    ル領域の接合領域を作製する工程と、を有することを特
    徴とする半導体装置の製造方法。
  9. 【請求項9】 基板上に第1の非晶質ケイ素膜を形成す
    る工程と、 前記工程の前または後において、前記非晶質ケイ素膜の
    結晶化を助長する触媒元素を一部に選択的に導入する工
    程と、 前記触媒元素が選択的に導入された領域の非晶質ケイ素
    膜を加熱処理により、選択的に結晶化させる工程と、 加熱処理をさらに継続することにより、前記非晶質ケイ
    素膜が選択的に結晶化された領域からその周辺部へと、
    前記非晶質ケイ素膜を基板表面に対し概略平行な方向に
    結晶成長させ、第1の結晶性ケイ素膜とする工程と、 前記第1の結晶性ケイ素膜をパターニングし、該第1の
    結晶性ケイ素膜内の基板表面に対し概略平行な方向に結
    晶成長させた領域を用いて、後の薄膜トランジスタのチ
    ャネル領域の一部となる島状領域を形成する工程と、 前記島状領域を覆うように第2の非晶質ケイ素膜を形成
    し、強光照射により結晶化して、第2の結晶性ケイ素膜
    とする工程と、 前記第2の結晶性ケイ素膜のみの領域を用いて、薄膜ト
    ランジスタのソース領域あるいはドレイン領域とチャネ
    ル領域の接合領域を作製する工程と、を有することを特
    徴とする半導体装置の製造方法。
  10. 【請求項10】 前記請求項7あるいは請求項8あるい
    は請求項9記載の半導体装置の製造方法において、 前記触媒元素の導入は、真空蒸着法によって前記非晶質
    ケイ素膜表面に触媒元素を薄膜蒸着することにより行わ
    れることを特徴とする半導体装置の製造方法。
  11. 【請求項11】 前記請求項7あるいは請求項8あるい
    は請求項9記載の半導体装置の製造方法において、 前記触媒元素の導入は、触媒元素を含有した溶液を前記
    非晶質ケイ素膜表面にスピンコートすることにより行わ
    れることを特徴とする半導体装置の製造方法。
  12. 【請求項12】 前記請求項11記載の半導体装置の製
    造方法において、 前記触媒元素を含有した溶液の溶質として、触媒元素の
    硝酸塩あるいは酢酸塩を用いることを特徴とする半導体
    装置の製造方法。
  13. 【請求項13】 前記請求項11記載の半導体装置の製
    造方法において、 前記触媒元素を含有した溶液の溶媒として、エタノール
    等のアルコール類を用いることを特徴とする半導体装置
    の製造方法。
  14. 【請求項14】 前記請求項10あるいは請求項11記
    載の半導体装置の製造方法において、 前記触媒元素導入工程は、非晶質ケイ素膜への触媒元素
    の導入濃度が全反射蛍光X線分光測定により、非晶質ケ
    イ素膜表面における面濃度として管理されることを特徴
    とする半導体装置の製造方法。
  15. 【請求項15】 前記請求項7あるいは請求項8あるい
    は請求項9記載の半導体装置の製造方法において、 前記触媒元素を導入し結晶化する前記非晶質ケイ素膜の
    厚さを、25〜50nmの範囲内とすることを特徴とす
    る半導体装置の製造方法。
  16. 【請求項16】 前記請求項7あるいは請求項8記載の
    半導体装置の製造方法において、 前記ソース電極あるいはドレイン電極と接触するコンタ
    クト領域は、前記第1の結晶性ケイ素膜および第2の結
    晶性ケイ素膜の積層構造により形成することを特徴とす
    る半導体装置の製造方法。
JP25564396A 1996-09-27 1996-09-27 半導体装置およびその製造方法 Expired - Lifetime JP3227392B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25564396A JP3227392B2 (ja) 1996-09-27 1996-09-27 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25564396A JP3227392B2 (ja) 1996-09-27 1996-09-27 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH10107290A JPH10107290A (ja) 1998-04-24
JP3227392B2 true JP3227392B2 (ja) 2001-11-12

Family

ID=17281606

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25564396A Expired - Lifetime JP3227392B2 (ja) 1996-09-27 1996-09-27 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP3227392B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100623689B1 (ko) 2004-06-23 2006-09-19 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법

Also Published As

Publication number Publication date
JPH10107290A (ja) 1998-04-24

Similar Documents

Publication Publication Date Title
JP3072005B2 (ja) 半導体装置及びその製造方法
JP3138169B2 (ja) 半導体装置の製造方法
JP3192546B2 (ja) 半導体装置およびその製造方法
JP4291539B2 (ja) 半導体装置およびその製造方法
JP3389022B2 (ja) 半導体装置
JP3277082B2 (ja) 半導体装置およびその製造方法
JP3715848B2 (ja) 半導体装置の製造方法
JP3269738B2 (ja) 半導体装置およびその製造方法
JP3317482B2 (ja) 半導体装置及びその製造方法
JP3927756B2 (ja) 半導体装置の製造方法
JPH10173196A (ja) 半導体装置およびその製造方法
JP3107345B2 (ja) 半導体装置の製造方法
JP3227392B2 (ja) 半導体装置およびその製造方法
JP3587292B2 (ja) 半導体装置の製造方法
JP3357798B2 (ja) 半導体装置およびその製造方法
JP3192555B2 (ja) 半導体装置の製造方法
KR100256912B1 (ko) 반도체회로, 반도체장치 및 이들의 제조방법
JP3547353B2 (ja) 半導体装置の製造方法
JP2002353140A (ja) 半導体装置及びその製造方法
JP3999923B2 (ja) 半導体装置およびその製造方法
JP3425399B2 (ja) 半導体装置の製造方法
JP3582768B2 (ja) 半導体装置の製造方法
JP3859516B2 (ja) 半導体装置の製造方法
JP3981517B2 (ja) 半導体装置の製造方法
JP3338756B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070831

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080831

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080831

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090831

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090831

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110831

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110831

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120831

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120831

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130831

Year of fee payment: 12

SG99 Written request for registration of restore

Free format text: JAPANESE INTERMEDIATE CODE: R316G99

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term