JP5072157B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP5072157B2
JP5072157B2 JP2001298585A JP2001298585A JP5072157B2 JP 5072157 B2 JP5072157 B2 JP 5072157B2 JP 2001298585 A JP2001298585 A JP 2001298585A JP 2001298585 A JP2001298585 A JP 2001298585A JP 5072157 B2 JP5072157 B2 JP 5072157B2
Authority
JP
Japan
Prior art keywords
film
semiconductor film
concentration
semiconductor
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001298585A
Other languages
English (en)
Other versions
JP2003100636A5 (ja
JP2003100636A (ja
Inventor
充弘 一條
勇臣 浅見
規悦 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001298585A priority Critical patent/JP5072157B2/ja
Priority to US10/252,838 priority patent/US6821828B2/en
Publication of JP2003100636A publication Critical patent/JP2003100636A/ja
Priority to US10/967,278 priority patent/US7109074B2/en
Priority to US11/518,246 priority patent/US7442592B2/en
Publication of JP2003100636A5 publication Critical patent/JP2003100636A5/ja
Application granted granted Critical
Publication of JP5072157B2 publication Critical patent/JP5072157B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3223—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering using cavities formed by hydrogen or noble gas ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明はゲッタリング技術を用いた半導体装置の作製方法に関する。特に本発明は、半導体膜の結晶化を助長する金属元素を添加して作製される結晶構造を有する半導体膜を用いた半導体装置の作製方法に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【０００３】
【従来の技術】
結晶構造を有する半導体膜を用いた代表的な半導体素子として薄膜トランジスタ（以下、ＴＦＴと記す）が知られている。ＴＦＴはガラスなどの絶縁基板上に集積回路を形成する技術として注目され、駆動回路一体型液晶表示装置などが実用化されつつある。従来の技術において、結晶構造を有する半導体膜は、プラズマＣＶＤ法や減圧ＣＶＤ法で堆積した非晶質半導体膜を、加熱処理やレーザーアニール法（レーザー光の照射により半導体膜を結晶化させる技術）により作製されている。
【０００４】
こうして作製される結晶構造を有する半導体膜は多数の結晶粒の集合体であり、その結晶方位は任意な方向に配向して制御不能であるため、ＴＦＴの特性を制限する要因となっている。このような問題点に対し、特開平７−１８３５４０号公報で開示される技術は、ニッケルなど半導体膜の結晶化を助長する金属元素を添加し、結晶構造を有する半導体膜を作製するものであり、結晶化に必要とする加熱温度を低下させる効果ばかりでなく、結晶方位の配向性を単一方向に高めることが可能である。このような結晶構造を有する半導体膜でＴＦＴを形成すると、電界効果移動度の向上のみでなく、サブスレッショルド係数（Ｓ値）が小さくなり、飛躍的に電気的特性を向上させることが可能となっている。
【０００５】
結晶化を助長する金属元素を用いることによって、結晶化における核発生が制御可能となるため、核発生がランダムである他の結晶化方法に比べて得られる膜質は均一であり、理想的には、完全に金属元素を除去または許容範囲までに低減することが望ましい。しかし、結晶化を助長する金属元素を添加する故に、結晶構造を有する半導体膜の膜中或いは膜表面には、当該金属元素が残存し、得られる素子の特性をばらつかせるなどの問題がある。その一例は、ＴＦＴにおいてオフ電流が増加し、個々の素子間でばらつくなどの問題がある。即ち、結晶化を助長する金属元素は、一旦、結晶構造を有する半導体膜が形成されてしまえば、かえって不要な存在となってしまう。
【０００６】
リンを用いたゲッタリングは、結晶構造を有する半導体膜のうち特定の領域から結晶化を助長する金属元素を除去するための手法として有効に活用されている。例えば、ＴＦＴのソース・ドレイン領域にリンを添加して４５０〜７００℃の熱処理を行うことで、チャネル形成領域から当該金属元素を容易に除去することが可能である。
【０００７】
【発明が解決しようとする課題】
リンはイオンドープ法（ＰＨ3などをプラズマで解離して、イオンを電界で加速して半導体中に注入する方法であり、基本的にイオンの質量分離を行わない方法を指す）で結晶構造を有する半導体膜に注入するが、ゲッタリングのために必要なリン濃度は１×１０20/cm3以上である。イオンドープ法によるリンの添加は、結晶構造を有する半導体膜の非晶質化をもたらすが、リン濃度の増加はその後のアニールによる再結晶化の妨げとなり問題となっている。また、高濃度のリンの添加は、ドーピングに必要な処理時間の増大をもたらし、ドーピング工程におけるスループットを低下させるので問題となっている。
【０００８】
さらに、ｐチャネル型ＴＦＴのソース・ドレイン領域に添加したリンに対し、その導電型を反転させるために必要な硼素の濃度は１．５〜３倍が必要であり、再結晶化の困難さに伴って、ソース・ドレイン領域の高抵抗化をもたらし問題となっている。
【０００９】
また、基板内でゲッタリングが十分にされず、ゲッタリングにバラツキが生じると、各々のＴＦＴ特性に若干の差、即ちバラツキが生じていた。透過型の液晶表示装置の場合、画素部に配置されるＴＦＴに電気特性のバラツキがあれば、各画素電極に印加する電圧のバラツキが生じ、そのため透過光量のバラツキも生じ、これが表示むらとなって観察者の目に映ることになる。
【００１０】
また、ＯＬＥＤを用いた発光装置にとって、ＴＦＴはアクティブマトリクス駆動方式を実現する上で、必須の素子となっている。従って、ＯＬＥＤを用いた発光装置は、少なくとも、スイッチング素子として機能するＴＦＴと、ＯＬＥＤに電流を供給するＴＦＴとが、各画素に設けられることになる。画素の回路構成、及び駆動方法によらず、ＯＬＥＤと電気的に接続され、且つ、ＯＬＥＤに電流を供給するＴＦＴのオン電流（Ｉon）で画素の輝度が決定されるため、例えば、全面白表示とした場合、オン電流が一定でなければ輝度にバラツキが生じてしまうという問題がある。
【００１１】
本発明はこのような問題を解決するための手段であり、半導体膜の結晶化を助長する金属元素を用いて結晶構造を有する半導体膜を得た後、該膜中に残存する当該金属元素を効果的に除去する技術を提供することを目的とする。
【００１２】
【課題を解決するための手段】
ゲッタリング技術は単結晶シリコンウエハーを用いる集積回路の製造技術において主要な技術として位置付けられている。ゲッタリングは半導体中に取り込まれた金属不純物が、何らかのエネルギーでゲッタリングサイトに偏析して、素子の能動領域の不純物濃度を低減させる技術として知られている。それは、エクストリンシックゲッタリング(Extrinsic Gettering)とイントリンシックゲッタリング(Intrinsic Gettering)の二つに大別されている。エクストリンシックゲッタリングは外部から歪場や化学作用を与えてゲッタリング効果をもたらすものである。高濃度のリンを単結晶シリコンウエハーの裏面から拡散させるリンゲッタはこれに当たり、前述のリンを用いたゲッタリングもエクストリンシックゲッタリングの一種と見なすことができる。
【００１３】
一方、イントリンシックゲッタリングは単結晶シリコンウエハーの内部に生成された酸素が関与する格子欠陥の歪場を利用したものとして知られている。本発明は、このような格子欠陥、或いは格子歪みを利用したイントリンシックゲッタリングに着目したものであり、厚さ１０〜１００nm程度の結晶構造を有する半導体膜に適用するために以下の手段を採用するものである。
【００１４】
本発明は、窒化珪素膜上に金属元素を用いて結晶構造を有する第１の半導体膜を形成する工程と、エッチングストッパーとなる膜（バリア層）を形成する工程と、希ガス元素を含む第２の半導体膜（ゲッタリングサイト）を形成する工程と、ゲッタリングサイトに金属元素をゲッタリングさせる工程と、前記第２の半導体膜を除去する工程と、バリア層を除去する工程とを有している。
【００１５】
本発明は、エッチングストッパーとなる膜（バリア層）を形成する工程として、プラズマＣＶＤ法を用いて、薄い酸化窒化シリコン膜を形成することを特徴としている。原料ガスとしてシラン系ガス（モノシラン、ジシラン、トリシラン等）と窒素酸化物系ガス（ＮＯｘで表記されるガス）を用いる。例えば、原料ガスとしてモノシラン（ＳｉＨ4）と亜酸化窒素（Ｎ2Ｏ）、或いは、ＴＥＯＳガスとＮ2Ｏ、或いはＴＥＯＳガスとＮ2ＯとＯ2を用い、１０ｎｍ以下、好ましくは５ｎｍ以下の酸化窒化シリコン膜を形成する。この酸化窒化シリコン膜は、オゾン含有水溶液（代表的にはオゾン水）で得られる酸化膜（ケミカルオキサイドと呼ばれる）や、酸素雰囲気下の紫外線の照射でオゾンを発生させて結晶構造を有する半導体膜の表面を酸化して得られる酸化膜と比較して、結晶構造を有する第１の半導体膜との密着性が高く、後の工程（第２の半導体膜の形成）でピーリングが発生しない。さらに密着性を高くするために、バリア層の形成前にアルゴンプラズマ処理を行ってもよい。また、ゲッタリングさせる工程においても、上記膜厚範囲の酸化窒化シリコン膜であれば、金属元素がバリア層を通過してゲッタリングサイトに移動させることができる。また、ゲッタリング後に各膜を除去する際、上記酸化窒化シリコン膜は、第２の半導体膜との選択比と、第１の半導体膜との選択比とが高く、非常にエッチングストッパーとして有効である。
【００１６】
また、本発明は、上記ゲッタリングサイトとなる第２の半導体膜を形成する工程として、プラズマＣＶＤ法を用い、原料ガスとしてモノシランと希ガス元素と水素、或いは原料ガスとしてモノシランと希ガス元素と窒素を用いて成膜し、高濃度に希ガス元素を含み非晶質構造を有する半導体膜、代表的にはアモルファスシリコン膜を形成するものである。また、モノシランに代えて、ジシランやトリシランを用いてもよい。
【００１７】
また、上記ゲッタリングサイトとなる第２の半導体膜を形成する他の工程として、プラズマＣＶＤ法を用い、原料ガスとしてモノシランとフォスフィン（ＰＨ3）と希ガス元素、或いは原料ガスとしてモノシランとフォスフィン（ＰＨ3）と水素、或いは原料ガスとしてモノシランとフォスフィン（ＰＨ3）と窒素を用いて成膜し、リンまたは希ガスを含み非晶質構造を有する半導体膜を形成してもよい。
【００１８】
本明細書で開示する作製方法に関する発明の構成１は、
絶縁表面上に非晶質構造を有する第１の半導体膜を形成する第１工程と、
前記非晶質構造を有する第１の半導体膜に金属元素を添加する第２工程と、
前記第１の半導体膜を結晶化させて結晶構造を有する第１の半導体膜を形成する第３工程と、
前記結晶構造を有する第１の半導体膜上にバリア層を形成する第４の工程と、
前記バリア層上に第２の半導体膜を形成する第５工程と、
前記第２の半導体膜に前記金属元素をゲッタリングして結晶構造を有する第１の半導体膜中の前記金属元素を除去または低減する第６工程と、
前記第２の半導体膜を除去する第７工程と、
前記バリア層を除去する第８工程とを有することを特徴とする半導体装置の作製方法である。
【００１９】
また、上記構成１において、前記バリア層は、膜厚１ｎｍ〜１０ｎｍの酸化窒化シリコン膜であることを特徴としている。また、前記酸化窒化シリコン膜は、成膜室にシラン系ガスと窒素酸化物系ガスを原料ガスとして導入し、プラズマを発生させるプラズマＣＶＤ法により形成する。
【００２０】
また、上記構成１において、前記第４の工程と前記第５の工程は、大気に触れることなくプラズマＣＶＤ法により行うことも可能であり、スループットが向上する。
【００２１】
また、ゲッタリングサイトとなる第２の半導体膜は、異なる上記原料ガスを用いたプラズマＣＶＤ法で得られる２層以上の積層であってもよい。その積層の一例としては、原料ガスとしてモノシランと希ガス元素と窒素とを用いた希ガスを含み非晶質構造を有する半導体膜を成膜した後、該半導体膜上に原料ガスとしてモノシランと希ガス元素と水素とを用いた希ガスを含み非晶質構造を有する半導体膜を積層させる。この積層構造とした場合、上層となるモノシランと希ガス元素と水素とを用いた希ガスを含み非晶質構造を有する半導体膜（第３の半導体膜）は、下層となるモノシランと希ガス元素と窒素とを用いた希ガスを含み非晶質構造を有する半導体膜（第２の半導体膜）よりも高濃度に希ガスを含ませることが可能であり、効率よくゲッタリングを行うことができるため好ましい。また、第３の半導体膜と酸化窒化シリコン膜との密着性は比較的低いため、第２の半導体膜により互いの膜の密着性を高め、ピーリングを生じにくくしている。さらに密着性を高くするために、第３の半導体膜の形成前にアルゴンプラズマ処理を行ってもよい。また、ゲッタリングサイトを除去する際、上層となるモノシランと希ガス元素と水素とを用いた希ガスを含み非晶質構造を有する半導体膜（第３の半導体膜）は、下層となるモノシランと希ガス元素と窒素とを用いた希ガスを含み非晶質構造を有する半導体膜（第２の半導体膜）よりエッチングされやすいため、第２の半導体膜の膜厚を第３の半導体膜よりも薄くすることが好ましい。
【００２２】
また、本明細書で開示する作製方法に関する他の発明の構成２は、
絶縁表面上に非晶質構造を有する第１の半導体膜を形成する第１工程と、
前記非晶質構造を有する第１の半導体膜に金属元素を添加する第２工程と、
前記第１の半導体膜を結晶化させて結晶構造を有する第１の半導体膜を形成する第３工程と、
前記結晶構造を有する第１の半導体膜上にバリア層を形成する第４の工程と、
前記バリア層上に希ガス元素を含む第２の半導体膜を形成する第５工程と、
前記第２の半導体膜上に第２の半導体膜よりも高濃度に希ガス元素を含む第３の半導体膜を形成する第６工程と、
前記第２の半導体膜及び前記第３の半導体膜に前記金属元素をゲッタリングして結晶構造を有する第１の半導体膜中の前記金属元素を除去または低減する第７工程と、
前記第２の半導体膜及び前記第３の半導体膜を除去する第８工程と、
前記バリア層を除去する第９工程とを有することを特徴とする半導体装置の作製方法である。
【００２３】
上記構成２において、前記第３の半導体膜は、成膜室に少なくともモノシランと希ガスを原料ガスとして導入し、プラズマを発生させるプラズマＣＶＤ法により形成するか、成膜室に少なくともモノシランと希ガスと水素とを原料ガスとして導入し、プラズマを発生させるプラズマＣＶＤ法により形成するか、のどちらかを用いればよい。
【００２４】
また、ゲッタリングサイトとなる第２の半導体膜に希ガス元素の濃度勾配をもたせ、効率よくゲッタリングさせてもよい。その場合、成膜条件（ＲＦパワー、成膜圧力、ガス流量など）で第２の半導体膜に希ガス元素の濃度勾配をもたせればよい。第２の半導体膜に希ガス元素の濃度勾配をもたせた場合、第２の半導体膜の下層部分にゲッタリングされた金属元素が濃度の高い表面に向かって移動しやすくなり、金属元素のゲッタリング能力が飽和しにくくなる。なお、ゲッタリングの際、希ガス元素を含む第２の半導体膜にある量の金属元素がゲッタリングされると、飽和し、それ以上金属元素がゲッタリングされない。
【００２５】
また、本明細書で開示する作製方法に関する他の発明の構成３は、
絶縁表面上に非晶質構造を有する第１の半導体膜を形成する第１工程と、
前記非晶質構造を有する第１の半導体膜に金属元素を添加する第２工程と、
前記第１の半導体膜を結晶化させて結晶構造を有する第１の半導体膜を形成する第３工程と、
前記結晶構造を有する第１の半導体膜上にバリア層を形成する第４の工程と、
前記バリア層上に、希ガス元素を表面で高濃度に含む濃度勾配を有する第２の半導体膜を形成する第５工程と、
前記第２の半導体膜に前記金属元素をゲッタリングして結晶構造を有する第１の半導体膜中の前記金属元素を除去または低減する第６工程と、
前記第２の半導体膜を除去する第７工程と、
前記バリア層を除去する第８工程とを有することを特徴とする半導体装置の作製方法である。
【００２６】
上記各構成において、前記第２の半導体膜は、成膜室に少なくともモノシランと希ガスを原料ガスとして導入し、プラズマを発生させるプラズマＣＶＤ法により形成するか、成膜室に少なくともモノシランと希ガスと水素とを原料ガスとして導入し、プラズマを発生させるプラズマＣＶＤ法により形成するか、成膜室に少なくともモノシランと希ガスと窒素とを原料ガスとして導入し、プラズマを発生させるプラズマＣＶＤ法により形成するか、成膜室に少なくともモノシランとフォスフィンとを原料ガスとして導入し、プラズマを発生させるプラズマＣＶＤ法により形成するか、いずれかの方法を用いればよい。
【００２７】
また、上記各構成において、バラツキをさらに低減するため、前記バリア層を形成する前に前記第１の半導体膜表面の不純物を除去することが好ましい。
【００２８】
また、上記各構成において、密着性を向上させるため、前記バリア層を形成する前に、希ガス元素を導入してプラズマを発生させて前記第１の半導体膜の表面状態を変化させてもよい。
【００２９】
また、上記各構成において、密着性を向上させるため、前記第２の半導体膜を形成する前に、希ガス元素を導入してプラズマを発生させて前記バリア層の表面状態を変化させてもよい。
【００３０】
また、上記構成３において、密着性を向上させるため、前記第３の半導体膜を形成する前に、希ガス元素を導入してプラズマを発生させて前記第２の半導体膜の表面状態を変化させてもよい。
【００３１】
また、上記構成２または上記構成３において、前記バリア層は、成膜室にシラン系ガスと窒素酸化物系ガスを原料ガスとして導入し、プラズマを発生させるプラズマＣＶＤ法により形成した酸化窒化シリコン膜である。
【００３２】
このように、希ガス元素を含む第２の半導体膜と、バリア層をともにプラズマＣＶＤ法により形成することができる。なお、プラズマＣＶＤ法はガスによる成膜室（チャンバーとも呼ぶ）内のクリーニングが行えるため、スパッタ法に比べてメンテナンスが少なくて済み、量産には適した成膜方法である。
【００３３】
また、上記各構成において、希ガス元素を含む第２の半導体膜と、バリア層を大気に触れさせることなく成膜することが可能であり、さらに同一チャンバーで連続的に成膜することも可能であるため、スループットに優れている。
【００３４】
また、上記各構成において、金属元素は、Ｆｅ、Ｎｉ、Ｃｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種であることを特徴としている。これらの金属元素を非晶質構造を有する半導体膜に添加すると結晶化が良好に行われる。
【００３５】
また、上記各構成において、希ガス元素はＨｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種であり、これらのイオンを半導体膜中に含有させることにより、ダングリングボンドや格子歪みを形成してゲッタリングサイトを形成することができる。
【００３６】
本発明により十分に結晶化を助長する金属元素が低減または除去された結晶構造を有する半導体膜を得ることができ、該半導体膜を活性層とするＴＦＴにおいて電気特性の向上、特にオフ電流を低減し、個々の素子間でのバラツキを低減することができる。
【００３７】
【発明の実施の形態】
本発明の実施形態について、以下に説明する。
【００３８】
（実施の形態１）
以下に本発明を用いた代表的なＴＦＴの作製手順を簡略に図１を用いて示す。ここではバリア層とゲッタリングサイトとの両方をプラズマＣＶＤ法で形成する例を示す。
【００３９】
図１（Ａ）中、１０は、絶縁表面を有する基板、１１はブロッキング層となる絶縁膜、１２は非晶質構造を有する半導体膜である。
【００４０】
図１（Ａ）において、基板１０はガラス基板、石英基板、セラミック基板などを用いることができる。また、シリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、本工程の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。
【００４１】
まず、図１（Ａ）に示すように基板１０上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜（ＳｉＯxＮy）等の絶縁膜から成る下地絶縁膜１１を形成する。代表的な一例は下地絶縁膜１１として２層構造から成り、ＳｉＨ4、ＮＨ3、及びＮ2Ｏを反応ガスとして成膜される第１酸化窒化シリコン膜を５０〜１００ｎｍ、ＳｉＨ4、及びＮ2Ｏを反応ガスとして成膜される第２酸化窒化シリコン膜を１００〜１５０ｎｍの厚さに積層形成する構造が採用される。また、下地絶縁膜１１の一層として膜厚１０ｎｍ以下の窒化シリコン膜（ＳｉＮ膜）、或いは第２酸化窒化シリコン膜（ＳｉＮxＯy膜（Ｘ≫Ｙ））を用いることが好ましい。ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、半導体膜と接する下地絶縁膜を窒化シリコン膜とすることは極めて有効である。また、第１酸化窒化シリコン膜、第２酸化窒化シリコン膜、窒化シリコン膜とを順次積層した３層構造を用いてもよい。
【００４２】
次いで、下地絶縁膜上に非晶質構造を有する第１の半導体膜１２を形成する。第１の半導体膜１２は、シリコンを主成分とする半導体材料を用いる。代表的には、非晶質シリコン膜又は非晶質シリコンゲルマニウム膜などが適用され、プラズマＣＶＤ法や減圧ＣＶＤ法、或いはスパッタ法で１０〜１００nmの厚さに形成する。後の結晶化で良質な結晶構造を有する半導体膜を得るためには、非晶質構造を有する第１の半導体膜１２の膜中に含まれる酸素、窒素などの不純物濃度を５×１０18/cm3（二次イオン質量分析法（ＳＩＭＳ）にて測定した原子濃度）以下に低減させておくと良い。これらの不純物は後の結晶化を妨害する要因となり、また、結晶化後においても捕獲中心や再結合中心の密度を増加させる要因となる。そのために、高純度の材料ガスを用いることはもとより、反応室内の鏡面処理（電界研磨処理）やオイルフリーの真空排気系を備えた超高真空対応のＣＶＤ装置を用いることが望ましい。
【００４３】
次いで、非晶質構造を有する第１の半導体膜１２を結晶化させる技術としてここでは特開平8-78329号公報記載の技術を用いて結晶化させる。同公報記載の技術は、非晶質シリコン膜（アモルファスシリコン膜とも呼ばれる）に対して結晶化を助長する金属元素を選択的に添加し、加熱処理を行うことで添加領域を起点として広がる結晶構造を有する半導体膜を形成するものである。まず、非晶質構造を有する第１の半導体膜１２の表面に、結晶化を促進する触媒作用のある金属元素（ここでは、ニッケル）を重量換算で１〜１００ppm含む酢酸ニッケル塩溶液をスピナーで塗布してニッケル含有層１３を形成する。（図１（Ｂ））塗布によるニッケル含有層１３の形成方法以外の他の手段として、スパッタ法、蒸着法、またはプラズマ処理により極薄い膜を形成する手段を用いてもよい。また、ここでは、全面に塗布する例を示したが、マスクを形成して選択的にニッケル含有層を形成してもよい。
【００４４】
次いで、加熱処理を行い、結晶化を行う。この場合、結晶化は半導体の結晶化を助長する金属元素が接した半導体膜の部分でシリサイドが形成され、それを核として結晶化が進行する。こうして、図１（Ｃ）に示す結晶構造を有する第１の半導体膜１４が形成される。なお、結晶化後での第１の半導体膜１４に含まれる酸素濃度は、５×１０18／ｃｍ3以下とすることが望ましい。ここでは、脱水素化のための熱処理（４５０℃、１時間）の後、結晶化のための熱処理（５５０℃〜６５０℃で４〜２４時間）を行う。また、強光の照射により結晶化を行う場合は、赤外光、可視光、または紫外光のいずれか一またはそれらの組み合わせを用いることが可能であるが、代表的には、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、または高圧水銀ランプから射出された光を用いる。ランプ光源は、１〜６０秒、好ましくは３０〜６０秒点灯させ、それを１回〜１０回繰り返し、半導体膜が瞬間的に６００〜１０００℃程度にまで加熱すればよい。なお、必要であれば、強光を照射する前に非晶質構造を有する第１の半導体膜１４に含有する水素を放出させる熱処理を行ってもよい。また、熱処理と強光の照射とを同時に行って結晶化を行ってもよい。生産性を考慮すると、結晶化は強光の照射により結晶化を行うことが望ましい。
【００４５】
このようにして得られる第１の半導体膜１４には、金属元素（ここではニッケル）が残存している。それは膜中において一様に分布していないにしろ、平均的な濃度とすれば、１×１０19/cm3を越える濃度で残存している。勿論、このような状態でもＴＦＴをはじめ各種半導体素子を形成することが可能であるが、以降に示す方法で当該元素を除去する。
【００４６】
次いで、結晶化率（膜の全体積における結晶成分の割合）を高め、結晶粒内に残される欠陥を補修するために、結晶構造を有する第１の半導体膜１４に対してレーザー光を照射することが好ましい。レーザー光を照射した場合、表面に薄い酸化膜（図示しない）が形成される。このレーザー光には波長４００nm以下のエキシマレーザー光や、ＹＡＧレーザーの第２高調波、第３高調波を用いる。
【００４７】
次いで、結晶構造を有する第１の半導体膜１４表面の薄い酸化膜を希フッ酸などで除去する。なお、この薄い酸化膜はバラツキを生じやすく、後の成膜でピーリングの原因にもなるため、結晶構造を有する第１の半導体膜１４に対してレーザー光を照射した際に形成される酸化膜を除去することが重要である。
【００４８】
次いで、結晶構造を有する第１の半導体膜１４上に、プラズマＣＶＤ法により１〜１０ｎｍの酸化窒化シリコン膜からなるバリア層１５を形成し、このバリア層１５上に希ガス元素を含む第２の半導体膜１６を形成する。（図１（Ｄ））このバリア層１５は、後の工程で第２の半導体膜１６のみを選択的に除去する際にエッチングストッパーとして機能する。ただし、バリア層１５は、後のゲッタリングで第１の半導体膜中のニッケルが第２の半導体膜に移動可能な膜質または膜厚とすることが必要である。本明細書中、バリア層とは、ゲッタリング工程において金属元素が通過可能な膜質または膜厚を有し、且つ、ゲッタリングサイトとなる層の除去工程においてエッチングストッパーとなる層を指している。
【００４９】
ここでは、原料ガスとしてモノシラン（ＳｉＨ4）と亜酸化窒素（Ｎ2Ｏ）を用いたプラズマＣＶＤ法にてバリア層１５を形成する。こうして得られたバリア層１５は、第１の半導体膜１４との密着性が高く、上記膜厚範囲であれば、金属元素を通過させてゲッタリングサイトに移動させることができる。加えて、バリア層１５は、第２の半導体膜との選択比と、第１の半導体膜との選択比とが高く、非常にエッチングストッパーとして有効である。
【００５０】
また、希ガス元素を含む第２の半導体膜１６もプラズマＣＶＤ法にて形成し、ゲッタリングサイトを形成する。また、バリア層１５と、希ガス元素を含む第２の半導体膜１６とを大気に触れさせることなく成膜することが可能であり、さらに同一チャンバーで連続的に成膜することも可能である。
【００５１】
希ガス元素としてはヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）から選ばれた一種または複数種を用いる。中でも安価なガスであるアルゴン（Ａｒ）が好ましい。ここでは原料ガスとして、モノシランとアルゴン、或いはモノシランとアルゴンと水素、或いはモノシランとアルゴンと窒素を用いることによって、アルゴンを１×１０18／ｃｍ3〜１×１０22／ｃｍ3、好ましくは、１×１０20/cm3〜１×１０21/cm3の濃度で含み、ゲッタリング効果が得られる第２の半導体膜をプラズマＣＶＤ法で成膜することができる。
【００５２】
膜中に不活性気体である希ガス元素イオンを含有させる意味は二つある。一つはダングリングボンドを形成し半導体膜に歪みを与えることであり、他の一つは半導体膜の格子間に歪みを与えることである。半導体膜の格子間に歪みを与えるにはアルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）などシリコンより原子半径の大きな元素を用いた時に顕著に得られる。また、膜中に希ガス元素を含有させることにより、格子歪だけでなく、不対結合手も形成させてゲッタリング作用に寄与する。
【００５３】
次いで、加熱処理を行い、第１の半導体膜中における金属元素（ニッケル）の濃度を低減、あるいは除去するゲッタリングを行う。（図１（Ｅ））ゲッタリングを行う加熱処理としては、強光を照射する処理または熱処理を行えばよい。このゲッタリングにより、図１（Ｅ）中の矢印の方向（即ち、基板側から第２の半導体膜表面に向かう方向）に金属元素が移動し、バリア層１５で覆われた第１の半導体膜１６に含まれる金属元素の除去、または金属元素の濃度の低減が行われる。金属元素がゲッタリングの際に移動する距離は、少なくとも第１の半導体膜の厚さ程度の距離であればよく、比較的短時間でゲッタリングを完遂することができる。ここでは、ニッケルが第１の半導体膜１６に偏析しないよう全て第２の半導体膜１９に移動させ、第１の半導体膜１６に含まれるニッケルがほとんど存在しない、即ち膜中のニッケル濃度が１×１０18／ｃｍ3以下、望ましくは１×１０17／ｃｍ3以下になるように十分ゲッタリングする。
【００５４】
なお、このゲッタリングの加熱処理の条件、或いは第２の半導体膜の膜厚によっては、第２の半導体膜が一部結晶化される場合もある。第２の半導体膜が結晶化してしまうとダングリングボンドや格子歪みや不対結合手が減少してゲッタリング効果の低減を招くことから、好ましくは、第２の半導体膜が結晶化しない加熱処理の条件、或いは第２の半導体膜の膜厚とする。いずれにせよ、第２の半導体膜、即ち希ガス元素を含有する非晶質シリコン膜は、希ガス元素を含まない非晶質シリコン膜と比べて結晶化が生じにくいため、ゲッタリングサイトとして最適である。さらに窒素も１×１０20/cm3〜１×１０21/cm3の濃度で含むため、一層、結晶化が生じにくいため、ゲッタリングサイトとして好ましい。
【００５５】
また、このゲッタリングの加熱処理の条件によっては、ゲッタリングと同時に第１の半導体膜の結晶化率を高め、結晶粒内に残される欠陥を補修する、即ち結晶性の改善を行うことができる。
【００５６】
本明細書において、ゲッタリングとは、被ゲッタリング領域（ここでは第１の半導体膜）にある金属元素が熱エネルギーにより放出され、拡散によりゲッタリングサイトに移動することを指している。従って、ゲッタリングは処理温度に依存し、より高温であるほど短時間でゲッタリングが進むことになる。
【００５７】
強光を照射する処理を用いる場合は、加熱用のランプ光源を１〜６０秒、好ましくは３０〜６０秒点灯させ、それを１〜１０回、好ましくは２〜６回繰り返す。ランプ光源の発光強度は任意なものとするが、瞬間的には６００〜１０００℃、好ましくは７００〜７５０℃程度に半導体膜が加熱されるようにする。
【００５８】
また、熱処理で行う場合は、窒素雰囲気中で４５０〜８００℃、１〜２４時間、例えば５５０℃にて１４時間の熱処理を行えばよい。また、熱処理に加えて強光を照射してもよい。
【００５９】
次いで、バリア層１５をエッチングストッパーとして、１６で示した第２の半導体膜のみを選択的に除去した後、バリア層１５を除去し、第１の半導体膜１６を公知のパターニング技術を用いて所望の形状の半導体層１７を形成する。（図１（Ｆ））第２の半導体膜のみを選択的にエッチングする方法としては、ＣｌＦ3によるプラズマを用いないドライエッチング、或いはヒドラジンや、テトラエチルアンモニウムハイドロオキサイド（化学式 （ＣＨ3）4ＮＯＨ）を含む水溶液などアルカリ溶液によるウエットエッチングで行うことができる。また、第２の半導体膜を除去した後、バリア層の表面をＴＸＲＦでニッケル濃度を測定したところ、ニッケルが高濃度で検出されるため、バリア層は除去することが望ましく、フッ酸を含むエッチャントにより除去すれば良い。また、バリア層を除去した後、レジストからなるマスクを形成する前に、オゾン水で表面に薄い酸化膜を形成することが望ましい。
【００６０】
次いで、半導体層の表面をフッ酸を含むエッチャントで洗浄した後、ゲート絶縁膜１８となる珪素を主成分とする絶縁膜を形成する。この表面洗浄とゲート絶縁膜の形成は、大気にふれさせずに連続的に行うことが望ましい。
【００６１】
次いで、ゲート絶縁膜１８の表面を洗浄した後、ゲート電極１９を形成する。次いで、半導体にｎ型を付与する不純物元素（Ｐ、Ａｓ等）、ここではリンを適宜添加して、ソース領域２０及びドレイン領域２１を形成する。添加した後、不純物元素を活性化するために加熱処理、強光の照射、またはレーザー光の照射を行う。また、活性化と同時にゲート絶縁膜へのプラズマダメージやゲート絶縁膜と半導体層との界面へのプラズマダメージを回復することができる。特に、室温〜３００℃の雰囲気中において、表面または裏面からＹＡＧレーザーの第２高調波を照射して不純物元素を活性化させることは非常に有効である。ＹＡＧレーザーはメンテナンスが少ないため好ましい活性化手段である。
【００６２】
以降の工程は、層間絶縁膜２３を形成し、水素化を行って、ソース領域、ドレイン領域に達するコンタクトホールを形成し、ソース電極２４、ドレイン電極２５を形成してＴＦＴ（ｎチャネル型ＴＦＴ）を完成させる。（図１（Ｇ））
【００６３】
こうして得られたＴＦＴのチャネル形成領域２２に含まれる金属元素の濃度は１×１０17／ｃｍ3未満とすることができる。
【００６４】
また、本発明は図１（Ｇ）のＴＦＴ構造に限定されず、必要があればチャネル形成領域とドレイン領域（またはソース領域）との間にＬＤＤ領域を有する低濃度ドレイン（ＬＤＤ：Lightly Doped Drain）構造としてもよい。この構造はチャネル形成領域と、高濃度に不純物元素を添加して形成するソース領域またはドレイン領域との間に低濃度に不純物元素を添加した領域を設けたものであり、この領域をＬＤＤ領域と呼んでいる。さらにゲート絶縁膜を介してＬＤＤ領域をゲート電極と重ねて配置させた、いわゆるＧＯＬＤ（Gate-drain Overlapped LDD）構造としてもよい。
【００６５】
また、ここではｎチャネル型ＴＦＴを用いて説明したが、ｎ型不純物元素に代えてｐ型不純物元素を用いることによってｐチャネル型ＴＦＴを形成することができることは言うまでもない。
【００６６】
また、ここではトップゲート型ＴＦＴを例として説明したが、ＴＦＴ構造に関係なく本発明を適用することが可能であり、例えばボトムゲート型（逆スタガ型）ＴＦＴや順スタガ型ＴＦＴに適用することが可能である。
【００６７】
また、ここでは希ガス元素を含む半導体膜を用いた例を示したが、さらにリン元素をも含む半導体膜を用いてもよく、希ガス元素を含む半導体膜に代えてリン元素を含む半導体膜を用いてもよい。リン元素を含む半導体膜を形成する場合には成膜ガスにフォスフィンを加えればよい。例えば、モノシランとフォスフィン（ＰＨ3）とアルゴン、或いは原料ガスとしてモノシランとフォスフィン（ＰＨ3）と水素、或いは原料ガスとしてモノシランとフォスフィン（ＰＨ3）と窒素を用いて成膜すればよい。
【００６８】
（実施の形態２）
ここでは積層構造のゲッタリングサイトを形成する例を図２に示す。
【００６９】
図２中、３０は基板、３１は下地絶縁膜、３２は結晶構造を有する第１の半導体膜、３３はバリア層であり、これらの作製方法は、実施の形態１と同様にして作製する。
【００７０】
実施の形態１に従って、バリア層３３を形成した後、プラズマＣＶＤ法で第２の半導体膜３４と、希ガス元素を含む第３の半導体膜３５を形成する。希ガス元素を含む第３の半導体膜３５として、モノシランとアルゴン、或いはモノシランとアルゴンと水素を成膜ガスとして用いる場合、バリア層３３上に接して成膜を行うと密着性が悪く、ピーリングが生じやすい。従って、ここでは、第３の半導体膜３５とバリア層３３との間に密着性を高めるバッファ層として第２の半導体膜３４を形成する。この第２の半導体膜３４としては、成膜ガスとしてモノシランとアルゴンと窒素を用い、第３の半導体膜と同程度の希ガス元素を含むシリコン膜を用いることが好ましい。膜中に希ガス元素を含ませることによって第２の半導体膜３４はゲッタリングサイトの一部として機能する。また、この第２の半導体膜３４はゲッタリングの際、結晶化しにくいため、ゲッタリングサイトとして適している。また、後の除去工程におけるアルカリ系のエッチャント液（代表的にはテトラエチルアンモニウムハイドロオキサイド（化学式 （ＣＨ3）4ＮＯＨ）を含む水溶液：ＴＭＡＨなど）に対するエッチングレートが遅いため、第３の半導体膜３５よりも膜厚を薄くすることが好ましく、具体的には１〜１０ｎｍとすることが望ましい。従って、第３の半導体膜３５を除去する際、第２の半導体膜３４は、エッチングストッパーとしても機能する。
【００７１】
また、希ガス元素を含む第３の半導体膜３５として、モノシランとアルゴンと水素を成膜ガスとして用いる場合、成膜条件を適宜調節することで比較的高濃度のアルゴンを膜中に含ませることができ、膜厚を薄くしても十分なゲッタリングを行うことが可能である。また、後の除去工程におけるアルカリ系のエッチャント（ＴＭＡＨなど）に対するエッチングレートが比較的速く、スループットが向上する。
【００７２】
また、バリア層３３と、希ガス元素を含む第２の半導体膜３４と、希ガス元素を含む第３の半導体膜３５とを大気に触れさせることなく成膜することが可能であり、さらに同一チャンバーで連続的に成膜することも可能である。
【００７３】
次いで、加熱処理を行い、第１の半導体膜中における金属元素（ニッケル）の濃度を低減、あるいは除去するゲッタリングを行う。以降の工程は、実施の形態１に従って、ＴＦＴを作製すればよい。
【００７４】
（実施の形態３）
実施の形態２では、第２の半導体膜と第３の半導体膜との膜中に含まれる希ガス元素を同程度とする例を示したが、ここでは、希ガス元素の濃度が一定でないゲッタリングサイトを形成する例を図３に示す。
【００７５】
図３（Ａ）中、４０は基板、４１は下地絶縁膜、４２は結晶構造を有する第１の半導体膜、４３はバリア層であり、これらの作製方法は、実施の形態１と同様にして作製する。
【００７６】
実施の形態１に従って、バリア層４３を形成した後、ここでは、プラズマＣＶＤ法で低濃度に希ガス元素を含む第２の半導体膜４４と、高濃度に希ガス元素を含む第３の半導体膜４５を形成する。
【００７７】
例えば、成膜ガスとしてモノシランとアルゴンを用い、約５×１０17／ｃｍ3の濃度でアルゴンを含む第２の半導体膜４４を形成し、成膜ガスとしてモノシランとアルゴンと水素を用い、約１．２×１０20／ｃｍ3の濃度でアルゴンを含む第３の半導体膜４５を形成すればよい。
【００７８】
また、実施の形態２と同じ積層とし、第３の半導体膜の成膜条件を変えることによって、第２の半導体膜に含まれる希ガス元素の濃度よりも第３の半導体膜に含まれる濃度を高くしてもよい。
【００７９】
このように、ゲッタリングサイトとして、希ガス元素濃度の低い半導体膜の上に希ガス元素濃度の高い半導体膜を形成した場合、後のゲッタリング工程において、第１の半導体膜に含まれる金属元素は、希ガス元素濃度の高い方に移動しやすいため、金属元素をゲッタリングサイトの膜厚方向に順次移動させることができる。
【００８０】
また、バリア層４３と、希ガス元素を含む第２の半導体膜４４と、希ガス元素を含む第３の半導体膜４５とを大気に触れさせることなく成膜することが可能であり、さらに同一チャンバーで連続的に成膜することも可能である。
【００８１】
また、ゲッタリングサイトとして、表面に高濃度の希ガス元素を含む半導体膜を形成してもよい。図３（Ｂ）にその一例を示す。
【００８２】
図３（Ｂ）中、５０は基板、５１は下地絶縁膜、５２は結晶構造を有する第１の半導体膜、５３はバリア層であり、これらの作製方法は、実施の形態１と同様にして作製する。
【００８３】
次いで、膜中に希ガス元素の濃度勾配を有する第２の半導体膜５４をバリア層５３上に形成する。第２の半導体膜５４の濃度勾配は、膜の表面側、即ち、第１の半導体膜から距離が最も離れている領域側が高濃度となるようにする。
【００８４】
第２の半導体膜５４に希ガス元素の濃度勾配を持たせるため、プラズマＣＶＤ法による成膜条件を変化させながら成膜を行う。
【００８５】
具体的には、第２の半導体膜５４の成膜の際、段階的、或いは連続的にＲＦパワー（２０Ｗ〜３００Ｗ；電極面積６００ｃｍ2）を大きくしていき、希ガス元素の濃度勾配を持たせる。または、第２の半導体膜５４の成膜の際、段階的、或いは連続的に成膜圧力（０．０４〜０．４Ｔｏｒｒ）を低くしていき、希ガス元素の濃度勾配を持たせる。または、第２の半導体膜５４の成膜の際、段階的、或いは連続的にシラン系ガスの流量を少なくしていき、希ガス元素の濃度勾配を持たせる。こうして変化させたこれらの成膜条件により半導体膜中の希ガス元素を１×１０17／ｃｍ3〜１×１０22／ｃｍ3の範囲で濃度勾配を持たせることができる。
【００８６】
また、第２の半導体膜の成膜後、希ガス、代表的にはアルゴンを用いたプラズマ処理を行って表面付近にアルゴンを添加して表面付近に高濃度のアルゴンを含ませてゲッタリングサイトとなる半導体膜に濃度勾配をもたせてもよいし、イオンドーピング法やイオン注入法によって希ガス元素を添加してゲッタリングサイトとなる半導体膜に濃度勾配をもたせてもよい。
【００８７】
このように、ゲッタリングサイトとして、希ガス元素濃度の濃度勾配を有する半導体膜を形成した場合、後のゲッタリング工程において、第１の半導体膜に含まれる金属元素は、希ガス元素濃度の高い方に移動しやすいため、金属元素をゲッタリングサイトの膜厚方向に順次移動させることができる。
【００８８】
また、ここでは濃度勾配を有する半導体膜を単層で設けた例を示したが、２層以上に積層してもよく、さらに濃度勾配を有する半導体膜と該半導体膜よりも高濃度の希ガス元素を一定量含む半導体膜との積層を用いてもよい。また、実施の形態２と組み合わせてもよい。
【００８９】
こうして、図３（Ａ）または図３（Ｂ）に示したゲッタリングサイトを形成した後、加熱処理を行い、第１の半導体膜中における金属元素（ニッケル）の濃度を低減、あるいは除去するゲッタリングを行う。以降の工程は、実施の形態１に従って、ＴＦＴを作製すればよい。
【００９０】
（実施の形態４）
ここでは、上記実施の形態１乃至３に示したプラズマＣＶＤ法で得られるバリア層、第２の半導体膜、及び第３の半導体膜の特徴を詳細に示す。
【００９１】
（実験１）
ここでは、プラズマＣＶＤ法を用い、原料ガスとしてモノシランとアルゴン元素と水素を用いて形成されたアモルファスシリコン膜について以下の実験１，２で述べる。
【００９２】
原料ガスとしてモノシランとアルゴン元素と水素を用いて形成されたアモルファスシリコン膜をフーリエ変換赤外分光法（ＦＴ−ＩＲ法）で得られる分光スペクトルデータを図１２に示した。図１２では波数６４０／ｃｍの所でＳｉ−Ｓｉ結合のピークと、波数２０２０／ｃｍの所でピークが見られる。波数２０００／ｃｍがＳｉ−Ｈ結合のピーク、波数２１００／ｃｍがＳｉ−Ｈ2結合のピークとされており、図１２の波数２０２０／ｃｍのピークは主にＳｉ−Ｈ結合であり僅かにＳｉ−Ｈ2結合を有しているため現れたピークであると言える。
【００９３】
次いで、原料ガスとしてモノシランとアルゴン元素と水素を用いて、半導体基板上に形成されたアモルファスシリコン膜の膜中におけるアルゴン濃度のＲＦパワー密度依存性を調べることとした。
【００９４】
まず、半導体基板をチャンバー内に搬送し、加熱して３００℃に維持し、チャンバー内の圧力を６６．６５Ｐａ（０．５Ｔorr）となるように排気系で調節する。次いで、チャンバー内にガス導入系からＳｉＨ4ガスを流量１００ｓｃｃｍ導入するとともに高周波電源より放電周波数２７．１２ＭＨｚ、投入ＲＦ電力２０Ｗ（ＲＦパワー密度０．０３３Ｗ／ｃｍ2（電極面積６００ｃｍ2））の放電を行いながらプラズマＣＶＤ法で第１アモルファスシリコン膜を形成した。なお、この第１アモルファスシリコン膜はリファレンスである。
【００９５】
次いで、第１アモルファスシリコン膜上に膜厚２００ｎｍの第２アモルファスシリコン膜を積層形成した。第２アモルファスシリコン膜は、３００℃に維持した後、チャンバー内の圧力を２６．６６Ｐａ（０．２Ｔorr）となるように排気系で調節し、チャンバー内にガス導入系からＳｉＨ4ガスを流量１００ｓｃｃｍ、アルゴンガスを流量５００ｓｃｃｍ、窒素ガスを２００ｓｃｃｍでそれぞれ導入するとともに高周波電源より放電周波数２７．１２ＭＨｚ、投入ＲＦ電力２０Ｗ（ＲＦパワー密度０．０３３Ｗ／ｃｍ2）の放電を行いながらプラズマＣＶＤ法で形成した。
【００９６】
次いで、投入ＲＦ電力のみの条件を変え、第２アモルファスシリコン膜上に第３アモルファスシリコン膜（ＲＦパワー密度０．１６６Ｗ／ｃｍ2）、第４アモルファスシリコン膜（ＲＦパワー密度０．３３３Ｗ／ｃｍ2）、第５アモルファスシリコン膜（ＲＦパワー密度０．５Ｗ／ｃｍ2）を順次積層した。
【００９７】
こうして半導体基板上に得られた積層膜に対してＳＩＭＳ分析を行い、膜中のアルゴン濃度を測定した結果を図１３（Ａ）に、フッ素濃度を測定した結果を図１３（Ｂ）に、窒素濃度を測定した結果を図１４（Ａ）に、酸素濃度を測定した結果を図１４（Ｂ）にそれぞれ示す。図１４（Ａ）から膜中の窒素濃度は、１×１０16／ｃｍ3〜１×１０17／ｃｍ3程度と読み取れる。また、図１４（Ｂ）から膜中の酸素濃度は、４×１０17／ｃｍ3〜３×１０18／ｃｍ3程度と読み取れる。また、図示しないが、膜中の炭素濃度は、１×１０16／ｃｍ3〜５×１０17／ｃｍ3であった。
【００９８】
図１３、図１４から明かなように原料ガスに水素とアルゴンとモノシランガスを用いることで、アモルファスシリコン膜中のアルゴン濃度が、１×１０20／ｃｍ3〜１×１０21／ｃｍ3まで増加した。従って、水素とアルゴンとモノシランガスを原料ガスとするプラズマＣＶＤ法によって、高濃度、具体的には１×１０20／ｃｍ3〜１×１０21／ｃｍ3の濃度でアルゴンを含むアモルファスシリコン膜を形成できる。一方、原料ガスとしてモノシランとアルゴンガスのみを用いた場合では、膜中のアルゴン濃度は、１×１０18／ｃｍ3前後、即ち５×１０17／ｃｍ3〜２×１０18／ｃｍ3程度しか含ませることができなかった。
【００９９】
また、原料ガスに水素とアルゴンとモノシランガスを用いることで、アモルファスシリコン膜中のフッ素濃度が、２×１０16／ｃｍ3〜８×１０16／ｃｍ3まで低減した。
【０１００】
また、ＲＦパワー密度を増加させるにつれ、アモルファスシリコン膜中のアルゴン濃度が増加した。なお、ＲＦパワー密度を増加させても膜中のフッ素濃度、窒素濃度、酸素濃度、及び炭素濃度はほとんど変化が見られなかった。
【０１０１】
（実験２）
次に、プラズマＣＶＤ法を用い、チャンバー内の圧力の条件を振り、アモルファスシリコン膜の膜中におけるアルゴン濃度において、チャンバー内の圧力の依存性を調べた。
【０１０２】
まず、実験１と同じ条件でプラズマＣＶＤ法でリファレンスとなる第１アモルファスシリコン膜を半導体基板上に形成した。
【０１０３】
次いで、第１アモルファスシリコン膜上に膜厚２００ｎｍの第２アモルファスシリコン膜を積層形成した。第２アモルファスシリコン膜は、３００℃に維持した後、チャンバー内の圧力を５．３３２Ｐａ（０．０４Ｔorr）となるように排気系で調節し、チャンバー内にガス導入系からＳｉＨ4ガスを流量１００ｓｃｃｍ、アルゴンガスを流量１００ｓｃｃｍ、水素ガスを５０ｓｃｃｍでそれぞれ導入するとともに高周波電源より放電周波数２７．１２ＭＨｚ、投入ＲＦ電力２０Ｗ（ＲＦパワー密度０．０３３Ｗ／ｃｍ2）の放電を行いながらプラズマＣＶＤ法で形成した。
【０１０４】
次いで、チャンバー内の圧力とガス流量の条件を変え、第２アモルファスシリコン膜上に第３アモルファスシリコン膜（圧力＝４Ｐａ（０．０３Ｔorr）、ＳｉＨ4ガスを流量１００ｓｃｃｍ、アルゴンガスを流量５０ｓｃｃｍ、水素ガスを４０ｓｃｃｍ）、第４アモルファスシリコン膜（圧力２．６６６Ｐａ（０．０２Ｔorr）、ＳｉＨ4ガスを流量１００ｓｃｃｍ、アルゴンガスを流量１５ｓｃｃｍ、水素ガスを１２ｓｃｃｍ）を順次積層した。
【０１０５】
こうして半導体基板上に得られた積層膜に対してＳＩＭＳ分析を行い、膜中のアルゴン濃度を測定した結果を図１５（Ａ）に、フッ素濃度を測定した結果を図１５（Ｂ）に、窒素濃度を測定した結果を図１６（Ａ）に、酸素濃度を測定した結果を図１６（Ｂ）にそれぞれ示す。また、炭素濃度は、１×１０16／ｃｍ3〜５×１０17／ｃｍ3であった。
【０１０６】
図１５、図１６から明かなように圧力を減圧、即ち高真空にさせるにつれ、アモルファスシリコン膜中のアルゴン濃度が減少した。なお、圧力を減圧させても膜中のフッ素濃度、窒素濃度、酸素濃度、及び炭素濃度はほとんど変化が見られなかった。
【０１０７】
（実験３）
ここでは、プラズマＣＶＤ法を用い、原料ガスとしてモノシランとアルゴン元素と窒素を用いて形成されたアモルファスシリコン膜について以下の実験３〜５で述べる。
【０１０８】
原料ガスとしてモノシランとアルゴン元素と窒素を用いて形成されたアモルファスシリコン膜をフーリエ変換赤外分光法（ＦＴ−ＩＲ法）で得られる分光スペクトルデータを図１７に示した。図１７では６５６／ｃｍの所でＳｉ−Ｓｉ結合のピークと、８５２／ｃｍの所でＳｉ−Ｎ結合のピークと２０３０／ｃｍの所でピークが見られる。波数２０００／ｃｍがＳｉ−Ｈ結合のピーク、波数２１００／ｃｍがＳｉ−Ｈ2結合のピークとされており、図１７の波数２０３０／ｃｍのピークは主にＳｉ−Ｈ結合であり僅かにＳｉ−Ｈ2結合を有しているため現れたピークであると言える。図１２に示したモノシランとアルゴン元素と水素を用いて形成されたアモルファスシリコン膜にくらべ、モノシランとアルゴン元素と窒素を用いて形成されたアモルファスシリコン膜は、僅かにＳｉ−Ｈ2結合が多い膜であるといえる。また、この膜は、Ｎ−Ｈ結合のピークが見られない点と、屈折率が３．０〜４．０である点も特徴である。
【０１０９】
次いで、原料ガスとしてモノシランとアルゴン元素と窒素を用いて、半導体基板上に形成されたアモルファスシリコン膜の膜中におけるアルゴン濃度、窒素濃度を調べることとした。
【０１１０】
まず、半導体基板をチャンバー内に搬送し、加熱して３００℃に維持し、チャンバー内の圧力を６６．６５Ｐａ（０．５Ｔorr）となるように排気系で調節する。次いで、チャンバー内にガス導入系からＳｉＨ4ガスを流量１００ｓｃｃｍ導入するとともに高周波電源より放電周波数２７．１２ＭＨｚ、投入ＲＦ電力２０Ｗ（ＲＦパワー密度０．０３３Ｗ／ｃｍ2（電極面積６００ｃｍ2））の放電を行いながらプラズマＣＶＤ法で第１アモルファスシリコン膜を形成した。なお、この第１アモルファスシリコン膜はリファレンスである。
【０１１１】
次いで、第１アモルファスシリコン膜上に膜厚２００ｎｍの第２アモルファスシリコン膜を積層形成した。第２アモルファスシリコン膜は、３００℃に維持した後、チャンバー内の圧力を５．３３２Ｐａ（０．０４Ｔorr）となるように排気系で調節し、チャンバー内にガス導入系からＳｉＨ4ガスを流量１００ｓｃｃｍ、アルゴンガスを流量１００ｓｃｃｍ、窒素ガスを８０ｓｃｃｍでそれぞれ導入するとともに高周波電源より放電周波数２７．１２ＭＨｚ、投入ＲＦ電力２０Ｗ（ＲＦパワー密度０．０３３Ｗ／ｃｍ2）の放電を行いながらプラズマＣＶＤ法で形成した。
【０１１２】
次いで、第２アモルファスシリコン膜上に膜厚２００ｎｍの第３アモルファスシリコン膜を積層形成した。第３アモルファスシリコン膜は、３００℃に維持した後、チャンバー内の圧力を４Ｐａ（０．０３Ｔorr）となるように排気系で調節し、チャンバー内にガス導入系からＳｉＨ4ガスを流量１００ｓｃｃｍ、アルゴンガスを流量５０ｓｃｃｍ、窒素ガスを４０ｓｃｃｍでそれぞれ導入するとともに高周波電源より放電周波数２７．１２ＭＨｚ、投入ＲＦ電力２０Ｗ（ＲＦパワー密度０．０３３Ｗ／ｃｍ2）の放電を行いながらプラズマＣＶＤ法で形成した。
【０１１３】
次いで、第３アモルファスシリコン膜上に膜厚２００ｎｍの第４アモルファスシリコン膜を積層形成した。第４アモルファスシリコン膜は、３００℃に維持した後、チャンバー内の圧力を２．６６６Ｐａ（０．０２Ｔorr）となるように排気系で調節し、チャンバー内にガス導入系からＳｉＨ4ガスを流量５０ｓｃｃｍ、アルゴンガスを流量２５ｓｃｃｍ、窒素ガスを２０ｓｃｃｍでそれぞれ導入するとともに高周波電源より放電周波数２７．１２ＭＨｚ、投入ＲＦ電力２０Ｗ（ＲＦパワー密度０．０３３Ｗ／ｃｍ2）の放電を行いながらプラズマＣＶＤ法で、半導体基板上に膜厚２００ｎｍの第１アモルファスシリコン膜を形成した。
【０１１４】
次いで、第３アモルファスシリコン膜上に膜厚２００ｎｍの第５アモルファスシリコン膜を積層形成した。第５アモルファスシリコン膜は、第１アモルファスシリコン膜と同じ条件で形成した。
【０１１５】
こうして半導体基板上に得られた積層膜に対してＳＩＭＳ分析を行い、膜中のアルゴン濃度を測定した結果を図１８（Ａ）に、フッ素濃度を測定した結果を図１８（Ｂ）に、窒素濃度を測定した結果を図１９（Ａ）に、酸素濃度を測定した結果を図１９（Ｂ）にそれぞれ示す。図１８（Ｂ）から膜中のフッ素濃度は、８×１０17／ｃｍ3〜２×１０18／ｃｍ3程度と読み取れる。また、図１９（Ｂ）から膜中の酸素濃度は、４×１０17／ｃｍ3〜３×１０18／ｃｍ3程度と読み取れる。また、図示しないが、膜中の炭素濃度は、１×１０16／ｃｍ3〜５×１０17／ｃｍ3であった。
【０１１６】
図１８、図１９から明かなように原料ガスに窒素とアルゴンとモノシランガスを用いることで、アモルファスシリコン膜中のアルゴン濃度が、１×１０20／ｃｍ3〜１×１０21／ｃｍ3まで増加した。従って、窒素とアルゴンとモノシランガスを原料ガスとするプラズマＣＶＤ法によって、高濃度、具体的には１×１０20／ｃｍ3〜１×１０21／ｃｍ3の濃度でアルゴンを含むアモルファスシリコン膜を形成できる。一方、原料ガスとしてモノシランとアルゴンガスのみを用いた場合では、膜中のアルゴン濃度は、１×１０18／ｃｍ3前後、即ち５×１０17／ｃｍ3〜２×１０18／ｃｍ3程度しか含ませることができなかった。
【０１１７】
また、原料ガスに窒素とアルゴンとモノシランガスを用いることで、アモルファスシリコン膜中の窒素濃度が、１×１０20／ｃｍ3〜１×１０21／ｃｍ3まで増加した。窒素やアルゴンは比較的不活性なガスであり、安価なガスであるので工業上、使用しやすい。
【０１１８】
（実験４）
次に、プラズマＣＶＤ法を用い、ＲＦパワー密度の条件を振り、アモルファスシリコン膜の膜中におけるアルゴン濃度及び窒素濃度において、ＲＦパワー密度依存性を調べた。
【０１１９】
まず、実験３と同じ条件でプラズマＣＶＤ法でリファレンスとなる第１アモルファスシリコン膜を半導体基板上に形成した。
【０１２０】
次いで、第１アモルファスシリコン膜上に膜厚２００ｎｍの第２アモルファスシリコン膜を積層形成した。第２アモルファスシリコン膜は、３００℃に維持した後、チャンバー内の圧力を２６.６６Ｐａ（０．２Ｔorr）となるように排気系で調節し、チャンバー内にガス導入系からＳｉＨ4ガスを流量１００ｓｃｃｍ、アルゴンガスを流量５００ｓｃｃｍ、窒素ガスを２００ｓｃｃｍでそれぞれ導入するとともに高周波電源より放電周波数２７．１２ＭＨｚ、投入ＲＦ電力２０Ｗ（ＲＦパワー密度０．０３３Ｗ／ｃｍ2）の放電を行いながらプラズマＣＶＤ法で形成した。
【０１２１】
次いで、投入ＲＦ電力のみの条件を変え、第２アモルファスシリコン膜上に第３アモルファスシリコン膜（ＲＦパワー密度０．１６６Ｗ／ｃｍ2）、第４アモルファスシリコン膜（ＲＦパワー密度０．３３３Ｗ／ｃｍ2）、第５アモルファスシリコン膜（ＲＦパワー密度０．５Ｗ／ｃｍ2）を順次積層した。
【０１２２】
こうして半導体基板上に得られた積層膜に対してＳＩＭＳ分析を行い、膜中のアルゴン濃度を測定した結果を図２０（Ａ）に、フッ素濃度を測定した結果を図２０（Ｂ）に、窒素濃度を測定した結果を図２１（Ａ）に、酸素濃度を測定した結果を図２１（Ｂ）にそれぞれ示す。また、炭素濃度は、１×１０16／ｃｍ3〜５×１０17／ｃｍ3であった。
【０１２３】
図２０、図２１から明かなようにＲＦパワー密度を増加させるにつれ、アモルファスシリコン膜中のアルゴン濃度が増加した。なお、ＲＦパワー密度を増加させても膜中のフッ素濃度、窒素濃度、酸素濃度、及び炭素濃度はほとんど変化が見られなかった。
【０１２４】
（実験５）
次に、プラズマＣＶＤ法を用い、チャンバー内の圧力の条件を振り、アモルファスシリコン膜の膜中におけるアルゴン濃度及び窒素濃度において、チャンバー内の圧力の依存性を調べた。
【０１２５】
まず、実験３と同じ条件でプラズマＣＶＤ法でリファレンスとなる第１アモルファスシリコン膜を半導体基板上に形成した。
【０１２６】
次いで、第１アモルファスシリコン膜上に膜厚２００ｎｍの第２アモルファスシリコン膜を積層形成した。第２アモルファスシリコン膜は、３００℃に維持した後、チャンバー内の圧力を６．６６６Ｐａ（０．０５Ｔorr）となるように排気系で調節し、チャンバー内にガス導入系からＳｉＨ4ガスを流量５０ｓｃｃｍ、アルゴンガスを流量２５ｓｃｃｍ、窒素ガスを２０ｓｃｃｍでそれぞれ導入するとともに高周波電源より放電周波数２７．１２ＭＨｚ、投入ＲＦ電力３００Ｗ（ＲＦパワー密度０．５Ｗ／ｃｍ2）の放電を行いながらプラズマＣＶＤ法で形成した。
【０１２７】
次いで、チャンバー内の圧力のみの条件を変え、第２アモルファスシリコン膜上に第３アモルファスシリコン膜（圧力５．３３２Ｐａ（０．０４Ｔorr））、第４アモルファスシリコン膜（４Ｐａ（０．０３Ｔorr））、第５アモルファスシリコン膜（圧力２．６６６Ｐａ（０．０２Ｔorr））を順次積層した。
【０１２８】
こうして半導体基板上に得られた積層膜に対してＳＩＭＳ分析を行い、膜中のアルゴン濃度を測定した結果を図２２（Ａ）に、フッ素濃度を測定した結果を図２２（Ｂ）に、窒素濃度を測定した結果を図２３（Ａ）に、酸素濃度を測定した結果を図２３（Ｂ）にそれぞれ示す。また、炭素濃度は、１×１０16／ｃｍ3〜５×１０17／ｃｍ3であった。
【０１２９】
図２２、図２３から明かなように圧力を減圧、即ち高真空にさせるにつれ、アモルファスシリコン膜中のアルゴン濃度が増加した。なお、圧力を減圧させても膜中のフッ素濃度、窒素濃度、酸素濃度、及び炭素濃度はほとんど変化が見られなかった。
【０１３０】
（実験５）
ここでは、結晶構造を有する第１の半導体膜（ポリシリコン膜）と、その上に形成されるバリア層（プラズマＣＶＤ法によるＳｉＯＮ膜）と、該バリア層上に形成される希ガスを含む第２の半導体膜（実験１、２のアモルファスシリコン膜、実験３〜５のアモルファスシリコン膜）のエッチングレートを調べた。
【０１３１】
用いたエッチャントは、バリア層を除去する際に用いるフッ酸系のエッチャント（ここでは希フッ酸）と、ゲッタリング後に希ガス元素を含む第２の半導体膜を除去する際に用いるアルカリ系のエッチャント（ここではＴＭＡＨ）についてそれぞれ測定した結果を表１に示す。
【０１３２】
【表１】
Figure 0005072157
【０１３３】
表１に示すように、原料ガスとしてモノシランとアルゴン元素と水素を用いて形成されたアモルファスシリコン膜は、原料ガスとしてモノシランとアルゴン元素と窒素を用いて形成されたアモルファスシリコン膜よりもＴＭＡＨに対するエッチングレートが約十倍速く、バリア層との選択比が十分とれる。加えて、実験１〜５で示したように原料ガスとしてモノシランとアルゴン元素と水素を用いて形成されたアモルファスシリコン膜は、原料ガスとしてモノシランとアルゴン元素と窒素を用いて形成されたアモルファスシリコン膜よりも多くのアルゴン元素を膜中に含ませることができるため、ゲッタリングサイトとしては最適である。
【０１３４】
しかし、モノシランとアルゴン元素と水素を用いて形成されたアモルファスシリコン膜は、バリア層との密着性が比較的低いためピーリングが生じやすく、バッファ層をバリア層上に設けた後で成膜することが望ましい。モノシランとアルゴン元素と窒素を用いて形成されたアモルファスシリコン膜はバリア層との密着性が比較的高くピーリングが生じにくいため、バッファ層として用いることが望ましい。また、原料ガスとしてモノシランとアルゴン元素と窒素を用いて形成されたアモルファスシリコン膜は、原料ガスとしてモノシランとアルゴン元素と水素を用いて形成されたアモルファスシリコン膜に比べて、高温の熱処理を加えた場合に結晶化が起きにくいため、ゲッタリングサイトとしても適している。ゲッタリングの熱処理温度が高ければ高いほど熱処理時間を短縮することができるが、ゲッタリングサイトが結晶化してしまうとゲッタリング量が飽和してしまう。
【０１３５】
また、原料ガスとしてモノシラン（ＳｉＨ4）と亜酸化窒素（Ｎ2Ｏ）を用いたプラズマＣＶＤ法にて形成されたＳｉＯＮ膜は、エッチングストッパーとして適しており、ゲッタリング工程におけるバリア層（エッチングストッパー）としてだけでなく、他のＴＦＴプロセスの各種エッチングストッパーやマスクとして用いることができる。
【０１３６】
また、原料ガスとしてモノシラン（ＳｉＨ4）と亜酸化窒素（Ｎ2Ｏ）を用いたプラズマＣＶＤ法にて形成されたＳｉＯＮ膜をフーリエ変換赤外分光法（ＦＴ−ＩＲ法）測定し、得られる分光スペクトルデータを図２４に示した。図２４では１０５０／ｃｍの所でＳｉ−Ｏ結合のピークと、８００〜８６０／ｃｍの所でＳｉ−Ｈ結合のピークが見られる。波数１２００／ｃｍがＮ−Ｈ結合のピークとされており、このＳｉＯＮ膜は、Ｓｉ−Ｏ結合を主とする膜であると言える。
【０１３７】
以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
【０１３８】
（実施例）
［実施例１］
本発明の実施例を図４〜図６を用いて説明する。ここでは、同一基板上に画素部と、画素部の周辺に設ける駆動回路のＴＦＴ（ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴ）を同時に作製する方法について詳細に説明する。
【０１３９】
まず、基板１００上に下地絶縁膜１０１を形成し、結晶構造を有する第１の半導体膜を得た後、所望の形状にエッチング処理して島状に分離された半導体層１０２〜１０６を形成する。
【０１４０】
基板１００としては、ガラス基板（＃１７３７）を用い、下地絶縁膜１０１としては、プラズマＣＶＤ法で成膜温度４００℃、原料ガスＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜１０１ａ（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を５０nm（好ましくは１０〜２００nm）形成する。次いで、表面をオゾン水で洗浄した後、表面の酸化膜を希フッ酸（１／１００希釈）で除去する。次いでプラズマＣＶＤ法で成膜温度４００℃、原料ガスＳｉＨ4、Ｎ2Ｏから作製される酸化窒化シリコン膜１０１ｂ（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を１００ｎｍ（好ましくは５０〜２００nm）の厚さに積層形成し、さらに大気解放せずにプラズマＣＶＤ法で成膜温度３００℃、成膜ガスＳｉＨ4で非晶質構造を有する半導体膜（ここではアモルファスシリコン膜）を５４ｎｍの厚さ（好ましくは２５〜８０ｎｍ）で形成する。
【０１４１】
本実施例では下地膜１０１を２層構造として示したが、前記絶縁膜の単層膜または２層以上積層させた構造として形成しても良い。また、半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（ＳｉXＧｅ1-X（Ｘ＝０．０００１〜０．０２））合金などを用い、公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により形成すればよい。また、プラズマＣＶＤ装置は、枚葉式の装置でもよいし、バッチ式の装置でもよい。また、同一の成膜室で大気に触れることなく下地絶縁膜と半導体膜とを連続成膜してもよい。
【０１４２】
次いで、非晶質構造を有する半導体膜の表面を洗浄した後、オゾン水で表面に約２ｎｍの極薄い酸化膜を形成する。次いで、ＴＦＴのしきい値を制御するために微量な不純物元素（ボロンまたはリン）のドーピングを行う。ここでは、ジボラン（Ｂ2Ｈ6）を質量分離しないでプラズマ励起したイオンドープ法を用い、ドーピング条件を加速電圧１５ｋＶ、ジボランを水素で１％に希釈したガス流量３０ｓｃｃｍ、ドーズ量２×１０12／ｃｍ2で非晶質シリコン膜にボロンを添加した。
【０１４３】
次いで、重量換算で１０ppmのニッケルを含む酢酸ニッケル塩溶液をスピナーで塗布する。塗布に代えてスパッタ法でニッケル元素を全面に散布する方法を用いてもよい。
【０１４４】
次いで、加熱処理を行い結晶化させて結晶構造を有する半導体膜を形成する。この加熱処理は、電気炉の熱処理または強光の照射を用いればよい。電気炉の熱処理で行う場合は、５００℃〜６５０℃で４〜２４時間で行えばよい。ここでは脱水素化のための熱処理（５００℃、１時間）の後、結晶化のための熱処理（５５０℃、４時間）を行って結晶構造を有するシリコン膜を得る。なお、ここでは炉を用いた熱処理を用いて結晶化を行ったが、短時間での結晶化が可能なランプアニール装置で結晶化を行ってもよい。なお、ここではシリコンの結晶化を助長する金属元素としてニッケルを用いた結晶化技術を用いたが、他の公知の結晶化技術、例えば固相成長法やレーザー結晶化法を用いてもよい。
【０１４５】
次いで、結晶構造を有するシリコン膜表面の酸化膜を希フッ酸等で除去した後、結晶化率を高め、結晶粒内に残される欠陥を補修するためのレーザー光（ＸｅＣｌ：波長３０８ｎｍ）の照射を大気中、または酸素雰囲気中で行う。レーザー光には波長４００nm以下のエキシマレーザ光や、ＹＶＯ4レーザの第２高調波、第３高調波を用いる。いずれにしても、繰り返し周波数１０〜１０００Hz程度のパルスレーザー光を用い、当該レーザー光を光学系にて１００〜５００mJ/cm2に集光し、９０〜９５％のオーバーラップ率をもって照射し、シリコン膜表面を走査させればよい。ここでは、繰り返し周波数３０Ｈｚ、エネルギー密度３９３mJ/cm2でレーザー光の照射を大気中で行なう。なお、大気中、または酸素雰囲気中で行うため、レーザー光の照射により表面に酸化膜が形成される。
【０１４６】
また、レーザー光の照射により形成された酸化膜を希フッ酸で除去した後、第２のレーザー光の照射を窒素雰囲気、或いは真空中で行い、半導体膜表面を平坦化してもよい。その場合、このレーザー光（第２のレーザー光）には波長４００nm以下のエキシマレーザー光や、ＹＡＧレーザーの第２高調波、第３高調波を用いる。第２のレーザー光のエネルギー密度は、第１のレーザー光のエネルギー密度より大きくし、好ましくは３０〜６０ｍＪ／ｃｍ2大きくする。
【０１４７】
次いで、上記実施の形態１に示したプラズマＣＶＤ法により１〜５ｎｍの窒素を含む酸化膜からなるバリア層を形成する。本実施例では、原料ガスとしてモノシラン（ＳｉＨ4）と亜酸化窒素（Ｎ2Ｏ）を用いたプラズマＣＶＤ法にてバリア層を膜厚２ｎｍで形成する。こうして得られたバリア層は、第１の半導体膜との密着性が高く、上記膜厚範囲であれば、金属元素を通過させてゲッタリングサイトに移動させることができる。加えて、バリア層は、後に形成される第２の半導体膜との選択比と、第１の半導体膜との選択比とが高く、非常にエッチングストッパーとして有効である。また、バリア層の成膜前にアルゴンプラズマ処理を行って密着性の向上を図ってもよい。
【０１４８】
次いで、バリア層上に上記実施の形態１に示したプラズマＣＶＤ法にてゲッタリングサイトの下層となるアルゴン元素を含む第１の非晶質シリコン膜を膜厚５ｎｍで形成する。本実施例のプラズマＣＶＤ法による成膜条件は、基板温度を３００℃とし、チャンバー内の圧力を２６.６６Ｐａ（０．２Ｔorr）とし、チャンバー内にガス導入系からＳｉＨ4ガスを流量１００ｓｃｃｍ、アルゴンガスを流量５００ｓｃｃｍ、窒素ガスを２００ｓｃｃｍでそれぞれ導入するとともに高周波電源より放電周波数２７．１２ＭＨｚ、投入ＲＦ電力３００Ｗ（ＲＦパワー密度０．５Ｗ／ｃｍ2）の放電を行う。なお、上記条件での第１の非晶質シリコン膜に含まれるアルゴン元素の原子濃度は、１×１０20／ｃｍ3〜１×１０21／ｃｍ3、窒素の原子濃度は１×１０20／ｃｍ3〜１×１０21／ｃｍ3である。また、アルゴン元素を含む第１の非晶質シリコン膜の成膜前にアルゴンプラズマ処理を行って密着性の向上を図ってもよい。
【０１４９】
次いで、第１の非晶質シリコン膜上に、上記実施の形態１に示したプラズマＣＶＤ法にてゲッタリングサイトの上層となるアルゴン元素を含む第２の非晶質シリコン膜を膜厚５０ｎｍで形成する。本実施例のプラズマＣＶＤ法による成膜条件は、基板温度を３００℃とし、チャンバー内の圧力を２６.６６Ｐａ（０．２Ｔorr）とし、チャンバー内にガス導入系からＳｉＨ4ガスを流量１００ｓｃｃｍ、アルゴンガスを流量５００ｓｃｃｍ、水素ガスを２００ｓｃｃｍでそれぞれ導入するとともに高周波電源より放電周波数２７．１２ＭＨｚ、投入ＲＦ電力３００Ｗ（ＲＦパワー密度０．５Ｗ／ｃｍ2）の放電を行う。なお、上記条件での第２の非晶質シリコン膜に含まれるアルゴン元素の原子濃度は、１×１０20／ｃｍ3〜１×１０21／ｃｍ3である。
【０１５０】
本実施例ではゲッタリングサイトを積層構造としたが、バリア層とゲッタリングサイトとが互いに密着性が高いため、ピーリングが発生せず、後に行われるゲッタリングによる熱処理によっても結晶化されにくいため、効率よくゲッタリングが行われる。
【０１５１】
その後、ランプアニール装置を用いて６５０℃、３分の熱処理を行いゲッタリングする。
【０１５２】
次いで、バリア層をエッチングストッパーとして、ゲッタリングサイトであるアルゴン元素を含む非晶質シリコン膜をアルカリ系のエッチャント（ＴＭＡＨなど）で選択的に除去した後、バリア層を希フッ酸などで選択的に除去する。なお、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、窒素を含む酸化膜からなるバリア層もゲッタリング後に除去することが望ましい。
【０１５３】
次いで、得られた結晶構造を有するシリコン膜（ポリシリコン膜とも呼ばれる）の表面にオゾン水で薄い酸化膜を形成した後、レジストからなるマスクを形成し、所望の形状にエッチング処理して島状に分離された半導体層１０２〜１０６を形成する。半導体層を形成した後、レジストからなるマスクを除去する。
【０１５４】
次いで、フッ酸を含むエッチャントで酸化膜を除去すると同時にシリコン膜の表面を洗浄した後、ゲート絶縁膜１０７となる珪素を主成分とする絶縁膜を形成する。本実施例では、プラズマＣＶＤ法により１１５ｎｍの厚さで酸化窒化シリコン膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成する。
【０１５５】
次いで、図４（Ａ）に示すように、ゲート絶縁膜１０７上に膜厚２０〜１００ｎｍの第１の導電膜１０８ａと、膜厚１００〜４００ｎｍの第２の導電膜１０８ｂとを積層形成する。本実施例では、ゲート絶縁膜１０７上に膜厚５０ｎｍの窒化タンタル膜、膜厚３７０ｎｍのタングステン膜を順次積層する。
【０１５６】
第１の導電膜及び第２の導電膜を形成する導電性材料としてはＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成する。また、第１の導電膜及び第２の導電膜としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、、ＡｇＰｄＣｕ合金を用いてもよい。また、２層構造に限定されず、例えば、膜厚５０ｎｍのタングステン膜、膜厚５００ｎｍのアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜、膜厚３０ｎｍの窒化チタン膜を順次積層した３層構造としてもよい。また、３層構造とする場合、第１の導電膜のタングステンに代えて窒化タングステンを用いてもよいし、第２の導電膜のアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜に代えてアルミニウムとチタンの合金膜（Ａｌ−Ｔｉ）を用いてもよいし、第３の導電膜の窒化チタン膜に代えてチタン膜を用いてもよい。また、単層構造であってもよい。
【０１５７】
次に、図４（Ｂ）に示すように光露光工程によりレジストからなるマスク１１０〜１１５を形成し、ゲート電極及び配線を形成するための第１のエッチング処理を行う。第１のエッチング処理では第１及び第２のエッチング条件で行う。エッチングにはＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用いると良い。ＩＣＰエッチング法を用い、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節することによって所望のテーパー形状に膜をエッチングすることができる。なお、エッチング用ガスとしては、Ｃｌ2、ＢＣｌ3、ＳｉＣｌ4、ＣＣｌ4などを代表とする塩素系ガスまたはＣＦ4、ＳＦ6、ＮＦ3などを代表とするフッ素系ガス、またはＯ2を適宜用いることができる。
【０１５８】
本実施例では、基板側（試料ステージ）にも１５０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。なお、基板側の電極面積サイズは、１２．５ｃｍ×１２．５ｃｍであり、コイル型の電極面積サイズ（ここではコイルの設けられた石英円板）は、直径２５ｃｍの円板である。この第１のエッチング条件によりＷ膜をエッチングして第１の導電層の端部をテーパー形状とする。第１のエッチング条件でのＷに対するエッチング速度は２００．３９ｎｍ／ｍｉｎ、ＴａＮに対するエッチング速度は８０．３２ｎｍ／ｍｉｎであり、ＴａＮに対するＷの選択比は約２．５である。また、この第１のエッチング条件によって、Ｗのテーパー角は、約２６°となる。この後、レジストからなるマスク１１０〜１１５を除去せずに第２のエッチング条件に変え、エッチング用ガスにＣＦ4とＣｌ2とを用い、それぞれのガス流量比を３０／３０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成して約３０秒程度のエッチングを行った。基板側（試料ステージ）にも２０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した第２のエッチング条件ではＷ膜及びＴａＮ膜とも同程度にエッチングされる。第２のエッチング条件でのＷに対するエッチング速度は５８．９７ｎｍ／ｍｉｎ、ＴａＮに対するエッチング速度は６６．４３ｎｍ／ｍｉｎである。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。
【０１５９】
上記第１のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。このテーパー部の角度は１５〜４５°とすればよい。
【０１６０】
こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層１１７〜１２１（第１の導電層１１７ａ〜１２１ａと第２の導電層１１７ｂ〜１２１ｂ）を形成する。ゲート絶縁膜となる絶縁膜１０７は、１０〜２０nm程度エッチングされ、第１の形状の導電層１１７〜１２１で覆われない領域が薄くなったゲート絶縁膜１１６となる。
【０１６１】
次いで、レジストからなるマスクを除去せずに第２のエッチング処理を行う。ここでは、エッチング用ガスにＳＦ6とＣｌ2とＯ2とを用い、それぞれのガス流量比を２４／１２／２４（ｓｃｃｍ）とし、１．３Paの圧力でコイル型の電極に７００WのＲＦ（13.56MHz）電力を投入してプラズマを生成してエッチングを２５秒行った。基板側（試料ステージ）にも１０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。第２のエッチング処理でのＷに対するエッチング速度は２２７．３ｎｍ／ｍｉｎ、ＴａＮに対するエッチング速度は３２．１ｎｍ／ｍｉｎであり、ＴａＮに対するＷの選択比は７．１であり、絶縁膜１１６であるＳｉＯＮに対するエッチング速度は３３．７ｎｍ／ｍｉｎであり、ＳｉＯＮに対するＷの選択比は６．８３である。このようにエッチングガス用ガスにＳＦ6を用いた場合、絶縁膜１１６との選択比が高いので膜減りを抑えることができる。本実施例では絶縁膜１１６において約８ｎｍしか膜減りが起きない。
【０１６２】
この第２のエッチング処理によりＷのテーパー角は７０°となった。この第２のエッチング処理により第２の導電層１２４ｂ〜１２９ｂを形成する。一方、第１の導電層は、ほとんどエッチングされず、第１の導電層１２４ａ〜１２９ａとなる。なお、第１の導電層１２４ａ〜１２９ａは、第１の導電層１１７ａ〜１２２ａとほぼ同一サイズである。実際には、第１の導電層の幅は、第２のエッチング処理前に比べて約０．３μｍ程度、即ち線幅全体で０．６μｍ程度後退する場合もあるがほとんどサイズに変化がない。
【０１６３】
また、２層構造に代えて、膜厚５０ｎｍのタングステン膜、膜厚５００ｎｍのアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜、膜厚３０ｎｍの窒化チタン膜を順次積層した３層構造とした場合、第１のエッチング処理の第１のエッチング条件としては、ＢＣｌ3とＣｌ2とＯ2とを原料ガスに用い、それぞれのガス流量比を６５／１０／５（ｓｃｃｍ）とし、基板側（試料ステージ）に３００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、１．２Ｐａの圧力でコイル型の電極に４５０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成して１１７秒のエッチングを行えばよく、第１のエッチング処理の第２のエッチング条件としては、ＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２５／２５／１０（ｓｃｃｍ）とし、基板側（試料ステージ）にも２０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成して約３０秒程度のエッチングを行えばよく、第２のエッチング処理としてはＢＣｌ3とＣｌ2を用い、それぞれのガス流量比を２０／６０（sccm）とし、基板側（試料ステージ）には１００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、１．２Ｐａの圧力でコイル型の電極に６００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成してエッチングを行えばよい。
【０１６４】
次いで、レジストからなるマスクを除去した後、第１のドーピング処理を行って図４（Ｄ）の状態を得る。ドーピング処理はイオンドープ法、もしくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１．５×１０14atoms/cm2とし、加速電圧を６０〜１００ｋｅＶとして行う。ｎ型を付与する不純物元素として、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いる。この場合、第１の導電層及び第２の導電層１２４〜１２８がｎ型を付与する不純物元素に対するマスクとなり、自己整合的に第１の不純物領域１３０〜１３４が形成される。第１の不純物領域１３０〜１３４には１×１０16〜１×１０17/cm3の濃度範囲でｎ型を付与する不純物元素を添加する。ここでは、第１の不純物領域と同じ濃度範囲の領域をｎ--領域とも呼ぶ。
【０１６５】
なお、本実施例ではレジストからなるマスクを除去した後、第１のドーピング処理を行ったが、レジストからなるマスクを除去せずに第１のドーピング処理を行ってもよい。
【０１６６】
次いで、図５（Ａ）に示すようにレジストからなるマスク１３５〜１３７を形成し第２のドーピング処理を行う。マスク１３５は駆動回路のｐチャネル型ＴＦＴを形成する半導体層のチャネル形成領域及びその周辺の領域を保護するマスクであり、マスク１３６は駆動回路のｎチャネル型ＴＦＴの一つを形成する半導体層のチャネル形成領域及びその周辺の領域を保護するマスクであり、マスク１３７は画素部のＴＦＴを形成する半導体層のチャネル形成領域及びその周辺の領域と保持容量となる領域とを保護するマスクである。
【０１６７】
第２のドーピング処理におけるイオンドープ法の条件はドーズ量を１．５×１０15atoms/cm2とし、加速電圧を６０〜１００ｋｅＶとしてリン（Ｐ）をドーピングする。ここでは、第２の導電層１２４ｂ〜１２６ｂをマスクとして各半導体層に不純物領域が自己整合的に形成される。勿論、マスク１３５〜１３７で覆われた領域には添加されない。こうして、第２の不純物領域１３８〜１４０と、第３の不純物領域１４２が形成される。第２の不純物領域１３８〜１４０には１×１０20〜１×１０21/cm3の濃度範囲でｎ型を付与する不純物元素を添加されている。ここでは、第２の不純物領域と同じ濃度範囲の領域をｎ+領域とも呼ぶ。
【０１６８】
また、第３の不純物領域は第１の導電層により第２の不純物領域よりも低濃度に形成され、１×１０18〜１×１０19/cm3の濃度範囲でｎ型を付与する不純物元素を添加されることになる。なお、第３の不純物領域は、テーパー形状である第１の導電層の部分を通過させてドーピングを行うため、テーパ−部の端部に向かって不純物濃度が増加する濃度勾配を有している。ここでは、第３の不純物領域と同じ濃度範囲の領域をｎ-領域とも呼ぶ。また、マスク１３６、１３７で覆われた領域は、第２のドーピング処理で不純物元素が添加されず、第１の不純物領域１４４、１４５となる。
【０１６９】
次いで、レジストからなるマスク１３５〜１３７を除去した後、新たにレジストからなるマスク１４６〜１４８を形成して図５（Ｂ）に示すように第３のドーピング処理を行う。
【０１７０】
駆動回路において、上記第３のドーピング処理により、ｐチャネル型ＴＦＴを形成する半導体層および保持容量を形成する半導体層にｐ型の導電型を付与する不純物元素が添加された第４の不純物領域１４９、１５０及び第５の不純物領域１５１、１５２を形成する。
【０１７１】
また、第４の不純物領域１４９、１５０には１×１０20〜１×１０21/cm3の濃度範囲でｐ型を付与する不純物元素が添加されるようにする。尚、第４の不純物領域１４９、１５０には先の工程でリン（Ｐ）が添加された領域（ｎ--領域）であるが、ｐ型を付与する不純物元素の濃度がその１．５〜３倍添加されていて導電型はｐ型となっている。ここでは、第４の不純物領域と同じ濃度範囲の領域をｐ+領域とも呼ぶ。
【０１７２】
また、第５の不純物領域１５１、１５２は第２の導電層１２５ａのテーパー部と重なる領域に形成されるものであり、１×１０18〜１×１０20/cm3の濃度範囲でｐ型を付与する不純物元素が添加されるようにする。ここでは、第５の不純物領域と同じ濃度範囲の領域をｐ-領域とも呼ぶ。
【０１７３】
以上までの工程でそれぞれの半導体層にｎ型またはｐ型の導電型を有する不純物領域が形成される。導電層１２４〜１２７はＴＦＴのゲート電極となる。また、導電層１２８は画素部において保持容量を形成する一方の電極となる。さらに、導電層１２９は画素部においてソース配線を形成する。
【０１７４】
次いで、ほぼ全面を覆う絶縁膜（図示しない）を形成する。本実施例では、プラズマＣＶＤ法により膜厚５０ｎｍの酸化シリコン膜を形成した。勿論、この絶縁膜は酸化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
【０１７５】
次いで、それぞれの半導体層に添加された不純物元素を活性化処理する工程を行う。この活性化工程は、ランプ光源を用いたラピッドサーマルアニール法（ＲＴＡ法）、或いはＹＡＧレーザーまたはエキシマレーザーを裏面から照射する方法、或いは炉を用いた熱処理、或いはこれらの方法のうち、いずれかと組み合わせた方法によって行う。
【０１７６】
また、本実施例では、上記活性化の前に絶縁膜を形成した例を示したが、上記活性化を行った後、絶縁膜を形成する工程としてもよい。
【０１７７】
次いで、窒化シリコン膜からなる第１の層間絶縁膜１５３を形成して熱処理（３００〜５５０℃で１〜１２時間の熱処理）を行い、半導体層を水素化する工程を行う。（図５（Ｃ））この工程は第１の層間絶縁膜１５３に含まれる水素により半導体層のダングリングボンドを終端する工程である。酸化シリコン膜からなる絶縁膜（図示しない）の存在に関係なく半導体層を水素化することができる。ただし、本実施例では、第２の導電層としてアルミニウムを主成分とする材料を用いているので、水素化する工程において第２の導電層が耐え得る熱処理条件とすることが重要である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【０１７８】
次いで、第１の層間絶縁膜１５３上に有機絶縁物材料から成る第２の層間絶縁膜１５４を形成する。本実施例では膜厚１．６μｍのアクリル樹脂膜を形成する。次いで、ソース配線１２９に達するコンタクトホールと、導電層１２７、１２８に達するコンタクトホールと、各不純物領域に達するコンタクトホールを形成する。本実施例では複数のエッチング処理を順次行う。本実施例では第１の層間絶縁膜をエッチングストッパーとして第２の層間絶縁膜をエッチングした後、絶縁膜（図示しない）をエッチングストッパーとして第１の層間絶縁膜をエッチングしてから絶縁膜（図示しない）をエッチングした。
【０１７９】
その後、Ａｌ、Ｔｉ、Ｍｏ、Ｗなどを用いて配線及び画素電極を形成する。これらの電極及び画素電極の材料は、ＡｌまたはＡｇを主成分とする膜、またはそれらの積層膜等の反射性の優れた材料を用いることが望ましい。こうして、ソース電極またはドレイン電極１５５〜１６０、ゲート配線１６２、接続配線１６１、画素電極１６３が形成される。
【０１８０】
以上の様にして、ｎチャネル型ＴＦＴ２０１、ｐチャネル型ＴＦＴ２０２、ｎチャネル型ＴＦＴ２０３を有する駆動回路２０６と、ｎチャネル型ＴＦＴからなる画素ＴＦＴ２０４、保持容量２０５とを有する画素部２０７を同一基板上に形成することができる。（図６）本明細書中ではこのような基板を便宜上アクティブマトリクス基板と呼ぶ。本明細書中ではこのような基板を便宜上アクティブマトリクス基板と呼ぶ。
【０１８１】
画素部２０７において、画素ＴＦＴ２０４（ｎチャネル型ＴＦＴ）にはチャネル形成領域１６７、ゲート電極を形成する導電層１２７の外側に形成される第１の不純物領域（ｎ--領域）１４５とソース領域として機能する第２の不純物領域（ｎ+領域）１４０を有している。また、保持容量２０５の一方の電極として機能する半導体層には第４の不純物領域１５０、第５の不純物領域１５２が形成されている。保持容量２０５は、絶縁膜（ゲート絶縁膜と同一膜）１１６を誘電体として、第２の電極１２８と、半導体層１５０、１５２、１６８とで形成されている。
【０１８２】
また、駆動回路２０６において、ｎチャネル型ＴＦＴ２０１（第１のｎチャネル型ＴＦＴ）はチャネル形成領域１６４、ゲート電極を形成する導電層１２４の一部と絶縁膜を介して重なる第３の不純物領域（ｎ-領域）１４２とソース領域またはドレイン領域として機能する第２の不純物領域（ｎ+領域）１３８を有している。
【０１８３】
また、駆動回路２０６において、ｐチャネル型ＴＦＴ２０２にはチャネル形成領域１６５、ゲート電極を形成する導電層１２５の一部と絶縁膜を介して重なる第５不純物領域（ｐ-領域）１５１とソース領域またはドレイン領域として機能する第４の不純物領域（ｐ+領域）１４９を有している。
【０１８４】
また、駆動回路２０６において、ｎチャネル型ＴＦＴ２０３（第２のｎチャネル型ＴＦＴ）にはチャネル形成領域１６６、ゲート電極を形成する導電層１２６の外側に第１の不純物領域（ｎ--領域）１４４とソース領域またはドレイン領域として機能する第２の不純物領域（ｎ+領域）１３９を有している。
【０１８５】
これらのＴＦＴ２０１〜２０３を適宜組み合わせてシフトレジスタ回路、バッファ回路、レベルシフタ回路、ラッチ回路などを形成し、駆動回路２０６を形成すればよい。例えば、ＣＭＯＳ回路を形成する場合には、ｎチャネル型ＴＦＴ２０１とｐチャネル型ＴＦＴ２０２を相補的に接続して形成すればよい。
【０１８６】
特に、駆動電圧が高いバッファ回路には、ホットキャリア効果による劣化を防ぐ目的から、ｎチャネル型ＴＦＴ２０３の構造が適している。
【０１８７】
また、信頼性が最優先とされる回路には、ＧＯＬＤ構造であるｎチャネル型ＴＦＴ２０１の構造が適している。
【０１８８】
また、半導体膜表面の平坦化を向上させることによって信頼性を向上させることができるので、ＧＯＬＤ構造のＴＦＴにおいて、ゲート電極とゲート絶縁膜を介して重なる不純物領域の面積を縮小しても十分な信頼性を得ることができる。
具体的にはＧＯＬＤ構造のＴＦＴにおいてゲート電極のテーパー部となる部分サイズを小さくしても十分な信頼性を得ることができる。
【０１８９】
また、ＧＯＬＤ構造のＴＦＴにおいてはゲート絶縁膜が薄くなると寄生容量が増加するが、ゲート電極（第１導電層）のテーパー部となる部分サイズを小さくして寄生容量を低減すれば、ｆ特性も向上してさらなる高速動作が可能となり、且つ、十分な信頼性を有するＴＦＴとなる。
【０１９０】
また、本実施例では反射型の表示装置を形成するためのアクティブマトリクス基板を作製する例を示したが、画素電極を透明導電膜で形成すると、フォトマスクは１枚増えるものの、透過型の表示装置を形成することができる。
【０１９１】
［実施例２］
本実施例では、実施例１で作製したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を以下に説明する。説明には図７を用いる。
【０１９２】
まず、実施例１に従い、図６の状態のアクティブマトリクス基板を得た後、図６のアクティブマトリクス基板上に配向膜を形成しラビング処理を行う。なお、本実施例では配向膜を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサを所望の位置に形成した。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。
【０１９３】
次いで、対向基板を用意する。この対向基板には、着色層、遮光層が各画素に対応して配置されたカラーフィルタが設けられている。また、駆動回路の部分にも遮光層を設けた。このカラーフィルタと遮光層とを覆う平坦化膜を設けた。次いで、平坦化膜上に透明導電膜からなる対向電極を画素部に形成し、対向基板の全面に配向膜を形成し、ラビング処理を施した。
【０１９４】
そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール材で貼り合わせる。シール材にはフィラーが混入されていて、このフィラーと柱状スペーサによって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶材料を注入し、封止剤（図示せず）によって完全に封止する。液晶材料には公知の液晶材料を用いれば良い。このようにしてアクティブマトリクス型液晶表示装置が完成する。そして、必要があれば、アクティブマトリクス基板または対向基板を所望の形状に分断する。さらに、公知の技術を用いて偏光板や位相差板等の光学フィルムを適宜設けた。そして、公知の技術を用いてＦＰＣを貼りつけた。
【０１９５】
こうして得られた液晶モジュールの構成を図７の上面図を用いて説明する。
【０１９６】
アクティブマトリクス基板３０１の中央には、画素部３０４が配置されている。画素部３０４の上側には、ソース信号線を駆動するためのソース信号線駆動回路３０２が配置されている。画素部３０４の左右には、ゲート信号線を駆動するためのゲート信号線駆動回路３０３が配置されている。本実施例に示した例では、ゲート信号線駆動回路３０３は画素部に対して左右対称配置としているが、これは片側のみの配置でも良く、液晶モジュールの基板サイズ等を考慮して、設計者が適宜選択すれば良い。ただし、回路の動作信頼性や駆動効率等を考えると、図７に示した左右対称配置が望ましい。
【０１９７】
各駆動回路への信号の入力は、フレキシブルプリント基板（Flexible Print Circuit：ＦＰＣ）３０５から行われる。ＦＰＣ３０５は、基板３０１の所定の場所まで配置された配線に達するように、層間絶縁膜および樹脂膜にコンタクトホールを開口し、接続電極３０９を形成した後、異方性導電膜等を介して圧着される。本実施例においては、接続電極はＩＴＯを用いて形成した。
【０１９８】
駆動回路、画素部の周辺には、基板外周に沿ってシール剤３０７が塗布され、あらかじめアクティブマトリクス基板上に形成されたスペーサ３１０によって一定のギャップ（基板３０１と対向基板３０６との間隔）を保った状態で、対向基板３０６が貼り付けられる。その後、シール剤３０７が塗布されていない部分より液晶素子が注入され、封止剤３０８によって密閉される。以上の工程により、液晶モジュールが完成する。
【０１９９】
また、ここでは全ての駆動回路を基板上に形成した例を示したが、駆動回路の一部に数個のＩＣを用いてもよい。
【０２００】
また、本実施例は、実施例１と自由に組みあわせることが可能である。
【０２０１】
［実施例３］
実施例１では画素電極が反射性を有する金属材料で形成された反射型の表示装置の例を示したが、本実施例では画素電極を透光性を有する導電膜で形成した透過型の表示装置の例を示す。
【０２０２】
層間絶縁膜を形成する工程までは実施例１と同じであるので、ここでは省略する。実施例１に従って層間絶縁膜を形成した後、透光性を有する導電膜からなる画素電極６０１を形成する。透光性を有する導電膜としては、ＩＴＯ（酸化インジウム酸化スズ合金）、酸化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3―ＺｎＯ）、酸化亜鉛（ＺｎＯ）等を用いればよい。
【０２０３】
その後、層間絶縁膜６００にコンタクトホールを形成する。次いで、画素電極と重なる接続電極６０２を形成する。この接続電極６０２は、コンタクトホールを通じてドレイン領域と接続されている。また、この接続電極と同時に他のＴＦＴのソース電極またはドレイン電極も形成する。
【０２０４】
また、ここでは全ての駆動回路を基板上に形成した例を示したが、駆動回路の一部に数個のＩＣを用いてもよい。
【０２０５】
以上のようにしてアクティブマトリクス基板が形成される。このアクティブマトリクス基板を用い、実施例２に従って液晶モジュールを作製し、バックライト６０４、導光板６０５を設け、カバー６０６で覆えば、図８にその断面図の一部を示したようなアクティブマトリクス型液晶表示装置が完成する。なお、カバーと液晶モジュールは接着剤や有機樹脂を用いて貼り合わせる。また、基板と対向基板を貼り合わせる際、枠で囲んで有機樹脂を枠と基板との間に充填して接着してもよい。また、透過型であるので偏光板６０３は、アクティブマトリクス基板と対向基板の両方に貼り付ける。
【０２０６】
また、本実施例は、実施例１、または実施例２と自由に組みあわせることが可能である。
【０２０７】
［実施例４］
本実施例では、有機発光素子（ＯＬＥＤ：Organic Light Emitting Device）を備えた発光表示装置を作製する例を図９に示す。
【０２０８】
ＯＬＥＤは、電場を加えることで発生するルミネッセンス（Electroluminescence）が得られる有機化合物（有機発光材料）を含む層（以下、有機発光層と記す）と、陽極と、陰極とを有している。有機化合物におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とがあるが、本発明の発光装置は、上述した発光のうちの、いずれか一方の発光を用いていても良いし、または両方の発光を用いていても良い。
【０２０９】
なお、本明細書では、ＯＬＥＤの陽極と陰極の間に形成された全ての層を有機発光層と定義する。有機発光層には具体的に、発光層、正孔注入層、電子注入層、正孔輸送層、電子輸送層等が含まれる。基本的にＯＬＥＤは、陽極／発光層／陰極が順に積層された構造を有しており、この構造に加えて、陽極／正孔注入層／発光層／陰極や、陽極／正孔注入層／発光層／電子輸送層／陰極等の順に積層した構造を有していることもある。
【０２１０】
図９（Ａ）は、ＯＬＥＤを有するモジュール、いわゆるＥＬモジュールの上面図、図９（Ｂ）は図９（Ａ）をＡ−Ａ’で切断した断面図である。絶縁表面を有する基板９００（例えば、ガラス基板、結晶化ガラス基板、もしくはプラスチック基板等）に、画素部９０２、ソース側駆動回路９０１、及びゲート側駆動回路９０３を形成する。これらの画素部や駆動回路は、上記実施例に従えば得ることができる。
【０２１１】
また、９１８はシール材、９１９はＤＬＣ膜であり、画素部および駆動回路部はシール材９１８で覆われ、そのシール材は保護膜９１９で覆われている。さらに、接着材を用いてカバー材９２０で封止されている。カバー材９２０としては、プラスチック、ガラス、金属、セラミックス等、いかなる組成の基材でもよい。また、カバー材９２０の形状および支持体の形状も特に限定されず、平面を有するもの、曲面を有するもの、可曲性を有するもの、フィルム状のものであってもよい。熱や外力などによる変形に耐えるためカバー材９２０は基板９００と同じ材質のもの、例えばガラス基板を用いることが望ましく、本実施例では、サンドブラスト法などにより図９に示す凹部形状（深さ３〜１０μｍ）に加工する。さらに加工して乾燥剤９２１が設置できる凹部（深さ５０〜２００μｍ）を形成することが望ましい。また、多面取りでＥＬモジュールを製造する場合、基板とカバー材とを貼り合わせた後、ＣＯ2レーザー等を用いて端面が一致するように分断してもよい。
【０２１２】
また、ここでは図示しないが、用いる金属層（ここでは陰極など）の反射により背景が映り込むことを防ぐために、位相差板（λ／４板）や偏光板からなる円偏光板と呼ばれる円偏光手段を基板９００上に設けてもよい。
【０２１３】
なお、９０８はソース側駆動回路９０１及びゲート側駆動回路９０３に入力される信号を伝送するための配線であり、外部入力端子となるＦＰＣ（フレキシブルプリントサーキット）９０９からビデオ信号やクロック信号を受け取る。また、本実施例の発光装置は、デジタル駆動であってもよく、アナログ駆動であってもよく、ビデオ信号はデジタル信号であってもよいし、アナログ信号であってもよい。なお、ここではＦＰＣしか図示されていないが、このＦＰＣにはプリント配線基盤（ＰＷＢ）が取り付けられていても良い。本明細書における発光装置には、発光装置本体だけでなく、それにＦＰＣもしくはＰＷＢが取り付けられた状態をも含むものとする。また、これらの画素部や駆動回路と同一基板上に複雑な集積回路（メモリ、ＣＰＵ、コントローラ、Ｄ／Ａコンバータ等）を形成することも可能であるが、少ないマスク数での作製は困難である。従って、メモリ、ＣＰＵ、コントローラ、Ｄ／Ａコンバータ等を備えたＩＣチップを、ＣＯＧ（chip on glass）方式やＴＡＢ（tape automated bonding）方式やワイヤボンディング方法で実装することが好ましい。
【０２１４】
次に、断面構造について図９（Ｂ）を用いて説明する。基板９００上に絶縁膜９１０が設けられ、絶縁膜９１０の上方には画素部９０２、ゲート側駆動回路９０３が形成されており、画素部９０２は電流制御用ＴＦＴ９１１とそのドレインに電気的に接続された画素電極９１２を含む複数の画素により形成される。実際には一つの画素内に複数のＴＦＴが作り込まれるが、ここでは簡略化のため、電流制御用ＴＦＴ９１１のみを図示した。また、ゲート側駆動回路９０３はｎチャネル型ＴＦＴ９１３とｐチャネル型ＴＦＴ９１４とを組み合わせたＣＭＯＳ回路を用いて形成される。
【０２１５】
これらのＴＦＴ（９１１、９１３、９１４を含む）は、上記実施例１のｎチャネル型ＴＦＴ２０１、上記実施例１のｐチャネル型ＴＦＴ２０２に従って作製すればよい。なお、ここではトップゲート型ＴＦＴを用いた例を示したが、ＴＦＴの構造に限定されず、例えばボトムゲート型ＴＦＴを用いることも可能である。
【０２１６】
また、図１０にＯＬＥＤ８１０を形成した段階でのアクティブマトリクス基板の断面図の一例を示す。図１０中において図９と同一の箇所は同じ符号を用いた。
【０２１７】
また、ＯＬＥＤを有する表示装置においては、ＯＬＥＤに一定の電圧を印加して電流を供給するように回路設計を行った駆動方法や、ＯＬＥＤに一定の電流が供給されるようにＯＬＥＤに印加する電圧を調節するように回路設計を行った駆動方法や、ＯＬＥＤに一定の電流が供給されるように回路設計を行った駆動方法などがあるが、駆動方法によらず、ＯＬＥＤと電気的に接続され、且つ、ＯＬＥＤに電流を供給するＴＦＴ（本明細書中、このＴＦＴを電流制御用ＴＦＴと呼び、図１０においては、電流制御用ＴＦＴ９１１に相当する）のオン電流（Ｉon）で画素の輝度が決定される。従って、各ＴＦＴのオン電流が一定でなければ輝度にバラツキが生じてしまうという問題があった。これらの問題は、本発明により解決できる。
【０２１８】
なお、本実施例では、スイッチングＴＦＴ８０２にｎチャネル型ＴＦＴを用い、電流制御用ＴＦＴ９１１にｐチャネル型ＴＦＴを用いたが、本発明はこの構成に限定されない。スイッチングＴＦＴと電流制御用ＴＦＴはｐチャネル型ＴＦＴでもｎチャネル型ＴＦＴでも良い。ただし、ＯＬＥＤの陽極を画素電極として用いる場合、駆動用ＴＦＴはｐチャネル型ＴＦＴであることが望ましく、ＯＬＥＤの陰極を画素電極として用いる場合、駆動用ＴＦＴはｎチャネル型ＴＦＴであることが望ましい。
【０２１９】
また、実施例１では画素部のオフ電流値を低減するために、図５（Ａ）で示したマスク１３７を用いて第２のドーピングを行っているが、本実施例ではマスク数低減のため、マスクを形成せずに第２のドーピングを行っている。
【０２２０】
また、図１０に示したｐチャネル型ＴＦＴのＴＦＴ構造に限定されず、オフ電流値を低減する必要があれば、図５（Ａ）に示したようにマスクを形成し、チャネル形成領域とドレイン領域（またはソース領域）との間にＬＤＤ領域を有する低濃度ドレイン（ＬＤＤ：Lightly Doped Drain）構造としてもよい。さらにゲート絶縁膜を介してＬＤＤ領域をゲート電極と重ねて配置させた、いわゆるＧＯＬＤ（Gate-drain Overlapped LDD）構造をも設けてもよい。
【０２２１】
また、スイッチングＴＦＴ８０２は上記実施例１のｎチャネル型ＴＦＴ２０１と同様に形成すればよい。なお、スイッチングＴＦＴ８０２はソース領域およびドレイン領域の間に二つのチャネル形成領域を有した構造（ダブルゲート構造）となっているｎチャネル型ＴＦＴである。なお、本実施例はダブルゲート構造に限定されることなく、チャネル形成領域が一つ形成されるシングルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。
【０２２２】
また、ＴＦＴの活性層とＯＬＥＤとの間に設ける絶縁膜８０８は、平坦性の高く、透光性の高い絶縁膜を用いることが望ましい。もしくは、絶縁膜の性膜後に平坦化処理を行うことが好ましい。平坦化処理としては、平坦性を向上させる公知の技術、例えば化学的機械研磨（Chemical-Mechanical Polishing：以下、ＣＭＰと記す）と呼ばれる研磨工程を用いればよい。ＣＭＰを用いる場合、絶縁膜に対するＣＭＰの研磨剤（スラリー）には、例えば、塩化シリコンガスを熱分解して得られるフュームドシリカ粒子をＫＯＨ添加水溶液に分散したものを用いると良い。ＣＭＰにより絶縁膜を０．１〜０．５μm程度除去して、表面を平坦化する。ＯＬＥＤは、有機化合物層の膜厚が不均一であると発光にバラツキが生じるため可能な限り均一な膜厚とすることが望ましい。
【０２２３】
なお、ＴＦＴの活性層とＯＬＥＤとの間に設ける絶縁膜８０７、８０８としては、アルカリ金属イオンやアルカリ土金属イオン等の不純物イオンの拡散をブロックするだけでなく、積極的にアルカリ金属イオンやアルカリ土金属イオン等の不純物イオンを吸着する材料が好ましく、更には後のプロセス温度に耐えうる材料が適している。これらの条件に合う材料は、一例としてフッ素を多く含んだ窒化シリコン膜が挙げられる。窒化シリコン膜の膜中に含まれるフッ素濃度は、１×１０19／ｃｍ3以上、好ましくは窒化シリコン膜中でのフッ素の組成比を１〜５％とすればよい。窒化シリコン膜中のフッ素がアルカリ金属イオンやアルカリ土金属イオン等と結合し、膜中に吸着される。また、他の例としてアルカリ金属イオンやアルカリ土金属イオン等を吸着するアンチモン（Ｓｂ）化合物、スズ（Ｓｎ）化合物、またはインジウム（Ｉｎ）化合物からなる微粒子を含む有機樹脂膜、例えば、五酸化アンチモン微粒子（Ｓｂ2Ｏ5・ｎＨ2Ｏ）を含む有機樹脂膜も挙げられる。なお、この有機樹脂膜は、平均粒径１０〜２０ｎｍの微粒子が含まれており、光透過性も非常に高い。この五酸化アンチモン微粒子で代表されるアンチモン化合物は、アルカリ金属イオン等の不純物イオンやアルカリ土金属イオンを吸着しやすい。
【０２２４】
また、ＴＦＴの活性層とＯＬＥＤとの間に設ける絶縁膜８０７、８０８の他の材料としては、ＡｌＮXＯYで示される層を用いてもよい。スパッタ法を用い、例えば、窒化アルミニウム（ＡｌＮ）ターゲットを用い、アルゴンガスと窒素ガスと酸素ガスを混合した雰囲気下にて成膜して得られるアルミニウムを含む窒化酸化物層（ＡｌＮXＯYで示される層）は、窒素を２．５atm％〜４７．５atm％含む膜であり、水分や酸素をブロッキングすることができる効果に加え、熱伝導性が高く放熱効果を有し、さらには透光性が非常に高いという特徴を有している。加えて、アルカリ金属やアルカリ土類金属などの不純物がＴＦＴの活性層に入り込むのを防ぐことができる。
【０２２５】
電流制御用ＴＦＴ９１１の一方の不純物領域８０６と電気的に接続している電極８０９に電気的に接続された画素電極９１２はＯＬＥＤの陽極として機能する。陽極は、仕事関数の大きい導電膜、代表的には酸化物導電膜が用いられる。酸化物導電膜としては、酸化インジウム、酸化スズ、酸化亜鉛もしくはそれらの化合物を用いれば良い。また、画素電極９１２の両端にはバンク９１５が形成され、画素電極９１２上にはＥＬ層９１６およびＯＬＥＤの陰極９１７が形成される。
【０２２６】
ＥＬ層９１６としては、発光層、電荷輸送層または電荷注入層を自由に組み合わせてＥＬ層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。例えば、低分子系有機ＥＬ材料や高分子系有機ＥＬ材料を用いればよい。また、ＥＬ層として一重項励起により発光（蛍光）する発光材料（シングレット化合物）からなる薄膜、または三重項励起により発光（リン光）する発光材料（トリプレット化合物）からなる薄膜を用いることができる。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機ＥＬ材料や無機材料は公知の材料を用いることができる。
【０２２７】
陰極９１７は全画素に共通の配線としても機能し、接続配線９０８を経由してＦＰＣ９０９に電気的に接続されている。陰極９１７に用いる材料としては仕事関数の小さい金属（代表的には周期表の１族もしくは２族に属する金属元素）や、これらを含む合金を用いることが好ましいとされている。仕事関数が小さければ小さいほど発光効率が向上するため、中でも、陰極に用いる材料としては、アルカリ金属の一つであるＬｉ（リチウム）を含む合金材料が望ましい。さらに、画素部９０２及びゲート側駆動回路９０３に含まれる素子は全て陰極９１７、シール材９１８、及び保護膜９１９で覆われている。
【０２２８】
なお、シール材９１８としては、できるだけ可視光に対して透明もしくは半透明な材料を用いるのが好ましい。また、シール材９１８はできるだけ水分や酸素を透過しない材料であることが望ましい。
【０２２９】
また、シール材９１８を用いてＯＬＥＤを完全に覆った後、すくなくとも図９に示すようにＡｌＯＮ膜、ＡｌＮ膜、Ａｌ2Ｏ3膜、またはＤＬＣ膜から選ばれた単層または積層からなる保護膜９１９をシール材９１８の表面（露呈面）に設けることが好ましい。また、基板の裏面を含む全面に保護膜を設けてもよい。ここで、外部入力端子（ＦＰＣ）が設けられる部分に保護膜が成膜されないように注意することが必要である。マスクを用いて保護膜が成膜されないようにしてもよいし、ＣＶＤ装置で使用するマスキングテープ等のテープで外部入力端子部分を覆うことで保護膜が成膜されないようにしてもよい。
【０２３０】
以上のような構造でＯＬＥＤをシール材９１８及び保護膜で封入することにより、ＯＬＥＤを外部から完全に遮断することができ、外部から水分や酸素等のＥＬ層の酸化による劣化を促す物質が侵入することを防ぐことができる。加えて、保護膜として熱伝導性を有する膜（ＡｌＯＮ膜、ＡｌＮ膜など）を用いれば駆動させたときに生じる発熱を発散することができる。従って、信頼性の高い発光装置を得ることができる。
【０２３１】
また、画素電極に一定の電流が流れるように配置されたＴＦＴ（駆動回路または画素に配置されるＯＬＥＤに電流を供給するＴＦＴ）の電気特性のバラツキを低減することができ、輝度のバラツキを低減できる。
【０２３２】
また、画素電極を陰極とし、ＥＬ層と陽極を積層して図９とは逆方向に発光する構成としてもよい。図１１にその一例を示す。なお、上面図は同一であるので省略する。
【０２３３】
図１１に示した断面構造について以下に説明する。基板１０００としては、ガラス基板や石英基板の他にも、半導体基板または金属基板も使用することができる。基板１０００上に絶縁膜１０１０が設けられ、絶縁膜１０１０の上方には画素部１００２、ゲート側駆動回路１００３が形成されており、画素部１００２は電流制御用ＴＦＴ１０１１とそのドレインに電気的に接続された画素電極１０１２を含む複数の画素により形成される。また、ゲート側駆動回路１００３はｎチャネル型ＴＦＴ１０１３とｐチャネル型ＴＦＴ１０１４とを組み合わせたＣＭＯＳ回路を用いて形成される。
【０２３４】
画素電極１０１２はＯＬＥＤの陰極として機能する。また、画素電極１０１２の両端にはバンク１０１５が形成され、画素電極１０１２上にはＥＬ層１０１６およびＯＬＥＤの陽極１０１７が形成される。
【０２３５】
陽極１０１７は全画素に共通の配線としても機能し、接続配線１００８を経由してＦＰＣ１００９に電気的に接続されている。さらに、画素部１００２及びゲート側駆動回路１００３に含まれる素子は全て陽極１０１７、シール材１０１８、及び保護膜１０１９で覆われている。また、カバー材１０２１と基板１０００とを接着剤で貼り合わせた。また、カバー材には凹部を設け、乾燥剤１０２１を設置する。
【０２３６】
なお、シール材１０１８としては、できるだけ可視光に対して透明もしくは半透明な材料を用いるのが好ましい。また、シール材１０１８はできるだけ水分や酸素を透過しない材料であることが望ましい。
【０２３７】
また、図１１では、画素電極を陰極とし、ＥＬ層と陽極を積層したため、発光方向は図１１に示す矢印の方向となっている。
【０２３８】
また、ここでは図示しないが、用いる金属層（ここでは陰極となる画素電極など）の反射により背景が映り込むことを防ぐために、位相差板（λ／４板）や偏光板からなる円偏光板と呼ばれる円偏光手段をカバー材１０２０上に設けてもよい。
【０２３９】
本実施例では、実施例１で得られる電気特性のバラツキが低減され、且つ、信頼性ともに高いＴＦＴを用いるため、従来の素子に比べて輝度のバラツキが少ないＯＬＥＤを形成することができる。また、そのようなＯＬＥＤを有する発光装置を表示部として用いることにより高性能な電気器具を得ることができる。
【０２４０】
なお、本実施例は実施例１と自由に組み合わせることが可能である。
【０２４１】
［実施例５］
本発明を実施して形成された駆動回路や画素部は様々なモジュール（アクティブマトリクス型液晶モジュール、アクティブマトリクス型ＥＬモジュール、アクティブマトリクス型ＥＣモジュール）に用いることができる。即ち、本発明を実施することによって、それらを組み込んだ全ての電子機器が完成される。
【０２４２】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、プロジェクタ、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図２５〜図２７に示す。
【０２４３】
図２５（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。
【０２４４】
図２５（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。
【０２４５】
図２５（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。
【０２４６】
図２５（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３等を含む。
【０２４７】
図２５（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。
【０２４８】
図２５（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）等を含む。
【０２４９】
図２６（Ａ）はフロント型プロジェクターであり、投射装置２６０１、スクリーン２６０２等を含む。実施例３を投射装置２６０１の一部を構成する液晶モジュール２８０８に適用し、装置全体を完成させることができる。
【０２５０】
図２６（Ｂ）はリア型プロジェクターであり、本体２７０１、投射装置２７０２、ミラー２７０３、スクリーン２７０４等を含む。実施例３を投射装置２７０２の一部を構成する液晶モジュール２８０８に適用し、装置全体を完成させることができる。
【０２５１】
なお、図２６（Ｃ）は、図２６（Ａ）及び図２６（Ｂ）中における投射装置２６０１、２７０２の構造の一例を示した図である。投射装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム２８０７、液晶モジュール２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図２６（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０２５２】
また、図２６（Ｄ）は、図２６（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図２６（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０２５３】
ただし、図２６に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置及びＥＬモジュールでの適用例は図示していない。
【０２５４】
図２７（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６、画像入力部（ＣＣＤ、イメージセンサ等）２９０７等を含む。
【０２５５】
図２７（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。
【０２５６】
図２７（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３等を含む。
【０２５７】
ちなみに図２７（Ｃ）に示すディスプレイは中小型または大型のもの、例えば５〜２０インチの画面サイズのものである。また、このようなサイズの表示部を形成するためには、基板の一辺が１ｍのものを用い、多面取りを行って量産することが好ましい。
【０２５８】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器の作製方法に適用することが可能である。また、本実施例の電子機器は実施例１〜４のどのような組み合わせからなる構成を用いても実現することができる。
【０２５９】
【発明の効果】
本発明により十分に結晶化を助長する金属元素が低減または除去された結晶構造を有する半導体膜を得ることができ、該半導体膜を活性層とするＴＦＴにおいて電気特性の向上、及び、個々の素子間でのバラツキを低減することができる。特に、液晶表示装置においては、ＴＦＴ特性のバラツキに起因する表示むらを低減できる。
【０２６０】
加えて、ＯＬＥＤを有する半導体装置においては、画素電極に一定の電流が流れるように配置されたＴＦＴ（駆動回路または画素に配置されるＯＬＥＤに電流を供給するＴＦＴ）のオン電流（Ｉon）のバラツキを低減することができ、輝度のバラツキを低減できる。
【０２６１】
また、本発明により結晶化を助長する金属元素だけでなく、不純物となる他の金属元素（Ｆｅ、Ｃｕなど）も除去または低減することができる。
【図面の簡単な説明】
【図１】 ＴＦＴの作製工程を示す図。（実施の形態１）
【図２】 実施の形態２を示す図。
【図３】 実施の形態３を示す図。
【図４】 ＡＭ−ＬＣＤの作製工程を示す図。
【図５】 ＡＭ−ＬＣＤの作製工程を示す図。
【図６】 アクティブマトリクス型液晶表示装置の断面構造図。
【図７】 ＡＭ−ＬＣＤの外観を示す図。
【図８】 透過型の液晶表示装置を示す図。
【図９】 ＯＬＥＤを有する表示装置を示す図。
【図１０】 ＯＬＥＤを有するアクティブマトリクス基板の断面構造図。
【図１１】 ＯＬＥＤを有する表示装置を示す図。
【図１２】 ＦＴ−ＩＲ法による分光スペクトルデータを示す図。
【図１３】 （Ａ）はアルゴン濃度を示すＳＩＭＳデータ（ＲＦパワー依存性）、（Ｂ）はフッ素濃度を示すＳＩＭＳデータ。（実験１）
【図１４】 （Ａ）は酸素濃度を示すＳＩＭＳデータ、（Ｂ）は窒素濃度を示すＳＩＭＳデータ。（実験１）
【図１５】 （Ａ）はアルゴン濃度を示すＳＩＭＳデータ（圧力依存性）、（Ｂ）はフッ素濃度を示すＳＩＭＳデータ。（実験２）
【図１６】 （Ａ）は酸素濃度を示すＳＩＭＳデータ、（Ｂ）は窒素濃度を示すＳＩＭＳデータ。（実験２）
【図１７】 ＦＴ−ＩＲ法による分光スペクトルデータを示す図。
【図１８】 （Ａ）はアルゴン濃度を示すＳＩＭＳデータ、（Ｂ）はフッ素濃度を示すＳＩＭＳデータ。（実験３）
【図１９】 （Ａ）は窒素濃度を示すＳＩＭＳデータ、（Ｂ）は酸素濃度を示すＳＩＭＳデータ。（実験３）
【図２０】 （Ａ）はアルゴン濃度を示すＳＩＭＳデータ、（Ｂ）はフッ素濃度を示すＳＩＭＳデータ（ＲＦパワー依存性）。（実験４）
【図２１】 （Ａ）は窒素濃度を示すＳＩＭＳデータ、（Ｂ）は酸素濃度を示すＳＩＭＳデータ。（実験４）
【図２２】 アルゴン濃度を示すＳＩＭＳデータ（圧力依存性）。（実験５）
【図２３】 （Ａ）は窒素濃度を示すＳＩＭＳデータ、（Ｂ）は酸素濃度を示すＳＩＭＳデータ。（実験５）
【図２４】 ＦＴ−ＩＲ法による分光スペクトルデータを示す図。
【図２５】 電子機器の一例を示す図。
【図２６】 電子機器の一例を示す図。
【図２７】 電子機器の一例を示す図。

Claims (3)

  1. 絶縁表面上に非晶質構造を有する第１の半導体膜を形成する第１工程と、
    前記非晶質構造を有する第１の半導体膜にニッケル元素を添加する第２工程と、
    前記非晶質構造を有する第１の半導体膜を結晶化させて結晶構造を有する第１の半導体膜を形成する第３工程と、
    前記結晶構造を有する第１の半導体膜上にバリア層を形成する第４工程と、
    前記バリア層上に希ガス元素を含む第２の半導体膜を形成する第５工程と、
    希ガス元素を導入してプラズマを発生させて、前記第２の半導体膜の表面に希ガスを含ませる第６工程と、
    前記第２の半導体膜上に前記第２の半導体膜よりも高濃度に希ガス元素を含む第３の半導体膜を形成する第７工程と、
    前記第２の半導体膜及び前記第３の半導体膜に前記ニッケル元素をゲッタリングして前記結晶構造を有する第１の半導体膜中の前記ニッケル元素を除去または低減する第８工程と、
    前記第２の半導体膜及び前記第３の半導体膜を除去する第９工程と、
    前記バリア層を除去する第１０工程とを有することを特徴とする半導体装置の作製方法。
  2. 請求項１において、前記第２の半導体膜を形成する前に、希ガス元素を導入してプラズマを発生させて前記バリア層と前記第２の半導体膜との密着性を向上させることを特徴とする半導体装置の作製方法。
  3. 請求項１または２において、前記バリア層を形成する前に、希ガス元素を導入してプラズマを発生させて前記結晶構造を有する第１の半導体膜と前記バリア層との密着性を向上させることを特徴とする半導体装置の作製方法。
JP2001298585A 2001-09-27 2001-09-27 半導体装置の作製方法 Expired - Fee Related JP5072157B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001298585A JP5072157B2 (ja) 2001-09-27 2001-09-27 半導体装置の作製方法
US10/252,838 US6821828B2 (en) 2001-09-27 2002-09-24 Method of manufacturing a semiconductor device
US10/967,278 US7109074B2 (en) 2001-09-27 2004-10-19 Method of manufacturing a semiconductor device
US11/518,246 US7442592B2 (en) 2001-09-27 2006-09-11 Manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001298585A JP5072157B2 (ja) 2001-09-27 2001-09-27 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2003100636A JP2003100636A (ja) 2003-04-04
JP2003100636A5 JP2003100636A5 (ja) 2008-10-02
JP5072157B2 true JP5072157B2 (ja) 2012-11-14

Family

ID=19119468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001298585A Expired - Fee Related JP5072157B2 (ja) 2001-09-27 2001-09-27 半導体装置の作製方法

Country Status (2)

Country Link
US (3) US6821828B2 (ja)
JP (1) JP5072157B2 (ja)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0869967A (ja) * 1994-08-26 1996-03-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
USRE43450E1 (en) * 1994-09-29 2012-06-05 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor thin film
JP4056571B2 (ja) 1995-08-02 2008-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7503975B2 (en) * 2000-06-27 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method therefor
US7045444B2 (en) * 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
US6858480B2 (en) * 2001-01-18 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7115453B2 (en) * 2001-01-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP4993810B2 (ja) * 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4149168B2 (ja) 2001-11-09 2008-09-10 株式会社半導体エネルギー研究所 発光装置
US7091110B2 (en) * 2002-06-12 2006-08-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device by gettering using a anti-diffusion layer
US7332431B2 (en) * 2002-10-17 2008-02-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7374976B2 (en) * 2002-11-22 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating thin film transistor
JP4561201B2 (ja) * 2003-09-04 2010-10-13 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、及び電子機器
KR101041066B1 (ko) * 2004-02-13 2011-06-13 삼성전자주식회사 실리콘 결정화 방법, 이를 이용한 실리콘 결정화 장치,이를 이용한 박막 트랜지스터, 박막 트랜지스터의 제조방법 및 이를 이용한 표시장치
KR101132266B1 (ko) 2004-03-26 2012-04-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
US20060019502A1 (en) * 2004-07-23 2006-01-26 Park Beom S Method of controlling the film properties of a CVD-deposited silicon nitride film
TWI239790B (en) * 2004-05-12 2005-09-11 Toppoly Optoelectronics Corp Organic light-emitting device and fabrication method thereof
KR100624427B1 (ko) * 2004-07-08 2006-09-19 삼성전자주식회사 다결정 실리콘 제조방법 및 이를 이용하는 반도체 소자의제조방법
ATE476757T1 (de) * 2004-10-21 2010-08-15 Lg Display Co Ltd Organische elektrolumineszente vorrichtung und herstellungsverfahren
TWI326790B (en) * 2005-02-16 2010-07-01 Au Optronics Corp Method of fabricating a thin film transistor of a thin film transistor liquid crystal display and method of fabricating a transistor liquid crystal display
CN100452325C (zh) * 2005-03-22 2009-01-14 友达光电股份有限公司 一种薄膜晶体管与液晶显示器的制造方法
US7439165B2 (en) * 2005-04-06 2008-10-21 Agency For Sceince, Technology And Reasearch Method of fabricating tensile strained layers and compressive strain layers for a CMOS device
JP4692544B2 (ja) * 2005-04-14 2011-06-01 パナソニック株式会社 電子回路装置およびその製造方法
US8088676B2 (en) 2005-04-28 2012-01-03 The Hong Kong University Of Science And Technology Metal-induced crystallization of amorphous silicon, polycrystalline silicon thin films produced thereby and thin film transistors produced therefrom
US7459850B2 (en) * 2005-06-22 2008-12-02 Eastman Kodak Company OLED device having spacers
US20060290276A1 (en) * 2005-06-22 2006-12-28 Eastman Kodak Company OLED device having spacers
US7531955B2 (en) * 2005-07-12 2009-05-12 Eastman Kodak Company OLED device with improved efficiency and robustness
US20070013293A1 (en) * 2005-07-12 2007-01-18 Eastman Kodak Company OLED device having spacers
KR20070024196A (ko) * 2005-08-26 2007-03-02 삼성전자주식회사 실리콘 박막 형성방법
JP2007188940A (ja) * 2006-01-11 2007-07-26 Hitachi Displays Ltd 表示装置の製造方法
WO2008089302A1 (en) * 2007-01-17 2008-07-24 United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Wireless sensing system for non-invasive monitoring of attributes of contents in a container
US7988875B2 (en) * 2007-02-08 2011-08-02 Applied Materials, Inc. Differential etch rate control of layers deposited by chemical vapor deposition
US7564067B2 (en) * 2007-03-29 2009-07-21 Eastman Kodak Company Device having spacers
US20080278063A1 (en) * 2007-05-07 2008-11-13 Cok Ronald S Electroluminescent device having improved power distribution
US7537968B2 (en) * 2007-06-19 2009-05-26 Sandisk 3D Llc Junction diode with reduced reverse current
US8921858B2 (en) * 2007-06-29 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US9176353B2 (en) * 2007-06-29 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8330887B2 (en) * 2007-07-27 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
TW200908102A (en) * 2007-08-09 2009-02-16 Ind Tech Res Inst Laser crystallization process and laser process
JP5348898B2 (ja) * 2008-01-22 2013-11-20 株式会社東芝 半導体装置およびその製造方法
US8283667B2 (en) * 2008-09-05 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
US8179203B2 (en) 2008-10-09 2012-05-15 The United States Of America, As Represented By The Administrator Of The National Aeronautics And Space Administration Wireless electrical device using open-circuit elements having no electrical connections
KR101650917B1 (ko) * 2009-03-09 2016-08-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터
JP5760298B2 (ja) * 2009-05-21 2015-08-05 ソニー株式会社 薄膜トランジスタ、表示装置、および電子機器
KR101094280B1 (ko) * 2009-11-10 2011-12-19 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조 방법
TWI538218B (zh) 2010-09-14 2016-06-11 半導體能源研究所股份有限公司 薄膜電晶體
US8673426B2 (en) * 2011-06-29 2014-03-18 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, method of manufacturing the driver circuit, and display device including the driver circuit
US8692562B2 (en) 2011-08-01 2014-04-08 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Wireless open-circuit in-plane strain and displacement sensor requiring no electrical connections
US9329153B2 (en) 2013-01-02 2016-05-03 United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method of mapping anomalies in homogenous material
US9336709B2 (en) * 2014-04-25 2016-05-10 Apple Inc. Displays with overlapping light-emitting diodes and gate drivers
US10978489B2 (en) * 2015-07-24 2021-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display panel, method for manufacturing semiconductor device, method for manufacturing display panel, and information processing device
JP7293190B2 (ja) 2018-03-16 2023-06-19 株式会社半導体エネルギー研究所 半導体装置
US11562903B2 (en) * 2019-01-17 2023-01-24 Ramesh kumar Harjivan Kakkad Method of fabricating thin, crystalline silicon film and thin film transistors
US11791159B2 (en) 2019-01-17 2023-10-17 Ramesh kumar Harjivan Kakkad Method of fabricating thin, crystalline silicon film and thin film transistors
KR20220033596A (ko) * 2020-09-08 2022-03-17 삼성디스플레이 주식회사 다결정 실리콘층의 제조 방법, 표시 장치 및 이의 제조 방법
KR20220079759A (ko) * 2020-12-04 2022-06-14 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2551244B1 (fr) 1983-08-26 1985-10-11 Thomson Csf Procede de fabrication d'un substrat pour dispositif a commande electrique et ecran de visualisation elabore a partir d'un tel substrat
US4646424A (en) 1985-08-02 1987-03-03 General Electric Company Deposition and hardening of titanium gate electrode material for use in inverted thin film field effect transistors
US5248630A (en) 1987-07-27 1993-09-28 Nippon Telegraph And Telephone Corporation Thin film silicon semiconductor device and process for producing thereof
US4908330A (en) 1988-02-01 1990-03-13 Canon Kabushiki Kaisha Process for the formation of a functional deposited film containing group IV atoms or silicon atoms and group IV atoms by microwave plasma chemical vapor deposition process
TW237562B (ja) 1990-11-09 1995-01-01 Semiconductor Energy Res Co Ltd
JPH05109737A (ja) 1991-10-18 1993-04-30 Casio Comput Co Ltd 薄膜トランジスタの製造方法
JPH06140631A (ja) 1992-10-28 1994-05-20 Ryoden Semiconductor Syst Eng Kk 電界効果型薄膜トランジスタおよびその製造方法
TW264575B (ja) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP3431041B2 (ja) 1993-11-12 2003-07-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5923962A (en) * 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP3464287B2 (ja) 1994-09-05 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5789284A (en) * 1994-09-29 1998-08-04 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor thin film
JP3454951B2 (ja) 1994-12-12 2003-10-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3138169B2 (ja) 1995-03-13 2001-02-26 シャープ株式会社 半導体装置の製造方法
JPH09134882A (ja) 1995-11-10 1997-05-20 Ulvac Japan Ltd 低水素アモルファスシリコン膜の形成方法
KR100440083B1 (ko) 1996-01-23 2004-10-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체박막제작방법
JP3910229B2 (ja) * 1996-01-26 2007-04-25 株式会社半導体エネルギー研究所 半導体薄膜の作製方法
JP3476320B2 (ja) * 1996-02-23 2003-12-10 株式会社半導体エネルギー研究所 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
JP3942683B2 (ja) * 1997-02-12 2007-07-11 株式会社半導体エネルギー研究所 半導体装置作製方法
US6133075A (en) * 1997-04-25 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP3844561B2 (ja) * 1997-06-10 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3830623B2 (ja) * 1997-07-14 2006-10-04 株式会社半導体エネルギー研究所 結晶性半導体膜の作製方法
JP3939399B2 (ja) * 1997-07-22 2007-07-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH1140498A (ja) * 1997-07-22 1999-02-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP3974229B2 (ja) * 1997-07-22 2007-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6083324A (en) * 1998-02-19 2000-07-04 Silicon Genesis Corporation Gettering technique for silicon-on-insulator wafers
JP2982792B2 (ja) * 1998-05-22 1999-11-29 セイコーエプソン株式会社 薄膜トランジスタの製造方法
US6309966B1 (en) 1999-09-03 2001-10-30 Motorola, Inc. Apparatus and method of a low pressure, two-step nucleation tungsten deposition
JP4378806B2 (ja) * 1999-09-28 2009-12-09 日本電気株式会社 Ｃｖｄ装置およびその基板洗浄方法
US6453913B2 (en) 2000-04-27 2002-09-24 Canon Kabushiki Kaisha Method of cleaning a film deposition apparatus, method of dry etching a film deposition apparatus, and an article production method including a process based on the cleaning or dry etching method
US6429097B1 (en) 2000-05-22 2002-08-06 Sharp Laboratories Of America, Inc. Method to sputter silicon films
US6599818B2 (en) * 2000-10-10 2003-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device manufacturing method, heat treatment apparatus, and heat treatment method
TWI221645B (en) 2001-01-19 2004-10-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US7115453B2 (en) 2001-01-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2002231627A (ja) 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
US7141822B2 (en) 2001-02-09 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP4993810B2 (ja) 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4718700B2 (ja) 2001-03-16 2011-07-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6812081B2 (en) 2001-03-26 2004-11-02 Semiconductor Energy Laboratory Co.,.Ltd. Method of manufacturing semiconductor device
TW544938B (en) 2001-06-01 2003-08-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US6743700B2 (en) 2001-06-01 2004-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device and method of their production
TW541584B (en) 2001-06-01 2003-07-11 Semiconductor Energy Lab Semiconductor film, semiconductor device and method for manufacturing same
JP4121109B2 (ja) * 2001-07-09 2008-07-23 シャープ株式会社 半導体装置の製造方法
US7199027B2 (en) 2001-07-10 2007-04-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor film by plasma CVD using a noble gas and nitrogen

Also Published As

Publication number Publication date
US20030082859A1 (en) 2003-05-01
US6821828B2 (en) 2004-11-23
JP2003100636A (ja) 2003-04-04
US20070004109A1 (en) 2007-01-04
US20050079656A1 (en) 2005-04-14
US7109074B2 (en) 2006-09-19
US7442592B2 (en) 2008-10-28

Similar Documents

Publication Publication Date Title
JP5072157B2 (ja) 半導体装置の作製方法
JP5393726B2 (ja) 半導体装置の作製方法
US6913956B2 (en) Semiconductor device and method of manufacturing the same
US6812081B2 (en) Method of manufacturing semiconductor device
US7696100B2 (en) Method for manufacturing semiconductor device
JP4850858B2 (ja) 半導体装置の作製方法
JP2003051446A (ja) 半導体装置の作製方法
JP4209638B2 (ja) 半導体装置の作製方法
US7091110B2 (en) Method of manufacturing a semiconductor device by gettering using a anti-diffusion layer
JP4230160B2 (ja) 半導体装置の作製方法
JP4216003B2 (ja) 半導体装置の作製方法
JP4860055B2 (ja) 半導体装置の作製方法
JP4176362B2 (ja) 半導体装置の作製方法
JP4212844B2 (ja) 半導体装置の作製方法
JP4256087B2 (ja) 半導体装置の作製方法
JP2004022900A (ja) 半導体装置の作製方法
JP4837871B2 (ja) 半導体装置の作製方法
JP4342843B2 (ja) 半導体装置の作製方法
JP4267253B2 (ja) 半導体装置の作製方法
JP4346852B2 (ja) 半導体装置の作製方法
JP5256144B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040317

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080808

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120821

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees