JP3582768B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3582768B2 JP3582768B2 JP19784998A JP19784998A JP3582768B2 JP 3582768 B2 JP3582768 B2 JP 3582768B2 JP 19784998 A JP19784998 A JP 19784998A JP 19784998 A JP19784998 A JP 19784998A JP 3582768 B2 JP3582768 B2 JP 3582768B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- region
- thin film
- silicon film
- insulating thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、さらに詳しく言えば、非晶質ケイ素膜の結晶化によって得られた結晶性ケイ素膜を活性領域とする、半導体装置の製造方法に関する。本発明は特に、絶縁表面を有する基板上に設けられた電界効果型薄膜トランジスタ（ＴＦＴ）を用いた半導体装置の製造に有効であり、具体的にはアクティブマトリクス型液晶表示装置、密着型イメージセンサ、三次元ＩＣなどの製造に適用できる。
【０００２】
【従来の技術】
近年、大型で高解像度の液晶表示装置や高速で高解像度の密着型イメージセンサ、或いは高性能な三次元ＩＣなどへの実現に向けて、ガラス等の絶縁基板上や絶縁膜上に、高性能な半導体素子を形成する試みがなされている。これらの装置に用いられる半導体素子には、従来は薄膜状のケイ素半導体を用いるのが一般的である。薄膜状ケイ素半導体は、非晶質ケイ素半導体（ａ−Ｓｉ）と、結晶性を有するケイ素半導体と、の２つに大別される。
【０００３】
これらのうちで、非晶質ケイ素半導体は、製造温度が低く、気相法で比較的容易に製造することが可能で量産性に富むので、最も一般的に用いられている。しかし、非晶質ケイ素半導体における導電性等の物性は、結晶性を有するケイ素半導体の特性に比べて劣る。このため、今後、より高速に動作できる半導体装置を形成するためには、結晶性を有するケイ素半導体からなる半導体装置の製造方法の確立が、強く求められている。
【０００４】
結晶性を有するケイ素半導体としては、多結晶ケイ素や微結晶ケイ素などが知られている。これらの結晶性を有する薄膜状ケイ素半導体を得る方法としては、
（１）成膜時に結晶性を有する膜を直接に成膜する、
（２）まず非晶質半導体膜を成膜し、それに強光（例えばレーザ光）を照射して、そのエネルギーによって結晶性を有させる、
（３）まず非晶質半導体膜を成膜し、それに熱エネルギーを加えることにより、結晶性を有させる、
などの方法が知られている。
【０００５】
しかし、（１）の方法では、成膜工程と同時に結晶化が進行するので、大粒径の結晶性ケイ素を得るにはケイ素膜の厚膜化が不可欠であって、良好な半導体物性を有する膜を基板上の全面に渡って均一に成膜することが、技術上困難である。また、結晶性膜の成膜温度が約６００℃以上と高いので、安価なガラス基板が使用できないというコストの間題がある。
【０００６】
また、（２）の方法は、溶融固化過程の結晶化現象を利用するために小粒径ながら粒界が良好に処理されて、高品質な結晶性ケイ素膜が得られる。しかし、この方法に対して現時点で最も一般的に使用されているエキシマレーザを例にとると、レーザ光の照射面積が小さくスループットが低いという問題点を有している。更に、より深刻な間題点として、大面積基板の全面を均一に処理するためにはレーザの安定性が充分ではなく、均一な結晶性を有するケイ素膜を得ることが難しい。このため、同一基板上に均一な特性の複数の半導体素子を形成することが、困難である。
【０００７】
更に（３）の方法は、上述の（１）或いは（２）の方法に比較して、より大面積の基板に対応できるという利点を有する。しかし、結晶化に際しては約６００℃以上の高温で数十時間に及ぶ加熱処理を行う必要がある。従って、安価なガラス基板の使用及びスループットの向上を実現するためには、加熱温度を下げる必要があるが、その上で更に短時間での結晶化を実現するには、相反する問題点を同時に解決する必要がある。また、（３）の方法では、固相結晶化現象を利用するために、結晶粒は基板面に平行に拡がり、数μｍの粒径を持つものさえ現れる。しかし、その過程で、成長した結晶粒同士がぶつかり合って、粒界が形成される。形成された粒界は、キャリアに対するトラップ準位として作用し、形成される半導体装置（例えばＴＦＴ）の移動度を低下させる大きな原因となっている。
【０００８】
上記の（３）の方法を応用して、より低温且つ短時間の加熱処理で高品質で均一な結晶性を有するケイ素膜を製造する方法が、特開平９−１７１９６４号公報や特開平９−３１２２５９号公報に提案されている。
【０００９】
これらに開示されている方法では、非晶質ケイ素膜の表面にニッケル等の金属元素を微量に導入させ、その後に加熱することで、約６００℃以下の低温における数時間程度の処理時間で、結晶化を実現している。このメカニズムは、まず金属元素を核とした結晶核の発生が早期に起こり、その後にその金属元素が触媒となって結晶成長を促し、結晶化が急激に進行するというものである。その意味で、このような作用を有する金属元素を、本願明細書では「触媒元素」と称する。通常の固相成長法で結晶化した非晶質ケイ素膜が双晶構造であるのに対して、これらの触媒元素によって結晶化が助長されて結晶成長した結晶性ケイ素膜は、何本もの柱状結晶で構成されており、それぞれの柱状結晶の内部は、単結晶に近い状態となっている。
【００１０】
更に、このような触媒元素を非晶質ケイ素膜の一部に選択的に導入して加熱することで、他の部分を非晶質ケイ素膜の状態として残したまま、触媒元素が導入された領域のみを選択的に結晶化できる。また、その上で、加熱時間を更に延長すれば、その選択導入領域から横方向（すなわち、基板表面に平行な方向）に、結晶成長を行わせることができる。すなわち、この方法では、選択的な触媒元素の導入により、結晶成長の方向及び結晶粒界の存在状態を制御している。
【００１１】
このような横方向結晶成長領域の内部では、成長方向がほぼ一方向に揃った柱状結晶が密に隣接して存在しており、触媒元素が直接に導入されランダムに結晶核の発生が起こった領域に比べて、結晶性が良好な領域となっている。そして、そのような良好な結晶性を有する横方向結晶成長領域のケイ素膜を活性領域として、高性能な半導体素子を得ることができる。
【００１２】
ここで、触媒元素の選択導入方法として、特開平９−１７１９６４号公報では、非晶質ケイ素膜上に選択導入を行うためのマスク膜を形成した上で、触媒元素の塩を溶かせた水溶液を基板表面に塗布し、その後にスピン乾燥することで、触媒元素の選択導入を行う。そして、その後にマスク膜を除去し、結晶化のための熱処理を行っている。また、特開平９−３１２２５９号公報では、特開平９−１７１９６４号公報と同様に、非晶質ケイ素膜上に選択導入を行うためのマスク膜を形成した上で触媒元素の塩を溶かせた水溶液を基板表面に塗布し、その後にスピン乾燥して触媒元素の選択導入を行うが、特開平９−１７１９６４号公報とは異なってその後にマスク膜を除去せず、そのままの状態で結晶化のための熱処理を行っている。
【００１３】
【発明が解決しようとする課題】
しかし、上記のような触媒元素を用いたケイ素膜の結晶化方法は非常に有効なものであるが、以下の問題点が残されている。
【００１４】
触媒元素は、非晶質ケイ素膜の結晶化には大きく貢献するが、結晶化後には、主に結晶粒界に偏在して結晶性ケイ素膜中に残留する。半導体装置の活性領域（素子領域）を構成する結晶性ケイ素膜中にこれら触媒元素が多量に存在していることは、これらの半導体装置を用いた電気電子装置の信頼性や電気的安定性を阻害するものであり、もちろん好ましいことでない。
【００１５】
特に、ニッケル、コバルト、白金など非晶質ケイ素膜の結晶化を促す触媒として効率よく作用する元素は、ケイ素中においてバンドギャップの中央付近に不純物準位を形成する。従って、これらの触媒元素を利用して結晶化したケイ素膜を用いてＴＦＴを製造すると、結晶化ケイ素膜の中に残存している触媒元素の影響として、主にＴＦＴのオフ動作時におけるリーク電流の増大や信頼性の低下などの現象が現れる。すなわち、上述の触媒元素は、形成されるＴＦＴ素子において、チャネル領域の結晶性を向上させることによって電界効果移動度やオン電流或いはオン電流の立ち上がり係数（Ｓ係数）などの電流駆動能力を向上させるが、その代償として、オフ特性及び信頼性を悪化させる。
【００１６】
ここで、触媒元素を用いる方法は、大別して２通りに分けられる。その１つは、非晶質ケイ素膜に全面的に触媒元素を添加して結晶成長させる方法であり、もう１つは、非晶質ケイ素膜に選択的に触媒元素を添加し、その領域をまず結晶化してシード領域とした上で、そのシード領域の周辺部を横方向に結晶成長させる方法である。
【００１７】
前者では、触媒元素によるランダムな核発生によって結晶化が進行し、結晶粒界部には、結晶化に用いられた触媒元素が残留する。このため、得られるケイ素膜中の触媒元素の濃度は、必然的に高くなる。これに対して後者では、効率的に触媒元素が作用すれば、触媒元素は成長先端に偏在した状態で結晶化を促進させるため、結晶化後の領域には、理想的には触媒元素が存在しない。実際には、この横方向に結晶成長したケイ素膜領域からも触媒元素は検出されるが、その濃度は、前者の方法により得られるケイ素膜より１桁以上も低い値となっている。
【００１８】
従って、触媒元素のケイ素膜中の濃度低減を考えると、触媒元素の選択導入後に横方向結晶成長させる後者の方法（選択導入方法）が、非常に有効となる。先に述べた特開平９−１７１９６４号公報及び特開平９−３１２２５９号公報は、何れもこの選択導入方法を利用したものであり、先述のように、触媒元素の選択導入をマスク膜を使用して行っている。
【００１９】
ここで、特開平９−１７１９６４号公報では、マスク膜上に触媒元素の塩を含む水溶液を塗布し、マスク膜を除去した後に加熱処理を行っている。しかし、このように水溶液を塗布してスピン乾燥させた状態の触媒元素は、基板表面に十分に吸着しておらず、その後の水洗浄だけで除去される。すなわち、マスク膜の材料に係わらず（フォトレジストマスク膜であっても酸化ケイ素マスク膜であっても）、マスク膜の除去工程において、添加したはずの触媒元素も一緒に除去されてしまう。このため、この特開平９−１７１９６４号公報に記載されている方法で結晶化を行うことは、実際には困難である。
【００２０】
上記の点を解決するために、触媒元素をスパッタリングや蒸着などの薄膜形成法を利用して添加することも可能ではあるが、レジストマスク膜を使用する場合には、ケイ素膜の表面に直接にレジストが付着して、好ましくない汚染を生じさせ得る。また、活性領域の表面が曝された状態で加熱処理が加えられるため、熱処理工程において、活性領域が汚染される可能性が高くなる。一般的なコプレーナ構造の電界効果トランジスタ素子では、このケイ素膜表面が、トランジスタの駆動に重要な役割を果たすチャネル面となるために、ケイ素膜の表面状態は非常に重要であり、できる限りクリーンに保つ必要がある。
【００２１】
一方、特開平９−３１２２５９号公報の方法では、触媒元素の水溶液を塗布して乾燥させた後に、酸化ケイ素膜などのマスク膜を残したままの状態で加熱処理を行うため、活性領域の表面汚染は少なくなる。しかし、この状態で得られる横方向に結晶成長したケイ素膜中の触媒元素は、依然として比較的に高い濃度であって、十分な素子特性が得られない。
【００２２】
加えて、上述したように、素子の性能の向上や安定且つ高信頼性の素子特性を得るためには、活性領域の表面をクリーンに保ち、実際に電界効果トランジスタのチャネル界面となる活性領域におけるケイ素膜とゲート絶縁膜との界面の特性を良好にすることが、非常に重要である。従来の一般的なコプレーナ構造の電界効果トランジスタ素子において、この目的を簡便に達成するには、活性領域のケイ素膜とゲート絶縁膜とを、大気中に曝さずに連続して成膜する方法が有効である。しかし、上述のような触媒元素を用いた結晶化方法を採用した場合には、触媒元素導入工程が必要であることから、ケイ素膜とゲート絶縁膜とを連続して形成することは原理的に難しく、従来技術では実現することができない。
【００２３】
本発明は、上述したような触媒元素を用いてケイ素膜を結晶化する際に生ずる問題点を克服するためになされたものであって、その目的は、得られる結晶性ケイ素膜中の触媒元素濃度の低減や、清浄な活性領域表面及び良好なチャネル界面特性の確保などを実現し得る半導体装置の製造方法であって、非常に高性能で且つ高信頼性の半導体装置を、絶縁表面を有する基板上に歩留まり良く製造できる半導体装置の製造方法を提供すること、である。
【００２４】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、絶縁表面を有する基板上に非晶質ケイ素膜を形成する工程と、該非晶質ケイ素膜の上に絶縁性薄膜を堆積し、該絶縁性薄膜の所定の領域に開口部を形成して、該非晶質ケイ素膜の一部を該開口部を通じて露出させる工程と、該非晶質ケイ素膜の結晶化を助長する金属元素からなる触媒元素を該絶縁性薄膜及び該非晶質ケイ素膜の上に金属状態で添加する工程と、その後に、熱処理工程を経ることなく、該添加された触媒元素のうちで該絶縁性薄膜の上に金属状態で存在する触媒元素のみを、該絶縁性薄膜の表面のライトエッチングによるリフトオフにより選択的に除去する工程と、その後、該絶縁性薄膜を残した状態で、加熱処理を行い、該非晶質ケイ素膜の結晶成長を、該触媒元素が添加導入された領域からその周辺領域へ向かって、該基板の表面に対して平行な横方向に行わせ、結晶性ケイ素膜領域を得る工程と、該結晶性ケイ素膜領域を用いて半導体装置の活性領域を形成する工程と、を包含しており、そのことによって、上記目的が達成される。
【００２５】
好ましくは、前記絶縁性薄膜は、前記加熱処理による前記非晶質ケイ素膜の横方向結晶成長後に、形成される半導体装置のゲート絶縁膜として使用される。
【００２６】
好ましくは、前記非晶質ケイ素膜及びその上に形成される前記絶縁性薄膜は、大気中に曝されることなく連続して成膜される。
【００２８】
ある実施形態では、前記絶縁性薄膜の表面の前記ライトエッチング時のエッチャントとして、前記ケイ素膜及び前記触媒元素は実質的にエッチングせずに該絶縁性薄膜のみをエッチングする材料を使用する。
【００２９】
例えば、前記絶縁性薄膜として酸化ケイ素膜或いは窒化ケイ素膜を用いて、前記ライトエッチング時のエッチャントとして低濃度フッ化水素酸を用いることができる。
【００３０】
前記非晶質ケイ素膜の結晶化を助長する前記触媒元素として、Ｎｉ，Ｃｏ，Ｐｄ，Ｐｔ，Ｃｕ，Ａｇ，Ａｕ，Ｉｎ，Ｓｎ，Ａｌ，及びＳｂからなるグループより選ばれた少なくとも一種の元素が用いられ得る。
【００３２】
好ましくは、前記添加された触媒元素の表面濃度を、全反射蛍光Ｘ線分析法により、約１×１０１３ａｔｏｍｓ／ｃｍ２〜約２×１０１４ａｔｏｍｓ／ｃｍ２の範囲内に制御する。
【００３３】
好ましくは、前記横方向結晶成長の方向と形成される半導体装置におけるキャリアの移動方向とが略平行となるように、前記活性領域を形成する。
【００３４】
【発明の実施の形態】
本発明の具体的な実施形態の説明に先立って、まず、本発明に至る過程で本願発明者らが行った検討結果を説明する。
【００３５】
本発明によれば、ガラスなどの絶縁基板上に形成された非晶質ケイ素膜上に絶縁性薄膜を設け、その絶縁性薄膜の所定の領域を開口して非晶質ケイ素膜の一部を露呈した後に、非晶質ケイ素膜の結晶化を助長する触媒元素を絶縁性薄膜及び非晶質ケイ素膜上に添加する。その後、絶縁性薄膜上に存在する触媒元素のみを選択的に除去する。そして、加熱処理を行って、非晶質ケイ素膜を触媒元素が添加導入された領域からその周辺領域へ、横方向（すなわち、基板表面に対して平行な方向）に結晶成長させる。これによって得られた横方向結晶成長領域のケイ素膜を用いて、半導体装置の活性領域（素子領域）を形成する。このようにすることで、横方向に結晶成長した領域のケイ素膜中の触媒元素は大きく低減され、また、活性領域となる横方向成長領域のケイ素膜表面もクリーンに保たれる。
この理由を以下に述べる。
【００３６】
本願発明者らの検討に依れば、横成長領域のケイ素膜の触媒元素濃度を低減できない原因として、ケイ素膜の横方向成長領域の先端より先の領域（すなわち、触媒元素による成長が及んでいない非晶質領域）にも、触媒元素が存在していることを見い出した。
【００３７】
従来の触媒元素の導入法では、特開平９−３１２２５９号公報のように、主に酸化ケイ素膜をマスク膜として触媒元素を基板全面に対して導入し、その後に結晶化のための加熱処理を行う。このときの様子を、図５（ａ）及び（ｂ）を参照して説明する。図中で、５０１が基板、５０２が非晶質ケイ素膜、５０３が酸化ケイ素によるマスク膜、５０４が表面に添加された触媒元素である。図５（ａ）は、結晶化のための加熱処理直前の状態を示し、図５（ｂ）は、ケイ素膜５０２の結晶化のための加熱処理時の状態を示す。
【００３８】
加熱処理時には、非晶質ケイ素膜５０２のうちで触媒元素５０４が接している導入領域（非晶質ケイ素膜５０２のうちでマスク膜５０３の開口部５００に相当する領域）がまず結晶化されて、シード領域５０２ａとなる。更に、シード領域５０２ａから横方向（矢印５０５の方向）へ結晶成長が進み、横方向結晶成長領域５０２ｂが形成される。
【００３９】
一方、マスク膜（酸化ケイ素膜）５０３の上に存在する触媒元素５０４は、矢印５０６で示すように酸化ケイ素膜５０３を拡散して、下層のケイ素膜５０２に達している。このとき、本来は、酸化ケイ素膜５０３の中における触媒元素の拡散係数の値は、ケイ素膜５０２の中における拡散係数値に比べて非常に小さい。しかし、実際には、その拡散係数の値からは考えられないような触媒元素の酸化ケイ素膜５０３への拡散が発生しており、触媒元素５０４は、横方向結晶成長領域５０２ｂや結晶成長が及んでいない領域５０２ｃの表面にも達する。この結果、本来は触媒元素５０４が存在しない（存在してはならない）領域にも、触媒元素５０４が存在することになる。このようなことが起こると、触媒元素５０４を選択導入して横方向成長させている効果やその有効性が、大きく損なわれてしまうことになる。
【００４０】
そこで、本願発明では、選択導入のためのマスク膜上に存在する触媒元素を、結晶化のための加熱処理前に除去する。これによって、マスク膜上から触媒元素が拡散してくる現象は、発生しなくなる。そのため、活性領域となる横成長領域におけるケイ素膜中の触媒元素濃度が、低減される。更に、マスク膜として用いる酸化ケイ素膜などの膜中にも全く触媒元素が存在しないクリーンな状態のまま、活性領域となるケイ素膜表面が覆われて加熱処理が行われるため、活性領域の表面状態も汚染のない良好な状態に保つことができる。また、加熱処理の際に熱処理炉に入れる基板上の全体的な触媒元素量を大きく低減することができるので、触媒元素による熱処理炉の汚染を低減することもできる。
【００４１】
従って、本発明を用いることにより、結晶化工程における汚染や触媒元素による素子特性の不良発生が大きく低減され、製造歩留まりが大きく向上する。また、形成される半導体装置の高性能化が図れて、その信頼性も大きく向上する。
【００４２】
触媒元素選択導入のためのマスク膜として用いた絶縁性薄膜は、ケイ素膜結晶化のための加熱処理工程後、薄膜トランジスタのゲート絶縁膜として、そのまま用いることが望ましい。本発明においては、従来技術の方法と異なり、結晶化工程において触媒元素の導入マスク膜として用いる絶縁性薄膜上には触媒元素が存在せず、熱処理工程中の絶縁性薄膜中への触媒元素の拡散も生じない。このため、結晶化工程後においても絶縁性薄膜中には触媒元素が存在せず、クリーンな状態である。従って、該絶縁性薄膜を、薄膜トランジスタのゲート絶縁膜としてそのまま使用することが可能になる。これによって、活性領域となるケイ素膜表面が大気中に曝される回数が低減されてその汚染が低減されると共に、マスク膜の除去工程、活性領域表面の洗浄工程、或いは新たなゲート絶縁膜の形成工程が省略或いは短縮され、製造工程が簡略化される。また、結晶化のための熱処理工程の際に、絶縁性薄膜も引き締められて、緻密で固定電荷密度の低い良好な絶縁膜となることから、高晶質なゲート絶縁膜を特別な熱処理工程を追加することなく得ることが可能になる。
【００４３】
更に、このようにマスク膜として用いた絶縁性薄膜をそのままゲート絶縁膜として利用する場合には、非晶質ケイ素膜と該絶縁性薄膜とを、大気中に曝すことなく、連続して成膜することが、より望ましい。すなわち、後に活性領域となる非晶質ケイ素膜と後にゲート絶縁膜となる絶縁性薄膜とを、大気中に曝すことなく連続して成膜することで、電界効果トランジスタにとって最も重要な界面である活性層／ゲート絶縁膜のチャネル界面が、非常にクリーンで且つ界面準位密度の低い理想的な界面状態で得られる。その結果、トランジスタ特性が向上且つ安定すると共に、信頼性も大きく向上させることができる。
【００４４】
絶縁性薄膜上に存在する触媒元素のみを選択的に除去する工程としては、絶縁性薄膜表面をライトエッチングし、触媒元素をリフトオフにより取り除くことが望ましい。触媒元素自身をエッチングするような方法で触媒元素の除去を行うと、絶縁性薄膜上に存在する触媒元素だけでなく、選択導入部にて非晶質ケイ素膜と接して存在している必要な触媒元素まで、一緒に除去され得る。一方、触媒元素自身をエッチングするエッチャントを利用した場合には、実際には絶縁性薄膜上に存在する触媒元素が全て除去されず、ある程度の量の触媒元素がエッチング残さとして残存し得る。
【００４５】
本発明の効果を十分に得るためには、基板表面に添加された触媒元素を、絶縁性薄膜上においてのみ、ほぼ完全に取り除く必要があるが、このためには、触媒元素を添加した後に、その下の絶縁性薄膜表面をライトエッチングすることが非常に有効である。これによって、絶縁性薄膜上に存在する触媒元素のみを、いわゆるリフトオフにより効率的且つ確実に取り除くことができる。
【００４６】
この際、絶縁性薄膜表面をライトエッチングする際のエッチャントを、適切に選択することが重要である。具体的には、このエッチャントとして、ケイ素膜及び触媒元素はエッチングせずに絶縁性薄膜のみをエッチングするような材料を用いる必要がある。このようなエッチャントを用いることで、選択導入部のケイ素膜上に存在する触媒元素は残したままで、絶縁性薄膜上の触媒元素のみを、絶縁性薄膜とともにほぼ完全に取り除くことができる。
【００４７】
さらに具体的には、絶縁性薄膜として酸化ケイ素膜或いは窒化ケイ素膜を用いて、その表面をライトエッチングするエッチャントとして低濃度フッ化水素酸を用いることが望ましい。
【００４８】
代表的な触媒元素であるニッケルを例にとると、フッ化水素酸に対しては、シリサイド化合物状態では可溶であってエッチングされるが、メタル状態（原子状態）で存在する場合にはエッチングされない。その他の触媒元素も、ほぼ同様の傾向を示す。一方、本発明においては、触媒元素を添加した後に熱処理工程を全く経ずに絶縁性薄膜上の触媒元素の除去を行うため、この除去工程（ライトエッチング工程）の実施時には、触媒元素は全くシリサイド化しておらず、原子状態で存在している。従って、ライトエッチング工程においてフッ化水素酸をエッチャントとして用いると、添加された触媒元素はエッチングされない。また、ケイ素膜自身もフッ化水素酸に対してエッチング耐性が強く、ほとんどエッチングされない。これに対して、マスク膜となると絶縁性薄膜として酸化ケイ素膜或いは窒化ケイ素膜を用いると、これらはフッ化水素酸に対してエッチングされると共に、半導体であるケイ素膜に与える影響も最も少なくて済む。
【００４９】
ここで、酸化ケイ素膜は、フッ化水素酸に対して非常に大きいエッチングレートを有する。本発明では、絶縁性薄膜表面をライトエッチングすることで絶縁性薄膜を残して熱処理工程を行い、その絶縁性薄膜を更にゲート絶縁膜として利用するが、エッチングが過剰であると、絶縁性薄膜上の表面荒れが大きくなって、最終的にゲート絶縁膜として機能すべきマスク膜（絶縁性薄膜）が無くなってしまうこともあり得る。従って、特に酸化ケイ素膜を用いる場合には、低濃度フッ化水素酸を用いて、酸化ケイ素膜のエッチングレートが約１０ｎｍ／分以下となるようにすることが望ましい。具体的には、液中のフッ化水素の濃度が約１％以下であるフッ化水素酸を用いるのが良い。
【００５０】
本発明における触媒元素として、Ｎｉ，Ｃｏ，Ｐｄ，Ｐｔ，Ｃｕ、Ａｇ，Ａｕ，Ｉｎ，Ｓｎ，Ａｌ，或いはＳｂを利用することができる。これらから選ばれた１種或いは複数種類の元素であれば、微量で結晶化助長の効果を奏する。
【００５１】
特に、触媒元素としてＮｉを用いた場合に、最も顕著な効果を得ることができる。この理由については、次のようなモデルを考えられる。
触媒元素は単独では作用せず、ケイ素膜と結合してシリサイド化することで結晶成長に作用する。そのときの結晶構造が、非晶質ケイ素膜の結晶化時に一種の鋳型のように作用して、非晶質ケイ素膜の結晶化を促すと考えられる。このとき、Ｎｉは２つのＳｉと結合してＮｉＳｉ２と表されるシリサイドを形成する。このＮｉＳｉ２は螢石型の結晶構造を示すが、その結晶構造は、単結晶ケイ素の結晶構造であるダイヤモンド構造と非常に類似したものである。しかも、ＮｉＳｉ２はその格子定数が５．４０６Åであり、結晶シリコンのダイヤモンド構造における格子定数５．４３０Åに非常に近い値を持つ。従って、ＮｉＳｉ２は、非晶質ケイ素膜を結晶化させるための鋳型としては最も適したものであり、本発明における触媒元素としては、特にＮｉを用いるのが最も望ましい。
【００５２】
ニッケルを代表とするこれらの触媒元素を絶縁性薄膜及び非晶質ケイ素膜上に添加する工程は、これらの触媒元素がシリサイド化合物や塩状態ではなく金属状態にある状態で、その薄膜を形成することにより行うことが望ましい。これは、以下の理由による。
【００５３】
本発明においては、先に述べたように、絶縁性薄膜として酸化ケイ素膜を用いると共に、その表面をライトエッチングする際のエッチャントとして低濃度フッ化水素酸を用いることが最適である。このとき、シリサイド化合物は、フッ化水素酸にエッチングされて除去されてしまう。また、特開平９−３１２２５９号公報のように触媒元素の塩の水溶液を基板表面に塗布して乾燥させる方法では、基板表面に塩状態で触媒元素が析出して単に存在しているという状態なので、フッ化水素酸洗浄のみならず水洗浄のみによっても除去されてしまう。従って、これらの手法を本発明に適用することはできない。本発明においては、絶縁性薄膜のライトエッチングの際に、導入部のケイ素膜に添加された触媒元素が除去されずに確実にケイ素膜表面に吸着している必要があり、そのためには、上記のように、ニッケルを代表とする触媒元素が金属状態である状態でその薄膜を絶縁性薄膜及び非晶質ケイ素膜上に形成し、それによって触媒元素を添加することが望ましい。
【００５４】
この際、基板表面に添加される触媒元素濃度は、全反射蛍光Ｘ線分析法により、約１×１０１３ａｔｏｍｓ／ｃｍ２〜約２×１０１４ａｔｏｍｓ／ｃｍ２の範囲内に制御されることが望ましい。一般に触媒元素を薄膜形成することにより導入する方法では、特開平９−３１２２５９号公報のように触媒元素の塩の水溶液を基板表面に塗布して乾燥させることによって導入する方法に比べて、その導入量を極微量に制御することが難しい。これに対して全反射蛍光Ｘ線分析法は、非破壊で基板表面のみを高感度（検出下限値は約１×１０１０ａｔｏｍｓ／ｃｍ２以下）で分析できるので、本発明における触媒元素の添加量を管理するために最適な方法である。そして、触媒元素の表面添加量を上述のように約１×１０１３ａｔｏｍｓ／ｃｍ２〜約２×１０１４ａｔｏｍｓ／ｃｍ２の範囲内に制御することにより、非晶質ケイ素膜の十分な横方向結晶成長が行われると共に、それを用いて形成される半導体素子において、触媒元素による顕著なリーク電流の増大や信頼性の低下などの悪影響も見られなくなる。
【００５５】
更に、本発明においては、より高い移動度を有し且つより高性能な半導体装置を実現するために、触媒元素によるケイ素膜の結晶成長方向と半導体装置におけるキャリアの移動方向とが略平行となるように、半導体装置を構成する（具体的には、その活性領域におけるチャネル領域やソース／ドレイン領域を配置する）ことが望ましい。このように構成することで、キャリアの移動に際してトラップとなる結晶粒界は、その移動方向には理論上は存在しないことになり、より高移動度を有する半導体装置が得られるようになる。実際には、横方向結晶成長領域において、ある程度の柱状結品の曲がりや分岐が生じているが、上記のような構成にすることにより、キャリア移動方向に対する結晶粒界などのトラップ量は、確実に減少する。
【００５６】
以下では、以上のような検討結果に基づいて達成された本願発明の幾つかの具体的な実施形態を、添付の図面を参照して説明する。
【００５７】
（第１の実施形態）
本発明の第１の実施形態では、ガラス基板上に複数のｎチャネル型ＴＦＴ（ｎ型ＴＦＴ）を製造する工程に、本発明を適用する。本実施形態のｎ型ＴＦＴは、アクティブマトリクス型液晶表示装置のドライバ回路や画素部分はもちろんのこと、一般の薄膜集積回路を構成する素子としても利用することができる。以下の本実施形態の説明では、それらの代表として、基板上に数十万個から数百万個のｎ型ＴＦＴを特に均一に製造する必要がある液晶表示装置用アクティブマトリクス基板の画素駆動用ｎ型ＴＦＴ１２０を例にとって、説明を行う。
【００５８】
図１（ａ）〜（ｅ）は、本実施形態で説明するアクティブマトリクス基板上の画素ＴＦＴの製造工程の概要を示す平面図である。実際には前述のように数十万個以上のＴＦＴが構成されるが、本実施形態では、３行×４列の１２個のＴＦＴに簡略化して、説明を行う。また、図２（ａ）〜（ｆ）は、図１に示す１２個のＴＦＴのうちの任意の１つのＴＦＴ１２０の製造工程を示す断面図であって、（ａ）から（ｆ）への順に従って、製造工程が順次進行する。なお、図２では、触媒元素導入部１００とＴＦＴ１２０の活性領域（チャネル領域及びソース／ドレイン領域）の配置方向との間の位置関係が、図１におけるＴＦＴ１２０の配置方向に対して９０度異なっているが、これは説明を行い易くするためであって、この位置関係の如何によって本発明の効果が損われることはない。
【００５９】
本実施形態の製造方法では、まず図２（ａ）に示すように、ガラス基板１０１の上に、例えばスパッタリング法によって、厚さ約３００ｎｍの酸化ケイ素からなる下地膜１０２を形成する。この酸化ケイ素膜１０２は、ガラス基板１０１からの不純物の拡散を防ぐために設けられる。次に、減圧ＣＶＤ法或いはプラズマＣＶＤ法によって、厚さ約２５ｎｍ〜約１００ｎｍ、例えば約５０ｎｍの真性（Ｉ型）非晶質ケイ素膜（ａ−Ｓｉ膜）１０３を、下地膜１０２の上に成膜する。更にその上には、酸化ケイ素膜或いは窒化ケイ素膜等からなる絶縁性薄膜１０４を堆積する。
【００６０】
本発明においては、この絶縁性薄膜１０４は、後の触媒元素導入時のマスク膜及びＴＦＴのゲート絶縁膜として機能するものである。本実施形態においては、この絶縁性薄膜１０４を酸化ケイ素膜とし、具体的にはＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｏｘｙ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）を原料として、酸素とともにＲＦプラズマＣＶＤ法で分解・堆積する。更に、本実施形態では、マルチチェンバ型プラズマＣＶＤ装置を用いて、基板１０１を大気中に出すことなく、前述のａ−Ｓｉ膜１０３と酸化ケイ素膜１０４とを連続して成膜する。
【００６１】
酸化ケイ素膜（マスク膜）１０４の厚さは、約１０ｎｍ〜約５０ｎｍであることが望ましい。酸化ケイ素膜１０４が上記の範囲よりも薄いと、触媒元素の導入工程において、導入された触媒元素は酸化ケイ素膜（マスク膜）１０４を拡散して通過して、下層のケイ素膜１０３における望ましくない領域にまで到達する可能性がある。一方、上記の範囲より酸化ケイ素膜１０４が厚いと、後にゲート絶縁膜として用いることが困難となる。本実施形態では、酸化ケイ素膜１０４の厚さを約３０ｎｍとしている。
【００６２】
次に、ａ−Ｓｉ膜１０３の上の酸化ケイ素膜（マスク膜）１０４をパターニングして開口部（スルーホール）１００を形成し、所定のマスクパターンを得る。ここで、図２（ａ）に示すように、マスク膜１０４の開口部（スルーホール）１００を介して、スリット状にａ−Ｓｉ膜１０３が露呈される。この状態を複数のＴＦＴに対して総括的に上面から見ると、ａ−Ｓｉ膜１０３は、マスク膜１０４に複数本設けられたスルーホール（開口部）１００の底部にスリット状に露呈しており、ａ−Ｓｉ膜１０３のその他の部分はマスクされている。
【００６３】
その後に、図２（ａ）に示すように、上記で得られた構成の上面に、ニッケル膜（ニッケル薄膜）１０５を、スパッタリング法により形成する。ニッケル膜１０５は、マスク膜１０４の開口部１００では、その底部に露呈しているａ−Ｓｉ膜１０３の表面に形成されて、ａ−Ｓｉ膜１０３に接することになる（参照番号１０５ａ）。このとき、基板表面に形成されるニッケル膜１０５（１０５ａ）の表面濃度（添加されるニッケルの表面濃度）を全反射蛍光Ｘ線分析法によって管理し、好ましくは約１×１０１３ａｔｏｍｓ／ｃｍ２〜約２×１０１４ａｔｏｍｓ／ｃｍ２の範囲内に制御する。本実施形態では、スパッタリング時の圧力を通常よりも大きくし、ＤＣパワーを極めて低く制御することにより、ニッケル膜１０５の表面濃度を、典型的には約５×１０１３ａｔｏｍｓ／ｃｍ２に設定する。この状態で基板表面に形成されるニッケル膜１０５は、実際には単原子層以下の密度であって、もはや膜とは言い難い。
【００６４】
次に、基板１０１を低濃度フッ化水素酸に浸し、マスク膜１０４の表面をライトエッチングする。本実施形態では、約０．５％のフッ化水素酸に約３０秒間浸すことによって、上記のライトエッチング処理を行う。このライトエッチング処理により、マスク膜１０４は５ｎｍ程度エッチングされるが、それに伴って、マスク膜１０４の上に存在していたニッケル膜１０５がリフトオフされて完全に除去される。一方、領域１００でケイ素膜１０３と接して存在しているニッケル膜１０５ａは、このライトエッチング処理では除去されないため、図２（ｂ）に示すように、基板１０１の上において、領域１００で露呈している部分のａ−Ｓｉ膜１０３の上のみに、選択的にニッケル膜１０５ａが存在することになる。
【００６５】
この後に、このようにニッケルの選択導入処理（ニッケル膜１０５ａの選択的な形成処理）が実施された基板１０１に対して、不活性雰囲気下、例えば窒素雰囲気にて、約５４０℃〜約６２０℃の温度で数時間から数十時間の加熱処理を施す。本実施形態では、一例として約５８０℃にて約６時間の加熱処理を行う。この加熱処理において、ニッケル膜１０５ａと接している領域１００のａ−Ｓｉ膜１０３において、ニッケルを核としたランダムな結晶核発生が起きて結晶化が進行し、シード領域としての結晶性ケイ素膜１０３ａが形成される（図２（ｃ）参照）。その後に、領域１００の結晶性ケイ素膜１０３ａ（すなわちシード領域１０３ａ）からその周辺領域に向かって、矢印１０６で示すように、横方向（基板１０１の表面と平行な方向）に結晶成長が行われる。この際に、マスク膜１０４の上にはニッケルが全く存在しない状態となっているため、この矢印１０６によって示される横方向結晶成長は、マスク膜１０４を介した拡散に起因するニッケルによるものではなく、領域１００に形成されたニッケル膜１０５ａからのニッケルのみに基づいて、行われる。また、上記の加熱処理工程中に、後のチャネル面となる横方向結晶成長領域１０３ｂの表面は、ニッケルを含まない清浄な酸化ケイ素膜１０４で常時覆われた状態となっており、活性領域への汚染を極力防止することができる。
【００６６】
ここで、図１（ａ）を参照すると、ニッケルが選択導入された線状の領域（導入領域）１００（シード領域１０３ａ）に挟まれた領域では、矢印１０６のように横方向結晶成長した結晶性ケイ素膜１０３ｂが形成されるが、最終的には、別々の導入領域１００より成長してきた横成長結晶性ケイ素膜１０３ｂ同士がぶつかり合って、結晶粒界１０３ｄを形成する。また、最も外側に存在する線状導入領域１００から外側に向かっても同様の横方向結晶成長が起こるが、その成長が到達しない領域は、そのまま非晶質ケイ素膜領域１０３ｃとして残る。すなわち、図１と図２とを対応させて考えれば、図２（ｆ）にて形成されるＴＦＴ１２０は、図１（ａ）では最も右側に描かれている列のＴＦＴの一つに相当し、図２（ａ）などにおける導入領域１００は、図１（ａ）での最も右側に描かれているラインに相当する。従って、図２において、紙面上の左側には、実際には別の導入領域及びそこから横方向に成長してくる結晶性領域が存在するが、右側には、その他の導入領域が存在していない。
【００６７】
なお、後に活性領域が形成される横方向成長領域１０３ｂの中のニッケル元素濃度は、ＳＩＭＳ測定によると、典型的には約５×１０１６ａｔｏｍｓ／ｃｍ３である。この値は、従来技術によって得られる値に比べて十分に低い。
【００６８】
次に、ケイ素膜１０３の不要な部分を除去して、素子間分離を行う。この際に、マスク膜として用いたケイ素膜１０３の上の酸化ケイ素膜１０４も、同様にそのまま残す。すなわち、これによって、横方向結晶化領域１０３ｂを用いて後にＴＦＴ１２０の活性領域（ソース／ドレイン領域及びチャネル領域）となる島状の結晶性ケイ素膜１０３ｉを形成するとともに、酸化ケイ素膜１０４も同様にパターニングして、第１のゲート絶縁膜１０４ｉを形成する（図１（ｂ）及び（ｃ）、並びに図２（ｄ）参照）。
【００６９】
ここで、後のＴＦＴ１２０のチャネル界面は、高品質な横方向結晶成長ケイ素膜１０３ｉ（１０３ｂ）とマスク膜として用いた酸化ケイ素膜１０４ｉとの間の界面として形成される。すなわち、本実施形態でのチャネル界面は、大気に全く触れずに連続成膜されたものであり、更に結晶化のための高温熱処理が加えられているため、界面が清浄であると共に優れた界面特性を有する。また、第１のゲート絶縁膜１０４ｉも加熱処理により緻密化されており、バルク特性も非常に良好である。
【００７０】
次に、活性領域となる島状結晶性ケイ素膜１０３ｉ、及び島状の第１のゲート絶縁膜１０４ｉを覆うように、厚さ約２０ｎｍ〜約１３０ｎｍ、典型的には約７０ｎｍの酸化ケイ素膜を、第２のゲート絶縁膜１０７として成膜する。酸化ケイ素膜１０７は、例えばＴＥＯＳを原料として、酸素とともに基板温度約１５０℃〜約６００℃、好ましくは約３００℃〜約４５０℃で、ＲＦプラズマＣＶＤ法によって分解・堆積する。或いは、ＴＥＯＳを原料として、オゾンガスとともに基板温度を約３５０℃〜約６００℃、好ましくは約４００℃〜約５５０℃で、減圧ＣＶＤ法或いは常圧ＣＶＤ法によって形成してもよい。この第２のゲート絶縁膜１０７は、ケイ素膜１０３ｉの側面と後のゲートラインとの間のリーク防止のために、設けられる。ゲート絶縁膜のトータルな厚さは、最終的には第１のゲート絶縁膜１０４ｉの厚さ（例えば約２５ｎｍ＝ライトエッチング処理により約５ｎｍ目減りしている）と、第２のゲート絶縁膜１０７の厚さ（例えば約７０ｎｍ）との和（上記の例では約９５ｎｍ）で得られる。
【００７１】
引き続いて、スパッタリング法によって、厚さ約４００ｎｍ〜約８００ｎｍ、例えば約６００ｎｍのアルミニウム膜を成膜する。そして、このアルミニウム膜をパターニングして、ゲート電極１０８を形成する。更に、このアルミニウムからなるゲート電極１０８の表面を陽極酸化して、その表面に酸化物層１０９を形成する（図２（ｅ）参照）。ゲート電極１０８は、平面的にはゲートバスライン１１８を同時に構成しており、この状態を平面的に見ると、図１（ｄ）のような状態となっている。
【００７２】
陽極酸化は、典型的には、酒石酸が約１％〜約５％含まれたエチレングリコール溶液中で行い、最初は電流を一定に保ったまま印加電圧を約２２０Ｖまで上げ、その状態で約１時間保持して終了させる。これによって得られる酸化物層１０９の厚さは、約２００ｎｍである。なお、この酸化物層１０９の厚さは、後のイオンドーピング工程において形成されるオフセットゲート領域の厚さに相当しており、オフセットゲート領域の長さを、上記の陽極酸化工程で決めることができる。
【００７３】
次に、イオンドーピング法によって、ゲート電極１０８とその周囲の酸化物層１０９とをマスクとして、活性領域１０３ｉに不純物（リン）を注入する。具体的には、ドーピングガスとしてフォスフィン（ＰＨ３）を用い、加速電圧を約６０ｋＶ〜約９０ｋＶ、例えば約８０ｋＶ、ドーズ量を約１×１０１５ｃｍ−２〜約８×１０１５ｃｍ−２、例えば約２×１０１５ｃｍ−２とする。この工程により、活性領域１０３ｉのうちで不純物が注入された領域１１１及び１１２は、後にＴＦＴ１２０のソース／ドレイン領域となる。一方、ゲート電極１０８及びその周囲の酸化層１０９にマスクされて不純物が注入されない領域１１０は、後にＴＦＴ１２０のチャネル領域となる。
【００７４】
その後、図２（ｅ）に示すように、レーザ光１１３の照射によってアニールを行い、イオン注入した不純物の活性化を行うと同時に、上記の不純物導入工程で結晶性が劣化した部分の結晶性を改善させる。具体的には、例えばＸｅＣ１エキシマレーザ（波長３０８ｎｍ、パルス幅約４０ｎｓｅｃ）を用いて、エネルギー密度を約１５０Ｊ／ｃｍ２〜約４００Ｊ／ｃｍ２、好ましくは約２００Ｊ／ｃｍ２〜約３００Ｊ／ｃｍ２として、１ヶ所に対して各１０回ずつの照射を行う。こうして形成されたｎ型不純物（リン）領域１１１及び１１２のシート抵抗は、典型的には約２００Ω／□〜約８００Ω／□である。
【００７５】
続いて、厚さ６００ｎｍ程度の酸化ケイ素膜或いは窒化ケイ素膜を、層間絶縁膜１１４として形成する。酸化ケイ素膜を用いる場合には、ＴＥＯＳを原料とし、ＴＥＯＳと酸素とのプラズマＣＶＤ法、或いはＴＥＯＳとオゾンとの減圧ＣＶＤ法或いは常圧ＣＶＤ法によって形成すれば、段差被覆性に優れた良好な層間絶縁膜１１４が得られる。また、ＳｉＨ４とＮＨ３とを原料ガスとしてプラズマＣＶＤ法で成膜された窒化ケイ素膜を用いれば、活性領域１０３ｉとゲート絶縁膜１０４ｉとの間の界面に水素原子が供給されて、ＴＦＴ特性を劣化させる不対結合手を低減する効果がある。
【００７６】
次に、層間絶縁膜１１４にコンタクトホールを形成して、金属材料、例えば、窒化チタンとアルミニウムとの二層膜によって、ＴＦＴ１２０のソース電極・配線１１５を形成する。窒化チタン膜は、アルミニウムの半導体層への拡散を防止するバリア膜として、設けられる。本実施形態におけるＴＦＴ１２０は画素電極をスイッチングする素子を想定しているので、もう一方のドレイン電極には、ＩＴＯなど透明導電膜からなる画素電極１１６を設ける。すなわち、図１（ｅ）において、ソースバスライン１１５を介してビデオ信号が供給され、ゲートバスライン１１８のゲート信号に基づいて、画素電極１１６に必要な電荷が書き込まれる。
【００７７】
最後に、約１気圧の水素雰囲気で約３５０℃、約３０分間のアニール処理を行って、図２（ｆ）に示すＴＦＴ１２０を完成させる。更に、必要に応じて、ＴＦＴ１２０を保護する目的で、ＴＦＴ１２０の上に窒化ケイ素膜などからなる保護膜を設けてもよい。
【００７８】
以上のように製造した本実施形態のｎ型ＴＦＴ１２０は、典型的には、電界効果移動度が約１００ｃｍ−２／Ｖｓ、閾値電圧が約２．５Ｖと非常に高性能であるにもかかわらず、繰り返し測定やバイアス印加或いは温度ストレスなどによる耐久性試験を行ってもほとんど特性劣化は見られず、従来のものと比べて非常に信頼性が高い。また、触媒元素が特に問題となるＴＦＴオフ領域でのリーク電流は、従来の約１０ｐＡ〜約１５ｐＡという値に比べて、触媒元素を用いない場合と同等の約５ｐＡ程度にまで低減され、製造歩留まりを大きく向上することができた。そして、本実施形態に基づいて製造されたｎ型ＴＦＴ１２０を使用して形成された液晶表示用アクティブマトリクス基板を実際に点灯評価したところ、画素欠陥も極めて少なく、コントラスト比の高い高表示品位の液晶パネルが得られた。
【００７９】
なお、本実施形態では、ｎ型ＴＦＴ１２０の製造工程を、アクティブマトリクス基板の画素電極を例として説明しているが、本実施形態のｎ型ＴＦＴ１２０は、薄膜集積回路などにも簡単に応用できる。例えば、その場合には、ゲート電極１０８の上にもコンタクトホールを形成して、必要とする配線を施せばよい。
【００８０】
（第２の実施形態）
本発明の第２の実施形態では、ガラス基板上に、複数のｎチャネル型ＴＦＴ（ｎ型ＴＦＴ）とｐチャネル型ＴＦＴ（ｐ型ＴＦＴ）とを相補型に構成したＣＭＯＳ回路を製造する工程に、本発明を適用する。本実施形態のＣＭＯＳ回路を構成するｎ型ＴＦＴ及びｐ型ＴＦＴは、アクティブマトリクス型液晶表示装置の周辺駆動回路はもちろんのこと、一般の薄膜集積回路を構成する素子としても利用することができる。以下の本実施形態の説明では、それらの代表として、液晶表示装置用アクティブマトリクス基板の周辺駆動回路用ＣＭＯＳ回路を構成するｎ型ＴＦＴ及びｐ型ＴＦＴを例にとって、説明を行う。
【００８１】
図３は、本実施形態で説明するＣＭＯＳ回路を構成するｎ型ＴＦＴ２２１及びｐ型ＴＦＴ２２２の製造工程の概要を示す平面図である。また、図４（ａ）〜（ｆ）は、図３の線４−４に沿った断面図であって、（ａ）から（ｆ）への順に従って、ｎ型ＴＦＴ２２１及びｐ型ＴＦＴ２２２の製造工程が順次進行する。
【００８２】
本実施形態の製造方法では、まず図４（ａ）に示すように、ガラス基板２０１の上に、例えばＣＶＤ法やＰＶＤ法によって、厚さ約３００ｎｍの酸化ケイ素からなる下地膜２０２を形成する。この酸化ケイ素膜２０２は、ガラス基板２０１からの不純物の拡散を防ぐために設けられる。次に、マルチチャンバ型プラズマＣＶＤ装置を用いて、厚さ約２５ｎｍ〜約１００ｎｍ、例えば約３５ｎｍの真性（Ｉ型）非晶質ケイ素膜（ａ−Ｓｉ膜）２０３を、下地膜２０２の上に成膜する。更に、基板を大気中に曝すことなく、下地膜２０２の上に連続的に、酸化ケイ素膜２０４を同じくプラズマＣＶＤ法によって形成する。このとき、プラズマＣＶＤプロセスにおける成膜ガスとしては、典型的には、ａ−Ｓｉ膜２０３の堆積にはＳｉＨ４ガスを用い、酸化ケイ素膜２０４の堆積にはＳｉＨ４ガスとＮ２Ｏガスとの混合ガスを用いる。
【００８３】
次に、酸化ケイ素膜２０４をパターニングして開口部（スルーホール）２００を設けて、所定のマスクパターンを得る。ここで、図４（ａ）に示すように、マスク膜２０４の開口部（スルーホール）２００を介して、スリット状にａ−Ｓｉ膜２０３が露呈される。この状態を上面から見ると、ａ−Ｓｉ膜２０３は、マスク膜２０４に設けられたスルーホール（開口部）２００の底部にスリット状に露呈しており、ａ−Ｓｉ膜２０３のその他の部分はマスクされている。
【００８４】
その後に、図４（ａ）に示すように、上記で得られた構成の上面に、ニッケル膜（ニッケル薄膜）２０５を、薄膜蒸着する。ニッケル膜２０５は、マスク膜２０４の開口部２００では、その底部に露呈しているａ−Ｓｉ膜２０３の表面に形成されて、ａ−Ｓｉ膜２０３に接することになる（参照番号２０５ａ）。
【００８５】
このニッケルの蒸着プロセスでは、蒸着ソースと基板との間の距離を通常よりも大きくして、蒸着レートを低くすることで、ニッケル膜２０５の厚さを制御する。具体的には、全反射蛍光Ｘ線分析法によって、形成されるニッケル膜２０５（２０５ａ）の表面濃度（添加されるニッケルの表面濃度）が約１×１０１３ａｔｏｍｓ／ｃｍ２〜約２×１０１４ａｔｏｍｓ／ｃｍ２の範囲内、例えば約３×１０１３ａｔｏｍｓ／ｃｍ２になるように制御する。
【００８６】
次に、基板２０１を低濃度フッ化水素酸に浸し、マスク膜２０４の表面をライトエッチングする。本実施形態では、約０．５％のフッ化水素酸に約３０秒間浸すことによって、上記のライトエッチング処理を行う。このライトエッチング処理により、マスク膜２０４は５ｎｍ程度エッチングされるが、それに伴って、マスク膜２０４の上に存在していたニッケル膜２０５がリフトオフされて完全に除去される。一方、領域２００でケイ素膜２０３と接して存在しているニッケル膜２０５ａは、このライトエッチング処理では除去されないため、図４（ｂ）に示すように、基板２０１の上において、領域２００で露呈している部分のａ−Ｓｉ膜２０３の上のみに、選択的にニッケル膜２０５ａが存在することになる。
【００８７】
この後に、このようにニッケルの選択導入処理（ニッケル膜２０５ａの選択的な形成処理）が実施された基板２０１に対して、不活性雰囲気下、例えば窒素雰囲気にて、約５４０℃〜約６２０℃の温度で数時間から数十時間の加熱処理を施す。本実施形態では、一例として約５８０℃にて約５時間の加熱処理を行う。この加熱処理において、ニッケル膜２０５ａと接している領域２００のａ−Ｓｉ膜２０３においては、ａ−Ｓｉ膜２０３の表面に添加されたニッケルを核として、基板２０１に垂直な方向にａ−Ｓｉ膜２０３の結晶化が進行し、シード領域としての結晶性ケイ素膜２０３ａが形成される（図４（ｃ）参照）。その後に、領域２００の結晶性ケイ素膜２０３ａ（すなわちシード領域２０３ａ）からその周辺領域に向かって、矢印２０６で示すように、横方向（基板２０１の表面と平行な方向）に結晶成長が行われる。この際に、マスク膜２０４の上にはニッケルが全く存在しない状態となっているため、この矢印２０６によって示される横方向結晶成長は、マスク膜２０４を介した拡散に起因するニッケルによるものではなく、領域２００に形成されたニッケル膜２０５ａからのニッケルのみに基づいて、行われる。また、上記の加熱処理工程中に、後のチャネル面となる横方向結晶成長領域２０３ｂの表面は、ニッケルを含まない清浄な酸化ケイ素膜２０４で常時覆われた状態となっており、活性領域への汚染を極力防止することができる。
【００８８】
ここで、図３を参照すると、ニッケルが選択導入された線状の領域（導入領域）２００（シード領域２０３ａ）の周囲の領域では、矢印２０６のように横方向結晶成長した結晶性ケイ素膜２０３ｂが形成されるが、その成長が到達しない領域は、そのまま非晶質ケイ素膜領域２０３ｃとして残る。
【００８９】
また、本実施形態における横方向結晶成長の成長距離（図３の線４−４’上における成長距離）は、約６０μｍである。また、後に活性領域が形成される横方向成長領域２０３ｂの中のニッケル元素濃度は、ＳＩＭＳ測定によると、典型的には約５×１０１６ａｔｏｍｓ／ｃｍ３である。この値は、従来技術によって得られる値に比べて十分に低い。
【００９０】
次に、ケイ素膜２０３の不要な部分を除去して、素子間分離を行う。この際に、マスク膜として用いたケイ素膜２０３の上の酸化ケイ素膜２０４も、同様にそのまま残す。すなわち、これによって、横方向結晶化領域２０３ｂを用いて後にｎ型ＴＦＴ２２１及びｐ型ＴＦＴ２２２の活性領域（ソース／ドレイン領域及びチャネル領域）となる島状の結晶性ケイ素膜２０３ｎ及び２０３ｐを形成するとともに、酸化ケイ素膜２０４も同様にパターニングし、図４（ｄ）に示すように、第１のゲート絶縁膜２０４ｎ及び２０４ｐを形成する。
【００９１】
ここで、後のｎ型ＴＦＴ２２１及びｐ型ＴＦＴ２２２のチャネル界面は、高品質な横方向結晶成長ケイ素膜２０３ｎ或いは２０３ｐとマスク膜として用いた酸化ケイ素膜２０４ｎ或いは２０４ｐとの間の界面として、形成される。すなわち、本実施形態でのチャネル界面は、大気に全く触れずに連続成膜されたものであり、更に結晶化のための高温熱処理が加えられているため、界面が清浄であると共に優れた界面特性を有する。また、第１のゲート絶縁膜２０４ｎ及び２０４ｐも加熱処理により緻密化されており、バルク特性も非常に良好である。
【００９２】
次に、活性領域となる島状結晶性ケイ素膜２０３ｎ及び２０３ｐ、及び島状の第１のゲート絶縁膜２０４ｎ及び２０４ｐを覆うように、厚さ約２０ｎｍ〜約１３０ｎｍ、典型的には約４０ｎｍの酸化ケイ素膜を、第２のゲート絶縁膜２０７として成膜する。酸化ケイ素膜２０７は、例えばＴＥＯＳを原料として、酸素とともに基板温度約１５０℃〜約６００℃、好ましくは約３００℃〜約４５０℃で、ＲＦプラズマＣＶＤ法によって分解・堆積する。或いは、ＴＥＯＳを原料として、オゾンガスとともに基板温度を約３５０℃〜約６００℃、好ましくは約４００℃〜約５５０℃で、減圧ＣＶＤ法或いは常圧ＣＶＤ法によって形成してもよい。この第２のゲート絶縁膜２０７は、ケイ素膜２０３ｎ及び２０３ｐの側面と後のゲートラインとの間のリーク防止のために、設けられる。
【００９３】
ゲート絶縁膜のトータルな厚さは、最終的には第１のゲート絶縁膜２０４ｎ或いは２０４ｐの厚さ（例えば約１５ｎｍ＝ライトエッチング処理により約５ｎｍ目減りしている）と、第２のゲート絶縁膜２０７の厚さ（例えば約４０ｎｍ）との和（上記の例では約５５ｎｍ）で得られる。
【００９４】
引き続いて、スパッタリング法によって、厚さ約４００ｎｍ〜約８００ｎｍ、例えば約５００ｎｍのアルミニウム膜（約０．１％〜約２％のシリコンを含む）を成膜する。そして、このアルミニウム膜をパターニングして、図４（ｅ）に示すようにゲート電極２０８ｎ及び２０８ｐを形成する。
【００９５】
次に、イオンドーピング法によって、ゲート電極２０８ｎ及び２０８ｐをマスクとして、活性領域２０３ｎ及び２０３ｐに不純物（リン及びホウ素）をそれぞれ注入する。具体的には、ドーピングガスとしてフォスフィン（ＰＨ３）及びジボラン（Ｂ２Ｈ６）を用いて、リンのドープ時には、加速電圧を約６０ｋＶ〜約９０ｋＶ、例えば約８０ｋＶ、ドーズ量を約１×１０１５ｃｍ−２〜約８×１０１５ｃｍ−２、例えば約２×１０１５ｃｍ−２とし、ホウ素のドープ時には、加速電圧を約４０ｋＶ〜約８０ｋＶ、例えば約６５ｋＶ、ドーズ量を約１×１０１５ｃｍ−２〜約８×１０１５ｃｍ−２、例えば約５×１０１５ｃｍ−２とする。この工程により、活性領域２０３ｎ及び２０３ｐのうちで不純物が注入された領域２１１ｎ及び２１２ｎと２１１ｐ及び２１２ｐとは、後にＴＦＴ２２１及び２２２のソース／ドレイン領域となる。一方、ゲート電極２０８ｎ及び２０８ｐにマスクされて不純物が注入されない領域２１０ｎ及び２１０ｐは、後にＴＦＴ２２１及び２２２のチャネル領域となる。
【００９６】
ここで、本実施形態では、図３からわかるように、ケイ素膜の結晶成長方向２０６とＴＦＴ２２１及び２２２におけるキャリアの移動方向（ソース領域２１１ｎ或いは２１１ｐからドレイン領域２１２ｎ或いは２１２ｐへの向き）がお互いに平行になるように、ＴＦＴ２２１及び２２２の活性領域に含まれる各領域を配置する。これにより、キャリアに対するケイ素膜中の欠陥や結晶粒界などのトラップ密度が低減されて、より高移動度のＴＦＴ２２１及び２２２が得られる。
【００９７】
その後、図４（ｅ）に示すように、レーザ光２１３の照射によってアニールを行い、イオン注入した不純物の活性化を行うと同時に、上記の不純物導入工程で結晶性が劣化した部分の結晶性を改善させる。具体的には、例えばＸｅＣｌエキシマレーザ（波長３０８ｎｍ、パルス幅約４０ｎｓｅｃ）を用いて、エネルギー密度を約１５０Ｊ／ｃｍ２〜約４００Ｊ／ｃｍ２、好ましくは約２００Ｊ／ｃｍ２〜約３００Ｊ／ｃｍ２、典型的には約２５０Ｊ／ｃｍ２として、１ヶ所に対して各１０回ずつの照射を行う。
【００９８】
続いて、図４（ｆ）に示すように、厚さ６００ｎｍ程度の酸化ケイ素膜を、例えばプラズマＣＶＤ法によって層間絶縁膜２１４として形成する。次に、層間絶縁膜２１４にコンタクトホールを形成して、金属材料、例えば、窒化チタンとアルミニウムとの二層膜によって、ＴＦＴのソース電極・配線２１７、２１８、及び２１９を形成する。最後に、約１気圧の水素雰囲気で約３５０℃、約３０分間のアニール処理を行って、図４（ｆ）に示すＴＦＴ２２１及び２２２を完成させる。更に、必要に応じて、ＴＦＴ２２１及び２２２を保護する目的で、ＴＦＴ２２１及び２２２の上に窒化ケイ素膜などからなる保護膜を設けてもよい。
【００９９】
以上の実施形態に従って製造したＣＭＯＳ回路を構成するｎ型ＴＦＴ２２１及びｐ型ＴＦＴ２２２の各々は、典型的には、ｎ型ＴＦＴ２２１における電界効果移動度が約１３０ｃｍ−２／Ｖｓ〜約１６０ｃｍ−２／Ｖｓ、閾値電圧が約１Ｖ〜約２Ｖ、一方、ｐ型ＴＦＴ２２２における電界効果移動度が約９０ｃｍ−２／Ｖｓ〜約１２０ｃｍ−２／Ｖｓ、閾値電圧が約−２Ｖ〜約−３Ｖであって、非常に良好な特性を示す。更に、ｎ型ＴＦＴ２２１及びｐ型ＴＦＴ２２２がこのように高性能であるにもかかわらず、繰り返し測定やバイアス印加或いは温度ストレスなどによる耐久性試験を行ってもほとんど特性劣化は見られず、従来のものと比べて非常に信頼性が高い。また、触媒元素が特に間題となるＴＦＴオフ領域でのリーク電流は、従来の約１０ｐＡ〜約１５ｐＡという値に比べて、ｎ型ＴＦＴ２２１で約５ｐＡ、ｐ型ＴＦＴ２２２で約３ｐＡと低減され、製造歩留まりを大きく向上することができた。
【０１００】
以上では、本発明に基づく２つの実施形態を具体的に説明したが、本発明は上述の実施形態に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。
【０１０１】
例えば、上記の２つの実施形態においては、マスク膜となる酸化ケイ素膜をそのままＴＦＴのゲート絶縁膜として用いたが、結晶化工程後にマスク膜を除去し、新たにゲート絶縁膜を成膜し直しても、結晶化工程中におけるニッケルのマスク膜上からの拡散はなく、ケイ素膜表面の汚染も抑えられることから、本発明の効果を得ることができる。また、マスク膜としては、酸化ケイ素膜の他に窒化ケイ素膜を用いても、同様の効果が得られる。更に、結晶化を助長する不純物金属元素としては、ニッケル以外にコバルト、パラジウム、白金、銅、銀、金、インジウム、スズ、アルミニウム、或いはアンチモンを用いても、同様の効果が得られる。
【０１０２】
また、本発明の応用としては、液晶表示用アクティブマトリクス型基板以外に、例えば、密着型イメージセンサ、ドライバ内蔵型のサーマルヘッド、有機系ＥＬ等を発光素子としたドライバ内蔵型の光書き込み素子や表示素子、更には三次元ＩＣなどが考えられる。これらの素子に本発明を適用することで、その高速化や高解像度化などの高性能化が実現される。
【０１０３】
更に本発明は、上述の実施形態で説明したＭＯＳ型トランジスタに限らず、結晶性半導体を素子構成材料としたバイポーラトランジスタや静電誘導トランジスタをはじめとして、幅広く半導体プロセス全般に応用することができる。
【０１０４】
【発明の効果】
以上に説明したように、本発明によれば、リーク電流が少なく安定した特性を有する高性能半導体素子が実現でき、更に、それを用いることによって、集積度の高い高性能な半導体装置が、簡便な製造ブロセスにて得られる。また、その製造工程における良品率が大きく向上して、商品の低コスト化を図すことができる。
【０１０５】
特に、液晶表示装置においては、アクティブマトリクス基板に要求される画素スィッチングＴＦＴのスィッチング特性の向上、或いは周辺駆動回路部を構成するＴＦＴに要求される高性能化及び高集積化などの要求を同時に満足して、同一基板上にアクティブマトリクス部と周辺駆動回路部とが構成されているドライバモノリシック型アクティブマトリクス基板を、実現することができる。これによって、モジュールのコンパクト化、高性能化、低コスト化などが、実現される。
【図面の簡単な説明】
【図１】（ａ）〜（ｅ）は、本発明の第１の実施形態におけるｎ型ＴＦＴの製造工程の概要を示す平面図である。
【図２】（ａ）〜（ｆ）は、本発明の第１の実施形態におけるｎ型ＴＦＴの製造工程を順に示す断面図である。
【図３】本発明の第２の実施形態におけるＣＭＯＳ回路を構成するｎ型及びｐ型ＴＦＴの製造工程の概要を示す平面図である。
【図４】（ａ）〜（ｆ）は、図３の線４−４における断面図であって、本発明の第２の実施形態におけるＣＭＯＳ回路を構成するｎ型及びｐ型ＴＦＴについて、その製造工程を順に示す断面図である。
【図５】（ａ）及び（ｂ）は、従来技術による触媒元素を用いた結晶化方法の問題点を説明するための模式的な断面図である。
【符号の説明】
１００、２００ 開口部（スルーホール）
１０１、２０１ 基板
１０２、２０２ 下地膜
１０３、２０３ ケイ素膜
１０３ａ、２０３ａ シード領域
１０３ｂ、２０３ｂ 横方向結晶成長領域
１０４、２０４ マスク膜（第１のゲート絶縁膜）
１０５、２０５ ニッケル膜（触媒元素膜）
１０６、２０６ 結晶成長方向
１０７、２０７ 第２のゲート絶縁膜
１０８、２０８ｎ、２０８ｐ ゲート電極
１０９ 陽極酸化層
１１０、２１０ｎ、２１０ｐ チャネル領域
１１１、２１１ｎ、２１１ｐ ソース領域
１１２、２１２ｎ、２１２ｐ ドレイン領域
１１３、２１３ レーザ光
１１４、２１４ 層間絶縁膜
１１５ ソース電極
１１６ 画素電極
１１８ ゲートバスライン
１２５ ソースバスライン
１２０ ｎチャネル型ＴＦＴ（ｎ型ＴＦＴ）
２１７、２１８、２１９ 電極・配線
２２１ ｎチャネル型ＴＦＴ（ｎ型ＴＦＴ）
２２２ ｐチャネル型ＴＦＴ（ｐ型ＴＦＴ）
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、さらに詳しく言えば、非晶質ケイ素膜の結晶化によって得られた結晶性ケイ素膜を活性領域とする、半導体装置の製造方法に関する。本発明は特に、絶縁表面を有する基板上に設けられた電界効果型薄膜トランジスタ（ＴＦＴ）を用いた半導体装置の製造に有効であり、具体的にはアクティブマトリクス型液晶表示装置、密着型イメージセンサ、三次元ＩＣなどの製造に適用できる。
【０００２】
【従来の技術】
近年、大型で高解像度の液晶表示装置や高速で高解像度の密着型イメージセンサ、或いは高性能な三次元ＩＣなどへの実現に向けて、ガラス等の絶縁基板上や絶縁膜上に、高性能な半導体素子を形成する試みがなされている。これらの装置に用いられる半導体素子には、従来は薄膜状のケイ素半導体を用いるのが一般的である。薄膜状ケイ素半導体は、非晶質ケイ素半導体（ａ−Ｓｉ）と、結晶性を有するケイ素半導体と、の２つに大別される。
【０００３】
これらのうちで、非晶質ケイ素半導体は、製造温度が低く、気相法で比較的容易に製造することが可能で量産性に富むので、最も一般的に用いられている。しかし、非晶質ケイ素半導体における導電性等の物性は、結晶性を有するケイ素半導体の特性に比べて劣る。このため、今後、より高速に動作できる半導体装置を形成するためには、結晶性を有するケイ素半導体からなる半導体装置の製造方法の確立が、強く求められている。
【０００４】
結晶性を有するケイ素半導体としては、多結晶ケイ素や微結晶ケイ素などが知られている。これらの結晶性を有する薄膜状ケイ素半導体を得る方法としては、
（１）成膜時に結晶性を有する膜を直接に成膜する、
（２）まず非晶質半導体膜を成膜し、それに強光（例えばレーザ光）を照射して、そのエネルギーによって結晶性を有させる、
（３）まず非晶質半導体膜を成膜し、それに熱エネルギーを加えることにより、結晶性を有させる、
などの方法が知られている。
【０００５】
しかし、（１）の方法では、成膜工程と同時に結晶化が進行するので、大粒径の結晶性ケイ素を得るにはケイ素膜の厚膜化が不可欠であって、良好な半導体物性を有する膜を基板上の全面に渡って均一に成膜することが、技術上困難である。また、結晶性膜の成膜温度が約６００℃以上と高いので、安価なガラス基板が使用できないというコストの間題がある。
【０００６】
また、（２）の方法は、溶融固化過程の結晶化現象を利用するために小粒径ながら粒界が良好に処理されて、高品質な結晶性ケイ素膜が得られる。しかし、この方法に対して現時点で最も一般的に使用されているエキシマレーザを例にとると、レーザ光の照射面積が小さくスループットが低いという問題点を有している。更に、より深刻な間題点として、大面積基板の全面を均一に処理するためにはレーザの安定性が充分ではなく、均一な結晶性を有するケイ素膜を得ることが難しい。このため、同一基板上に均一な特性の複数の半導体素子を形成することが、困難である。
【０００７】
更に（３）の方法は、上述の（１）或いは（２）の方法に比較して、より大面積の基板に対応できるという利点を有する。しかし、結晶化に際しては約６００℃以上の高温で数十時間に及ぶ加熱処理を行う必要がある。従って、安価なガラス基板の使用及びスループットの向上を実現するためには、加熱温度を下げる必要があるが、その上で更に短時間での結晶化を実現するには、相反する問題点を同時に解決する必要がある。また、（３）の方法では、固相結晶化現象を利用するために、結晶粒は基板面に平行に拡がり、数μｍの粒径を持つものさえ現れる。しかし、その過程で、成長した結晶粒同士がぶつかり合って、粒界が形成される。形成された粒界は、キャリアに対するトラップ準位として作用し、形成される半導体装置（例えばＴＦＴ）の移動度を低下させる大きな原因となっている。
【０００８】
上記の（３）の方法を応用して、より低温且つ短時間の加熱処理で高品質で均一な結晶性を有するケイ素膜を製造する方法が、特開平９−１７１９６４号公報や特開平９−３１２２５９号公報に提案されている。
【０００９】
これらに開示されている方法では、非晶質ケイ素膜の表面にニッケル等の金属元素を微量に導入させ、その後に加熱することで、約６００℃以下の低温における数時間程度の処理時間で、結晶化を実現している。このメカニズムは、まず金属元素を核とした結晶核の発生が早期に起こり、その後にその金属元素が触媒となって結晶成長を促し、結晶化が急激に進行するというものである。その意味で、このような作用を有する金属元素を、本願明細書では「触媒元素」と称する。通常の固相成長法で結晶化した非晶質ケイ素膜が双晶構造であるのに対して、これらの触媒元素によって結晶化が助長されて結晶成長した結晶性ケイ素膜は、何本もの柱状結晶で構成されており、それぞれの柱状結晶の内部は、単結晶に近い状態となっている。
【００１０】
更に、このような触媒元素を非晶質ケイ素膜の一部に選択的に導入して加熱することで、他の部分を非晶質ケイ素膜の状態として残したまま、触媒元素が導入された領域のみを選択的に結晶化できる。また、その上で、加熱時間を更に延長すれば、その選択導入領域から横方向（すなわち、基板表面に平行な方向）に、結晶成長を行わせることができる。すなわち、この方法では、選択的な触媒元素の導入により、結晶成長の方向及び結晶粒界の存在状態を制御している。
【００１１】
このような横方向結晶成長領域の内部では、成長方向がほぼ一方向に揃った柱状結晶が密に隣接して存在しており、触媒元素が直接に導入されランダムに結晶核の発生が起こった領域に比べて、結晶性が良好な領域となっている。そして、そのような良好な結晶性を有する横方向結晶成長領域のケイ素膜を活性領域として、高性能な半導体素子を得ることができる。
【００１２】
ここで、触媒元素の選択導入方法として、特開平９−１７１９６４号公報では、非晶質ケイ素膜上に選択導入を行うためのマスク膜を形成した上で、触媒元素の塩を溶かせた水溶液を基板表面に塗布し、その後にスピン乾燥することで、触媒元素の選択導入を行う。そして、その後にマスク膜を除去し、結晶化のための熱処理を行っている。また、特開平９−３１２２５９号公報では、特開平９−１７１９６４号公報と同様に、非晶質ケイ素膜上に選択導入を行うためのマスク膜を形成した上で触媒元素の塩を溶かせた水溶液を基板表面に塗布し、その後にスピン乾燥して触媒元素の選択導入を行うが、特開平９−１７１９６４号公報とは異なってその後にマスク膜を除去せず、そのままの状態で結晶化のための熱処理を行っている。
【００１３】
【発明が解決しようとする課題】
しかし、上記のような触媒元素を用いたケイ素膜の結晶化方法は非常に有効なものであるが、以下の問題点が残されている。
【００１４】
触媒元素は、非晶質ケイ素膜の結晶化には大きく貢献するが、結晶化後には、主に結晶粒界に偏在して結晶性ケイ素膜中に残留する。半導体装置の活性領域（素子領域）を構成する結晶性ケイ素膜中にこれら触媒元素が多量に存在していることは、これらの半導体装置を用いた電気電子装置の信頼性や電気的安定性を阻害するものであり、もちろん好ましいことでない。
【００１５】
特に、ニッケル、コバルト、白金など非晶質ケイ素膜の結晶化を促す触媒として効率よく作用する元素は、ケイ素中においてバンドギャップの中央付近に不純物準位を形成する。従って、これらの触媒元素を利用して結晶化したケイ素膜を用いてＴＦＴを製造すると、結晶化ケイ素膜の中に残存している触媒元素の影響として、主にＴＦＴのオフ動作時におけるリーク電流の増大や信頼性の低下などの現象が現れる。すなわち、上述の触媒元素は、形成されるＴＦＴ素子において、チャネル領域の結晶性を向上させることによって電界効果移動度やオン電流或いはオン電流の立ち上がり係数（Ｓ係数）などの電流駆動能力を向上させるが、その代償として、オフ特性及び信頼性を悪化させる。
【００１６】
ここで、触媒元素を用いる方法は、大別して２通りに分けられる。その１つは、非晶質ケイ素膜に全面的に触媒元素を添加して結晶成長させる方法であり、もう１つは、非晶質ケイ素膜に選択的に触媒元素を添加し、その領域をまず結晶化してシード領域とした上で、そのシード領域の周辺部を横方向に結晶成長させる方法である。
【００１７】
前者では、触媒元素によるランダムな核発生によって結晶化が進行し、結晶粒界部には、結晶化に用いられた触媒元素が残留する。このため、得られるケイ素膜中の触媒元素の濃度は、必然的に高くなる。これに対して後者では、効率的に触媒元素が作用すれば、触媒元素は成長先端に偏在した状態で結晶化を促進させるため、結晶化後の領域には、理想的には触媒元素が存在しない。実際には、この横方向に結晶成長したケイ素膜領域からも触媒元素は検出されるが、その濃度は、前者の方法により得られるケイ素膜より１桁以上も低い値となっている。
【００１８】
従って、触媒元素のケイ素膜中の濃度低減を考えると、触媒元素の選択導入後に横方向結晶成長させる後者の方法（選択導入方法）が、非常に有効となる。先に述べた特開平９−１７１９６４号公報及び特開平９−３１２２５９号公報は、何れもこの選択導入方法を利用したものであり、先述のように、触媒元素の選択導入をマスク膜を使用して行っている。
【００１９】
ここで、特開平９−１７１９６４号公報では、マスク膜上に触媒元素の塩を含む水溶液を塗布し、マスク膜を除去した後に加熱処理を行っている。しかし、このように水溶液を塗布してスピン乾燥させた状態の触媒元素は、基板表面に十分に吸着しておらず、その後の水洗浄だけで除去される。すなわち、マスク膜の材料に係わらず（フォトレジストマスク膜であっても酸化ケイ素マスク膜であっても）、マスク膜の除去工程において、添加したはずの触媒元素も一緒に除去されてしまう。このため、この特開平９−１７１９６４号公報に記載されている方法で結晶化を行うことは、実際には困難である。
【００２０】
上記の点を解決するために、触媒元素をスパッタリングや蒸着などの薄膜形成法を利用して添加することも可能ではあるが、レジストマスク膜を使用する場合には、ケイ素膜の表面に直接にレジストが付着して、好ましくない汚染を生じさせ得る。また、活性領域の表面が曝された状態で加熱処理が加えられるため、熱処理工程において、活性領域が汚染される可能性が高くなる。一般的なコプレーナ構造の電界効果トランジスタ素子では、このケイ素膜表面が、トランジスタの駆動に重要な役割を果たすチャネル面となるために、ケイ素膜の表面状態は非常に重要であり、できる限りクリーンに保つ必要がある。
【００２１】
一方、特開平９−３１２２５９号公報の方法では、触媒元素の水溶液を塗布して乾燥させた後に、酸化ケイ素膜などのマスク膜を残したままの状態で加熱処理を行うため、活性領域の表面汚染は少なくなる。しかし、この状態で得られる横方向に結晶成長したケイ素膜中の触媒元素は、依然として比較的に高い濃度であって、十分な素子特性が得られない。
【００２２】
加えて、上述したように、素子の性能の向上や安定且つ高信頼性の素子特性を得るためには、活性領域の表面をクリーンに保ち、実際に電界効果トランジスタのチャネル界面となる活性領域におけるケイ素膜とゲート絶縁膜との界面の特性を良好にすることが、非常に重要である。従来の一般的なコプレーナ構造の電界効果トランジスタ素子において、この目的を簡便に達成するには、活性領域のケイ素膜とゲート絶縁膜とを、大気中に曝さずに連続して成膜する方法が有効である。しかし、上述のような触媒元素を用いた結晶化方法を採用した場合には、触媒元素導入工程が必要であることから、ケイ素膜とゲート絶縁膜とを連続して形成することは原理的に難しく、従来技術では実現することができない。
【００２３】
本発明は、上述したような触媒元素を用いてケイ素膜を結晶化する際に生ずる問題点を克服するためになされたものであって、その目的は、得られる結晶性ケイ素膜中の触媒元素濃度の低減や、清浄な活性領域表面及び良好なチャネル界面特性の確保などを実現し得る半導体装置の製造方法であって、非常に高性能で且つ高信頼性の半導体装置を、絶縁表面を有する基板上に歩留まり良く製造できる半導体装置の製造方法を提供すること、である。
【００２４】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、絶縁表面を有する基板上に非晶質ケイ素膜を形成する工程と、該非晶質ケイ素膜の上に絶縁性薄膜を堆積し、該絶縁性薄膜の所定の領域に開口部を形成して、該非晶質ケイ素膜の一部を該開口部を通じて露出させる工程と、該非晶質ケイ素膜の結晶化を助長する金属元素からなる触媒元素を該絶縁性薄膜及び該非晶質ケイ素膜の上に金属状態で添加する工程と、その後に、熱処理工程を経ることなく、該添加された触媒元素のうちで該絶縁性薄膜の上に金属状態で存在する触媒元素のみを、該絶縁性薄膜の表面のライトエッチングによるリフトオフにより選択的に除去する工程と、その後、該絶縁性薄膜を残した状態で、加熱処理を行い、該非晶質ケイ素膜の結晶成長を、該触媒元素が添加導入された領域からその周辺領域へ向かって、該基板の表面に対して平行な横方向に行わせ、結晶性ケイ素膜領域を得る工程と、該結晶性ケイ素膜領域を用いて半導体装置の活性領域を形成する工程と、を包含しており、そのことによって、上記目的が達成される。
【００２５】
好ましくは、前記絶縁性薄膜は、前記加熱処理による前記非晶質ケイ素膜の横方向結晶成長後に、形成される半導体装置のゲート絶縁膜として使用される。
【００２６】
好ましくは、前記非晶質ケイ素膜及びその上に形成される前記絶縁性薄膜は、大気中に曝されることなく連続して成膜される。
【００２８】
ある実施形態では、前記絶縁性薄膜の表面の前記ライトエッチング時のエッチャントとして、前記ケイ素膜及び前記触媒元素は実質的にエッチングせずに該絶縁性薄膜のみをエッチングする材料を使用する。
【００２９】
例えば、前記絶縁性薄膜として酸化ケイ素膜或いは窒化ケイ素膜を用いて、前記ライトエッチング時のエッチャントとして低濃度フッ化水素酸を用いることができる。
【００３０】
前記非晶質ケイ素膜の結晶化を助長する前記触媒元素として、Ｎｉ，Ｃｏ，Ｐｄ，Ｐｔ，Ｃｕ，Ａｇ，Ａｕ，Ｉｎ，Ｓｎ，Ａｌ，及びＳｂからなるグループより選ばれた少なくとも一種の元素が用いられ得る。
【００３２】
好ましくは、前記添加された触媒元素の表面濃度を、全反射蛍光Ｘ線分析法により、約１×１０１３ａｔｏｍｓ／ｃｍ２〜約２×１０１４ａｔｏｍｓ／ｃｍ２の範囲内に制御する。
【００３３】
好ましくは、前記横方向結晶成長の方向と形成される半導体装置におけるキャリアの移動方向とが略平行となるように、前記活性領域を形成する。
【００３４】
【発明の実施の形態】
本発明の具体的な実施形態の説明に先立って、まず、本発明に至る過程で本願発明者らが行った検討結果を説明する。
【００３５】
本発明によれば、ガラスなどの絶縁基板上に形成された非晶質ケイ素膜上に絶縁性薄膜を設け、その絶縁性薄膜の所定の領域を開口して非晶質ケイ素膜の一部を露呈した後に、非晶質ケイ素膜の結晶化を助長する触媒元素を絶縁性薄膜及び非晶質ケイ素膜上に添加する。その後、絶縁性薄膜上に存在する触媒元素のみを選択的に除去する。そして、加熱処理を行って、非晶質ケイ素膜を触媒元素が添加導入された領域からその周辺領域へ、横方向（すなわち、基板表面に対して平行な方向）に結晶成長させる。これによって得られた横方向結晶成長領域のケイ素膜を用いて、半導体装置の活性領域（素子領域）を形成する。このようにすることで、横方向に結晶成長した領域のケイ素膜中の触媒元素は大きく低減され、また、活性領域となる横方向成長領域のケイ素膜表面もクリーンに保たれる。
この理由を以下に述べる。
【００３６】
本願発明者らの検討に依れば、横成長領域のケイ素膜の触媒元素濃度を低減できない原因として、ケイ素膜の横方向成長領域の先端より先の領域（すなわち、触媒元素による成長が及んでいない非晶質領域）にも、触媒元素が存在していることを見い出した。
【００３７】
従来の触媒元素の導入法では、特開平９−３１２２５９号公報のように、主に酸化ケイ素膜をマスク膜として触媒元素を基板全面に対して導入し、その後に結晶化のための加熱処理を行う。このときの様子を、図５（ａ）及び（ｂ）を参照して説明する。図中で、５０１が基板、５０２が非晶質ケイ素膜、５０３が酸化ケイ素によるマスク膜、５０４が表面に添加された触媒元素である。図５（ａ）は、結晶化のための加熱処理直前の状態を示し、図５（ｂ）は、ケイ素膜５０２の結晶化のための加熱処理時の状態を示す。
【００３８】
加熱処理時には、非晶質ケイ素膜５０２のうちで触媒元素５０４が接している導入領域（非晶質ケイ素膜５０２のうちでマスク膜５０３の開口部５００に相当する領域）がまず結晶化されて、シード領域５０２ａとなる。更に、シード領域５０２ａから横方向（矢印５０５の方向）へ結晶成長が進み、横方向結晶成長領域５０２ｂが形成される。
【００３９】
一方、マスク膜（酸化ケイ素膜）５０３の上に存在する触媒元素５０４は、矢印５０６で示すように酸化ケイ素膜５０３を拡散して、下層のケイ素膜５０２に達している。このとき、本来は、酸化ケイ素膜５０３の中における触媒元素の拡散係数の値は、ケイ素膜５０２の中における拡散係数値に比べて非常に小さい。しかし、実際には、その拡散係数の値からは考えられないような触媒元素の酸化ケイ素膜５０３への拡散が発生しており、触媒元素５０４は、横方向結晶成長領域５０２ｂや結晶成長が及んでいない領域５０２ｃの表面にも達する。この結果、本来は触媒元素５０４が存在しない（存在してはならない）領域にも、触媒元素５０４が存在することになる。このようなことが起こると、触媒元素５０４を選択導入して横方向成長させている効果やその有効性が、大きく損なわれてしまうことになる。
【００４０】
そこで、本願発明では、選択導入のためのマスク膜上に存在する触媒元素を、結晶化のための加熱処理前に除去する。これによって、マスク膜上から触媒元素が拡散してくる現象は、発生しなくなる。そのため、活性領域となる横成長領域におけるケイ素膜中の触媒元素濃度が、低減される。更に、マスク膜として用いる酸化ケイ素膜などの膜中にも全く触媒元素が存在しないクリーンな状態のまま、活性領域となるケイ素膜表面が覆われて加熱処理が行われるため、活性領域の表面状態も汚染のない良好な状態に保つことができる。また、加熱処理の際に熱処理炉に入れる基板上の全体的な触媒元素量を大きく低減することができるので、触媒元素による熱処理炉の汚染を低減することもできる。
【００４１】
従って、本発明を用いることにより、結晶化工程における汚染や触媒元素による素子特性の不良発生が大きく低減され、製造歩留まりが大きく向上する。また、形成される半導体装置の高性能化が図れて、その信頼性も大きく向上する。
【００４２】
触媒元素選択導入のためのマスク膜として用いた絶縁性薄膜は、ケイ素膜結晶化のための加熱処理工程後、薄膜トランジスタのゲート絶縁膜として、そのまま用いることが望ましい。本発明においては、従来技術の方法と異なり、結晶化工程において触媒元素の導入マスク膜として用いる絶縁性薄膜上には触媒元素が存在せず、熱処理工程中の絶縁性薄膜中への触媒元素の拡散も生じない。このため、結晶化工程後においても絶縁性薄膜中には触媒元素が存在せず、クリーンな状態である。従って、該絶縁性薄膜を、薄膜トランジスタのゲート絶縁膜としてそのまま使用することが可能になる。これによって、活性領域となるケイ素膜表面が大気中に曝される回数が低減されてその汚染が低減されると共に、マスク膜の除去工程、活性領域表面の洗浄工程、或いは新たなゲート絶縁膜の形成工程が省略或いは短縮され、製造工程が簡略化される。また、結晶化のための熱処理工程の際に、絶縁性薄膜も引き締められて、緻密で固定電荷密度の低い良好な絶縁膜となることから、高晶質なゲート絶縁膜を特別な熱処理工程を追加することなく得ることが可能になる。
【００４３】
更に、このようにマスク膜として用いた絶縁性薄膜をそのままゲート絶縁膜として利用する場合には、非晶質ケイ素膜と該絶縁性薄膜とを、大気中に曝すことなく、連続して成膜することが、より望ましい。すなわち、後に活性領域となる非晶質ケイ素膜と後にゲート絶縁膜となる絶縁性薄膜とを、大気中に曝すことなく連続して成膜することで、電界効果トランジスタにとって最も重要な界面である活性層／ゲート絶縁膜のチャネル界面が、非常にクリーンで且つ界面準位密度の低い理想的な界面状態で得られる。その結果、トランジスタ特性が向上且つ安定すると共に、信頼性も大きく向上させることができる。
【００４４】
絶縁性薄膜上に存在する触媒元素のみを選択的に除去する工程としては、絶縁性薄膜表面をライトエッチングし、触媒元素をリフトオフにより取り除くことが望ましい。触媒元素自身をエッチングするような方法で触媒元素の除去を行うと、絶縁性薄膜上に存在する触媒元素だけでなく、選択導入部にて非晶質ケイ素膜と接して存在している必要な触媒元素まで、一緒に除去され得る。一方、触媒元素自身をエッチングするエッチャントを利用した場合には、実際には絶縁性薄膜上に存在する触媒元素が全て除去されず、ある程度の量の触媒元素がエッチング残さとして残存し得る。
【００４５】
本発明の効果を十分に得るためには、基板表面に添加された触媒元素を、絶縁性薄膜上においてのみ、ほぼ完全に取り除く必要があるが、このためには、触媒元素を添加した後に、その下の絶縁性薄膜表面をライトエッチングすることが非常に有効である。これによって、絶縁性薄膜上に存在する触媒元素のみを、いわゆるリフトオフにより効率的且つ確実に取り除くことができる。
【００４６】
この際、絶縁性薄膜表面をライトエッチングする際のエッチャントを、適切に選択することが重要である。具体的には、このエッチャントとして、ケイ素膜及び触媒元素はエッチングせずに絶縁性薄膜のみをエッチングするような材料を用いる必要がある。このようなエッチャントを用いることで、選択導入部のケイ素膜上に存在する触媒元素は残したままで、絶縁性薄膜上の触媒元素のみを、絶縁性薄膜とともにほぼ完全に取り除くことができる。
【００４７】
さらに具体的には、絶縁性薄膜として酸化ケイ素膜或いは窒化ケイ素膜を用いて、その表面をライトエッチングするエッチャントとして低濃度フッ化水素酸を用いることが望ましい。
【００４８】
代表的な触媒元素であるニッケルを例にとると、フッ化水素酸に対しては、シリサイド化合物状態では可溶であってエッチングされるが、メタル状態（原子状態）で存在する場合にはエッチングされない。その他の触媒元素も、ほぼ同様の傾向を示す。一方、本発明においては、触媒元素を添加した後に熱処理工程を全く経ずに絶縁性薄膜上の触媒元素の除去を行うため、この除去工程（ライトエッチング工程）の実施時には、触媒元素は全くシリサイド化しておらず、原子状態で存在している。従って、ライトエッチング工程においてフッ化水素酸をエッチャントとして用いると、添加された触媒元素はエッチングされない。また、ケイ素膜自身もフッ化水素酸に対してエッチング耐性が強く、ほとんどエッチングされない。これに対して、マスク膜となると絶縁性薄膜として酸化ケイ素膜或いは窒化ケイ素膜を用いると、これらはフッ化水素酸に対してエッチングされると共に、半導体であるケイ素膜に与える影響も最も少なくて済む。
【００４９】
ここで、酸化ケイ素膜は、フッ化水素酸に対して非常に大きいエッチングレートを有する。本発明では、絶縁性薄膜表面をライトエッチングすることで絶縁性薄膜を残して熱処理工程を行い、その絶縁性薄膜を更にゲート絶縁膜として利用するが、エッチングが過剰であると、絶縁性薄膜上の表面荒れが大きくなって、最終的にゲート絶縁膜として機能すべきマスク膜（絶縁性薄膜）が無くなってしまうこともあり得る。従って、特に酸化ケイ素膜を用いる場合には、低濃度フッ化水素酸を用いて、酸化ケイ素膜のエッチングレートが約１０ｎｍ／分以下となるようにすることが望ましい。具体的には、液中のフッ化水素の濃度が約１％以下であるフッ化水素酸を用いるのが良い。
【００５０】
本発明における触媒元素として、Ｎｉ，Ｃｏ，Ｐｄ，Ｐｔ，Ｃｕ、Ａｇ，Ａｕ，Ｉｎ，Ｓｎ，Ａｌ，或いはＳｂを利用することができる。これらから選ばれた１種或いは複数種類の元素であれば、微量で結晶化助長の効果を奏する。
【００５１】
特に、触媒元素としてＮｉを用いた場合に、最も顕著な効果を得ることができる。この理由については、次のようなモデルを考えられる。
触媒元素は単独では作用せず、ケイ素膜と結合してシリサイド化することで結晶成長に作用する。そのときの結晶構造が、非晶質ケイ素膜の結晶化時に一種の鋳型のように作用して、非晶質ケイ素膜の結晶化を促すと考えられる。このとき、Ｎｉは２つのＳｉと結合してＮｉＳｉ２と表されるシリサイドを形成する。このＮｉＳｉ２は螢石型の結晶構造を示すが、その結晶構造は、単結晶ケイ素の結晶構造であるダイヤモンド構造と非常に類似したものである。しかも、ＮｉＳｉ２はその格子定数が５．４０６Åであり、結晶シリコンのダイヤモンド構造における格子定数５．４３０Åに非常に近い値を持つ。従って、ＮｉＳｉ２は、非晶質ケイ素膜を結晶化させるための鋳型としては最も適したものであり、本発明における触媒元素としては、特にＮｉを用いるのが最も望ましい。
【００５２】
ニッケルを代表とするこれらの触媒元素を絶縁性薄膜及び非晶質ケイ素膜上に添加する工程は、これらの触媒元素がシリサイド化合物や塩状態ではなく金属状態にある状態で、その薄膜を形成することにより行うことが望ましい。これは、以下の理由による。
【００５３】
本発明においては、先に述べたように、絶縁性薄膜として酸化ケイ素膜を用いると共に、その表面をライトエッチングする際のエッチャントとして低濃度フッ化水素酸を用いることが最適である。このとき、シリサイド化合物は、フッ化水素酸にエッチングされて除去されてしまう。また、特開平９−３１２２５９号公報のように触媒元素の塩の水溶液を基板表面に塗布して乾燥させる方法では、基板表面に塩状態で触媒元素が析出して単に存在しているという状態なので、フッ化水素酸洗浄のみならず水洗浄のみによっても除去されてしまう。従って、これらの手法を本発明に適用することはできない。本発明においては、絶縁性薄膜のライトエッチングの際に、導入部のケイ素膜に添加された触媒元素が除去されずに確実にケイ素膜表面に吸着している必要があり、そのためには、上記のように、ニッケルを代表とする触媒元素が金属状態である状態でその薄膜を絶縁性薄膜及び非晶質ケイ素膜上に形成し、それによって触媒元素を添加することが望ましい。
【００５４】
この際、基板表面に添加される触媒元素濃度は、全反射蛍光Ｘ線分析法により、約１×１０１３ａｔｏｍｓ／ｃｍ２〜約２×１０１４ａｔｏｍｓ／ｃｍ２の範囲内に制御されることが望ましい。一般に触媒元素を薄膜形成することにより導入する方法では、特開平９−３１２２５９号公報のように触媒元素の塩の水溶液を基板表面に塗布して乾燥させることによって導入する方法に比べて、その導入量を極微量に制御することが難しい。これに対して全反射蛍光Ｘ線分析法は、非破壊で基板表面のみを高感度（検出下限値は約１×１０１０ａｔｏｍｓ／ｃｍ２以下）で分析できるので、本発明における触媒元素の添加量を管理するために最適な方法である。そして、触媒元素の表面添加量を上述のように約１×１０１３ａｔｏｍｓ／ｃｍ２〜約２×１０１４ａｔｏｍｓ／ｃｍ２の範囲内に制御することにより、非晶質ケイ素膜の十分な横方向結晶成長が行われると共に、それを用いて形成される半導体素子において、触媒元素による顕著なリーク電流の増大や信頼性の低下などの悪影響も見られなくなる。
【００５５】
更に、本発明においては、より高い移動度を有し且つより高性能な半導体装置を実現するために、触媒元素によるケイ素膜の結晶成長方向と半導体装置におけるキャリアの移動方向とが略平行となるように、半導体装置を構成する（具体的には、その活性領域におけるチャネル領域やソース／ドレイン領域を配置する）ことが望ましい。このように構成することで、キャリアの移動に際してトラップとなる結晶粒界は、その移動方向には理論上は存在しないことになり、より高移動度を有する半導体装置が得られるようになる。実際には、横方向結晶成長領域において、ある程度の柱状結品の曲がりや分岐が生じているが、上記のような構成にすることにより、キャリア移動方向に対する結晶粒界などのトラップ量は、確実に減少する。
【００５６】
以下では、以上のような検討結果に基づいて達成された本願発明の幾つかの具体的な実施形態を、添付の図面を参照して説明する。
【００５７】
（第１の実施形態）
本発明の第１の実施形態では、ガラス基板上に複数のｎチャネル型ＴＦＴ（ｎ型ＴＦＴ）を製造する工程に、本発明を適用する。本実施形態のｎ型ＴＦＴは、アクティブマトリクス型液晶表示装置のドライバ回路や画素部分はもちろんのこと、一般の薄膜集積回路を構成する素子としても利用することができる。以下の本実施形態の説明では、それらの代表として、基板上に数十万個から数百万個のｎ型ＴＦＴを特に均一に製造する必要がある液晶表示装置用アクティブマトリクス基板の画素駆動用ｎ型ＴＦＴ１２０を例にとって、説明を行う。
【００５８】
図１（ａ）〜（ｅ）は、本実施形態で説明するアクティブマトリクス基板上の画素ＴＦＴの製造工程の概要を示す平面図である。実際には前述のように数十万個以上のＴＦＴが構成されるが、本実施形態では、３行×４列の１２個のＴＦＴに簡略化して、説明を行う。また、図２（ａ）〜（ｆ）は、図１に示す１２個のＴＦＴのうちの任意の１つのＴＦＴ１２０の製造工程を示す断面図であって、（ａ）から（ｆ）への順に従って、製造工程が順次進行する。なお、図２では、触媒元素導入部１００とＴＦＴ１２０の活性領域（チャネル領域及びソース／ドレイン領域）の配置方向との間の位置関係が、図１におけるＴＦＴ１２０の配置方向に対して９０度異なっているが、これは説明を行い易くするためであって、この位置関係の如何によって本発明の効果が損われることはない。
【００５９】
本実施形態の製造方法では、まず図２（ａ）に示すように、ガラス基板１０１の上に、例えばスパッタリング法によって、厚さ約３００ｎｍの酸化ケイ素からなる下地膜１０２を形成する。この酸化ケイ素膜１０２は、ガラス基板１０１からの不純物の拡散を防ぐために設けられる。次に、減圧ＣＶＤ法或いはプラズマＣＶＤ法によって、厚さ約２５ｎｍ〜約１００ｎｍ、例えば約５０ｎｍの真性（Ｉ型）非晶質ケイ素膜（ａ−Ｓｉ膜）１０３を、下地膜１０２の上に成膜する。更にその上には、酸化ケイ素膜或いは窒化ケイ素膜等からなる絶縁性薄膜１０４を堆積する。
【００６０】
本発明においては、この絶縁性薄膜１０４は、後の触媒元素導入時のマスク膜及びＴＦＴのゲート絶縁膜として機能するものである。本実施形態においては、この絶縁性薄膜１０４を酸化ケイ素膜とし、具体的にはＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｏｘｙ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）を原料として、酸素とともにＲＦプラズマＣＶＤ法で分解・堆積する。更に、本実施形態では、マルチチェンバ型プラズマＣＶＤ装置を用いて、基板１０１を大気中に出すことなく、前述のａ−Ｓｉ膜１０３と酸化ケイ素膜１０４とを連続して成膜する。
【００６１】
酸化ケイ素膜（マスク膜）１０４の厚さは、約１０ｎｍ〜約５０ｎｍであることが望ましい。酸化ケイ素膜１０４が上記の範囲よりも薄いと、触媒元素の導入工程において、導入された触媒元素は酸化ケイ素膜（マスク膜）１０４を拡散して通過して、下層のケイ素膜１０３における望ましくない領域にまで到達する可能性がある。一方、上記の範囲より酸化ケイ素膜１０４が厚いと、後にゲート絶縁膜として用いることが困難となる。本実施形態では、酸化ケイ素膜１０４の厚さを約３０ｎｍとしている。
【００６２】
次に、ａ−Ｓｉ膜１０３の上の酸化ケイ素膜（マスク膜）１０４をパターニングして開口部（スルーホール）１００を形成し、所定のマスクパターンを得る。ここで、図２（ａ）に示すように、マスク膜１０４の開口部（スルーホール）１００を介して、スリット状にａ−Ｓｉ膜１０３が露呈される。この状態を複数のＴＦＴに対して総括的に上面から見ると、ａ−Ｓｉ膜１０３は、マスク膜１０４に複数本設けられたスルーホール（開口部）１００の底部にスリット状に露呈しており、ａ−Ｓｉ膜１０３のその他の部分はマスクされている。
【００６３】
その後に、図２（ａ）に示すように、上記で得られた構成の上面に、ニッケル膜（ニッケル薄膜）１０５を、スパッタリング法により形成する。ニッケル膜１０５は、マスク膜１０４の開口部１００では、その底部に露呈しているａ−Ｓｉ膜１０３の表面に形成されて、ａ−Ｓｉ膜１０３に接することになる（参照番号１０５ａ）。このとき、基板表面に形成されるニッケル膜１０５（１０５ａ）の表面濃度（添加されるニッケルの表面濃度）を全反射蛍光Ｘ線分析法によって管理し、好ましくは約１×１０１３ａｔｏｍｓ／ｃｍ２〜約２×１０１４ａｔｏｍｓ／ｃｍ２の範囲内に制御する。本実施形態では、スパッタリング時の圧力を通常よりも大きくし、ＤＣパワーを極めて低く制御することにより、ニッケル膜１０５の表面濃度を、典型的には約５×１０１３ａｔｏｍｓ／ｃｍ２に設定する。この状態で基板表面に形成されるニッケル膜１０５は、実際には単原子層以下の密度であって、もはや膜とは言い難い。
【００６４】
次に、基板１０１を低濃度フッ化水素酸に浸し、マスク膜１０４の表面をライトエッチングする。本実施形態では、約０．５％のフッ化水素酸に約３０秒間浸すことによって、上記のライトエッチング処理を行う。このライトエッチング処理により、マスク膜１０４は５ｎｍ程度エッチングされるが、それに伴って、マスク膜１０４の上に存在していたニッケル膜１０５がリフトオフされて完全に除去される。一方、領域１００でケイ素膜１０３と接して存在しているニッケル膜１０５ａは、このライトエッチング処理では除去されないため、図２（ｂ）に示すように、基板１０１の上において、領域１００で露呈している部分のａ−Ｓｉ膜１０３の上のみに、選択的にニッケル膜１０５ａが存在することになる。
【００６５】
この後に、このようにニッケルの選択導入処理（ニッケル膜１０５ａの選択的な形成処理）が実施された基板１０１に対して、不活性雰囲気下、例えば窒素雰囲気にて、約５４０℃〜約６２０℃の温度で数時間から数十時間の加熱処理を施す。本実施形態では、一例として約５８０℃にて約６時間の加熱処理を行う。この加熱処理において、ニッケル膜１０５ａと接している領域１００のａ−Ｓｉ膜１０３において、ニッケルを核としたランダムな結晶核発生が起きて結晶化が進行し、シード領域としての結晶性ケイ素膜１０３ａが形成される（図２（ｃ）参照）。その後に、領域１００の結晶性ケイ素膜１０３ａ（すなわちシード領域１０３ａ）からその周辺領域に向かって、矢印１０６で示すように、横方向（基板１０１の表面と平行な方向）に結晶成長が行われる。この際に、マスク膜１０４の上にはニッケルが全く存在しない状態となっているため、この矢印１０６によって示される横方向結晶成長は、マスク膜１０４を介した拡散に起因するニッケルによるものではなく、領域１００に形成されたニッケル膜１０５ａからのニッケルのみに基づいて、行われる。また、上記の加熱処理工程中に、後のチャネル面となる横方向結晶成長領域１０３ｂの表面は、ニッケルを含まない清浄な酸化ケイ素膜１０４で常時覆われた状態となっており、活性領域への汚染を極力防止することができる。
【００６６】
ここで、図１（ａ）を参照すると、ニッケルが選択導入された線状の領域（導入領域）１００（シード領域１０３ａ）に挟まれた領域では、矢印１０６のように横方向結晶成長した結晶性ケイ素膜１０３ｂが形成されるが、最終的には、別々の導入領域１００より成長してきた横成長結晶性ケイ素膜１０３ｂ同士がぶつかり合って、結晶粒界１０３ｄを形成する。また、最も外側に存在する線状導入領域１００から外側に向かっても同様の横方向結晶成長が起こるが、その成長が到達しない領域は、そのまま非晶質ケイ素膜領域１０３ｃとして残る。すなわち、図１と図２とを対応させて考えれば、図２（ｆ）にて形成されるＴＦＴ１２０は、図１（ａ）では最も右側に描かれている列のＴＦＴの一つに相当し、図２（ａ）などにおける導入領域１００は、図１（ａ）での最も右側に描かれているラインに相当する。従って、図２において、紙面上の左側には、実際には別の導入領域及びそこから横方向に成長してくる結晶性領域が存在するが、右側には、その他の導入領域が存在していない。
【００６７】
なお、後に活性領域が形成される横方向成長領域１０３ｂの中のニッケル元素濃度は、ＳＩＭＳ測定によると、典型的には約５×１０１６ａｔｏｍｓ／ｃｍ３である。この値は、従来技術によって得られる値に比べて十分に低い。
【００６８】
次に、ケイ素膜１０３の不要な部分を除去して、素子間分離を行う。この際に、マスク膜として用いたケイ素膜１０３の上の酸化ケイ素膜１０４も、同様にそのまま残す。すなわち、これによって、横方向結晶化領域１０３ｂを用いて後にＴＦＴ１２０の活性領域（ソース／ドレイン領域及びチャネル領域）となる島状の結晶性ケイ素膜１０３ｉを形成するとともに、酸化ケイ素膜１０４も同様にパターニングして、第１のゲート絶縁膜１０４ｉを形成する（図１（ｂ）及び（ｃ）、並びに図２（ｄ）参照）。
【００６９】
ここで、後のＴＦＴ１２０のチャネル界面は、高品質な横方向結晶成長ケイ素膜１０３ｉ（１０３ｂ）とマスク膜として用いた酸化ケイ素膜１０４ｉとの間の界面として形成される。すなわち、本実施形態でのチャネル界面は、大気に全く触れずに連続成膜されたものであり、更に結晶化のための高温熱処理が加えられているため、界面が清浄であると共に優れた界面特性を有する。また、第１のゲート絶縁膜１０４ｉも加熱処理により緻密化されており、バルク特性も非常に良好である。
【００７０】
次に、活性領域となる島状結晶性ケイ素膜１０３ｉ、及び島状の第１のゲート絶縁膜１０４ｉを覆うように、厚さ約２０ｎｍ〜約１３０ｎｍ、典型的には約７０ｎｍの酸化ケイ素膜を、第２のゲート絶縁膜１０７として成膜する。酸化ケイ素膜１０７は、例えばＴＥＯＳを原料として、酸素とともに基板温度約１５０℃〜約６００℃、好ましくは約３００℃〜約４５０℃で、ＲＦプラズマＣＶＤ法によって分解・堆積する。或いは、ＴＥＯＳを原料として、オゾンガスとともに基板温度を約３５０℃〜約６００℃、好ましくは約４００℃〜約５５０℃で、減圧ＣＶＤ法或いは常圧ＣＶＤ法によって形成してもよい。この第２のゲート絶縁膜１０７は、ケイ素膜１０３ｉの側面と後のゲートラインとの間のリーク防止のために、設けられる。ゲート絶縁膜のトータルな厚さは、最終的には第１のゲート絶縁膜１０４ｉの厚さ（例えば約２５ｎｍ＝ライトエッチング処理により約５ｎｍ目減りしている）と、第２のゲート絶縁膜１０７の厚さ（例えば約７０ｎｍ）との和（上記の例では約９５ｎｍ）で得られる。
【００７１】
引き続いて、スパッタリング法によって、厚さ約４００ｎｍ〜約８００ｎｍ、例えば約６００ｎｍのアルミニウム膜を成膜する。そして、このアルミニウム膜をパターニングして、ゲート電極１０８を形成する。更に、このアルミニウムからなるゲート電極１０８の表面を陽極酸化して、その表面に酸化物層１０９を形成する（図２（ｅ）参照）。ゲート電極１０８は、平面的にはゲートバスライン１１８を同時に構成しており、この状態を平面的に見ると、図１（ｄ）のような状態となっている。
【００７２】
陽極酸化は、典型的には、酒石酸が約１％〜約５％含まれたエチレングリコール溶液中で行い、最初は電流を一定に保ったまま印加電圧を約２２０Ｖまで上げ、その状態で約１時間保持して終了させる。これによって得られる酸化物層１０９の厚さは、約２００ｎｍである。なお、この酸化物層１０９の厚さは、後のイオンドーピング工程において形成されるオフセットゲート領域の厚さに相当しており、オフセットゲート領域の長さを、上記の陽極酸化工程で決めることができる。
【００７３】
次に、イオンドーピング法によって、ゲート電極１０８とその周囲の酸化物層１０９とをマスクとして、活性領域１０３ｉに不純物（リン）を注入する。具体的には、ドーピングガスとしてフォスフィン（ＰＨ３）を用い、加速電圧を約６０ｋＶ〜約９０ｋＶ、例えば約８０ｋＶ、ドーズ量を約１×１０１５ｃｍ−２〜約８×１０１５ｃｍ−２、例えば約２×１０１５ｃｍ−２とする。この工程により、活性領域１０３ｉのうちで不純物が注入された領域１１１及び１１２は、後にＴＦＴ１２０のソース／ドレイン領域となる。一方、ゲート電極１０８及びその周囲の酸化層１０９にマスクされて不純物が注入されない領域１１０は、後にＴＦＴ１２０のチャネル領域となる。
【００７４】
その後、図２（ｅ）に示すように、レーザ光１１３の照射によってアニールを行い、イオン注入した不純物の活性化を行うと同時に、上記の不純物導入工程で結晶性が劣化した部分の結晶性を改善させる。具体的には、例えばＸｅＣ１エキシマレーザ（波長３０８ｎｍ、パルス幅約４０ｎｓｅｃ）を用いて、エネルギー密度を約１５０Ｊ／ｃｍ２〜約４００Ｊ／ｃｍ２、好ましくは約２００Ｊ／ｃｍ２〜約３００Ｊ／ｃｍ２として、１ヶ所に対して各１０回ずつの照射を行う。こうして形成されたｎ型不純物（リン）領域１１１及び１１２のシート抵抗は、典型的には約２００Ω／□〜約８００Ω／□である。
【００７５】
続いて、厚さ６００ｎｍ程度の酸化ケイ素膜或いは窒化ケイ素膜を、層間絶縁膜１１４として形成する。酸化ケイ素膜を用いる場合には、ＴＥＯＳを原料とし、ＴＥＯＳと酸素とのプラズマＣＶＤ法、或いはＴＥＯＳとオゾンとの減圧ＣＶＤ法或いは常圧ＣＶＤ法によって形成すれば、段差被覆性に優れた良好な層間絶縁膜１１４が得られる。また、ＳｉＨ４とＮＨ３とを原料ガスとしてプラズマＣＶＤ法で成膜された窒化ケイ素膜を用いれば、活性領域１０３ｉとゲート絶縁膜１０４ｉとの間の界面に水素原子が供給されて、ＴＦＴ特性を劣化させる不対結合手を低減する効果がある。
【００７６】
次に、層間絶縁膜１１４にコンタクトホールを形成して、金属材料、例えば、窒化チタンとアルミニウムとの二層膜によって、ＴＦＴ１２０のソース電極・配線１１５を形成する。窒化チタン膜は、アルミニウムの半導体層への拡散を防止するバリア膜として、設けられる。本実施形態におけるＴＦＴ１２０は画素電極をスイッチングする素子を想定しているので、もう一方のドレイン電極には、ＩＴＯなど透明導電膜からなる画素電極１１６を設ける。すなわち、図１（ｅ）において、ソースバスライン１１５を介してビデオ信号が供給され、ゲートバスライン１１８のゲート信号に基づいて、画素電極１１６に必要な電荷が書き込まれる。
【００７７】
最後に、約１気圧の水素雰囲気で約３５０℃、約３０分間のアニール処理を行って、図２（ｆ）に示すＴＦＴ１２０を完成させる。更に、必要に応じて、ＴＦＴ１２０を保護する目的で、ＴＦＴ１２０の上に窒化ケイ素膜などからなる保護膜を設けてもよい。
【００７８】
以上のように製造した本実施形態のｎ型ＴＦＴ１２０は、典型的には、電界効果移動度が約１００ｃｍ−２／Ｖｓ、閾値電圧が約２．５Ｖと非常に高性能であるにもかかわらず、繰り返し測定やバイアス印加或いは温度ストレスなどによる耐久性試験を行ってもほとんど特性劣化は見られず、従来のものと比べて非常に信頼性が高い。また、触媒元素が特に問題となるＴＦＴオフ領域でのリーク電流は、従来の約１０ｐＡ〜約１５ｐＡという値に比べて、触媒元素を用いない場合と同等の約５ｐＡ程度にまで低減され、製造歩留まりを大きく向上することができた。そして、本実施形態に基づいて製造されたｎ型ＴＦＴ１２０を使用して形成された液晶表示用アクティブマトリクス基板を実際に点灯評価したところ、画素欠陥も極めて少なく、コントラスト比の高い高表示品位の液晶パネルが得られた。
【００７９】
なお、本実施形態では、ｎ型ＴＦＴ１２０の製造工程を、アクティブマトリクス基板の画素電極を例として説明しているが、本実施形態のｎ型ＴＦＴ１２０は、薄膜集積回路などにも簡単に応用できる。例えば、その場合には、ゲート電極１０８の上にもコンタクトホールを形成して、必要とする配線を施せばよい。
【００８０】
（第２の実施形態）
本発明の第２の実施形態では、ガラス基板上に、複数のｎチャネル型ＴＦＴ（ｎ型ＴＦＴ）とｐチャネル型ＴＦＴ（ｐ型ＴＦＴ）とを相補型に構成したＣＭＯＳ回路を製造する工程に、本発明を適用する。本実施形態のＣＭＯＳ回路を構成するｎ型ＴＦＴ及びｐ型ＴＦＴは、アクティブマトリクス型液晶表示装置の周辺駆動回路はもちろんのこと、一般の薄膜集積回路を構成する素子としても利用することができる。以下の本実施形態の説明では、それらの代表として、液晶表示装置用アクティブマトリクス基板の周辺駆動回路用ＣＭＯＳ回路を構成するｎ型ＴＦＴ及びｐ型ＴＦＴを例にとって、説明を行う。
【００８１】
図３は、本実施形態で説明するＣＭＯＳ回路を構成するｎ型ＴＦＴ２２１及びｐ型ＴＦＴ２２２の製造工程の概要を示す平面図である。また、図４（ａ）〜（ｆ）は、図３の線４−４に沿った断面図であって、（ａ）から（ｆ）への順に従って、ｎ型ＴＦＴ２２１及びｐ型ＴＦＴ２２２の製造工程が順次進行する。
【００８２】
本実施形態の製造方法では、まず図４（ａ）に示すように、ガラス基板２０１の上に、例えばＣＶＤ法やＰＶＤ法によって、厚さ約３００ｎｍの酸化ケイ素からなる下地膜２０２を形成する。この酸化ケイ素膜２０２は、ガラス基板２０１からの不純物の拡散を防ぐために設けられる。次に、マルチチャンバ型プラズマＣＶＤ装置を用いて、厚さ約２５ｎｍ〜約１００ｎｍ、例えば約３５ｎｍの真性（Ｉ型）非晶質ケイ素膜（ａ−Ｓｉ膜）２０３を、下地膜２０２の上に成膜する。更に、基板を大気中に曝すことなく、下地膜２０２の上に連続的に、酸化ケイ素膜２０４を同じくプラズマＣＶＤ法によって形成する。このとき、プラズマＣＶＤプロセスにおける成膜ガスとしては、典型的には、ａ−Ｓｉ膜２０３の堆積にはＳｉＨ４ガスを用い、酸化ケイ素膜２０４の堆積にはＳｉＨ４ガスとＮ２Ｏガスとの混合ガスを用いる。
【００８３】
次に、酸化ケイ素膜２０４をパターニングして開口部（スルーホール）２００を設けて、所定のマスクパターンを得る。ここで、図４（ａ）に示すように、マスク膜２０４の開口部（スルーホール）２００を介して、スリット状にａ−Ｓｉ膜２０３が露呈される。この状態を上面から見ると、ａ−Ｓｉ膜２０３は、マスク膜２０４に設けられたスルーホール（開口部）２００の底部にスリット状に露呈しており、ａ−Ｓｉ膜２０３のその他の部分はマスクされている。
【００８４】
その後に、図４（ａ）に示すように、上記で得られた構成の上面に、ニッケル膜（ニッケル薄膜）２０５を、薄膜蒸着する。ニッケル膜２０５は、マスク膜２０４の開口部２００では、その底部に露呈しているａ−Ｓｉ膜２０３の表面に形成されて、ａ−Ｓｉ膜２０３に接することになる（参照番号２０５ａ）。
【００８５】
このニッケルの蒸着プロセスでは、蒸着ソースと基板との間の距離を通常よりも大きくして、蒸着レートを低くすることで、ニッケル膜２０５の厚さを制御する。具体的には、全反射蛍光Ｘ線分析法によって、形成されるニッケル膜２０５（２０５ａ）の表面濃度（添加されるニッケルの表面濃度）が約１×１０１３ａｔｏｍｓ／ｃｍ２〜約２×１０１４ａｔｏｍｓ／ｃｍ２の範囲内、例えば約３×１０１３ａｔｏｍｓ／ｃｍ２になるように制御する。
【００８６】
次に、基板２０１を低濃度フッ化水素酸に浸し、マスク膜２０４の表面をライトエッチングする。本実施形態では、約０．５％のフッ化水素酸に約３０秒間浸すことによって、上記のライトエッチング処理を行う。このライトエッチング処理により、マスク膜２０４は５ｎｍ程度エッチングされるが、それに伴って、マスク膜２０４の上に存在していたニッケル膜２０５がリフトオフされて完全に除去される。一方、領域２００でケイ素膜２０３と接して存在しているニッケル膜２０５ａは、このライトエッチング処理では除去されないため、図４（ｂ）に示すように、基板２０１の上において、領域２００で露呈している部分のａ−Ｓｉ膜２０３の上のみに、選択的にニッケル膜２０５ａが存在することになる。
【００８７】
この後に、このようにニッケルの選択導入処理（ニッケル膜２０５ａの選択的な形成処理）が実施された基板２０１に対して、不活性雰囲気下、例えば窒素雰囲気にて、約５４０℃〜約６２０℃の温度で数時間から数十時間の加熱処理を施す。本実施形態では、一例として約５８０℃にて約５時間の加熱処理を行う。この加熱処理において、ニッケル膜２０５ａと接している領域２００のａ−Ｓｉ膜２０３においては、ａ−Ｓｉ膜２０３の表面に添加されたニッケルを核として、基板２０１に垂直な方向にａ−Ｓｉ膜２０３の結晶化が進行し、シード領域としての結晶性ケイ素膜２０３ａが形成される（図４（ｃ）参照）。その後に、領域２００の結晶性ケイ素膜２０３ａ（すなわちシード領域２０３ａ）からその周辺領域に向かって、矢印２０６で示すように、横方向（基板２０１の表面と平行な方向）に結晶成長が行われる。この際に、マスク膜２０４の上にはニッケルが全く存在しない状態となっているため、この矢印２０６によって示される横方向結晶成長は、マスク膜２０４を介した拡散に起因するニッケルによるものではなく、領域２００に形成されたニッケル膜２０５ａからのニッケルのみに基づいて、行われる。また、上記の加熱処理工程中に、後のチャネル面となる横方向結晶成長領域２０３ｂの表面は、ニッケルを含まない清浄な酸化ケイ素膜２０４で常時覆われた状態となっており、活性領域への汚染を極力防止することができる。
【００８８】
ここで、図３を参照すると、ニッケルが選択導入された線状の領域（導入領域）２００（シード領域２０３ａ）の周囲の領域では、矢印２０６のように横方向結晶成長した結晶性ケイ素膜２０３ｂが形成されるが、その成長が到達しない領域は、そのまま非晶質ケイ素膜領域２０３ｃとして残る。
【００８９】
また、本実施形態における横方向結晶成長の成長距離（図３の線４−４’上における成長距離）は、約６０μｍである。また、後に活性領域が形成される横方向成長領域２０３ｂの中のニッケル元素濃度は、ＳＩＭＳ測定によると、典型的には約５×１０１６ａｔｏｍｓ／ｃｍ３である。この値は、従来技術によって得られる値に比べて十分に低い。
【００９０】
次に、ケイ素膜２０３の不要な部分を除去して、素子間分離を行う。この際に、マスク膜として用いたケイ素膜２０３の上の酸化ケイ素膜２０４も、同様にそのまま残す。すなわち、これによって、横方向結晶化領域２０３ｂを用いて後にｎ型ＴＦＴ２２１及びｐ型ＴＦＴ２２２の活性領域（ソース／ドレイン領域及びチャネル領域）となる島状の結晶性ケイ素膜２０３ｎ及び２０３ｐを形成するとともに、酸化ケイ素膜２０４も同様にパターニングし、図４（ｄ）に示すように、第１のゲート絶縁膜２０４ｎ及び２０４ｐを形成する。
【００９１】
ここで、後のｎ型ＴＦＴ２２１及びｐ型ＴＦＴ２２２のチャネル界面は、高品質な横方向結晶成長ケイ素膜２０３ｎ或いは２０３ｐとマスク膜として用いた酸化ケイ素膜２０４ｎ或いは２０４ｐとの間の界面として、形成される。すなわち、本実施形態でのチャネル界面は、大気に全く触れずに連続成膜されたものであり、更に結晶化のための高温熱処理が加えられているため、界面が清浄であると共に優れた界面特性を有する。また、第１のゲート絶縁膜２０４ｎ及び２０４ｐも加熱処理により緻密化されており、バルク特性も非常に良好である。
【００９２】
次に、活性領域となる島状結晶性ケイ素膜２０３ｎ及び２０３ｐ、及び島状の第１のゲート絶縁膜２０４ｎ及び２０４ｐを覆うように、厚さ約２０ｎｍ〜約１３０ｎｍ、典型的には約４０ｎｍの酸化ケイ素膜を、第２のゲート絶縁膜２０７として成膜する。酸化ケイ素膜２０７は、例えばＴＥＯＳを原料として、酸素とともに基板温度約１５０℃〜約６００℃、好ましくは約３００℃〜約４５０℃で、ＲＦプラズマＣＶＤ法によって分解・堆積する。或いは、ＴＥＯＳを原料として、オゾンガスとともに基板温度を約３５０℃〜約６００℃、好ましくは約４００℃〜約５５０℃で、減圧ＣＶＤ法或いは常圧ＣＶＤ法によって形成してもよい。この第２のゲート絶縁膜２０７は、ケイ素膜２０３ｎ及び２０３ｐの側面と後のゲートラインとの間のリーク防止のために、設けられる。
【００９３】
ゲート絶縁膜のトータルな厚さは、最終的には第１のゲート絶縁膜２０４ｎ或いは２０４ｐの厚さ（例えば約１５ｎｍ＝ライトエッチング処理により約５ｎｍ目減りしている）と、第２のゲート絶縁膜２０７の厚さ（例えば約４０ｎｍ）との和（上記の例では約５５ｎｍ）で得られる。
【００９４】
引き続いて、スパッタリング法によって、厚さ約４００ｎｍ〜約８００ｎｍ、例えば約５００ｎｍのアルミニウム膜（約０．１％〜約２％のシリコンを含む）を成膜する。そして、このアルミニウム膜をパターニングして、図４（ｅ）に示すようにゲート電極２０８ｎ及び２０８ｐを形成する。
【００９５】
次に、イオンドーピング法によって、ゲート電極２０８ｎ及び２０８ｐをマスクとして、活性領域２０３ｎ及び２０３ｐに不純物（リン及びホウ素）をそれぞれ注入する。具体的には、ドーピングガスとしてフォスフィン（ＰＨ３）及びジボラン（Ｂ２Ｈ６）を用いて、リンのドープ時には、加速電圧を約６０ｋＶ〜約９０ｋＶ、例えば約８０ｋＶ、ドーズ量を約１×１０１５ｃｍ−２〜約８×１０１５ｃｍ−２、例えば約２×１０１５ｃｍ−２とし、ホウ素のドープ時には、加速電圧を約４０ｋＶ〜約８０ｋＶ、例えば約６５ｋＶ、ドーズ量を約１×１０１５ｃｍ−２〜約８×１０１５ｃｍ−２、例えば約５×１０１５ｃｍ−２とする。この工程により、活性領域２０３ｎ及び２０３ｐのうちで不純物が注入された領域２１１ｎ及び２１２ｎと２１１ｐ及び２１２ｐとは、後にＴＦＴ２２１及び２２２のソース／ドレイン領域となる。一方、ゲート電極２０８ｎ及び２０８ｐにマスクされて不純物が注入されない領域２１０ｎ及び２１０ｐは、後にＴＦＴ２２１及び２２２のチャネル領域となる。
【００９６】
ここで、本実施形態では、図３からわかるように、ケイ素膜の結晶成長方向２０６とＴＦＴ２２１及び２２２におけるキャリアの移動方向（ソース領域２１１ｎ或いは２１１ｐからドレイン領域２１２ｎ或いは２１２ｐへの向き）がお互いに平行になるように、ＴＦＴ２２１及び２２２の活性領域に含まれる各領域を配置する。これにより、キャリアに対するケイ素膜中の欠陥や結晶粒界などのトラップ密度が低減されて、より高移動度のＴＦＴ２２１及び２２２が得られる。
【００９７】
その後、図４（ｅ）に示すように、レーザ光２１３の照射によってアニールを行い、イオン注入した不純物の活性化を行うと同時に、上記の不純物導入工程で結晶性が劣化した部分の結晶性を改善させる。具体的には、例えばＸｅＣｌエキシマレーザ（波長３０８ｎｍ、パルス幅約４０ｎｓｅｃ）を用いて、エネルギー密度を約１５０Ｊ／ｃｍ２〜約４００Ｊ／ｃｍ２、好ましくは約２００Ｊ／ｃｍ２〜約３００Ｊ／ｃｍ２、典型的には約２５０Ｊ／ｃｍ２として、１ヶ所に対して各１０回ずつの照射を行う。
【００９８】
続いて、図４（ｆ）に示すように、厚さ６００ｎｍ程度の酸化ケイ素膜を、例えばプラズマＣＶＤ法によって層間絶縁膜２１４として形成する。次に、層間絶縁膜２１４にコンタクトホールを形成して、金属材料、例えば、窒化チタンとアルミニウムとの二層膜によって、ＴＦＴのソース電極・配線２１７、２１８、及び２１９を形成する。最後に、約１気圧の水素雰囲気で約３５０℃、約３０分間のアニール処理を行って、図４（ｆ）に示すＴＦＴ２２１及び２２２を完成させる。更に、必要に応じて、ＴＦＴ２２１及び２２２を保護する目的で、ＴＦＴ２２１及び２２２の上に窒化ケイ素膜などからなる保護膜を設けてもよい。
【００９９】
以上の実施形態に従って製造したＣＭＯＳ回路を構成するｎ型ＴＦＴ２２１及びｐ型ＴＦＴ２２２の各々は、典型的には、ｎ型ＴＦＴ２２１における電界効果移動度が約１３０ｃｍ−２／Ｖｓ〜約１６０ｃｍ−２／Ｖｓ、閾値電圧が約１Ｖ〜約２Ｖ、一方、ｐ型ＴＦＴ２２２における電界効果移動度が約９０ｃｍ−２／Ｖｓ〜約１２０ｃｍ−２／Ｖｓ、閾値電圧が約−２Ｖ〜約−３Ｖであって、非常に良好な特性を示す。更に、ｎ型ＴＦＴ２２１及びｐ型ＴＦＴ２２２がこのように高性能であるにもかかわらず、繰り返し測定やバイアス印加或いは温度ストレスなどによる耐久性試験を行ってもほとんど特性劣化は見られず、従来のものと比べて非常に信頼性が高い。また、触媒元素が特に間題となるＴＦＴオフ領域でのリーク電流は、従来の約１０ｐＡ〜約１５ｐＡという値に比べて、ｎ型ＴＦＴ２２１で約５ｐＡ、ｐ型ＴＦＴ２２２で約３ｐＡと低減され、製造歩留まりを大きく向上することができた。
【０１００】
以上では、本発明に基づく２つの実施形態を具体的に説明したが、本発明は上述の実施形態に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。
【０１０１】
例えば、上記の２つの実施形態においては、マスク膜となる酸化ケイ素膜をそのままＴＦＴのゲート絶縁膜として用いたが、結晶化工程後にマスク膜を除去し、新たにゲート絶縁膜を成膜し直しても、結晶化工程中におけるニッケルのマスク膜上からの拡散はなく、ケイ素膜表面の汚染も抑えられることから、本発明の効果を得ることができる。また、マスク膜としては、酸化ケイ素膜の他に窒化ケイ素膜を用いても、同様の効果が得られる。更に、結晶化を助長する不純物金属元素としては、ニッケル以外にコバルト、パラジウム、白金、銅、銀、金、インジウム、スズ、アルミニウム、或いはアンチモンを用いても、同様の効果が得られる。
【０１０２】
また、本発明の応用としては、液晶表示用アクティブマトリクス型基板以外に、例えば、密着型イメージセンサ、ドライバ内蔵型のサーマルヘッド、有機系ＥＬ等を発光素子としたドライバ内蔵型の光書き込み素子や表示素子、更には三次元ＩＣなどが考えられる。これらの素子に本発明を適用することで、その高速化や高解像度化などの高性能化が実現される。
【０１０３】
更に本発明は、上述の実施形態で説明したＭＯＳ型トランジスタに限らず、結晶性半導体を素子構成材料としたバイポーラトランジスタや静電誘導トランジスタをはじめとして、幅広く半導体プロセス全般に応用することができる。
【０１０４】
【発明の効果】
以上に説明したように、本発明によれば、リーク電流が少なく安定した特性を有する高性能半導体素子が実現でき、更に、それを用いることによって、集積度の高い高性能な半導体装置が、簡便な製造ブロセスにて得られる。また、その製造工程における良品率が大きく向上して、商品の低コスト化を図すことができる。
【０１０５】
特に、液晶表示装置においては、アクティブマトリクス基板に要求される画素スィッチングＴＦＴのスィッチング特性の向上、或いは周辺駆動回路部を構成するＴＦＴに要求される高性能化及び高集積化などの要求を同時に満足して、同一基板上にアクティブマトリクス部と周辺駆動回路部とが構成されているドライバモノリシック型アクティブマトリクス基板を、実現することができる。これによって、モジュールのコンパクト化、高性能化、低コスト化などが、実現される。
【図面の簡単な説明】
【図１】（ａ）〜（ｅ）は、本発明の第１の実施形態におけるｎ型ＴＦＴの製造工程の概要を示す平面図である。
【図２】（ａ）〜（ｆ）は、本発明の第１の実施形態におけるｎ型ＴＦＴの製造工程を順に示す断面図である。
【図３】本発明の第２の実施形態におけるＣＭＯＳ回路を構成するｎ型及びｐ型ＴＦＴの製造工程の概要を示す平面図である。
【図４】（ａ）〜（ｆ）は、図３の線４−４における断面図であって、本発明の第２の実施形態におけるＣＭＯＳ回路を構成するｎ型及びｐ型ＴＦＴについて、その製造工程を順に示す断面図である。
【図５】（ａ）及び（ｂ）は、従来技術による触媒元素を用いた結晶化方法の問題点を説明するための模式的な断面図である。
【符号の説明】
１００、２００ 開口部（スルーホール）
１０１、２０１ 基板
１０２、２０２ 下地膜
１０３、２０３ ケイ素膜
１０３ａ、２０３ａ シード領域
１０３ｂ、２０３ｂ 横方向結晶成長領域
１０４、２０４ マスク膜（第１のゲート絶縁膜）
１０５、２０５ ニッケル膜（触媒元素膜）
１０６、２０６ 結晶成長方向
１０７、２０７ 第２のゲート絶縁膜
１０８、２０８ｎ、２０８ｐ ゲート電極
１０９ 陽極酸化層
１１０、２１０ｎ、２１０ｐ チャネル領域
１１１、２１１ｎ、２１１ｐ ソース領域
１１２、２１２ｎ、２１２ｐ ドレイン領域
１１３、２１３ レーザ光
１１４、２１４ 層間絶縁膜
１１５ ソース電極
１１６ 画素電極
１１８ ゲートバスライン
１２５ ソースバスライン
１２０ ｎチャネル型ＴＦＴ（ｎ型ＴＦＴ）
２１７、２１８、２１９ 電極・配線
２２１ ｎチャネル型ＴＦＴ（ｎ型ＴＦＴ）
２２２ ｐチャネル型ＴＦＴ（ｐ型ＴＦＴ）
Claims (8)
- 絶縁表面を有する基板上に非晶質ケイ素膜を形成する工程と、
該非晶質ケイ素膜の上に絶縁性薄膜を堆積し、該絶縁性薄膜の所定の領域に開口部を形成して、該非晶質ケイ素膜の一部を該開口部を通じて露出させる工程と、
該非晶質ケイ素膜の結晶化を助長する金属元素からなる触媒元素を該絶縁性薄膜及び該非晶質ケイ素膜の上に金属状態で添加する工程と、
その後に、熱処理工程を経ることなく、該添加された触媒元素のうちで該絶縁性薄膜の上に金属状態で存在する触媒元素のみを、該絶縁性薄膜の表面のライトエッチングによるリフトオフにより選択的に除去する工程と、
その後、該絶縁性薄膜を残した状態で、加熱処理を行い、該非晶質ケイ素膜の結晶成長を、該触媒元素が添加導入された領域からその周辺領域へ向かって、該基板の表面に対して平行な横方向に行わせ、結晶性ケイ素膜領域を得る工程と、
該結晶性ケイ素膜領域を用いて半導体装置の活性領域を形成する工程と、
を包含する、半導体装置の製造方法。 - 前記絶縁性薄膜は、前記加熱処理による前記非晶質ケイ素膜の横方向結晶成長後に、形成される半導体装置のゲート絶縁膜として使用される、請求項１に記載の半導体装置の製造方法。
- 前記非晶質ケイ素膜及びその上に形成される前記絶縁性薄膜は、大気中に曝されることなく連続して成膜される、請求項１或いは２に記載の半導体装置の製造方法。
- 前記絶縁性薄膜の表面の前記ライトエッチング時のエッチャントとして、前記ケイ素膜及び前記触媒元素は実質的にエッチングせずに該絶縁性薄膜のみをエッチングする材料を使用する、請求項３に記載の半導体装置の製造方法。
- 前記絶縁性薄膜として酸化ケイ素膜或いは窒化ケイ素膜を用い、前記ライトエッチング時のエッチャントとして低濃度フッ化水素酸を用いる、請求項３或いは４に記載の半導体装置の製造方法。
- 前記非晶質ケイ素膜の結晶化を助長する前記触媒元素として、Ｎｉ，Ｃｏ，Ｐｄ，Ｐｔ，Ｃｕ，Ａｇ，Ａｕ，Ｉｎ，Ｓｎ，Ａｌ，及びＳｂからなるグループより選ばれた少なくとも一種の元素を用いる、請求項１から５の何れか一つに記載の半導体装置の製造方法。
- 前記添加された触媒元素の表面濃度を、全反射蛍光Ｘ線分析法により、約１×１０13atoms/cm2〜約２×１０14atoms/cm2の範囲内に制御する、請求項１から６の何れか一つに記載の半導体装置の製造方法。
- 前記横方向結晶成長の方向と形成される半導体装置におけるキャリアの移動方向とが略平行となるように、前記活性領域を形成する、請求項１から７の何れか一つに記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19784998A JP3582768B2 (ja) | 1998-07-13 | 1998-07-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19784998A JP3582768B2 (ja) | 1998-07-13 | 1998-07-13 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000031057A JP2000031057A (ja) | 2000-01-28 |
| JP3582768B2 true JP3582768B2 (ja) | 2004-10-27 |
Family
ID=16381369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19784998A Expired - Fee Related JP3582768B2 (ja) | 1998-07-13 | 1998-07-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3582768B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100721956B1 (ko) * | 2005-12-13 | 2007-05-25 | 삼성에스디아이 주식회사 | 다결정 실리콘층, 상기 다결정 실리콘층을 이용한 평판표시 장치 및 이들을 제조하는 방법 |
| KR100721957B1 (ko) * | 2005-12-13 | 2007-05-25 | 삼성에스디아이 주식회사 | 다결정 실리콘층, 상기 다결정 실리콘층을 이용한 평판표시 장치 및 이들을 제조하는 방법 |
| KR101049802B1 (ko) * | 2009-11-20 | 2011-07-15 | 삼성모바일디스플레이주식회사 | 다결정 실리콘층의 제조방법, 박막트랜지스터, 그를 구비하는 유기전계발광표시장치 및 그들의 제조방법 |
-
1998
- 1998-07-13 JP JP19784998A patent/JP3582768B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000031057A (ja) | 2000-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3138169B2 (ja) | 半導体装置の製造方法 | |
| JP3072005B2 (ja) | 半導体装置及びその製造方法 | |
| KR100260975B1 (ko) | 반도체장치 및 그의 제조방법 | |
| JP3389022B2 (ja) | 半導体装置 | |
| KR100440602B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
| JPH08148426A (ja) | 半導体装置およびその製造方法 | |
| JP3269738B2 (ja) | 半導体装置およびその製造方法 | |
| JP3582768B2 (ja) | 半導体装置の製造方法 | |
| JP3107345B2 (ja) | 半導体装置の製造方法 | |
| JP4106204B2 (ja) | 半導体装置の製造方法 | |
| JP3927756B2 (ja) | 半導体装置の製造方法 | |
| JP3981532B2 (ja) | 半導体装置の製造方法 | |
| JP3587292B2 (ja) | 半導体装置の製造方法 | |
| JPH07297122A (ja) | 半導体装置およびその製造方法 | |
| JP3582766B2 (ja) | 半導体装置の製造方法 | |
| JP3192555B2 (ja) | 半導体装置の製造方法 | |
| JP3547353B2 (ja) | 半導体装置の製造方法 | |
| JPH088181A (ja) | 半導体装置及びその製造方法 | |
| JP3999923B2 (ja) | 半導体装置およびその製造方法 | |
| JPH08148425A (ja) | 半導体装置およびその製造方法 | |
| JP2001196307A (ja) | 半導体装置の製造方法 | |
| JP3233794B2 (ja) | 半導体装置およびその製造方法 | |
| JP3227392B2 (ja) | 半導体装置およびその製造方法 | |
| JP3338756B2 (ja) | 半導体装置およびその製造方法 | |
| JP3981517B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040227 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040419 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040528 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040723 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040723 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070806 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100806 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110806 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110806 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120806 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120806 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |