JP4445524B2 - 半導体記憶装置の製造方法 - Google Patents

半導体記憶装置の製造方法 Download PDF

Info

Publication number
JP4445524B2
JP4445524B2 JP2007167999A JP2007167999A JP4445524B2 JP 4445524 B2 JP4445524 B2 JP 4445524B2 JP 2007167999 A JP2007167999 A JP 2007167999A JP 2007167999 A JP2007167999 A JP 2007167999A JP 4445524 B2 JP4445524 B2 JP 4445524B2
Authority
JP
Japan
Prior art keywords
phase growth
amorphous silicon
film
single crystal
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007167999A
Other languages
English (en)
Other versions
JP2009010041A (ja
Inventor
隆志 鈴木
浩一 石田
一郎 水島
隆 中尾
良夫 小澤
史記 相宗
克行 関根
芳彦 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007167999A priority Critical patent/JP4445524B2/ja
Priority to US12/146,802 priority patent/US7651930B2/en
Publication of JP2009010041A publication Critical patent/JP2009010041A/ja
Priority to US12/646,563 priority patent/US7863166B2/en
Application granted granted Critical
Publication of JP4445524B2 publication Critical patent/JP4445524B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、ＳＯＩ（Silicon on Insulator）構造にメモリセルを形成した半導体記憶装置の製造方法に関する。
従来の不揮発性半導体記憶装置のメモリセル部の構造では、メモリセルの寸法を微細化しようとすると限界があった。典型的には、メモリセルのチャネル長を５０ｎｍ以下にすると、いわゆる短チャネル効果によってチャネル電流のオンオフ比が低下するため、メモリセルのトランジスタが誤動作を起こす。このため、記憶装置を高集積化できないという問題があった。
そこで最近、メモリセルをＳＯＩ結晶上に形成する方法が考えられている。しかし、絶縁膜上に大面積で良好な結晶性を有するシリコン層を形成するのが難しく、セル間でばらつきが発生するという問題があった。特に、固相成長法を用いたＳＯＩ構造素子では、埋め込み絶縁膜上に位置が不確定な不整合面が生成されるため、セルトランジスタが不整合面上に作製され、動作が不安定になるという問題があった。
ＳＯＩ領域上に固相成長法により単結晶層を形成するにおいて、埋め込み絶縁膜に設けた開口部（シード領域）からＳＯＩ領域に向かって単結晶化を行うが、その際の固相成長の成長面はその距離が伸びるほど、場所による違いが生じてしまう。このため、隣り合った開口部からの固相成長距離によって決定される結晶粒界（結晶不整合面）の位置が、場所によって異なってしまうことになる。
この結果として、例えば結晶不整合面がシード領域の丁度中間位置に形成される場合がある一方、中間位置からずれた場所に形成される可能性がある。シリコン基板に複数のシード部、即ち絶縁膜の開口部を持たせる以上、この結晶不整合面の発生は避けられない事態である。
結晶不整合面では結晶性が劣化するため、結晶不整合面の直上にＬＳＩの回路を設置することは、ＬＳＩ回路の熱酸化膜の信頼性、ドーパント拡散層によるｐｎ接合の制御の観点から望ましくなく、この部分を避けてＬＳＩ回路を設計する必要がある。結晶不整合面による欠陥領域は、必ずしもＳＯＩ領域の両開口部からの中点に配置されるわけではなく、固相成長の速度のばらつきによって、中心から１μｍ弱のばらつきが生じる。今、固相成長できるＳＯＩの長さを開口部から３μｍ程度とすると、開口部の間隔は、５μｍ程度にするしかない。そして、その５μｍの中心付近に１μｍを生じるかもしれない欠陥領域のために回路を配置せずにあけておくことは、更に回路の占有率を下げて、チップ製作コストを押し上げることになる。
特開平５−３３５２３４号公報 特開平６−３３３８２２号公報 特開平９−０３６０４２号公報
本発明は、上記事情を考慮してなされたもので、その目的とするところは、固相成長に伴う欠陥領域の発生を制御することができ、回路を配置できない領域を最小限にとどめ、ＳＯＩ結晶層を有効に活用することで製造コストの低減をはかり得る半導体記憶装置の製造方法を提供することにある。
上記課題を解決するために本発明は、次のような構成を採用している。
即ち、本発明の一態様に係わる半導体記憶装置の製造方法は、シリコン基板上に形成された絶縁膜の複数箇所に開口部を設ける工程と、前記開口部が設けられた絶縁膜上及び該開口部内にアモルファスシリコン膜を形成する工程と、前記アモルファスシリコン膜をアニールし、前記開口部をシードとして固相成長させることにより該アモルファスシリコン膜を単結晶化する工程と、前記固相成長に伴い隣り合った開口部からの成長端同士が接触することにより生じた継ぎ目部分を含む領域にイオン注入を行って該領域を非晶質化する工程と、前記非晶質化した領域を再びアニールして固相成長させることにより単結晶化する工程と、前記固相成長及び再度の固相成長により形成されたシリコン単結晶層上にメモリセルアレイを形成する工程と、を含むことを特徴とする。
また、本発明の別の一態様に係わる半導体記憶装置の製造方法は、シリコン基板上に形成された絶縁膜の複数箇所に開口部を設ける工程と、前記開口部が設けられた絶縁膜上及び該開口部内にアモルファスシリコン膜を形成する工程と、前記アモルファスシリコン膜の一部で、隣り合った開口部からの固相成長の成長端同士が接触すると予想される領域にイオンを注入する工程と、前記イオン注入が一部の領域に施された前記アモルファスシリコン膜をアニールし、前記開口部をシードとして固相成長させることによりシリコン単結晶層を形成する工程と、前記シリコン単結晶層上にメモリセルアレイを形成する工程と、を含むことを特徴とする。
また、本発明の別の一態様に係わる半導体記憶装置の製造方法は、シリコン基板上に形成された絶縁膜の複数箇所に開口部を設ける工程と、前記開口部が設けられた絶縁膜上及び該開口部内に第１のアモルファスシリコン膜を形成する工程と、前記開口部近傍以外の前記アモルファスシリコン膜を除去する工程と、前記第１のアモルファスシリコン膜をアニールし、前記開口部をシードとして単結晶を固相成長させることにより第１のシリコン単結晶層を形成する工程と、前記絶縁膜上及び第１のシリコン単結晶層上に第２のアモルファスシリコン膜を形成する工程と、隣接する開口部間の中央付近で前記第２のアモルファスシリコン膜を一方の開口部側と他方の開口部側とに分離するための溝を形成する工程と、前記溝が形成された第２のアモルファスシリコン膜をアニールし、前記第１のシリコン単結晶層をシードとして単結晶を固相成長させることにより第２のシリコン単結晶層を形成する工程と、前記第２のシリコン単結晶層上にメモリセルアレイを形成する工程と、を含むことを特徴とする。
本発明によれば、アモルファスシリコン膜を固相成長した後の中央付近へのイオン注入による非晶質化とそれに続く再結晶化、アモルファスシリコン膜を固相成長する前の中央付近へのイオン注入、又はアモルファスシリコン膜を固相成長する前の中央付近への溝形成により、固相成長に伴う欠陥領域の発生を制御することができる。従って、回路を配置できない領域を最小限にとどめることができ、これによりＳＯＩ結晶層を有効に活用することでＬＳＩの製造コストの低減をはかることが可能となる。
以下、本発明の詳細を図示の実施形態によって説明する。
（第１の実施形態）
本実施形態では、固相成長によりＳＯＩ構造を作製する上で問題となるＳＯＩ結晶層の結晶不整合面の位置制御を実現することにより、メモリセルの不良を少なくする方法を提供する。
本実施形態のメモリセル部の製造方法を、図１〜図１０を用いて説明する。なお、図１〜図１０において、（ａ）はチャネル長方向（ビット線方向）の断面図、（ｂ）はチャネル幅方向（ワード線方向）の断面図、（ｃ）は平面図である。また、（ａ）は平面図（ｃ）のＡ−Ａ’断面を、（ｂ）は平面図（ｃ）のＢ−Ｂ’断面を示している。
まず、図１（ａ）〜（ｃ）に示すように、ｐ型の単結晶シリコン基板１０１の表面上に、厚さ５０ｎｍのシリコン酸化膜（埋め込み絶縁膜）１０２を形成する。続いて、パターニングしたレジスト（図示せず）をマスクに、シリコン酸化膜１０２の一部領域を除去してシリコン基板１０１の一部を露出させた。即ち、後述する固相成長のシードとなるストライプ状の開口部を設けた。
次に、図２（ａ）〜（ｃ）に示すように、ＣＶＤ（Chemical Vapor Deposition）法などによりアモルファスシリコン膜１０３をシリコン酸化膜１０２よりも厚く成膜した後、シリコン酸化膜１０２をストッパーにしてＣＭＰ（Chemical and Mechanical Polishing）を行い、アモルファスシリコン膜１０３とシリコン酸化膜１０２の上面が平坦につながるようにした。その後、ＣＶＤ法などによりアモルファスシリコン膜１０４を５０ｎｍ程度成膜した。
次に、図３（ａ）〜（ｃ）に示すように、６００℃で２時間程度アニールを行い、アモルファスシリコン膜１０３，１０４を、シリコン基板１０１との接触部をシードとして固相成長させ、単結晶シリコン層（ＳＯＩ結晶層）１０５を得た。このとき、シリコン酸化膜１０２上の単結晶シリコン層１０５の中心近傍には、左右からの固相成長の進行がぶつかることによる結晶不整合面１０６が発生した。
次に、図４（ａ）〜（ｃ）に示すように、パターニングしたレジスト（図示せず）をマスクに、結晶不整合面１０６を含む領域にシリコンを注入エネルギー５０ｅＶ，ドーズ量５×１０15／ｃｍ-2程度でイオン注入し、結晶不整合面１０６を含む結晶部分を非晶質化してアモルファスシリコン１０７にした。
次に、図５（ａ）〜（ｃ）に示すように、再度６００℃で２時間程度アニールを行い、アモルファスシリコン１０７を固相成長させることにより、単結晶シリコン層１０５を形成した。このとき、アモルファスシリコン１０７であった領域の中心付近に新たな結晶不整合面１０８が発生した。
なお、実施形態では、シリコンイオンを注入した場合を示したが、注入イオンは、単結晶シリコンをアモルファス化するものであれば良く、例えばゲルマニウウム、リン、ヒ素、アンチモン，アルゴンを用いることが可能である。これらイオンにおいても、結晶不整合面を含む結晶部分をアモルファスシリコンにすることができる。
１回目の固相成長により作られた結晶不整合面１０６は、固相成長における各箇所における速度の違いから、固相成長距離が長いほど、結晶不整合面の位置のバラツキは大きくなり、数μｍ程の幅を持ってしまう。結晶不整合面１０６を含む結晶部分をアモルファスシリコン１０７に変え、面積が制限された状態（固相成長距離が短い状態）で再度固相成長させることにより、結晶成長距離を短くすることができるため、図５（ａ）〜（ｃ）のように結晶不整合面１０８の位置バラツキを小さくすることができる。
ＳＯＩ結晶層上にセルを作った場合、結晶不整合面はリーク電流の原因となり、閾値のバラツキを生む。そのため、結晶不整合面の位置を制御することにより、結晶不整合面上にセルの無い構造を作ることができると共に、結晶不整合上にセルを作らないように、空ける面積を小さくでき、面積効率良くセルを作ることができる。
なお、本実施形態では、非晶質化のためのイオン注入及び固相成長のためのアニールは１回のみ行っているが、レジストマスクの開口幅を徐々に狭めながら複数回行って良い。複数回行うことにより、結晶不整合面の位置をより精度良く定めた位置、幅に作ることができる。
次に、図６（ａ）〜（ｃ）に示すように、全面に、熱酸化法などで厚さ７ｎｍ程度のゲート絶縁膜（トンネル絶縁膜）１０９を形成し、さらにＣＶＤ法などで浮遊ゲート電極となる厚さ５０ｎｍ程度のリンドープ多結晶シリコン層１１０を堆積した。続いて、ストライプ状にパターニングしたレジスト（図示せず）をマスクに、多結晶シリコン層１１０、ゲート絶縁膜１０９、単結晶シリコン層１０５、シリコン酸化膜１０２、シリコン基板１０１の一部をＲＩＥ法などで除去して、素子分離溝を形成した。このとき、ＳＯＩ結晶層１０５内の結晶不整合面１０８上にセルとなる部分が来ないようなパターンを使用する。
続いて、塗布法などを用いて、素子分離溝領域に埋め込み絶縁膜１１１を埋め込んだ。例えば、ポリシラザンなどの塗布絶縁膜を塗布することで、ボイドと呼ばれる埋め込み不完全領域の形成を回避することができる。なお、埋め込み絶縁膜１１１の誘電率は低い方が、隣接するメモリセル間の絶縁耐圧は向上するので、塗布した後に水蒸気酸化をして、膜中の窒素及び炭素や水素などの不純物を脱離させてシリコン酸化膜に変換するのが望ましい。また、素子分離溝形成時に溝表面部に生成する結晶欠陥を修復するために、塗布絶縁膜１１１を埋め込む前又は後に、熱酸化やラジカル酸化を施しても良い。さらに、埋め込み絶縁膜１１１の絶縁性を向上するために、ＣＶＤ絶縁膜と塗布絶縁膜を組み合わせて、埋め込んでも良い。
次に、図７（ａ）〜（ｃ）に示すように、全面に、ＣＶＤ法やＡＬＤ（Atomic Layer Deposition）法などで電極間絶縁膜となる厚さ１５ｎｍ程度のアルミナ膜１１２を形成した。続いて、パターニングしたレジスト（図示せず）をマスクに、ＲＩＥ法などを用いて、選択ゲートトランジスタの形成予定領域に幅５０ｎｍ程度のスリット部１１３を形成して、多結晶シリコン層１１０の一部を露出させた。
次に、図８（ａ）〜（ｃ）に示すように、全面に、スパッタ法などで制御ゲート電極となるタングステンシリサイド層１１４を形成した。このとき、スリット部１１３では多結晶シリコン層１１０とタングステンシリサイド層１１４が電気的に接続された。その後、ストライプ状にパターニングしたレジスト（図示せず）をマスクに、タングステンシリサイド層１１４、アルミナ膜１１２、多結晶シリコン層１１０の一部をＲＩＥ法などで除去して、メモリセルの２層ゲート構造１２０と選択ゲートトランジスタの積層ゲート電極構造１３０を形成した。
このとき、ＳＯＩ領域と非ＳＯＩ領域の境界は、メモリセルの２層ゲート構造１２０の内、選択ゲートトランジスタの積層ゲート電極構造１３０に最も近いものと積層ゲート電極構造１３０との間の下、又は選択ゲートトランジスタの積層ゲート電極構造１３０の下にある。
次に、図９（ａ）（ｂ）に示すように、イオン注入法と熱拡散法などを組み合わせて、所望の不純物濃度分布を有するｎ型不純物拡散層１１５を形成した。続いて、ＣＶＤ法などで層間絶縁膜１１６を形成して、メモリセルの２層ゲート構造１２０と選択ゲートトランジスタの積層ゲート電極構造１３０を被い、さらに、周知の方法で選択ゲートトランジスタの不純物拡散層上を開口して、タングステンなどの導電体を埋め込んでビット線コンタクト１１７（及びソース線コンタクト）を形成した。その後は、周知の方法で、不揮発性半導体記憶装置を完成させた。
なお、図９（ａ）（ｂ）では、メモリセルのｎ型不純物拡散層１１５が各々隔離されている場合を示したが、必ずしもこのような構造には限らない。例えば、図１０（ａ）（ｂ）に示すように、各メモリセルのｎ型不純物拡散層１１５がつながっていても良い。このようなｎ型不純物拡散層１１５がつながっている場合においては、ゲート電極に電圧を印加し、ＳＯＩ結晶層１０５中の該当ゲート電極の直下のＳＯＩ結晶層の電流経路を遮蔽することで、そのセルに電荷が蓄えられているかいないかを判断する。このような動作が可能になるのはＳＯＩ構造だからであり、十分薄いＳＯＩ結晶層を本実施形態のようなメモリセルに適用することで初めて可能になっている。
なお、本実施形態では、図３（ａ）に示すように、選択ゲートトランジスタ部となる非ＳＯＩ領域とメモリセル部となるＳＯＩ領域の表面高さがほぼ揃うようにしたが、必ずしもこれに限らず、二つの領域の表面高さが異なっていても良い。例えば、図１１に示すようにアモルファスシリコン膜の状態でのＣＭＰを行わずに、選択ゲートトランジスタ部を、メモリセル部分よりも低くした構造であっても良い。
また、本実施形態では、浮遊ゲート電極を電荷蓄積層とするメモリセルの製造方法を説明したが、シリコン窒化膜などの絶縁膜を電荷蓄積層とするＭＯＮＯＳ型セルなどのメモリセルでも、同様の方法が適用できる。
このように本実施形態によれば、最初の固相成長により形成された結晶不整合面を含む結晶部分をアモルファス化し、面積の制限されたところで再度固相成長することにより、結晶不整合面の位置を揃える、又は狭い範囲に規定することができる。このため、回路を配置できない領域を最小限にとどめ、ＳＯＩ結晶層を有効に活用することで製造コストの低減をはかることができる。さらに、セル直下に結晶不整合面が来るのを避けることができ、セルの信頼性を向上させることが可能となる。
（第２の実施形態）
本実施形態では、従来の問題点を解決するために、隣り合った開口部からの固相成長の継ぎ目の生じると予想されるＢＯＸ酸化膜中央部以外をマスクし、酸素、窒素、或いは炭素のイオン注入を行った後、固相成長させる方法を提供する。これにより、結晶粒界の位置を、イオンの注入された領域内に制御することができる。
本実施形態のメモリセル部の製造方法を、図１２〜図２２を用いて説明する。なお、図１２〜図２２において、（ａ）はチャネル長方向（ビット線方向）の断面図、（ｂ）はチャネル幅方向（ワード線方向）の断面図、（ｃ）は平面図である。また、（ａ）は平面図（ｃ）のＡ−Ａ’断面を、（ｂ）は平面図（ｃ）のＢ−Ｂ’断面を示している。
まず、図１２（ａ）〜（ｃ）に示すように、（００１）面方位を有するｐ型の単結晶シリコン基板１０１の表面上に厚さ５０ｎｍのシリコン酸化膜（埋め込み絶縁膜）１０２を形成し、パターニングしたレジスト（図示せず）をマスクに、シリコン酸化膜１０２の一部領域を除去してシリコン基板１０１の一部を露出させた。ここで、レジストマスクのパターンは＜１００＞方向と＜０１０＞方向のいずれかに平行となるようにした。これにより、後述する固相成長のシードとなるストライプ状の開口部を設けた。
次に、図１３（ａ）〜（ｃ）に示したように、基板１０１上の全面に、アモルファスシリコン膜１０４を２００ｎｍの厚さに堆積した。ここで、アモルファスシリコン膜１０４の堆積は、ＬＰＣＶＤ装置を用い、５５０℃の温度にて行った。アモルファスシリコン膜１０４と基板１０１との界面における自然酸化膜の形成を抑止するため、アモルファスシリコン膜１０４の堆積前に、ＬＰＣＶＤ装置内において水素雰囲気で９００℃，１分の熱処理を行った。
ここで、アモルファスシリコン膜１０４の膜厚を２００ｎｍとしたときに、シード直上に成長するＳｉ膜は、成膜時に一部基板と接している領域から結晶化が始まり、結果的にアモルファス膜１０４の５０％程度の厚さにしか成長しないことがある。これは、表面がアモルファス状態である方が、表面が結晶状態である場合よりも表面に露出したダングリングボンド密度が高く、原子の付着確率が高くなるためである。なお、第１の実施形態と同様に、２回のアモルファスシリコン膜の堆積により表面を平坦に形成するようにしても良い。
次に、このウェーハ上にレジスト（図示せず）を形成した後、このレジストにシリコン酸化膜１０２の左右の開口部間の中心付近に開口を設けた。続いて、このレジストをマスクとして酸素原子をドーズ量：３×１０15ｃｍ-2、加速エネルギー４０ｋｅＶの条件でイオン注入し、図１４（ａ）〜（ｃ）に示したような、シリコン酸化膜１０２上のアモルファスシリコン膜１０４の一部に、酸素を高濃度に含んだアモルファスシリコン層２０４を有する構造を形成した。ここで、レジストの開口部の幅は３５ｎｍとした。
次に、この構造のウェーハを窒素雰囲気中６５０℃で３０分熱処理し、アモルファスシリコン１０４と接しているシリコン基板１０１をシードとして、いわゆる固相成長法による単結晶化を行った。このとき、シードから横方向に単結晶化が進む速度は２．１μｍ／hourであった。この固相成長後において、このＳＯＩ結晶層１０５の結晶化状態を観測したところ、図１５（ａ）〜（ｃ）に示すように、酸素のイオン注入されていない領域１０４は固相成長により単結晶化したのに対して、高密度に酸素を含有する領域２０４はアモルファスのまま残っていることが確認された。
この後、このウェーハを９５０℃で３０分、窒素雰囲気中で熱処理したところ、図１６（ａ）〜（ｃ）に示すように、６５０℃の熱処理では結晶化しなかった領域２０４も結晶化し、ＳＯＩ結晶層１０５と、観察による区別がつかない状態となった。この結果として、固相成長が２箇所のシード領域から成長し、衝突面として形成される結晶不整合面１０８は、酸素を高濃度にイオン注入した領域内、即ち４５ｎｍの幅に限定された領域内とすることができた。
次に、図１７（ａ）〜（ｃ）に示すように、熱酸化によりＳＯＩ結晶層１０５を薄膜化し、さらに図１８（ａ）〜（ｃ）に示すように、このウェーハの表面を、いわゆるＣＭＰ法により研磨することで、平滑化した。この結果、ＳＯＩ領域上の膜厚は３０ｎｍとなり、ＳＯＩ結晶層上にメモリセルアレイを作製し、動作させるのに適切な膜厚となった。この後、熱酸化で形成された酸化膜層を水で希釈された弗酸によってエッチングすることで除去した。
次に、図１９（ａ）〜（ｃ）に示すように、全面に、熱酸化法などで厚さ７ｎｍ程度のゲート絶縁膜（トンネル絶縁膜）１０９を形成し、さらに、ＣＶＤ法などで浮遊ゲート電極となる厚さ５０ｎｍ程度のリンドープ多結晶シリコン層１１０を堆積した。続いて、ストライプ状にパターニングしたレジスト（図示せず）をマスクに、多結晶シリコン層１１０、ゲート絶縁膜１０９、ＳＯＩ結晶層１０５の一部をＲＩＥ法などで除去して、素子分離溝を形成した。
次に、図２０（ａ）〜（ｃ）に示すように、塗布法などを用いて、素子分離溝領域に埋め込み絶縁膜１１１を埋め込んだ。例えば、ポリシラザンなどの塗布絶縁膜を塗布することで、ボイドと呼ばれる埋め込み不完全領域の形成を回避することができる。なお、埋め込み絶縁膜１１１の誘電率は低い方が、隣接するメモリセル間の絶縁耐圧は向上するので、塗布した後に水蒸気酸化をして、膜中の窒素及び炭素や水素などの不純物を脱離させてシリコン酸化膜に変換するのが望ましい。また、素子分離溝形成時に溝表面部に生成する結晶欠陥を修復するために、塗布絶縁膜を埋め込む前又は後に、熱酸化やラジカル酸化を施しても良い。さらに、埋め込み絶縁膜１１１の絶縁性を向上するために、ＣＶＤ絶縁膜と塗布絶縁膜を組み合わせて、埋め込んでも良い。
次に、図２１（ａ）〜（ｃ）に示すように、全面に、ＡＬＤ法などで電極間絶縁膜となる厚さ１５ｎｍ程度のアルミナ膜１１２を形成した。続いて、パターニングしたレジスト（図示せず）をマスクに、ＲＩＥ法などを用いて、選択ゲートトランジスタの形成予定領域に幅５０ｎｍ程度のスリット部１１３を形成して、多結晶シリコン層１１０の一部を露出させた。
次に、図２２（ａ）〜（ｃ）に示すように、全面に、スパッタ法などで制御ゲート電極となるタングステンシリサイド層１１４を形成した。このとき、スリット部１１３では多結晶シリコン層１１０とタングステンシリサイド層１１４が電気的に接続された。その後、ストライプ状にパターニングしたレジスト（図示せず）をマスクに、タングステンシリサイド層１１４、アルミナ膜１１２、多結晶シリコン層１１０の一部をＲＩＥ法などで除去して、メモリセルの２層ゲート構造１２０と選択ゲートトランジスタの積層ゲート電極構造１３０を形成した。
この図２２（ａ）〜（ｃ）から分かるように、酸素をイオン注入する領域が、セルトランジスタのチャネル部にかからないようにレイアウトしておくことで、結晶不整合面がセルトランジスタのチャネル部に重なってしまうことはなくなる。これにより、セルトランジスタの意図しない特性の劣化を抑えることが可能となる。
仮にこのような酸素イオン注入を行わない場合には、結晶不整合面はシード部の中央に必ずしも形成されず、結果としてシード部の中央から外れた位置に結晶不整合面１０８を有するＮＡＮＤストリングがある確率で形成されることとなってしまい、フラッシュメモリーの特性ばらつきが引き起こされることになる。
またこのように、セルトランジスタのチャネル直下以外の領域に、酸素を高濃度に含んだ領域が形成されていることで、この領域におけるドーパント元素の拡散係数は小さくなる。本実施形態に示した構造を実現するにおいては、イオン注入領域の幅を、それ以外のセルトランジスタ間の領域の幅よりも大きくせざるを得ず、その結果として拡散層を形成するためのドーパントも高濃度に注入されることになるが、酸素の存在による拡散係数の低減は、このように部分的に幅の広い拡散層が存在することの、デバイス動作上の揺らぎを低減するために有用である。
なお、本実施形態では、図１４に示す工程における酸素のイオン注入条件をドーズ量：３×１０15ｃｍ-2、加速エネルギー４０ｋｅＶとしたが、この条件に限られるものではない。この注入条件で結晶化が抑止されたのは、酸素のピーク濃度が約１×１０20ｃｍ-3となり、固相成長速度が遅くなる一方、高温熱処理後には単結晶化できる濃度だったことによる。このような状況は、酸素濃度が１×１０19ｃｍ-3以上、１×１０21ｃｍ-3以下であれば実現できるので、酸素濃度がある限定された領域で、この濃度となっていればよい。即ち、イオン注入時のピーク深さは、浅くても深くてもよい。
また、注入元素は酸素以外にも、窒素、アルゴン、炭素等の、固相成長速度を遅くする元素であれば他の元素であってもよく、またそれらの組み合わせでもよい。
このように本実施形態によれば、シリコン酸化膜１０２上のアモルファスシリコン膜１０４を固相成長により単結晶化する前に、隣り合った開口部からの固相成長の継ぎ目の生じると予想されるＢＯＸ酸化膜中央部付近に、酸素、窒素、或いは炭素のイオン注入を行うことにより、結晶不整合面１０８の位置をイオンの注入された領域２０４内に制御することができる。従って、結晶不整合面の位置を揃える、又は狭い範囲に規定することができ、先の第１の実施形態と同様の効果が得られる。
（第３の実施形態）
第２の実施形態では、レジストマスクにより酸素の注入領域を限定したが、この方法では結晶不整合面を限定する領域の幅として、リソグラフィーにより開口できる幅よりも小さいものを実現することができない。この問題点を解決するため、開口部の幅を側壁転写により狭くすることにより、結晶不整合面の形成される位置を、リソグラフィーでの最小加工幅よりも狭い領域に制御することができるようにするものである。
本実施形態では、図２３（ａ）に示すように、アモルファスシリコン膜１０４上に、マスク材料として例えばシリコン酸化膜３０１を厚さ２００ｎｍ堆積し、この膜のパターニングを行った。これにより、３０ｎｍの開口部の幅を有する構造を形成した。この状態でイオン注入を行えば先の第２の実施形態と同じである。
次に、膜の堆積とエッチバックを利用した公知の側壁残しの技術により、図２３（ｂ）に示すように、シリコン酸化膜３０１の開口の側面に側壁膜３０２を形成した。例えば、全面にＣＶＤ法などでシリコン窒化膜３０２を堆積した後、シリコン酸化膜３０１の表面が露出するまでシリコン窒化膜３０２をＲＩＥ法などでエッチングすることにより、シリコン酸化膜３０１の開口側壁のみにシリコン窒化膜３０２を残した。これにより、開口部の幅を１０ｎｍまで狭めることができた。これ以降の工程は、第２の実施形態と同様であるため省略する。
このように本実施形態では、イオン注入のマスク材における開口部幅を、リソグラフィーの限界よりも狭くすることができ、これにより固相成長後に形成される結晶不整合面の揺らぎの幅を１０ｎｍの中に限定することができる。従って、面積的なデメリットを更に低減することができる。即ち、結晶不整合面の形成される位置を、マスクでの最小加工幅よりも狭い領域に制御することができ、ＳＯＩ結晶層の更なる有効活用及び製造コストの更なる低減が可能となる。
（第４の実施形態）
図２４は本発明の第４の実施形態に係わる不揮発性半導体記憶装置の製造工程を示す断面図である。
まず、図２４（ａ）に示すように、部分ＳＯＩをシリコン基板に形成するために、単結晶シリコン基板１０１上に、ＢＯＸとなる熱酸化膜（シリコン酸化膜）１０２を例えば５０ｎｍ程度の厚さに成長させる。この酸化膜１０２に所定の間隔で開口部を設けて、ＢＯＸの下のシリコン基板表面を露出させる。
次いで、図２４（ｂ）に示すように、ＣＶＤ法などによりアモルファスシリコン膜１０４を例えば２００ｎｍの厚さに堆積する。アモルファスシリコン膜１０４の堆積は、ＬＰＣＶＤ装置を用い、５５０℃の温度にて行った。続いて、このアモルファスシリコン膜１０４に、通常のリソグラフィー法とＲＩＥ工程によるエッチングを施すことによって溝を形成する。即ち、酸化膜１０２の両方の開口部からの中心付近にあたるところに、スリット状の溝１０４ａを形成して、ＢＯＸ膜を露出させる。このアモルファスシリコン膜１０４に形成した溝１０４ａによって、酸化膜１０２上でアモルファスシリコン膜１０４は分断されて、各アモルファスシリコンの分断されたパターンには、唯一の開口部を有するように配置する。
次いで、図２４（ｃ）に示すように、６００℃で２時間程度アニールを行い、アモルファスシリコン膜１０４を固相成長により単結晶化した。ここで、アモルファスシリコン膜１０４の個々のパターンに分断された領域は、それぞれシリコン単結晶層（ＳＯＩ結晶層）１０５となる。個々の領域は、一つの開口部（シード部）しか持たないため、異なる結晶の種から成長した成長がぶつかり合うことはなく、それによる結晶欠陥面も生じることがない。これによって、結晶欠陥の少ないＳＯＩ結晶層を半導体基板の所望の場所に設けることができる。
これ以降は、ＳＯＩ結晶層１０５をＣＭＰ等で薄くした後、図２４（ｄ）に示すように、先の実施形態と同様に、ＳＯＩ結晶層１０５上に、メモリセルの積層ゲート構造１２０及び選択ゲートの積層構造１３０を形成することにより、メモリセルアレイを作製することになる。
なお、図２４（ｄ）の拡大図を図２５に示す。図中の１０９はゲート絶縁膜（トンネル絶縁膜）、１１０は浮遊ゲート電極となるリンドープ多結晶シリコン層、１１２は電極間絶縁膜となるアルミナ膜、１１４は制御ゲート電極となるタングステンシリサイド層、１２０はメモリセルの２層ゲート構造、１３０は選択ゲートトランジスタの積層ゲート電極構造を示している。ここで、メモリセルはＳＯＩ領域上に形成され、選択ゲートトランジスタの一方はＳＯＩ領域以外の場所に形成されている。
ＮＡＮＤ型のフラッシュメモリーの回路に用いる場合において、部分ＳＯＩ層を設けるための固相成長のシードとなった開口部は、ＳＯＩにはならず単なるバルクのＳｉ基板になる。ＳＯＩ上に形成したセルとバルクＳｉに形成したセルではトランジスタ特性が大きく異なる可能性がある。そこで本実施形態では、メモリセル部のトランジスタ特性が異なることを防ぎつつ、基板面積を有効に用いるために、シード部の部分にＮＡＮＤセルの少なくとも一つの選択ゲートトランジスタを形成する。また、基板のシード部から最も場所的に離れているために、比較的、結晶欠陥が増えてしまうものと思われるＳＯＩの端、即ち、スリットの傍の領域に、もう片方の側の選択ゲートトランジスタを形成する。これにより、最も状態の良いＳＯＩ層をＮＡＮＤのメモリセル部分に有効に使うことが可能になる。
なお、図２４及び図２５ではＮＡＮＤセルユニットとして４個のメモリセルが示されているが、これに限らず、１つのＮＡＮＤセルユニットのメモリセル数は何個でも良い。通常は、１６個や３２個の場合が多い。
このように本実施形態によれば、シリコン酸化膜１０２上のアモルファスシリコン膜１０４を固相成長させる前に、隣接する開口部間の中央付近でアモルファスシリコン膜を一方の開口部側と他方の開口部側とに分離する溝を設けることにより、隣り合った開口部からの固相成長の成長端同士が接触することによる結晶不整合面の発生を未然に防止することができる。従って、結晶欠陥によって、ＳＯＩ結晶層の表面の面積を無駄にすることなく、欠陥を良くコントロールされた状態で、メモリセルアレイを配置することが可能になる。
（第５の実施形態）
本実施形態では、部分ＳＯＩを基板上に固相成長によって形成する場合、必要とされる部分ＳＯＩの距離よりも、固相成長によってＢＯＸ上をラテラルに成長できる距離が短い場合、又は固相成長の安全な成長を、即ち結晶欠陥を抑制してきれいな成長が見込める距離よりも、固相成長の核になるＢＯＸに設けられた開口部分を長い距離にしなければならないデバイスデザイン上の制約を解決する方法を以下に説明する。
基板上に、ＢＯＸを設けて、そこに、部分ＳＯＩの核となる開口部を設けるところまでは、第４の実施形態と同じであるが、開口部分の間隔が広い。このまま、開口部の中央部に、第４の実施形態と同じく、小さいスリットだけを設けた場合、その後の固相成長のためのアニールで、中央部に至る前に、結晶欠陥を発生させてしまう。それを防ぐために、図２６（ａ）に示すように、固相成長されるのに十分な長さで、アモルファス堆積膜を事前に加工して切り取る。
具体的には、単結晶シリコン基板１０１の表面上に、厚さ５０ｎｍのシリコン酸化膜（埋め込み絶縁膜）１０２を形成した後、シリコン酸化膜１０２の一部領域を除去してシリコン基板１０１の一部を露出させた。続いて、ＣＶＤ法などにより第１のアモルファスシリコン膜４０４を成膜した後、シリコン酸化膜１０２の開口部及び開口部近傍を除いてアモルファスシリコン膜４０４を除去した。
次に、図２６（ｂ）に示すように、アモルファスシリコン膜４０４をアニールして固相成長させることによって、シリコン単結晶層（ＳＯＩ結晶層）４０５を形成した。本実施形態では、この島状のＳＯＩ結晶層を次の固相成長時の結晶化の種に使うことになる。
次に、図２６（ｃ）に示すように、第２のアモルファスシリコン膜５０４を堆積した後、先の第３の実施形態と同様に、スリット５０４ａを設ける。これ以降は、先の第３の実施形態と同様に、アモルファスシリコン膜５０４をアニールして単結晶を固相成長させることによってシリコン単結晶層（ＳＯＩ結晶層）を形成することになる。
なお、上記のように、アモルファスシリコン膜の成膜、加工、固相成長を繰り返すことによって、固相成長で結晶成長できる制約をなくして、デバイスデザインの自由度をあげることもできる。また、固相成長のシードのとなるＢＯＸの開口部が設けられないような微細な部分に、ＳＯＩ結晶層を伸ばしていくこともできる。
また、シリコン基板の上にゲルマニウムやシリコンゲルマニウムの結晶を設ける場合、その相互の結晶の格子の間隔が異なることから、まず、本実施形態の第１のＳＯＩ層に、比較的シリコンに近い成分のシリコンゲルマニウム（例えば、Ｇｅ濃度５％以下）を形成して、さらにその後に、第２のＳＯＩをＧｅ濃度１０％というように次第に濃度を変えていく。これにより、境界に与える格子間差による歪みを極力抑制して、それぞれのＳｉＧｅの成膜を別々に行うことで、濃度管理を容易に行うことができると共に、ＧｅやＳｉＧｅのＭＯＳＦＥＴチャンネル領域を形成することが可能になる。
このように本実施形態によれば、先の第４の実施形態と同様の効果が得られるのは勿論のこと、固相成長のエピ成長の限界に制約されることなく、自由にＳＯＩ領域を広げる、又は配置することができる。また、ＳｉＧｅ，Ｇｅなど、Ｓｉと格子定数が異なる膜にてＳＯＩを形成したい場合に、その格子定数の差から結晶欠陥を生じさせることなく、第１、第２のＳＯＩのＳｉＧｅの成分を徐々にＳｉからＧｅへ移していくことで、無理な歪みを起こすことなく異なる結晶成分からなる部分ＳＯＩを形成できる利点もある。
（第６の実施形態）
本実施形態では、アモルファスシリコン膜の加工デザインの例を説明する。
図２７（ａ）に示すように、下地のシリコン酸化膜（ＢＯＸ膜）１０２の周りが結晶の種になる開口部で囲われているような構造においては、左右及び上限の各辺をシードとして固相成長が進行するため、固相成長した後のＳＯＩ結晶層１０５には、図２７（ｂ）に示したような結晶欠陥（結晶不整合面）１０８が生じる。
これに対して、図２８（ａ）に示すように、アモルファスシリコン膜１０４にスリット１０４ａの加工を施した場合、このアモルファスシリコン膜１０４を固相成長した場合には、図２８（ｂ）に示すように、左右の中央に配置されたスリットによって、ＳＯＩ結晶層１０５の真ん中の合わせ目の結晶の不整合による結晶欠陥が生じていない。しかし、上から、又は下から伸びた固相成長と左右から伸びた固相成長が合わさるところには、依然として結晶欠陥１０８が生じる。
これを回避するには、図２９（ａ）に示すように、上辺と下辺からの固相成長が生じないように加工する。即ち、アモルファスシリコン膜１０２が左右ではＢＯＸ膜１０２の開口部に接触するが、上下では開口部に接触しないようにする。これにより、図２９（ｂ）に示すように、固相成長が左右からのみ伸びることになり図２８（ｂ）に示したような結晶欠陥１０８は生じない。即ち、結晶欠陥１０８を発生させることなく良質のＳＯＩ結晶層１０５を形成することができる。
（変形例）
なお、本発明は上述した各実施形態に限定されるものではない。実施形態では、固相成長により単結晶化する領域は全てアモルファス状態のシリコンで堆積し、その後の熱処理で固相成長させたが、これに限らず次の（１）又は（２）のようにしても良い。
（１）アモルファス状態でシリコン膜を堆積した後、アモルファスが結晶化する温度・時間よりも大きい熱履歴の熱処理を行い、続いてシリコン或いはゲルマニウム等のイオン注入で再度アモルファス化してから、固相成長の熱処理を行う。これにより、固相成長時のアモルファスシリコンの密度を高くすることができるため、固相成長時に体積収縮が起こらず、固相成長速度が速くなる。従って、固相成長により単結晶化できる距離・面積を広げることができる。
（２）固相成長により単結晶化する領域を多結晶状態で堆積した後、シリコン或いはゲルマニウム等のイオン注入で再度アモルファス化してから、固相成長の熱処理を行う。この工程を採用することにより、アモルファス状態で堆積する場合よりも高い密度のアモルファスシリコンを得ることができる。このため、固相成長時に体積収縮が起こらず、速い固相成長速度が得られ、固相成長距離を伸ばし、大面積の薄膜ＳＯＩ結晶層を形成することが可能となる。
また、実施形態ではメモリセルとして２層ゲート構造の不揮発性メモリセルを用いた例を説明したが、この種のセル構造に限らず、各種の不揮発性メモリセルを用いることができる。さらに、必ずしも不揮発性記憶装置に限らず、ＤＲＡＭ、その他の各種の半導体記憶装置に適用することが可能である。
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
第１の実施形態に係わる不揮発性半導体記憶装置の製造工程を示す平面図と断面図。 第１の実施形態に係わる不揮発性半導体記憶装置の製造工程を示す平面図と断面図。 第１の実施形態に係わる不揮発性半導体記憶装置の製造工程を示す平面図と断面図。 第１の実施形態に係わる不揮発性半導体記憶装置の製造工程を示す平面図と断面図。 第１の実施形態に係わる不揮発性半導体記憶装置の製造工程を示す平面図と断面図。 第１の実施形態に係わる不揮発性半導体記憶装置の製造工程を示す平面図と断面図。 第１の実施形態に係わる不揮発性半導体記憶装置の製造工程を示す平面図と断面図。 第１の実施形態に係わる不揮発性半導体記憶装置の製造工程を示す平面図と断面図。 第１の実施形態に係わる不揮発性半導体記憶装置の製造工程を示す断面図。 第１の実施形態の変形例に係わる不揮発性半導体記憶装置の製造工程を示す断面図。 第１の実施形態に係わる不揮発性半導体記憶装置の製造工程を示す平面図と断面図。 第２の実施形態に係わる不揮発性半導体記憶装置の製造工程を示す平面図と断面図。 第２の実施形態に係わる不揮発性半導体記憶装置の製造工程を示す平面図と断面図。 第２の実施形態に係わる不揮発性半導体記憶装置の製造工程を示す平面図と断面図。 第２の実施形態に係わる不揮発性半導体記憶装置の製造工程を示す平面図と断面図。 第２の実施形態に係わる不揮発性半導体記憶装置の製造工程を示す平面図と断面図。 第２の実施形態に係わる不揮発性半導体記憶装置の製造工程を示す平面図と断面図。 第２の実施形態に係わる不揮発性半導体記憶装置の製造工程を示す平面図と断面図。 第２の実施形態に係わる不揮発性半導体記憶装置の製造工程を示す平面図と断面図。 第２の実施形態に係わる不揮発性半導体記憶装置の製造工程を示す平面図と断面図。 第２の実施形態に係わる不揮発性半導体記憶装置の製造工程を示す平面図と断面図。 第２の実施形態に係わる不揮発性半導体記憶装置の製造工程を示す平面図と断面図。 第２の実施形態に係わる不揮発性半導体記憶装置の製造工程を示す平面図と断面図。 第３の実施形態に係わる不揮発性半導体記憶装置の製造工程を示す断面図。 図２４（ｄ）の一部を拡大して示す断面図。 第５の実施形態に係わる不揮発性半導体記憶装置の製造工程を示す平面図と断面図。 第６の実施形態を説明するためのもので、ＢＯＸ膜の周りが開口部で囲われた構造において、ＳＰＥした後のＳＯＩの結晶欠陥の様子を示す平面図。 第６の実施形態を説明するためのもので、ＢＯＸ膜の周りが開口部で囲われた構造にスリットを付加した構造において、ＳＰＥした後のＳＯＩの結晶欠陥の様子を示す平面図。 第６の実施形態を説明するためのもので、ＢＯＸ膜の周りが開口部で囲われた構造にスリットを付加し、アモルファスシリコンが上下の開口に接しない構造において、ＳＰＥした後のＳＯＩの結晶欠陥の様子を示す平面図。
符号の説明
１０１…単結晶シリコン基板
１０２…シリコン酸化膜（埋め込み絶縁膜）
１０３…アモルファスシリコン膜
１０４…アモルファスシリコン膜
１０５…シリコン単結晶層（ＳＯＩ結晶層）
１０６…結晶不整合面
１０７…イオン注入による非晶質化層（アモルファスシリコン）
１０８…結晶不整合面
１０９…ゲート絶縁膜
１１０…多結晶シリコン層
１１１…埋め込み絶縁膜
１１２…アルミナ膜（電極間絶縁膜）
１１３…スリット部
１１４…タングステンシリサイド層
１１５…ｎ型不純物拡散層
１１６…層間絶縁膜
１１７…ビット線コンタクト
１２０…メモリセルの２層ゲート構造
１３０…選択ゲートトランジスタの積層ゲート電極構造
２０４…酸素を高濃度に含んだアモルファスシリコン層
４０４…第１のアモルファスシリコン膜
４０５…第１のＳＯＩ結晶層
５０４…第２のアモルファスシリコン膜
５０５…第２のＳＯＩ結晶層

Claims (6)

  1. シリコン基板上に形成された絶縁膜の複数箇所に開口部を設ける工程と、
    前記開口部が設けられた絶縁膜上及び該開口部内にアモルファスシリコン膜を形成する工程と、
    前記アモルファスシリコン膜をアニールし、前記開口部をシードとして固相成長させることにより該アモルファスシリコン膜を単結晶化する工程と、
    前記固相成長に伴い隣り合った開口部からの成長端同士が接触することにより生じた継ぎ目部分を含む領域にイオン注入を行って該領域を非晶質化する工程と、
    前記非晶質化した領域を再びアニールして固相成長させることにより単結晶化する工程と、
    前記固相成長及び再度の固相成長により形成されたシリコン単結晶層上にメモリセルアレイを形成する工程と、
    を含むことを特徴とする半導体記憶装置の製造方法。
  2. 前記イオン注入による非晶質化とそれに続くアニールによる固相成長を複数回行うことを特徴とする請求項１記載の半導体記憶装置の製造方法。
  3. シリコン基板上に形成された絶縁膜の複数箇所に開口部を設ける工程と、
    前記開口部が設けられた絶縁膜上及び該開口部内にアモルファスシリコン膜を形成する工程と、
    前記アモルファスシリコン膜の一部で、隣り合った開口部からの固相成長の成長端同士が接触すると予想される領域にイオンを注入する工程と、
    前記イオン注入が一部の領域に施された前記アモルファスシリコン膜をアニールし、前記開口部をシードとして固相成長させることによりシリコン単結晶層を形成する工程と、
    前記シリコン単結晶層上にメモリセルアレイを形成する工程と、
    を含むことを特徴とする半導体記憶装置の製造方法。
  4. シリコン基板上に形成された絶縁膜の複数箇所に開口部を設ける工程と、
    前記開口部が設けられた絶縁膜上及び該開口部内に第１のアモルファスシリコン膜を形成する工程と、
    前記開口部近傍以外の前記アモルファスシリコン膜を除去する工程と、
    前記第１のアモルファスシリコン膜をアニールし、前記開口部をシードとして単結晶を固相成長させることにより第１のシリコン単結晶層を形成する工程と、
    前記絶縁膜上及び第１のシリコン単結晶層上に第２のアモルファスシリコン膜を形成する工程と、
    隣接する開口部間の中央付近で前記第２のアモルファスシリコン膜を一方の開口部側と他方の開口部側とに分離するための溝を形成する工程と、
    前記溝が形成された第２のアモルファスシリコン膜をアニールし、前記第１のシリコン単結晶層をシードとして単結晶を固相成長させることにより第２のシリコン単結晶層を形成する工程と、
    前記第２のシリコン単結晶層上にメモリセルアレイを形成する工程と、
    を含むことを特徴とする半導体記憶装置の製造方法。
  5. 前記絶縁膜の開口部はストライプ状であり、ストライプ方向と直交する方向に所定距離離して複数本設けることを特徴とする請求項１，３，４の何れかに記載の半導体記憶装置の製造方法。
  6. 前記メモリセルアレイは、複数の不揮発性メモリセルを直列接続したＮＡＮＤセルユニットと、該ＮＡＮＤセルユニットの両側に接続された選択トランジスタを有するものであり、前記メモリセルは前記絶縁膜上のシリコン単結晶層に形成され、前記選択トランジスタは前記開口部上のシリコン単結晶層に形成されることを特徴とする請求項１，３，４の何れかに記載の半導体記憶装置の製造方法。
JP2007167999A 2007-06-26 2007-06-26 半導体記憶装置の製造方法 Expired - Fee Related JP4445524B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007167999A JP4445524B2 (ja) 2007-06-26 2007-06-26 半導体記憶装置の製造方法
US12/146,802 US7651930B2 (en) 2007-06-26 2008-06-26 Method of manufacturing semiconductor storage device
US12/646,563 US7863166B2 (en) 2007-06-26 2009-12-23 Method of manufacturing semiconductor storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007167999A JP4445524B2 (ja) 2007-06-26 2007-06-26 半導体記憶装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009010041A JP2009010041A (ja) 2009-01-15
JP4445524B2 true JP4445524B2 (ja) 2010-04-07

Family

ID=40161092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007167999A Expired - Fee Related JP4445524B2 (ja) 2007-06-26 2007-06-26 半導体記憶装置の製造方法

Country Status (2)

Country Link
US (2) US7651930B2 (ja)
JP (1) JP4445524B2 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4791949B2 (ja) 2006-12-22 2011-10-12 株式会社東芝 不揮発性半導体メモリ
JP2009099598A (ja) * 2007-10-12 2009-05-07 Toshiba Corp 半導体装置及びその製造方法
US8193071B2 (en) * 2008-03-11 2012-06-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2010238747A (ja) * 2009-03-30 2010-10-21 Toshiba Corp 不揮発性半導体記憶装置
US20120025195A1 (en) * 2010-07-28 2012-02-02 Massachusetts Institute Of Technology Confined Lateral Growth of Crystalline Material
US8492275B2 (en) 2011-07-20 2013-07-23 International Business Machines Corporation Method to form uniform silicide by selective implantation
KR102212296B1 (ko) 2014-01-23 2021-02-04 글로벌웨이퍼스 씨오., 엘티디. 고 비저항 soi 웨이퍼 및 그 제조 방법
US9899499B2 (en) 2014-09-04 2018-02-20 Sunedison Semiconductor Limited (Uen201334164H) High resistivity silicon-on-insulator wafer manufacturing method for reducing substrate loss
US9853133B2 (en) * 2014-09-04 2017-12-26 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity silicon-on-insulator substrate
EP4170705A3 (en) 2014-11-18 2023-10-18 GlobalWafers Co., Ltd. High resistivity semiconductor-on-insulator wafer and a method of manufacturing
JP6650463B2 (ja) 2014-11-18 2020-02-19 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法
WO2016081367A1 (en) 2014-11-18 2016-05-26 Sunedison Semiconductor Limited HIGH RESISTIVITY SILICON-ON-INSULATOR SUBSTRATE COMPRISING A CHARGE TRAPPING LAYER FORMED BY He-N2 CO-IMPLANTATION
CN107533953B (zh) 2015-03-03 2021-05-11 环球晶圆股份有限公司 具有可控膜应力的在硅衬底上沉积电荷捕获多晶硅膜的方法
JP6637515B2 (ja) 2015-03-17 2020-01-29 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． 半導体オン・インシュレータ構造の製造において使用するための熱的に安定した電荷トラップ層
US9881832B2 (en) 2015-03-17 2018-01-30 Sunedison Semiconductor Limited (Uen201334164H) Handle substrate for use in manufacture of semiconductor-on-insulator structure and method of manufacturing thereof
JP6592534B2 (ja) 2015-06-01 2019-10-16 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 多層構造体及びその製造方法
EP3304586B1 (en) 2015-06-01 2020-10-07 GlobalWafers Co., Ltd. A method of manufacturing silicon germanium-on-insulator
CN117198983A (zh) 2015-11-20 2023-12-08 环球晶圆股份有限公司 使半导体表面平整的制造方法
WO2017142849A1 (en) 2016-02-19 2017-08-24 Sunedison Semiconductor Limited Semiconductor on insulator structure comprising a buried high resistivity layer
US9831115B2 (en) 2016-02-19 2017-11-28 Sunedison Semiconductor Limited (Uen201334164H) Process flow for manufacturing semiconductor on insulator structures in parallel
US10468294B2 (en) 2016-02-19 2019-11-05 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed on a substrate with a rough surface
US11848227B2 (en) 2016-03-07 2023-12-19 Globalwafers Co., Ltd. Method of manufacturing a semiconductor on insulator structure by a pressurized bond treatment
US11114332B2 (en) 2016-03-07 2021-09-07 Globalwafers Co., Ltd. Semiconductor on insulator structure comprising a plasma nitride layer and method of manufacture thereof
SG11201806851RA (en) 2016-03-07 2018-09-27 Globalwafers Co Ltd Semiconductor on insulator structure comprising a low temperature flowable oxide layer and method of manufacture thereof
WO2017155806A1 (en) 2016-03-07 2017-09-14 Sunedison Semiconductor Limited Semiconductor on insulator structure comprising a plasma oxide layer and method of manufacture thereof
CN116314384A (zh) 2016-06-08 2023-06-23 环球晶圆股份有限公司 具有经改进的机械强度的高电阻率单晶硅锭及晶片
US10269617B2 (en) 2016-06-22 2019-04-23 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising an isolation region
SG10201913373WA (en) 2016-10-26 2020-03-30 Globalwafers Co Ltd High resistivity silicon-on-insulator substrate having enhanced charge trapping efficiency
WO2018106535A1 (en) 2016-12-05 2018-06-14 Sunedison Semiconductor Limited High resistivity silicon-on-insulator structure and method of manufacture thereof
KR102453743B1 (ko) 2016-12-28 2022-10-11 썬에디슨 세미컨덕터 리미티드 고유 게터링 및 게이트 산화물 무결성 수율을 갖도록 규소 웨이퍼들을 처리하는 방법
JP7034186B2 (ja) 2017-07-14 2022-03-11 サンエディソン・セミコンダクター・リミテッド 絶縁体上半導体構造の製造方法
JP7160943B2 (ja) 2018-04-27 2022-10-25 グローバルウェーハズ カンパニー リミテッド 半導体ドナー基板からの層移転を容易にする光アシスト板状体形成
US10818540B2 (en) 2018-06-08 2020-10-27 Globalwafers Co., Ltd. Method for transfer of a thin layer of silicon
CN108962903B (zh) * 2018-09-19 2024-02-02 长江存储科技有限责任公司 半导体结构
JP2023096595A (ja) * 2021-12-27 2023-07-07 キオクシア株式会社 半導体装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69009429T2 (de) * 1989-12-29 1994-09-15 Sumitomo Electric Industries Kühlkörper mit verbesserter Lebensdauer und thermischer Leitfähigkeit.
US5373803A (en) * 1991-10-04 1994-12-20 Sony Corporation Method of epitaxial growth of semiconductor
JPH05335234A (ja) 1992-05-29 1993-12-17 Sanyo Electric Co Ltd 半導体基板の製造方法
JP3213437B2 (ja) 1993-05-27 2001-10-02 三洋電機株式会社 半導体装置
JP3138169B2 (ja) * 1995-03-13 2001-02-26 シャープ株式会社 半導体装置の製造方法
KR100218500B1 (ko) * 1995-05-17 1999-09-01 윤종용 실리콘막 및 그 제조 방법과 이를 포함하는 박막트랜지스터 및 그 제조방법
JP3339263B2 (ja) 1995-07-24 2002-10-28 株式会社豊田中央研究所 半導体単結晶層の形成方法および半導体装置
JP3257442B2 (ja) * 1997-04-09 2002-02-18 松下電器産業株式会社 窒化ガリウム結晶の製造方法
JP3007971B1 (ja) * 1999-03-01 2000-02-14 東京大学長 単結晶薄膜の形成方法
US6174754B1 (en) * 2000-03-17 2001-01-16 Taiwan Semiconductor Manufacturing Company Methods for formation of silicon-on-insulator (SOI) and source/drain-on-insulator(SDOI) transistors
US6602758B2 (en) * 2001-06-15 2003-08-05 Agere Systems, Inc. Formation of silicon on insulator (SOI) devices as add-on modules for system on a chip processing
TWI316736B (en) * 2003-05-02 2009-11-01 Au Optronics Corp Method of fabricating polysilicon film by excimer laser crystallization process
TWI220073B (en) * 2003-07-24 2004-08-01 Au Optronics Corp Method for manufacturing polysilicon film
US7473985B2 (en) * 2005-06-16 2009-01-06 International Business Machines Corporation Hybrid oriented substrates and crystal imprinting methods for forming such hybrid oriented substrates
KR100679610B1 (ko) * 2006-01-16 2007-02-06 삼성전자주식회사 단결정 구조를 갖는 박막의 형성 방법
KR100703033B1 (ko) * 2006-03-22 2007-04-09 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP2007329200A (ja) * 2006-06-06 2007-12-20 Toshiba Corp 半導体装置の製造方法
JP4594921B2 (ja) * 2006-12-18 2010-12-08 株式会社東芝 不揮発性半導体装置の製造方法
JP4791949B2 (ja) 2006-12-22 2011-10-12 株式会社東芝 不揮発性半導体メモリ
JP5148131B2 (ja) 2007-03-01 2013-02-20 株式会社東芝 半導体装置およびその製造方法
JP2009016692A (ja) * 2007-07-06 2009-01-22 Toshiba Corp 半導体記憶装置の製造方法と半導体記憶装置
JP2009099598A (ja) * 2007-10-12 2009-05-07 Toshiba Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2009010041A (ja) 2009-01-15
US7863166B2 (en) 2011-01-04
US20100112791A1 (en) 2010-05-06
US7651930B2 (en) 2010-01-26
US20090004833A1 (en) 2009-01-01

Similar Documents

Publication Publication Date Title
JP4445524B2 (ja) 半導体記憶装置の製造方法
US7842564B2 (en) Semiconductor memory device manufacturing method and semiconductor memory device
KR101618465B1 (ko) 임베디드 트랜지스터
US10892366B2 (en) Thin film transistor and vertical non-volatile memory device including transition metal-induced polycrystalline metal oxide channel layer
US9190333B2 (en) Semiconductor device and manufacturing method thereof
KR20100088836A (ko) 반도체 소자의 제조 방법
JP4772709B2 (ja) 半導体記憶装置
JP5148131B2 (ja) 半導体装置およびその製造方法
JP2006041489A (ja) 半導体装置およびその製造方法
US9917174B2 (en) Semiconductor devices and methods of manufacturing the same
JP2015005698A (ja) 半導体装置の製造方法
CN109390317B (zh) 反熔丝结构及其形成方法、半导体器件
JP2004165197A (ja) 半導体集積回路装置およびその製造方法
JPH08102543A (ja) 結晶化方法及びこれを用いた薄膜トランジスタの製造方法
US20070246775A1 (en) Soi substrate and method for forming the same
US7687360B2 (en) Method of forming spaced-apart charge trapping stacks
JP2009010166A (ja) 半導体装置およびその製造方法
US20090121279A1 (en) Semiconductor device and method of manufacturing the same
US9159632B2 (en) Fabrication method of semiconductor apparatus
US10770512B1 (en) Stacked resistive random access memory with integrated access transistor and high density layout
US7816735B2 (en) Integrated circuit devices including a transcription-preventing pattern
JP2009141277A (ja) 半導体装置及びその製造方法
CN112687699A (zh) 三维存储器及其制备方法
JP2007329268A (ja) Ｓｏｉ基板の形成方法及び不揮発性半導体記憶装置の製造方法
JP2010087337A (ja) Ｎａｎｄ型フラッシュメモリおよびｓｏｉ基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090312

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091222

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100115

R151 Written notification of patent or utility model registration

Ref document number: 4445524

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140122

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees