JP3111500B2 - 誘電体分離ウエハの製造方法 - Google Patents

誘電体分離ウエハの製造方法

Info

Publication number
JP3111500B2
JP3111500B2 JP03102897A JP10289791A JP3111500B2 JP 3111500 B2 JP3111500 B2 JP 3111500B2 JP 03102897 A JP03102897 A JP 03102897A JP 10289791 A JP10289791 A JP 10289791A JP 3111500 B2 JP3111500 B2 JP 3111500B2
Authority
JP
Japan
Prior art keywords
wafer
dielectric film
dielectric
groove
semiconductor region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03102897A
Other languages
English (en)
Other versions
JPH04333257A (ja
Inventor
一夫 松崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP03102897A priority Critical patent/JP3111500B2/ja
Publication of JPH04333257A publication Critical patent/JPH04333257A/ja
Priority to US08/186,890 priority patent/US5381033A/en
Priority to US08/291,991 priority patent/US5496760A/en
Application granted granted Critical
Publication of JP3111500B2 publication Critical patent/JP3111500B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76275—Vertical isolation by bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76286—Lateral isolation by refilling of trenches with polycristalline material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/012—Bonding, e.g. electrostatic for strain gauges
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/086—Isolated zones
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/928—Front and rear surface processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は集積回路装置等に用いる
半導体材料からなるウエハであって、ウエハ面が誘電体
膜により電気的に相互に絶縁された複数個の半導体領域
に分離される誘電体分離ウエハおよびその製造方法に関
する。
【０００２】
【従来の技術】よく知られているように上述の集積回路
装置等ではバイポーラ形，ＭＯＳ形，ＢｉＭＯＳ形等の
いかんに関せず、それを構成する半導体素子ないしは回
路要素の相互間の動作干渉を避けるためそれ用のウエハ
の内部を複数個の半導体領域に電位的ないし電気的に分
離して、回路要素をこれら半導体領域に振り分けて作り
込むのが通常である。かかる分離手段としては周知の接
合分離法が一般的であるが、半導体領域相互間が逆バイ
アス状態のpn接合により電位的に分離されているだけな
ので回路要素間の動作干渉を完全には防止できず、かつ
寄生トランジスタ効果等により思わぬ動作上のトラブル
が発生することがあるので回路要素をある最低限以上に
相互に離間させて配置する必要がある。
【０００３】これに対し、誘電体分離法は誘電体膜によ
り半導体領域相互間を電気的に絶縁するもので、電位分
離ではなく絶縁分離なので回路要素間の動作干渉がほと
んど起こらず、しかも回路要素を密接配置できるので高
集積化に適する利点がある。このため、誘電体分離ウエ
ハは接合分離ウエハより高価につくが、クロストークの
ない高性能回路や高周波回路に利用される。本発明はこ
の誘電体分離法によるウエハに関するものである。
【０００４】かかる誘電体分離ウエハとしては、多結晶
シリコンからなるウエハの基体の上に酸化シリコン膜や
窒化シリコン膜や両者の複合膜等からなる誘電体膜を介
して島状の単結晶シリコンからなる半導体領域を複数個
担持した構造のものがかなり以前から知られている。
【０００５】このように半導体領域を多結晶シリコンに
担持させる誘電体分離構造のウエハの製造方法として
は、米国特許第3534234 号, 第3648125 号, 第3970486
号等に記載されているように、単結晶シリコンのウエハ
の一面にＶ形溝を枠状パターンで掘り込んだ後に溝面を
含めて誘電体膜で覆い、かつその上にＣＶＤ法等により
多結晶シリコンを堆積させて溝を埋めるとともにこれを
所望の厚みに成長させ、さらに単結晶シリコンウエハを
他面側から溝内の多結晶シリコンが露出するまで研磨す
ることにより、これを多結晶シリコンにより誘電体膜を
介して担持された島状の半導体領域に分離する。さら
に、溝を矩形断面に形成する方法が米国特許第3966577
号等に開示されており、米国特許第3979765 号には矩形
溝を絶縁材料で埋める方法が開示されている。
【０００６】また最近では単結晶シリコン基板の接合技
術が実用化段階に達したので、これにトレンチ溝をリア
クティブイオンエッチング法により切る技術を組み合わ
せて誘電体分離ウエハを構成できる。基板間の接合は古
くは特公昭第39-17869号公報に開示があり以前から注目
されていたものの実用化に至らなかったが、接合面の鏡
面研磨と清浄化技術の進歩により実用化が可能になった
ものである。
【０００７】この基板接合形の誘電体分離法では、２枚
のシリコン基板を酸化シリコン膜を介し相互に接合した
上で一方を所望の厚みにまで研磨し、かつその表面から
狭いトレンチ溝を枠状のパターンで接合面の酸化シリコ
ン膜に達するまで掘り込み、さらに溝面を含めて誘電体
膜により覆いかつ溝を多結晶シリコンにより埋めた後に
この一方の基板上の多結晶シリコンと誘電体膜を除去す
ることにより、一方の基板が他方の基板からは酸化シリ
コン膜で絶縁されかつ相互間が誘電体膜で分離された複
数個の半導体領域に分割される。
【０００８】以上の多結晶シリコンを基体とする構造の
誘電体分離ウエハはかなり以前から基板接合構造のもの
は近年から実用化段階に入っており、いずれも主に小電
力の集積回路装置に利用されている。
【０００９】
【発明が解決しようとする課題】ところが、最近では集
積回路装置により負荷を直接駆動する用途が増えて来て
おり、これに応じて大電力を取り扱える縦形電界効果ト
ランジスタ等の回路要素をそれに組み込もうとすると、
上述のような従来の誘電体分離ウエハはいずれもかかる
縦形回路要素の組み込みに適しない問題が出て来た。
【００１０】すなわち、大電力用の縦形回路要素では内
部配線ないしは外部接続用の電極膜を周知のようにウエ
ハの表面側だけでなく裏面側にも設ける必要があるが、
従来の誘電体分離ウエハの構造では回路要素が作り込ま
れる各半導体領域とウエハの基体である多結晶シリコン
やシリコン基板の間に誘電体膜が介在しているので、ウ
エハの裏面側から縦形回路要素用の端子を導出できない
からである。
【００１１】このため、従来は半導体領域の厚みを増し
てその底部に高不純物濃度の埋込層を設けて置き、これ
を高不純物濃度の接続層を介して表面側の電極膜と接続
する手段を採っていたが、半導体領域の厚みにも限界が
あって縦形回路要素に充分な電力容量を持たせるのが困
難で、埋込層や接続層の作り込みにも工程やスペースが
必要で誘電体分離の折角の利点が減殺されてしまう問題
があった。
【００１２】なお、この点を解決し得る縦形回路要素の
作り込みに有利な誘電体分離ウエハとして、Proc. IEEE
1987 Custom IC Conference, pp.443-446, May 1987で
提案された構造のウエハを利用することが可能である。
このウエハは、シリコン基板の表面に酸化シリコン膜を
所望のパターンで付けて置いて、その上にシリコンをエ
ピタキシャル成長させて単結晶シリコン上には連続した
エピタキシャル層を,酸化シリコン膜上には多結晶シリ
コンをそれぞれ成長させるものであり、例えば多結晶シ
リコン内に酸化シリコン膜に達するトレンチ溝を切り溝
面を誘電体膜で覆うことによりエピタキシャル層を基板
から酸化シリコン膜で絶縁された複数個の半導体領域に
分割して、この各半導体領域とそれと連続するシリコン
基板内に大電力用の縦形回路要素を作り込むことができ
る。
【００１３】しかし、かかる構造では複数個の半導体領
域がそれらに共通のシリコン基板と繋がってしまうので
完全な誘電体分離でなく、従って縦形回路要素の相互間
分離が不充分になりやすい。また、集積回路装置では大
電力用の縦形回路要素だけでなく小電力用の横形回路要
素等を通常のプレーナ構造でウエハの表面部分に組み込
む必要があるが、ウエハをこの小形回路要素に適する表
面部の浅い半導体領域と縦形回路要素に適する表面から
裏面まで繋がった半導体領域との２種に誘電体分離する
上でも非常に不便である。
【００１４】かかる従来の問題点を解決するため、本発
明の目的はウエハを縦形回路要素の作り込みに適するよ
うにその表面から裏面まで連続した半導体領域に誘電体
分離することにあり、その副次的な目的はウエハの表面
部をプレーナ構造の回路要素の作り込みに適する半導体
領域にも誘電体分離することにある。
【００１５】
【課題を解決するための手段】本発明による誘電体分離
ウエハでは、ウエハの内部に埋込誘電体膜をウエハ面と
平行な横方向に延びる所定のパターンで埋め込み、ウエ
ハの表面および裏面と埋込誘電体膜との間にそれぞれ隔
壁誘電体膜を縦壁状に設け、この隔壁誘電体膜で取り囲
まれたウエハの表面から裏面に至る連続した半導体領域
を画成することにより上述の目的を達成する。
【００１６】なお、上記構成にいう隔壁誘電体膜をウエ
ハの表面や裏面から埋込誘電体膜に達するまで縦壁状に
溝を切りその両側面に誘電体膜を付けることにより構成
し、かつこの溝の両側面間を多結晶シリコンにより埋め
るのが有利である。
【００１７】また、前述の副次的な目的を達成するに
は、ウエハの表面と埋込誘電体膜の間に埋込誘電体膜の
パターンの所定範囲を取り囲む縦壁状の隔壁誘電体膜を
設け、この隔壁誘電体膜によってウエハの表面側にのみ
露出する半導体領域を画成するのが有利である。
【００１８】本発明の誘電体分離ウエハの第１の製造方
法では、半導体からなる２個の基板のいずれかの面に誘
電体膜を所定のパターンで付ける工程と、誘電体膜を備
える面を介し両基板を相互に接合してウエハとする工程
と、ウエハの表面と裏面から接合面内の誘電体膜に達す
るようそれぞれ溝を縦壁状に切る工程と、溝の側面に誘
電体膜を付ける工程と、溝内を多結晶シリコンによって
埋める工程とを含み、溝の側面に付けられた誘電体膜に
より取り囲まれウエハ表面から裏面に至る連続した半導
体領域を画成することによって前述の目的が達成され
る。
【００１９】この第１の製造方法において、ウエハの表
面から両基板の相互接合面に付けた誘電体膜のパターン
の所定範囲を取り囲むよう溝を縦壁状に切り、この溝の
側面に付けた誘電体膜によってウエハの表面側にのみ露
出する半導体領域を取り囲んでプレーナ構造の回路要素
用に画成することによって前述の副次的な目的が達成す
ることができる。
【００２０】また本発明の誘電体分離ウエハの第２の製
造方法では、半導体からなるウエハの裏面から所定のパ
ターンで凹所を掘り込む工程と、凹所の面を誘電体膜で
覆う工程と、凹所内を多結晶シリコンにより埋める工程
と、ウエハの表面から凹所の底面の誘電体膜に達するよ
うに溝を縦壁状に切る工程と、溝の側面に誘電体膜を付
ける工程と、溝の両側面間を多結晶シリコンにより埋め
る工程とを経て、凹所と溝の側面に付けられた誘電体膜
により取り囲まれウエハの表面から裏面に至る連続した
半導体領域を縦形回路要素用に画成することによって前
述の目的が達成される。
【００２１】この第２の製造方法において、ウエハの表
面からその凹所の底面に付けられた誘電体膜のパターン
の所定範囲を取り囲むよう溝を縦壁状に切り、この溝の
側面に付けられた誘電体膜によってウエハの表面側にの
み露出する半導体領域を取り囲んでプレーナ構造の回路
要素用に画成することによって前述の副次的な目的を達
成することができる。
【００２２】
【作用】縦形回路要素を作り込むに適した半導体領域は
ウエハの表面から裏面まで連続した領域とする必要があ
り、それを完全に誘電体分離するには周囲を誘電体膜に
より取り囲む必要があるが、この誘電体膜を単純な壁状
ないし筒状にする構造は実現不可能である。このため、
本発明の誘電体分離ウエハでは前項の構成にいうよう
に、ウエハの内部に埋込誘電体膜をウエハ面と平行な横
方向に延びる所定のパターンで埋め込んで置き、この埋
込誘電体膜をいわば中継としてそれとウエハの表面およ
び裏面との間にそれぞれ隔壁誘電体膜を縦壁状に設ける
ことにより、縦形回路要素用のウエハの表面から裏面に
至る連続した半導体領域をこのウエハの表面側と裏面側
の隔壁誘電体膜により完全に取り囲まれた領域として画
成する構造とする。なお、かかる隔壁誘電体膜は例えば
ウエハの表面ないしは裏面から埋込誘電体膜に達するま
で切った縦壁状の溝の側面に付けた誘電体膜として構成
することができる。
【００２３】かかる誘電体分離ウエハの第１の製造方法
では、半導体からなる２個の基板のいずれかの面に誘電
体膜を所定のパターンで付け、両基板を誘電体膜を備え
る面を介して相互に接合してウエハとすることにより、
その内部にウエハ面と平行な横方向に延びるパターンで
埋め込まれた埋込誘電体膜を作り込む。また、第２の製
造方法では、ウエハの裏面から凹所を所定のパターンで
掘り込みかつその表面を誘電体膜で覆った上で多結晶シ
リコンにより埋めることにより、凹所の底面の誘電体膜
をウエハ内部の埋込誘電体膜として，凹所の側面の誘電
体膜をウエハの裏面側の隔壁誘電体膜としてそれぞれ利
用する。
【００２４】また、プレーナ構造の回路要素を作り込む
に適した半導体領域は埋込誘電体膜をそれに適する広さ
をもつパターンで埋め込んで置き、ウエハの表面からこ
れに達するよう隔壁誘電体膜をこの埋込誘電体膜のパタ
ーン範囲を取り囲む縦壁状に設けることにより、隔壁誘
電体膜により囲まれたウエハの表面側にのみ露出する誘
電体分離領域として画成することができる。
【００２５】
【実施例】次に図を参照しながら本発明の実施例を説明
する。図１は本発明の誘電体分離ウエハの実施例を示す
その断面図と上面図、図２はそのそれぞれ異なる実施例
を示すウエハの上面図、図３と図４は本発明によるその
第１および第２の製造方法の実施例をそれぞれ主な工程
ごとの状態で示すウエハの断面図である。
【００２６】図１に示す実施例ではウエハ10が縦形回路
要素用の半導体領域15とプレーナ形回路要素用の半導体
領域16とに誘電体分離される。同図(a) に示すように半
導体領域15の方はウエハ10の表面10ａから裏面10ｂに至
る連続領域であるが、半導体領域16の方は表面10ａ側に
のみ露出面をもつ島状領域であり、前者には縦形電界効
果トランジスタやバイポーラトランジスタ等の数百Ｖ耐
圧，数〜数十Ａの大容量の縦形回路要素が作り込まれて
表面10ａと裏面10ｂの両側からその接続用端子が導出さ
れ、後者には５Ｖ程度の電圧下で動作する横形電界効果
トランジスタやバイポーラトランジスタ等の小形回路要
素が表面10ａ側から作り込まれて接続用端子も同じ側か
ら導出される。
【００２７】かかる半導体領域15や16を誘電体分離する
ために、まず図１(a) に示すようにウエハ10の内部，例
えばその表面10ａから20μｍ程度の深さの個所に例えば
酸化シリコンからなる 0.5〜１μｍの膜厚の埋込誘電体
膜11が表面と平行な横方向に延びる所望のパターンで埋
め込まれる。次にウエハ10の表面10ａと裏面10ｂからそ
れぞれこの埋込誘電体膜11に達するよう隔壁誘電体膜12
と13が図１(a) に示すようにウエハ面に垂直な縦壁状に
設けられる。なお、図示の実施例ではこれらはいずれも
縦方向に埋込誘電体膜11に達するよう深く切られたトレ
ンチ溝の両側面に被着された１μｍ程度の膜厚の酸化シ
リコン膜であり、かつこのトレンチ溝の隔壁誘電体膜12
や13で覆われた両側面間は多結晶シリコン14により埋め
られる。また、ウエハ10の表面10ａ側の隔壁誘電体膜12
は図１(b) からわかるように埋込誘電体膜11の同図(a)
に一部を示すパターン中の所定の範囲を周囲から取り囲
む縦壁状に設けられる。
【００２８】図２にはこの様子がより明確に示されてい
る。ただし、図２では図の煩雑化を避けるため隔壁誘電
体膜12と13は図１の多結晶シリコン14がない単一の膜と
して示されている。図２(a) の実施例ではウエハ10を縦
形回路要素用の半導体領域15のみに接合分離するため、
いずれも格子状の隔壁誘電体膜12と13は図示のように相
互に僅かにずらせて設けられ、この場合には図１の埋込
誘電体膜11はこれらの格子が互いに重なり合う範囲に対
応するパターンで設けられる。
【００２９】図２(b) の実施例では半導体領域16が格子
状に並べられ、ウエハ10の表面10ａ側の隔壁誘電体膜12
は各半導体領域16をそれぞれ取り囲む縦壁状に設けられ
る。従って、この場合の埋込誘電体膜11は半導体領域16
と隔壁誘電体膜12を含む太い格子状のパターンで設けら
れ、裏面10ｂ側の隔壁誘電体膜13は図示のようにこの太
い格子の中央部を通る細い格子を形成する縦壁状に設け
られる。
【００３０】以上の図１と図２の実施例からわかるよう
に、本発明の誘電体分離ウエハでは縦形回路要素用の半
導体領域15は隔壁誘電体膜12と13により周囲が取り囲ま
れたウエハ10の表面10ａから裏面10ｂに至る連続した半
導体領域として画成される。また、プレーナ形回路要素
用の半導体領域16の方は底面が埋込誘電体膜11により半
導体領域15から絶縁され、かつ隔壁誘電体膜12により取
り囲まれたウエハ10の表面10ａ側にのみ露出面をもつ半
導体領域として画成される。なお、実際の集積回路装置
用の誘電体分離ウエハでは、例えば半導体領域15は３〜
数mm角, 半導体領域16は１〜２mm角の面積にそれぞれ接
合分離される。
【００３１】次に図３を参照して本発明の誘電体分離ウ
エハの第１の製造方法を説明する。この製造方法では２
個の基板を接合してウエハとするので、図３(a) の誘電
体膜付け工程ではその内の一方の基板21の表面に例えば
L0COS法による酸化シリコン膜が誘電体膜22として１〜
1.5 μｍ程度の膜厚で付けられる。このためには通例の
ように基板21の表面に 0.2μｍ程度の膜厚の窒化シリコ
ン膜22ａを付け、これをマスクとして高温下で基板21の
表面を酸化することでよい。
【００３２】図３(b) は接合工程を示す。このため一方
の基板21の表面を研磨して窒化シリコン膜22ａを除去し
かつ誘電体膜22の相互間に半導体面を露出させた上で鏡
面に仕上げ、他方の基板23の方もその裏面を鏡面に仕上
げる。次に、両基板21と23を相互に吸着させた状態で窒
素等の不活性ガスのふん囲気内の例えば1200℃, ２Hrの
高温加熱により両者を接合する。これにより基板21側の
誘電体膜22と基板23側の半導体とが, かつ両基板の半導
体同士が強固に接合して一体化されたウエハ20となる。
さらに、この実施例では他方の基板23の方を所望の厚
み, 例えば20μｍ程度になるまで研磨して図示の状態と
する。この図３(b) の工程によって１μｍ程度の厚みの
誘電体膜22が内部に埋め込まれたウエハ20が得られる。
なお、この実施例では接合の前に誘電体膜22を一方の基
板21側に付けて置くこととしたが、もちろん他方の基板
23側に付けて置くことでもよい。
【００３３】図３(c) は溝切り工程を示し、この工程で
はウエハの表面20ａと裏面20ｂから誘電体膜22に達する
ように溝24を掘り込む。この溝切りには例えば SF6と酸
素を反応ガスとするリアクティブイオンエッチングを利
用するのが好適であり、酸化シリコン膜等をマスク膜24
ａとしてトレンチ状の溝24を10μｍないしはそれ以下の
ごく狭い幅で真っ直ぐにかつ深く誘電体膜22まで切り込
み、そこでエッチングを自動停止させることができる。
なお、図の左端部分の溝24は縦形回路要素用の隣接する
半導体領域の相互分離用で、表面20ａ側と裏面20ｂ側か
ら切られる溝24が図のように互いに少しずらされた位置
に切られる。
【００３４】図３(d) は誘電体膜付け工程であり、例え
ば1100℃程度の高温下でウエハ20をスチーム酸化するこ
とにより溝24の側面を含めてその全面に酸化シリコン膜
等の誘電体膜25を１μｍ程度の膜厚で被着する。続く図
３(e) は溝埋め工程であり、多結晶シリコン26を通常の
モノシラン等を原料ガスとする熱ＣＶＤ法を利用して50
0〜600 ℃の温度下でウエハの全面に成長させて溝24内
を埋める。溝24内では多結晶シリコンがその両側面から
成長するので、溝24を前述のように10μｍ以下の狭い幅
にして置けばこの溝埋め工程を短時間内に終了できる。
【００３５】図３(f) にウエハ20の完成状態を示す。上
の同図(e) の状態からこの完成状態にするには溝24内を
除くウエハ20の両面から多結晶シリコン膜26等を除く必
要があるが、最も簡単にはＣＶＤ装置内のいわゆるエッ
チバックによってこれを除去した後に、その下の酸化シ
リコン膜を希ふっ酸によるエッチングで除去することで
よく、ウエハ面の鏡面仕上げ用の研磨の際にこれらを除
去することもできる。この完成状態のウエハ20は、図の
ように表面20ａから裏面20ｂまで連続した縦形回路要素
用の半導体領域27と表面20ａ側にのみ露出するプレーナ
形回路要素用の半導体領域28とに誘電体膜22と25により
誘電体分離される。
【００３６】次に図４を参照して本発明の誘電体分離ウ
エハの第２の製造方法を説明する。この第２の製造方法
では単結晶シリコンのウエハ30を用い、その最初の図４
(a)の凹所掘込工程ではその裏面30ｂ側から凹所31をフ
ォトレジスト膜31ａをマスクとする化学エッチング法に
より深く掘り込む。この凹所31をサイドエッチングが少
なくウエハ面に対し垂直に近い側面形状で掘り込むに
は、ウエハ30に (111)面のシリコン基板を用いて KOHに
よりアルカリエッチングを行なうのがよく、この掘り込
みにドライエッチング法ないしはリアクティブイオンエ
ッチング法も利用できる。また、この凹所31の掘り込み
後にウエハ30の表面30ａ側を研磨して所望の厚みに仕上
げるのがよい。
【００３７】図４(b) の誘電体膜被覆工程では、凹所31
内を含めてウエハ30の全面に例えばスチーム酸化法によ
り誘電体膜32を１μｍ程度の膜厚に被覆する。続く図４
(c)の凹所埋め工程ではウエハ30の裏面30ｂ側に熱ＣＶ
Ｄ法により多結晶シリコン33を成長させて凹所31内を図
のように埋める。以後は裏面30ｂ側を研磨して凹所31内
を除く余分な多結晶シリコン33を除去する。
【００３８】次の図４(d) は溝切り工程であり、ウエハ
30の表面30ａ側から溝34を酸化シリコン膜等をマスク膜
34ａとして前述のようにリアクティブイオンエッチング
法により凹所31の底面上の誘電体膜32に達するまで掘り
込む。
【００３９】図４(e) は誘電体膜付け工程と溝埋め工程
とを示し、まずスチーム酸化法等により誘電体膜35を溝
34の側面を含む全面に１μｍ程度の膜厚で付けた後、ウ
エハの表面30ａ側に多結晶シリコン35を成長させて溝34
内をこれで埋める。これ以降は前と同様な要領でウエハ
30の表面30ａ上から余分な多結晶シリコン35と誘電体膜
34を除去し、裏面30ｂからも誘電体膜34を除去すること
により同図(f) に示すウエハ30の完成状態とする。
【００４０】この第２の製造方法によるウエハ30では、
凹所に被覆した誘電体膜32と溝側面に付けた誘電体膜35
により図３の場合と同様に縦形回路要素用の半導体領域
37とプレーナ形回路要素用の半導体領域35が誘電体分離
される。この第２の製造方法では図４(a) の工程での凹
所31の掘り込み深さの制御ないしは表面30ａ側からのウ
エハ30の研磨に高精度を要するが、この凹所31の側面に
被覆する誘電体膜32を半導体領域相互間の誘電体分離用
隔壁として利用できるので、第１の製造方法と比べて図
４(d) の溝34の掘り込みと図４(e) の多結晶シリコン36
の成長をウエハの表面30ａ側からだけで済ませることが
でき、かつ溝34が浅くてよいのでこれらの工程がずっと
容易になる利点がある。
【００４１】
【発明の効果】以上説明したとおり本発明の誘電体分離
ウエハでは、ウエハ内に埋込誘電体膜をウエハ面と平行
な横方向に延びる所定のパターンで埋め込み、ウエハの
表面および裏面と埋込誘電体膜との間に隔壁誘電体膜を
それぞれ縦壁状に設け、隔壁誘電体膜によって取り囲ま
れウエハの表面から裏面に至る連続した半導体領域を画
成するようにしたので、またこの埋込誘電体膜をウエハ
の内部に作り込むため、その第１の製造方法では２個の
基板のいずれかの面に誘電体膜を所定のパターンで付け
た上で両基板を誘電体膜を備える面を介して相互に接合
してウエハとし、また第２の製造方法ではウエハの裏面
から所定のパターンで凹所を掘り込みその面を誘電体膜
で覆った後に凹所を多結晶シリコンにより埋めるように
したので、次の効果を得ることができる。
【００４２】(a) ウエハの内部に横方向に延びるパター
ンで埋め込んだ埋込誘電体膜を中継としてそれとウエハ
の表面および裏面との間にそれぞれ隔壁誘電体膜を縦壁
状に設けることにより、縦形回路要素の作り込みに適し
た半導体領域をウエハの表面から裏面に至る連続した領
域として容易に画成できる。
【００４３】(b) 縦形回路要素用の半導体領域がウエハ
の表面側と裏面側の隔壁誘電体膜により完全に取り囲ま
れた領域として画成されるので、動作上の相互干渉のお
それなく大容量の縦形回路要素を集積回路装置に組み込
むことができる。
【００４４】(c) 半導体領域相互間を誘電体分離する隔
壁誘電体膜を狭いトレンチ幅の溝の側面や凹所の面に付
けた誘電体膜で構成できるので、従来より誘電体分離ウ
エハの製造に要する手間やコストが少なくて済み、半導
体領域相互間の誘電体分離に要するスペースも減少する
ので集積回路装置の高集積化に有利である。
【００４５】(d) 埋込誘電体膜を利用して隔壁誘電体膜
をウエハの表面側にそのパターンの所定範囲を取り囲む
ように設けることにより、プレーナ形回路要素用半導体
領域を縦形回路要素用半導体領域とともに容易に作り込
むことができるので、小容量と大容量の回路要素を複合
化した集積回路装置に有利である。
【図面の簡単な説明】
【図１】本発明による誘電体分離ウエハの実施例を示
し、同図(a) はウエハの一部拡大断面図、同図(b) はこ
れに対応する上面図である。
【図２】本発明による誘電体分離ウエハのそれぞれ異な
る実施例を同図(a)と(b) とにそれぞれ示すウエハの一
部拡大上面図である。
【図３】本発明の誘電体分離ウエハの第１の製造方法を
同図(a) 〜(f) に主な工程ごとの状態で示すウエハの一
部拡大断面図である。
【図４】本発明の誘電体分離ウエハの第２の製造方法を
同図(a) 〜(f) に主な工程ごとの状態で示すウエハの一
部拡大断面図である。
【符号の説明】
10 誘電体分離ウエハ 10ａ ウエハの表面 10ｂ ウエハの裏面 11 埋込誘電体膜 12 ウエハの表面側の隔壁誘電体膜 13 ウエハの裏面側の隔壁誘電体膜 14 多結晶シリコン 15 縦形回路要素用半導体領域 16 プレーナ形回路要素用半導体領域 20 誘電体分離ウエハ 20ａ ウエハの表面 20ｂ ウエハの裏面 21 一方の基板 22 埋込用誘電体膜 23 他方の基板 24 溝 25 隔壁用誘電体膜 26 多結晶シリコン 27 縦形回路要素用半導体領域 28 プレーナ形回路要素用半導体領域 30 誘電体分離ウエハ 30ａ ウエハの表面 30ｂ ウエハの裏面 31 凹所 32 埋込および隔壁用誘電体膜 33 多結晶シリコン 34 溝 35 隔壁用誘電体膜 36 多結晶シリコン 37 縦形回路要素用半導体領域 38 プレーナ形回路要素用半導体領域

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体からなる２個の基板のいずれかの面
    に誘電体膜を所定のパターンで付ける工程と、誘電体膜
    を備える面を介して両基板を相互に接合してウエハとす
    る工程と、ウエハの表面と裏面から接合面内の誘電体膜
    に達するようそれぞれ溝を縦壁状に切る工程と、溝の側
    面に誘電体膜を付ける工程と、溝内を多結晶シリコンに
    よって埋める工程とを含み、溝の側面に付けられた誘電
    体膜により取り囲まれウエハ表面から裏面に至る連続し
    た半導体領域を画成するようにしたことを特徴とする誘
    電体分離ウエハの製造方法。
JP03102897A 1991-05-09 1991-05-09 誘電体分離ウエハの製造方法 Expired - Fee Related JP3111500B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP03102897A JP3111500B2 (ja) 1991-05-09 1991-05-09 誘電体分離ウエハの製造方法
US08/186,890 US5381033A (en) 1991-05-09 1994-01-27 Dielectrics dividing wafer
US08/291,991 US5496760A (en) 1991-05-09 1994-08-18 Method for manufacturing dielectrics dividing wafer with isolated regions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03102897A JP3111500B2 (ja) 1991-05-09 1991-05-09 誘電体分離ウエハの製造方法

Publications (2)

Publication Number Publication Date
JPH04333257A JPH04333257A (ja) 1992-11-20
JP3111500B2 true JP3111500B2 (ja) 2000-11-20

Family

ID=14339653

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03102897A Expired - Fee Related JP3111500B2 (ja) 1991-05-09 1991-05-09 誘電体分離ウエハの製造方法

Country Status (2)

Country Link
US (2) US5381033A (ja)
JP (1) JP3111500B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950021600A (ko) * 1993-12-09 1995-07-26 가나이 쯔또무 반도체 집적회로장치 및 그 제조방법
US5734192A (en) * 1995-12-22 1998-03-31 International Business Machines Corporation Trench isolation for active areas and first level conductors
US6014064A (en) * 1996-07-28 2000-01-11 The Whitaker Corporation Heterolithic voltage controlled oscillator
DE19806819A1 (de) * 1998-02-18 1999-08-19 Siemens Ag Dielektrische isolierte Halbleitervorrichtung und Verfahren zu deren Herstellung
JP4657614B2 (ja) * 2004-03-09 2011-03-23 Ｏｋｉセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
EP2031653B1 (en) * 2007-08-27 2014-03-05 Denso Corporation Manufacturing method for a semiconductor device having multiple element formation regions
FR2947949B1 (fr) 2009-07-08 2012-03-02 Centre Nat Rech Scient Module electronique de puissance
US8853816B2 (en) 2012-12-05 2014-10-07 Nxp B.V. Integrated circuits separated by through-wafer trench isolation
US10546816B2 (en) * 2015-12-10 2020-01-28 Nexperia B.V. Semiconductor substrate with electrically isolating dielectric partition
EP3182445B1 (en) * 2015-12-15 2020-11-18 Nexperia B.V. Semiconductor device and method of making a semiconductor device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3343255A (en) * 1965-06-14 1967-09-26 Westinghouse Electric Corp Structures for semiconductor integrated circuits and methods of forming them
NL153374B (nl) * 1966-10-05 1977-05-16 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting voorzien van een oxydelaag en halfgeleiderinrichting vervaardigd volgens de werkwijze.
US3534234A (en) * 1966-12-15 1970-10-13 Texas Instruments Inc Modified planar process for making semiconductor devices having ultrafine mesa type geometry
US3648125A (en) * 1971-02-02 1972-03-07 Fairchild Camera Instr Co Method of fabricating integrated circuits with oxidized isolation and the resulting structure
US3966577A (en) * 1973-08-27 1976-06-29 Trw Inc. Dielectrically isolated semiconductor devices
US3979765A (en) * 1974-03-07 1976-09-07 Signetics Corporation Silicon gate MOS device and method
JPH0671043B2 (ja) * 1984-08-31 1994-09-07 株式会社東芝 シリコン結晶体構造の製造方法
EP0178649B1 (en) * 1984-10-17 1991-07-24 Hitachi, Ltd. Complementary semiconductor device
JPS6276645A (ja) * 1985-09-30 1987-04-08 Toshiba Corp 複合半導体結晶体構造
JP2788269B2 (ja) * 1988-02-08 1998-08-20 株式会社東芝 半導体装置およびその製造方法
JPH01253265A (ja) * 1988-03-31 1989-10-09 Sharp Corp 半導体装置

Also Published As

Publication number Publication date
JPH04333257A (ja) 1992-11-20
US5381033A (en) 1995-01-10
US5496760A (en) 1996-03-05

Similar Documents

Publication Publication Date Title
CA1249074A (en) Submerged wall isolation of silicon islands
US5138422A (en) Semiconductor device which includes multiple isolated semiconductor segments on one chip
EP0570043B1 (en) Bicmos SOI wafer having thin and thick SOI regions of silicon
US4963505A (en) Semiconductor device and method of manufacturing same
JPS61184843A (ja) 複合半導体装置とその製造方法
US4851366A (en) Method for providing dielectrically isolated circuit
JP2526786B2 (ja) 半導体装置及びその製造方法
US5356827A (en) Method of manufacturing semiconductor device
JP3111500B2 (ja) 誘電体分離ウエハの製造方法
KR19980071857A (ko) 절연체상의 반도체기판상의 바이폴라 트랜지스터 및 그 제조방법
US5909626A (en) SOI substrate and fabrication process therefor
US6194253B1 (en) Method for fabrication of silicon on insulator substrates
JPS6325708B2 (ja)
JP2861120B2 (ja) 半導体装置の製造方法
JP2839088B2 (ja) 半導体装置
JP2757815B2 (ja) 半導体装置の製造方法
JPH05506749A (ja) 絶縁された単結晶シリコンアイランドの製法
JPS59167029A (ja) 半導体装置の製造方法
JPS6286860A (ja) 多結晶側壁接触トランジスタ並びに集積回路及びその製造方法
JPH0548108A (ja) 半導体装置およびその製造方法
JPH06244274A (ja) 半導体基板の接合体
JPS63307775A (ja) キャパシタおよびその製造方法
JPS60189235A (ja) 半導体装置の製造方法
JPH0582634A (ja) 複合化半導体基板の製造方法
JPS6231139A (ja) 絶縁分離溝の埋込方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees