DE19806819A1 - Dielektrische isolierte Halbleitervorrichtung und Verfahren zu deren Herstellung - Google Patents
Dielektrische isolierte Halbleitervorrichtung und Verfahren zu deren HerstellungInfo
- Publication number
- DE19806819A1 DE19806819A1 DE1998106819 DE19806819A DE19806819A1 DE 19806819 A1 DE19806819 A1 DE 19806819A1 DE 1998106819 DE1998106819 DE 1998106819 DE 19806819 A DE19806819 A DE 19806819A DE 19806819 A1 DE19806819 A1 DE 19806819A1
- Authority
- DE
- Germany
- Prior art keywords
- trenches
- semiconductor wafer
- wafer
- semiconductor device
- insulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Description
Die vorliegende Erfindung betrifft eine dielektrisch isolier
te (DI) Halbleitervorrichtung sowie ein Verfahren zu deren
Herstellung.
Die DI-Technologie (DI = Dielectric Insulator) wird vor allem
wegen ihrer hervorragenden Isolationseigenschaften bevorzugt:
Die einzelnen Siliziuminseln sind, wie der Name sagt, dielek
trisch vollkommen voneinander isoliert, so daß in sie jeweils
integrierte Schaltungen oder Bauelemente eingebracht werden
können, die von den integrierten Schaltungen und Bauelementen
anderer Siliziuminseln elektrisch isoliert sind.
Gewöhnlich wird zur Herstellung einer solchen DI-Halbleiter
vorrichtung von einem beispielsweise aus Silizium bestehenden
Halbleitersubstrat, einer darauf, beispielsweise aus Silizi
umdioxid bestehenden vergrabenen Isolatorschicht und einer
auf dieser Isolatorschicht vorgesehenen, beispielsweise aus
Silizium bestehenden Halbleiterschicht ausgegangen. Diese
Schichtenfolge aus Siliziumsubstrat, Siliziumdioxidschicht
und Siliziumschicht kann beispielsweise durch Bonden einer
Siliziumscheibe mit einer weiteren Siliziumscheibe erzeugt
werden, wobei auf mindestens einer der beiden Oberflächen
dieser beiden Scheiben die Siliziumdioxidschicht vorgesehen
ist. Diese Art von Halbleitervorrichtung wird auch SOI
(Silicon on Insulator bzw. Silizium auf Isolator) bezeichnet.
Sodann werden in die Siliziumschicht Gräben ("Trenches") ein
gebracht, die bis zu der Isolatorschicht reichen und einzelne
Bereiche der Siliziumschicht umgeben, so daß Siliziuminseln
entstehen. Diese Gräben werden sodann mit Isoliermaterial,
beispielsweise wiederum Siliziumdioxid, aufgefüllt.
Bei diesem Verfahren ist besonders die Herstellung der
Schichtenfolge Siliziumsubstrat-Siliziumdioxidschicht-Sili
ziumschicht, also die Bildung des sogenannten SOI-Wafers,
aufwendig. Für die Erzeugung eines solchen SOI-Wafers werden
derzeit im wesentlichen zwei verschiedene Methoden einge
setzt, nämlich das oben bereits erwähnte Bond-Verfahren und
die "SIMOX"-Technologie. Ein nach diesem Verfahren herge
stellter SOI-Wafer ist - verglichen mit einem einfachen Sili
zium-Wafer - mindestens doppelt so aufwendig in seiner Her
stellung als dieser.
Zusammenfassend kann also festgehalten werden, daß bei der
Herstellung von SOI-Halbleitervorrichtungen der Aufwand für
die Herstellung des SOI-Wafers besonders groß ist, was für
eine Massenfertigung äußerst hinderlich ist.
Ergänzend ist auch noch anzumerken, daß die Qualität der ein
kristallinen Oberfläche der Siliziuminseln gelegentlich noch
Wünsche offen läßt.
Es ist somit Aufgabe der vorliegenden Erfindung, eine DI-Halb
leitervorrichtung zu schaffen, die einfacher als beste
hende DI- oder SOI-Halbleitervorrichtungen herstellbar ist
und sich durch hohe Qualität der einkristallinen Oberfläche
der einzelnen Siliziuminseln auszeichnet.
Diese Aufgabe wird erfindungsgemäß durch eine DI-Halbleiter
vorrichtung mit den Merkmalen des Patentanspruches 1 bzw.
durch ein Verfahren mit den Merkmalen des Patentanspruches 7
bzw. 10 gelöst. Vorteilhafte Weiterbildungen der Erfindung
ergeben sich aus den Unteransprüchen.
Die Erfindung schafft also eine DI-Halbleitervorrichtung mit
voneinander in einem Halbleiter-Wafer isolierten monokri
stallinen Silizium-Inseln, die durch Isolationswände vonein
ander getrennt sind, welche von einer Oberfläche des Halblei
ter-Wafers bis zu dessen anderer Oberfläche verlaufen.
In vollkommener Abkehr vom bisherigen Stand der Technik be
schreitet die vorliegende Erfindung also einen neuartigen
Weg: es wird grundsätzlich auf die vergrabene Isolatorschicht
verzichtet, so daß die einzelnen Siliziuminseln über das Iso
latormaterial der Gräben miteinander verbunden sind. Gegebe
nenfalls kann aber auf einer Oberfläche des Silizium-Wafers
noch eine Isolationsschicht vorgesehen werden.
Bei der Herstellung der erfindungsgemäßen DI-Halbleitervor
richtung werden zunächst in üblicher Weise in einem Standard
prozeß, welcher auch die Bildung der einzelnen integrierten
Schaltungen und Bauelemente in den späteren Siliziuminseln
beinhaltet, lokale Isolationsgebiete gebildet. Diese Isolati
onsgebiete befinden sich wie die integrierten Schaltungen und
Bauelemente in einer Oberfläche eines Halbleiterwafers. Die
ser Halbleiterwafer kann dabei zunächst eine Schichtdicke von
etwa beispielsweise 500 µm haben.
Sodann wird der Halbleiterwafer von seiner den Isolationsge
bieten und integrierten Schaltungen gegenüberliegenden Ober
fläche aus dünngeschliffen, bis eine Schichtdicke in der Grö
ßenordnung von beispielsweise 40 µm erreicht ist. Bei einer
solchen Schichtdicke können dann Gräben von der den Isolati
onsgebieten gegenüberliegenden Oberfläche aus bis zu diesen
Isolationsgebieten geätzt werden. Die Justierung dieser Grä
ben wirft keine Probleme auf und ist ohne weiteres bis zu ei
ner Genauigkeit von unter 1 µm bezüglich der Lage der Isola
tionsgebiete möglich.
Schließlich werden die Gräben mit einer Isolationsschicht
aufgefüllt, wodurch die elektrisch voneinander isolierten Si
liziuminseln entstehen. Gegebenenfalls kann auf die den Iso
lationsgebieten gegenüberliegende Oberfläche noch eine Isola
tionsschicht aus beispielsweise Siliziumdioxid aufgebracht
werden, das auch zum Füllen der Gräben in bevorzugter Weise
herangezogen wird.
Bei der erfindungsgemäßen DI-Halbleitervorrichtung ist gegen
über üblichen DI-Halbleitervorrichtungen das rückwärtige
Schleifen der den Isolationsgebieten und integrierten Schal
tungen gegenüberliegenden Oberfläche zwingend notwendig. Die
ses rückwärtige Schleifen wird aber bei allen Wafern in glei
cher Weise vorgenommen, so daß der zusätzliche Aufwand für
die Reduzierung der Schichtdicke der Siliziumwafer relativ
gering ist und jedenfalls einfacher durchzuführen ist als die
Herstellung von üblichen SOI-Wafern.
Bei dem Auffüllen der Gräben mit dem Isolationsmaterial, also
vorzugsweise Siliziumdioxid oder auch Siliziumnitrid, wird
gewöhnlich die den Isolationsgebieten und integrierten Schal
tungen gegenüberliegende Oberfläche mit einer Isolations
schicht überzogen, da der Isolationsprozeß nicht genau am En
de der Gräben in der Ebene der anderen Oberfläche zum Stehen
kommt. Das Entfernen dieser Isolationsschicht kann mittels
einer Phototechnik gegebenenfalls auch lokal erfolgen, wenn
dies gewünscht wird, um eine Metallisierung mit einem "rück
seitigen Kontakt" zu den Siliziuminseln herstellen zu können.
Soll die erfindungsgemäße DI-Halbleitervorrichtung auf einem
isolierenden Trägermaterial aufgebracht werden, so kann gege
benenfalls auf das vollständige Auffüllen der Gräben mit Iso
lationsmaterial verzichtet werden.
Vor der Auffüllung der Gräben mit Isolationsmaterial kann bei
Bedarf auch in üblicher Weise eine Grabenseitenwanddotierung
und/oder eine Dotierung der den Isolationsgebieten und inte
grierten Schaltungen gegenüberliegenden Oberfläche erfolgen,
um die Funktionalität von vertikalen leitfähigen Schichten
("deep collector") oder entsprechenden horizontalen vergrabe
nen leitfähigen Schichten ("buried layer") zu realisieren.
Bei einer anderen Variante zur Herstellung der erfindungsge
mäßen DI-Halbleitervorrichtung kann auch so vorgegangen wer
den, daß zunächst mit Isolationsmaterial aufgefüllt Gräben
hergestellt werden, die einzelne Siliziumbereiche in einem
Siliziumwafer umgeben. Diese Gräben werden in üblicher Weise
mit Isolationsmaterial, also insbesondere Siliziumdioxid, ge
füllt. Sodann werden in den einzelnen Siliziuminseln, die von
den jeweiligen gefüllten Gräben umgeben sind, die eigentli
chen integrierten Schaltungen hergestellt. Wahlweise können
die mit Isolationsmaterial aufgefüllten Gräben auch an einer
anderen Stelle des Prozeßablaufs für die integrierte Schal
tung eingebracht werden. Abschließend wird der Siliziumwafer
durch Schleifen von der den Gräben und integrierten Schaltun
gen gegenüberliegenden Oberfläche aus so weit gedünnt, bis
die mit dem Isolationsmaterial gefüllten Gräben erreicht wer
den. Diese Gräben können also in hervorragender Weise zur
Kontrolle des Schleifprozesses herangezogen werden, da sie
ohne weiteres als Schleifstop dienen. Sie haben nämlich eine
geringere Abtragrate als das sie umgebende monokristalline
Silizium. Abschließend kann - ähnlich wie bei der zuerst be
schriebenen Methode - eine Isolationsschicht auf die den in
tegrierten Schaltungen gegenüberliegenden Oberfläche des Si
liziumwafers abgeschieden werden. Auf diese Isolationsschicht
kann wiederum verzichtet werden, wenn der Siliziumwafer auf
einem isolierenden Trägermaterial aufgebracht werden soll.
Auch bei dieser Methode wird das Schleifen von der den inte
grierten Schaltungen gegenüberliegenden Oberfläche, also das
sogenannte "rückwärtige Schleifen", bei allen Wafern durchge
führt, so daß der einzige zusätzliche Aufwand in der Reduzie
rung der endgültigen Schichtdicke der Wafer besteht, was im
Vergleich mit der Verwendung der üblichen SOI-Wafer erheblich
weniger aufwendig ist.
Nachfolgend wird die Erfindung anhand der Zeichnungen näher
erläutert. Es zeigen:
Fig. 1 bis 4 Schnitte durch einen Halbleiterwafer zur Er
läuterung eines Verfahrens zur Herstellung
der DI-Halbleitervorrichtung gemäß einem er
sten Ausführungsbeispiel der Erfindung und
Fig. 5 bis 7 Schnitte durch einen Halbleiterwafer zur Er
läuterung eines weiteren Verfahrens zur Her
stellung der DI-Halbleitervorrichtung gemäß
einem zweiten Ausführungsbeispiel der Erfin
dung.
Fig. 1 zeigt einen Siliziumwafer mit einer Schichtdicke von
etwa 500 µm, in welchen in üblicher Weise lokale Isolations
gebiete 2 aus beispielsweise Siliziumnitrid eingebracht sind.
Diese Isolationsgebiete 2 können während der Herstellung in
tegrierter Schaltungen gebildet werden, die (in der Fig. 1
nicht gezeigt) zwischen diesen Isolationsgebieten 2 gelegen
sind. Beispielsweise können diese Isolationsgebiete mit einem
Maskierschritt eingebracht werden.
Anschließend wird der Halbleiterwafer 1, wie in Fig. 2 ge
zeigt ist, von der den Isolationsgebieten 2 gegenüberliegen
den Seite aus, also von der Rückseite her, dünn geschliffen,
so daß er nur noch eine Schichtdicke von etwa 40 µm hat.
Selbstverständlich sind gegebenenfalls auch etwas größere
bzw. geringere Schichtdicken möglich.
Sodann werden mittels einer Phototechnik von der Rückseite
aus Gräben 3 in den Halbleiterwafer 1 eingebracht. Die bei
dem Schleifprozeß verbleibende Dicke von etwa 40 µm wird
durch die Tiefe bestimmt, mit der durch Ätzen die Gräben 3
herstellbar sind. Derzeit liegt dieser Wert bei etwa 40 bis
50 µm. Die Gräben 3 werden dabei auf der Rückseite gegenüber
zu den Isolationsgebieten 2 geätzt. Die Justierung der Gräben
3 zu den Isolationsgebieten 2 bereitet keine Schwierigkeiten
und ist bis zu Werten unterhalb von 1 µm ohne weiteres mög
lich. Die so erhaltene Struktur ist in Fig. 3 gezeigt.
Es liegt nun ein Halbleiterwafer vor, bei dem einzelne Sili
ziuminseln durch die Isolationsgebiete 2 und die Gräben 3
vollständig voneinander getrennt sind.
Abschließend werden die Gräben 3 noch mit Isolationsmaterial
4 gefüllt, das auch auf der Rückseite des Wafers 1 aufgetra
gen wird, so daß die in Fig. 4 gezeigte Anordnung vorliegt.
Gegebenenfalls kann das Isoliermaterial 4 von der Rückseite
wieder durch Ätzen oder mechanisch ganz flächig entfernt wer
den, so daß lediglich Isolationsmaterial 4 in den Gräben 3
zurückbleibt. Es ist dann möglich, eine Metallisierung auf
der Rückseite der einzelnen Siliziuminseln herzustellen, was
bei Vertikal-Bauelementen vorteilhaft sein kann. Das Entfer
nen des Isolationsmaterials 4 von der Rückseite des Wafers I
kann auch teilweise mit Hilfe einer Phototechnik vorgenommen
werden, so daß die Rückseite nur lokal kontaktiert wird.
Wird die DI-Halbleitervorrichtung auf einem isolierenden Trä
germaterial angebracht, so kann gegebenenfalls auf das Auf
füllen der Gräben 3 mit Isolationsmaterial vollständig ver
zichtet werden.
Die Breite der Isolationswände 2, 4, 6 kann 1 bis 10 µm, ins
besondere 4 µm, betragen.
Die Fig. 5 bis 7 zeigen Schnitte durch einen Siliziumwafer
zur Erläuterung eines Herstellungsverfahrens für eine DI-Halb
leitervorrichtung gemäß einem weiteren Ausführungsbei
spiel der vorliegenden Erfindung.
Wie in Fig. 5 gezeigt ist, sind in den Siliziumwafer 1 Gräben
5 vorgesehen, die mit Isolationsmaterial 6 gefüllt sind. Die
se Gräben 5 können eine Tiefe von etwa 40 bis 50 µm haben.
Die Gräben 5 werden in üblicher Weise durch Ätzen in den Si
liziumwafer 1 eingebracht und sodann mit dem Isolationsmate
rial 6, beispielsweise wiederum Siliziumdioxid gefüllt. An
schließend wird der eigentliche IC-Prozeß durchgeführt, wobei
einzelne integrierte Schaltungen in den Bereichen zwischen
den mit dem Isolationsmaterial 6 gefüllten Gräben 5 herge
stellt werden.
Sodann erfolgt ähnlich wie bei dem ersten Ausführungsbeispiel
(vgl. dort die Fig. 1 und 2) von der Rückseite des Silizium
wafers 1 ein Schleifen, bis die Gräben 5 erreicht sind, wie
dies in Fig. 6 gezeigt ist. Die Gräben 5 dienen dabei zur
Kontrolle des Schleifprozesses und gleichzeitig auch als
Schleifstop, da sie eine geringere Abtragrate besitzen als
das sie umgebende Silizium des Siliziumwafers 1.
Abschließend kann noch eine Isolationsschicht 7 auf die Rück
seite des Siliziumwafers 1 aufgebracht werden, wie dies be
reits oben anhand des ersten Ausführungsbeispiels erläutert
wurde. Diese Isolationsschicht 7, die in bevorzugter Weise
aus Siliziumdioxid oder Siliziumnitrid besteht, kann auch
weggelassen werden, wenn auf der Rückseite beispielsweise ei
ne Metallisierung für die einzelnen Siliziuminseln herge
stellt wird. Auch ist es möglich, die Isolationsschicht 7 nur
lokal abzutragen, um dort gezielt Kontakte anzubringen.
1
Siliziumwafer
2
Isolierte Gebiete
3
Graben
4
Isolationsmaterial
5
Graben
6
Isolationsmaterial
7
Isolationsschicht
Claims (11)
1. Halbleitervorrichtung mit voneinander in einem Halbleiter
wafer (1) isolierten monokristallinen Halbleiterinseln, die
durch Isolationswände (2, 4, 6) voneinander getrennt sind,
welche von einer Oberfläche des Halbleiterwafers bis zu des
sen anderer Oberfläche verlaufen.
2. Halbleitervorrichtung nach Anspruch 1,
dadurch gekennzeichnet
daß die Isolationswände aus von der einen Oberfläche des
Halbleiterwafers (1) aus in diesen eingebrachten lokal iso
lierten Bereichen (2) besteht, an deren unteren Enden im
Halbleiterwafer (1) sich von dessen anderer Oberfläche aus
eingebrachte und mit Isolationsmaterial (4) gefüllte Gräben
anschließen.
3. Halbleitervorrichtung nach Anspruch 1 oder 2,
dadurch gekennzeichnet,
daß die andere Oberfläche des Halbleiterwafers (1) mit einer
Isolationsschicht (4, 7) bedeckt ist.
4. Halbleitervorrichtung nach Anspruch 3,
dadurch gekennzeichnet,
daß das Isolationsmaterial und/oder die Isolationsschicht (4;
7) aus Siliziumdioxid und/oder Siliziumnitrid bestehen.
5. Halbleitervorrichtung nach Anspruch 1,
dadurch gekennzeichnet,
daß die Breite der Isolationswände 1 bis 10 µm, insbesondere
4 µm beträgt.
6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5,
dadurch gekennzeichnet,
daß die Dicke des Halbleiterwafers (1) 20 bis 80 µm, insbe
sondere 40 µm beträgt.
7. Verfahren zum Herstellen der Halbleitervorrichtung nach
einem der Ansprüche 1 bis 5,
dadurch gekennzeichnet, daß
- (a) in die eine Oberfläche eines Halbleiterwafers (1) lokal isolierte Bereiche (2) eingebracht werden,
- (b) der Halbleiterwafer (1) von dessen anderer Oberfläche aus dünn geschliffen wird,
- (c) von der anderen Oberfläche aus Gräben (3) in den Halblei terwafer (1) bis zu den lokal isolierten Bereichen (2) eingebracht werden, und
- (d) die Gräben mit Isolationsmaterial (4) gefüllt werden.
8. Verfahren nach Anspruch 7,
dadurch gekennzeichnet,
daß beim Füllen der Gräben (3) auch die der die isolierten
Bereiche (2) enthaltenden Oberfläche gegenüberliegende Ober
fläche des Halbleiterwafers (1) mit dem Isolationsmaterial
(4) bedeckt wird.
9. Verfahren nach Anspruch 8,
dadurch gekennzeichnet,
daß das auf der anderen Oberfläche des Halbleiterwafers (1)
aufgetragene Isolationsmaterial ganz oder lokal entfernt
wird.
10. Verfahren zum Herstellen einer Halbleitervorrichtung nach
Anspruch 1,
dadurch gekennzeichnet, daß
- (a) in einen Halbleiterwafer (1) von dessen einen Oberfläche aus Gräben (5) eingebracht werden,
- (b) die Gräben (5) mit Isolationsmaterial (6) gefüllt werden und
- (c) der Halbleiterwafer (1) von der der einen Oberfläche aus gegenüberliegenden Oberfläche dünn geschliffen wird, bis das Isolationsmaterial (6) an dem der einen Oberfläche des Halbleiterwafers (1) gegenüberliegenden Ende der Grä ben (5) erreicht ist.
11. Verfahren nach Anspruch 10,
dadurch gekennzeichnet,
daß auf die andere Oberfläche des Halbleiterwafers (1) eine
Isolationsschicht (7) aufgetragen wird.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1998106819 DE19806819A1 (de) | 1998-02-18 | 1998-02-18 | Dielektrische isolierte Halbleitervorrichtung und Verfahren zu deren Herstellung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1998106819 DE19806819A1 (de) | 1998-02-18 | 1998-02-18 | Dielektrische isolierte Halbleitervorrichtung und Verfahren zu deren Herstellung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19806819A1 true DE19806819A1 (de) | 1999-08-19 |
Family
ID=7858199
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1998106819 Ceased DE19806819A1 (de) | 1998-02-18 | 1998-02-18 | Dielektrische isolierte Halbleitervorrichtung und Verfahren zu deren Herstellung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19806819A1 (de) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7833876B2 (en) | 2007-08-27 | 2010-11-16 | Denso Corporation | Semiconductor device having multiple element formation regions and manufacturing method thereof |
EP2426709A1 (de) * | 2010-09-02 | 2012-03-07 | Nxp B.V. | Halbleitersubstrat |
EP3182445A1 (de) * | 2015-12-15 | 2017-06-21 | Nexperia B.V. | Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements |
US10546816B2 (en) | 2015-12-10 | 2020-01-28 | Nexperia B.V. | Semiconductor substrate with electrically isolating dielectric partition |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5381033A (en) * | 1991-05-09 | 1995-01-10 | Fuji Electric Company, Ltd. | Dielectrics dividing wafer |
-
1998
- 1998-02-18 DE DE1998106819 patent/DE19806819A1/de not_active Ceased
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5381033A (en) * | 1991-05-09 | 1995-01-10 | Fuji Electric Company, Ltd. | Dielectrics dividing wafer |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7833876B2 (en) | 2007-08-27 | 2010-11-16 | Denso Corporation | Semiconductor device having multiple element formation regions and manufacturing method thereof |
EP2031653A3 (de) * | 2007-08-27 | 2011-02-16 | Denso Corporation | Halbleiterbbauelement mit mehreren Elementbildungsbereichen und Herstellungsverfahren dafür |
EP2426709A1 (de) * | 2010-09-02 | 2012-03-07 | Nxp B.V. | Halbleitersubstrat |
US10546816B2 (en) | 2015-12-10 | 2020-01-28 | Nexperia B.V. | Semiconductor substrate with electrically isolating dielectric partition |
EP3182445A1 (de) * | 2015-12-15 | 2017-06-21 | Nexperia B.V. | Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements |
CN106952860A (zh) * | 2015-12-15 | 2017-07-14 | 安世有限公司 | 半导体装置和制作半导体装置的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4235534C2 (de) | Verfahren zum Isolieren von Feldeffekttransistoren | |
DE69033595T2 (de) | Verfahren zur Herstellung einer Isolationsstruktur für eine vollständige dielektrische Isolation für halbleiterintegrierte Schaltung | |
DE3219441C2 (de) | ||
DE10200399B4 (de) | Verfahren zur Erzeugung einer dreidimensional integrierten Halbleitervorrichtung und dreidimensional integrierte Halbleitervorrichtung | |
EP0010596B1 (de) | Verfahren zur Ausbildung von Maskenöffnungen bei der Herstellung von Halbleiteranordnungen | |
DE69931890T2 (de) | Integrierter Leistungsschaltkreis mit vertikalem Stromfluss und dessen Herstellungsverfahren | |
DE4317570C2 (de) | Halbleiteranordnung und Verfahren zur Herstellung derselben | |
DE2626739A1 (de) | Verfahren zur herstellung von monolithisch integrierten halbleiterschaltungen mit durch ionenbombardement hervorgerufenen dielektrischen isolationszonen | |
EP0001100A2 (de) | Verfahren zum Herstellen von in Silicium eingelegten dielektrischen Isolationsbereichen mittels geladener und beschleunigter Teilchen | |
DE10152096A1 (de) | Halbleiter-Wafer | |
DE19906030A1 (de) | Grabenisolationsstruktur eines Halbleiterbauteils und Verfahren zum Herstellen einer Grabenisolationsstruktur mit Polysiliziumkontakt | |
DE2808257A1 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
DE102005010944A1 (de) | Verfahren zur Herstellung eines Trägerscheibenkontaktes in grabenisolierten integrierten SOI Schaltungen mit Hochspannungsbauelementen | |
DE19837395A1 (de) | Verfahren zur Herstellung einer Halbleiter-Isolationsschicht und eines diese Halbleiter-Isolationsschicht enthaltenden Halbleiterbauelements | |
DE2430692A1 (de) | Verfahren zum herstellen von verbindungsloechern in isolierschichten | |
DE19757269A1 (de) | Silicium-Auf-Isolator-Halbleitersubstrat und Herstellungsverfahren hierfür | |
DE19839079A1 (de) | Verfahren zum Formen einer Isolierschicht und Struktur einer Isolierschicht für eine Halbleitervorrichtung | |
DE69025888T2 (de) | Halbleiterbauelement mit einem dielektrischen Isolierungsbereich mit der Struktur einer U-förmigen Nut | |
DE20208866U1 (de) | Kontaktierte und gehäuste integrierte Schaltung | |
DE60035994T2 (de) | Verfahren zur Herstellung eines dünnen selbsttragenden Halbleitervorrichtungsfilms und einer dreidimensionalen Halbleitervorrichtung | |
DE10138510B4 (de) | Grabenisolation mit selbstjustierender Oberflächenversiegelung und Verfahren zur Herstellung einer solchen Grabenisolation | |
DE19806819A1 (de) | Dielektrische isolierte Halbleitervorrichtung und Verfahren zu deren Herstellung | |
DE102016109950B3 (de) | Integrierte Schaltung mit einem - durch einen Überführungsdruck aufgebrachten - Bauelement und Verfahren zur Herstellung der integrierten Schaltung | |
DE10310080A1 (de) | Neuartiges Verfahren zum Ausbilden tieferer Gräben unabhängig von lithografisch bedingten, kritischen Abmessungen | |
DE10239218A1 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung und deren Aufbau |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE |
|
8131 | Rejection |