JPS6325708B2 - - Google Patents

Info

Publication number
JPS6325708B2
JPS6325708B2 JP57216508A JP21650882A JPS6325708B2 JP S6325708 B2 JPS6325708 B2 JP S6325708B2 JP 57216508 A JP57216508 A JP 57216508A JP 21650882 A JP21650882 A JP 21650882A JP S6325708 B2 JPS6325708 B2 JP S6325708B2
Authority
JP
Japan
Prior art keywords
oxide film
silicon oxide
silicon
silicon nitride
isolation region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57216508A
Other languages
English (en)
Other versions
JPS59106133A (ja
Inventor
Koji Yamazaki
Kunyuki Hamano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP21650882A priority Critical patent/JPS59106133A/ja
Publication of JPS59106133A publication Critical patent/JPS59106133A/ja
Publication of JPS6325708B2 publication Critical patent/JPS6325708B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Description

【発明の詳細な説明】 本発明は集積回路装置にかかり、特に集積回路
装置内に組込まれた素子間を電気的に分離する素
子分離領域の構造に関する。
一般に、半導体集積回路装置においては、多く
の素子が一つの半導体基板内に組込まれている。
これらの素子が独立に機能を果すためには電気的
に絶縁されている事が必要である。
従来、この目的の為に、例えばシリコン半導体
基板を用いた集積回路装置においてはシリコン基
板を酸化して得られるシリコン酸化膜が用いられ
ており、このシリコン酸化膜を任意のパターンに
形成する方法として選択酸化法が広く用いられて
いる。この方法においては、シリコン酸化膜を形
成する部分のみにシリコン表面を露出させ、他の
部分はシリコン窒化膜で覆い、選択的にシリコン
表面を酸化するというものである。しかしながら
この方法においては次のような欠点がある。第一
には高温で長時間酸化するために基板に歪が発生
する。第二にはシリコン酸化膜は、シリコン窒化
膜で覆われている部分まで横方向に成長してゆ
き、その下側に入り込む、このために集積度向上
が阻害される。第三には長時間の酸化が必要であ
り、量産性に劣る。
従つて本発明の目的は上記欠点を除き、占有面
積を小さくした素子分離構造を有し、集積密度を
向上させることのできる集積回路装置を提供する
事である。
本発明の集積回路装置は、半導体基板の素子分
離領域に設けられた凹形溝と、該凹形溝表面に設
けられたシリコン酸化膜と、該シリコン酸化膜の
上に形成されたシリコン窒化膜と溝を埋めるボロ
ンリンガラスとから成る素子分離領域を含んで構
成される。
本発明の集積回路装置は素子分離領域が垂直に
堀られた溝部分のみにほぼ限定されるから、従来
の選択酸化法の如き横方向への分離領域の拡がり
がなく、高集積化が容易になるという効果と溝を
埋めるボロンリンガラス膜は流動性が高く比較的
低温でリフローが出来るため溝の深さとほぼ同じ
厚さのボロンリンガラス膜で溝を完全に埋める事
ができ容易に素子表面の平坦化が図れるという効
果と、更に又、素子製作中の熱処理中に発生する
シリコン基板の膨張によるストレスは流動性の高
いボロンリンガラス膜に吸収されてしまうから素
子分離領域近傍のシリコン基板に発生する歪は極
く小さくできるという効果ももつ様になる。
次に、本発明をよりよく理解する為に図面を用
いて説明する。
第1図a〜eは本発明の製造方法を説明するた
めの製造工程順の断面図である。
まず、第1図aに示すように、P型シリコン基
板101の素子分離領域を形成すべき場所が露出
するように、基板表面に選択的にホトレジスト膜
102を設ける。このホトレジスト膜102をマ
スクにして、リアクテイブイオンエツチング法の
ように、サイドエツチングのないエツチング法を
用いて、基板101をエツチングして凹形の溝1
03を設ける。更に、ホトレジスト膜102をマ
スクにしてホウ素等のアクセプタ型不純物をイオ
ン注入してP+領域104を溝103の底面に形
成する。
次に、第1図bに示すように、ホトレジスト膜
102を除去し、シリコン基板101を全面的に
酸化して1000〜2000Åの膜厚のシリコン酸化膜1
05を設ける。このシリコン酸化膜105の上に
約1000Åの厚さにシリコン窒化膜106を設け
る。次にソースガスとしてデイボレイン、フオス
フイン、シラン、及び酸素を用い温度約400℃で
シリコン窒化膜106の上にボロンリンガラス1
07を形成する第1図c。
更に第1図dに示すように950℃〜1000のスチ
ーム又は窒素雰囲気中で熱処理してボロンリンガ
ラス107を流動化せしめてウエハー表面を平坦
化させる。
最後に、第1図eに示すように、素子分離領域
以外のシリコン酸化膜105、シリコン酸化膜1
06、ボロンリンガラス107をホトレジストを
用いて選択的にエツチング除去して、素子分離領
域を完成する。この後は、通常の方法で能動素子
が溝103以外の領域に形成され、本発明の集積
回路装置が得られる。この能動素子製作時のプロ
セス温度は第1図dで示された平坦化の温度より
低い方がボロンリンガラスのプロセス中の大きな
流動を抑える為に望ましい。
以上説明した製造方法により形成される素子分
離領域は凹形溝103の形成はリアクテイブイオ
ンエツチングのようにサイドエツチの少ないエツ
チング法を用いていること、溝103を酸化して
得られるシリコン酸化膜105は1000〜2000Å程
度の薄さにしているので、溝103の壁面から横
方向への素子分離領域の拡がりは1000Å位しかな
いこと、更にまたシリコン酸化膜105の上をシ
リコン窒化膜106で覆つているため、ボロンリ
ンガラスを平坦化する時にもボロン、リンが側面
へ拡散していかない事等の為に、素子分離領域の
幅は溝103の幅と殆んど同じ程度にでき高密度
集積回路に適しているという利点を有する。
更に又、ボロンリンガラス膜107は流動性の
高い物質であるからシリコン基板の熱膨張による
ストレスはボロンリンガラスにより吸収されシリ
コン基板への歪が極めて小さく、素子分離領域に
隣接する能動素子の特性は非常に良好であるとい
う利点も有する。
更に又溝103を埋める物質の大部分はボロン
リンガラスであり、上記の如く、該ボロンリンガ
ラスは流動性が高く容易に表面が平坦化できるか
ら素子分離領域形成後のリソグラフイー工程が容
易になり、かつ最終段階で形成されるアルミニウ
ム(Al)配線の断線の危険が少なく、極めて量
産性にとんでいるという利点も有する。
第2図は本発明の第2の実施例の断面図であ
る。この第2の実施例は第1図dで説明した工程
後にリアクテイブイオンエツチングによつて基板
の全面を少しエツチングする事でシリコン基板1
01の表面で素子分離領域以外に残つているシリ
コン酸化膜105シリコン窒化膜106ボロンリ
ンガラス107を除去する。この第2の実施例に
おいては素子を組込む領域の表面からマスクなし
で容易にシリコン酸化膜105、シリコン窒化膜
106が除かれ、工程が簡略するという利点を有
する。また、同様に第1図dで説明した工程後に
まずボロンリンガラス107を弗酸系のエツチン
グ液でエツチング液でエツチングし、次にシリコ
ン窒化膜106をリン酸を含むエツチング液でエ
ツチングし、最後にまたシリコン酸化膜105を
弗酸系のエツチング液で除去する方法でもマスク
なしで素子分離領域を決める事ができ、集積度の
向上に大きく役立つ事になる。
以上詳細に説明したように、本発明によれば占
有面積の小さい素子分離領域を有し、集積密度の
向上した量産性のある集積回路装置が得られるの
でその効果は大きい。
【図面の簡単な説明】
第1図a〜eは本発明の第1の実施例の製造方
法を説明するための製造工程順の断面図、第2図
は本発明の第2の実施例の断面図である。 101……P型シリコン基板、102……ホト
レジスト膜、103……溝、104……P型領
域、105……シリコン酸化膜、106……シリ
コン窒化膜、107……ボロンリンガラス。

Claims (1)

    【特許請求の範囲】
  1. 1 半導体基板の一主表面上に形成された凹形溝
    と、該凹形溝表面に設けられたシリコン酸化膜
    と、該シリコン酸化膜の上に形成されたシリコン
    窒化膜と、前記凹形溝内の前記シリコン窒化膜の
    上に形成されたボロンリンガラスとを含む素子分
    離領域を有することを特徴とする集積回路装置。
JP21650882A 1982-12-09 1982-12-09 集積回路装置 Granted JPS59106133A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21650882A JPS59106133A (ja) 1982-12-09 1982-12-09 集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21650882A JPS59106133A (ja) 1982-12-09 1982-12-09 集積回路装置

Publications (2)

Publication Number Publication Date
JPS59106133A JPS59106133A (ja) 1984-06-19
JPS6325708B2 true JPS6325708B2 (ja) 1988-05-26

Family

ID=16689521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21650882A Granted JPS59106133A (ja) 1982-12-09 1982-12-09 集積回路装置

Country Status (1)

Country Link
JP (1) JPS59106133A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS618945A (ja) * 1984-06-25 1986-01-16 Nec Corp 半導体集積回路装置
JPS6190442A (ja) * 1984-10-09 1986-05-08 Nec Corp 半導体装置及びその製造方法
JPH0695550B2 (ja) * 1985-04-09 1994-11-24 日本電気株式会社 半導体装置
JPS6249643A (ja) * 1985-04-19 1987-03-04 Nec Corp 半導体装置およびその製造方法
US4725562A (en) * 1986-03-27 1988-02-16 International Business Machines Corporation Method of making a contact to a trench isolated device
US4952524A (en) * 1989-05-05 1990-08-28 At&T Bell Laboratories Semiconductor device manufacture including trench formation
US5148257A (en) * 1989-12-20 1992-09-15 Nec Corporation Semiconductor device having u-groove
JPH0574927A (ja) * 1991-09-13 1993-03-26 Nec Corp 半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56160050A (en) * 1980-05-14 1981-12-09 Fujitsu Ltd Semiconductor device and manufacture thereof
JPS5712533A (en) * 1980-06-26 1982-01-22 Fujitsu Ltd Manufacture of semiconductor device
JPS57113248A (en) * 1980-12-29 1982-07-14 Fujitsu Ltd Manufacture of semiconductor device
JPS57180146A (en) * 1981-04-30 1982-11-06 Fujitsu Ltd Formation of elements isolation region

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56160050A (en) * 1980-05-14 1981-12-09 Fujitsu Ltd Semiconductor device and manufacture thereof
JPS5712533A (en) * 1980-06-26 1982-01-22 Fujitsu Ltd Manufacture of semiconductor device
JPS57113248A (en) * 1980-12-29 1982-07-14 Fujitsu Ltd Manufacture of semiconductor device
JPS57180146A (en) * 1981-04-30 1982-11-06 Fujitsu Ltd Formation of elements isolation region

Also Published As

Publication number Publication date
JPS59106133A (ja) 1984-06-19

Similar Documents

Publication Publication Date Title
EP0004298B1 (en) Method of fabricating isolation of and contact to burried layers of semiconductor structures
KR100227766B1 (ko) 반도체 장치 및 그 제조 방법
JPH02156552A (ja) 半導体装置およびその製造方法
JP3880207B2 (ja) トレンチ隔離の形成方法
JPS6325708B2 (ja)
JPH11176924A (ja) 半導体装置のトレンチ素子分離方法
JPH08125010A (ja) 半導体装置の隔離構造とその製造方法
JPH0334541A (ja) 半導体装置の製造方法
JPS59108325A (ja) 半導体装置の製造方法
JP2757358B2 (ja) 半導体装置の製造方法
JPH01319969A (ja) 半導体装置の製造方法
JPH05315442A (ja) 半導体装置の製造方法
JPS58200554A (ja) 半導体装置の製造方法
JPS6246543A (ja) 半導体装置の製造方法
JPH0729971A (ja) 半導体装置の製造方法
JPH0348657B2 (ja)
JPH0521592A (ja) 半導体装置の製造方法及び半導体装置
JPS60244036A (ja) 半導体装置とその製造方法
JPS61283141A (ja) 半導体装置の製造方法
JPS6330787B2 (ja)
JPH05121535A (ja) 不純物拡散方法およびウエハの誘電体分離方法
JP3312384B2 (ja) ラテラルバイポーラトランジスタとその製造方法
JPS6236390B2 (ja)
JPH01143231A (ja) 半導体装置の製造方法
JPH02152252A (ja) 半導体装置の製造方法