JP3106757B2 - Ｍｏｓ電界効果半導体装置の製造方法 - Google Patents
Ｍｏｓ電界効果半導体装置の製造方法Info
- Publication number
- JP3106757B2 JP3106757B2 JP04350697A JP35069792A JP3106757B2 JP 3106757 B2 JP3106757 B2 JP 3106757B2 JP 04350697 A JP04350697 A JP 04350697A JP 35069792 A JP35069792 A JP 35069792A JP 3106757 B2 JP3106757 B2 JP 3106757B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- type
- field
- silicon substrate
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 24
- 230000005669 field effect Effects 0.000 title claims description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 238000000034 method Methods 0.000 title description 8
- 239000000758 substrate Substances 0.000 claims description 43
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 38
- 229910052710 silicon Inorganic materials 0.000 claims description 38
- 239000010703 silicon Substances 0.000 claims description 38
- 239000012535 impurity Substances 0.000 claims description 33
- 238000010438 heat treatment Methods 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 6
- 239000002253 acid Substances 0.000 claims description 3
- 238000002513 implantation Methods 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 230000002265 prevention Effects 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 150000002500 ions Chemical group 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 1
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＭＯＳ電界効果半導体
装置の製造方法に関し、特に高速動作をする高耐圧ＭＯ
Ｓ電界効果半導体装置の製造方法に関するものである。
装置の製造方法に関し、特に高速動作をする高耐圧ＭＯ
Ｓ電界効果半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】従来の高耐圧ＭＯＳ電界効果半導体装置
（例えばトランジスタ）では、ゲート酸化膜の両端の耐
圧劣化を抑制するために、ゲート酸化膜の両端にゲート
酸化膜より厚いフィールド酸化膜を形成し、このフィー
ルド酸化膜の形成と同時にこのフィールド酸化膜の下及
び外側（フィールド酸化膜の前記ゲート酸化膜と反対側
をフィールド酸化膜の外側とする。）の半導体基板中に
ソース及びドレインを設けている。図６はこの従来例の
断面構造を示している。図６において、後述するフィー
ルド酸化膜７４の下のＰ型シリコン基板７１中にＮ- 型
ソース８４及びＮ- 型ドレイン８７を形成している。こ
のＮ- 型ソース８４とＮ- 型ドレイン８７との間がチャ
ネル部８８となる。チャネル部８８の上には、ゲート酸
化膜７３が設けられ、このゲート酸化膜７３に隣接して
フィールド酸化膜７４が設けられている。このフィール
ド酸化膜７４の膜厚はゲート酸化膜７３のそれよりも厚
い。この場合、Ｎ- 型ソース８４及びＮ- 型ドレイン８
７は、フィールド酸化膜７４を熱処理により形成する前
にあらかじめＮ型不純物をＰ型シリコン基板７１中にイ
オン注入しておき、フィールド酸化膜７４を形成するた
めの熱処理時に前記イオン注入されたＮ型不純物を拡散
したものである。更にＮ- 型ソース８４のゲート酸化膜
７３と反対側端部に隣接してＮ+ 型ソース８３を形成
し、一方Ｎ- 型ドレイン８７のゲート酸化膜７３と反対
側端部に隣接してＮ+ 型ドレイン８６を形成している。
このＮ+ 型ソース８３及びＮ+ 型ドレイン８６は後述す
る電極８２，８５に対するオーミックコンタクト用のも
のである。Ｎ+ 型ソース８３及びＮ+ 型ドレイン８６の
外側のＰ型シリコン基板７１上にもフィールド酸化膜７
５が前記フィールド酸化膜７４の形成と同時に形成され
ている。また他の酸化膜７６がＰ型シリコン基板７１の
露出した上面を被うように形成されている。またゲート
電極８１が前記ゲート酸化膜７３の上に設けられてい
る。更にこれらの酸化膜７３，７４，７５，７６及びゲ
ート電極８１の上に化学気相堆積法（以下ＣＶＤとす
る。）によるシリコン酸化膜７７が積層形成されてい
る。ソース電極８２がＮ+ 型ソース８３にオーミックコ
ンタクトされ、ドレイン電極８５がＮ+ 型ドレイン８６
にオーミックコンタクトされている。なお７２はＰ型シ
リコン基板７１のＰ型反転防止層である。このようにし
てゲート酸化膜７３より膜圧があるフィールド酸化膜７
４の下にＮ- 型ソース８４及びＮ- 型ドレイン８７を形
成し、更にＮ- 型ソース８４及びＮ- 型ドレイン８７の
前記ゲート酸化膜７３と反対側端部に隣接してＮ+ 型ソ
ース８３及びＮ+ 型ドレイン８６を設けることで、ゲー
ト電極８１の近傍における電界緩和を図ることによって
ＭＯＳ電界効果半導体装置のゲート・ソース間及びゲー
ト・ドレイン間の高耐圧化を達成している。
（例えばトランジスタ）では、ゲート酸化膜の両端の耐
圧劣化を抑制するために、ゲート酸化膜の両端にゲート
酸化膜より厚いフィールド酸化膜を形成し、このフィー
ルド酸化膜の形成と同時にこのフィールド酸化膜の下及
び外側（フィールド酸化膜の前記ゲート酸化膜と反対側
をフィールド酸化膜の外側とする。）の半導体基板中に
ソース及びドレインを設けている。図６はこの従来例の
断面構造を示している。図６において、後述するフィー
ルド酸化膜７４の下のＰ型シリコン基板７１中にＮ- 型
ソース８４及びＮ- 型ドレイン８７を形成している。こ
のＮ- 型ソース８４とＮ- 型ドレイン８７との間がチャ
ネル部８８となる。チャネル部８８の上には、ゲート酸
化膜７３が設けられ、このゲート酸化膜７３に隣接して
フィールド酸化膜７４が設けられている。このフィール
ド酸化膜７４の膜厚はゲート酸化膜７３のそれよりも厚
い。この場合、Ｎ- 型ソース８４及びＮ- 型ドレイン８
７は、フィールド酸化膜７４を熱処理により形成する前
にあらかじめＮ型不純物をＰ型シリコン基板７１中にイ
オン注入しておき、フィールド酸化膜７４を形成するた
めの熱処理時に前記イオン注入されたＮ型不純物を拡散
したものである。更にＮ- 型ソース８４のゲート酸化膜
７３と反対側端部に隣接してＮ+ 型ソース８３を形成
し、一方Ｎ- 型ドレイン８７のゲート酸化膜７３と反対
側端部に隣接してＮ+ 型ドレイン８６を形成している。
このＮ+ 型ソース８３及びＮ+ 型ドレイン８６は後述す
る電極８２，８５に対するオーミックコンタクト用のも
のである。Ｎ+ 型ソース８３及びＮ+ 型ドレイン８６の
外側のＰ型シリコン基板７１上にもフィールド酸化膜７
５が前記フィールド酸化膜７４の形成と同時に形成され
ている。また他の酸化膜７６がＰ型シリコン基板７１の
露出した上面を被うように形成されている。またゲート
電極８１が前記ゲート酸化膜７３の上に設けられてい
る。更にこれらの酸化膜７３，７４，７５，７６及びゲ
ート電極８１の上に化学気相堆積法（以下ＣＶＤとす
る。）によるシリコン酸化膜７７が積層形成されてい
る。ソース電極８２がＮ+ 型ソース８３にオーミックコ
ンタクトされ、ドレイン電極８５がＮ+ 型ドレイン８６
にオーミックコンタクトされている。なお７２はＰ型シ
リコン基板７１のＰ型反転防止層である。このようにし
てゲート酸化膜７３より膜圧があるフィールド酸化膜７
４の下にＮ- 型ソース８４及びＮ- 型ドレイン８７を形
成し、更にＮ- 型ソース８４及びＮ- 型ドレイン８７の
前記ゲート酸化膜７３と反対側端部に隣接してＮ+ 型ソ
ース８３及びＮ+ 型ドレイン８６を設けることで、ゲー
ト電極８１の近傍における電界緩和を図ることによって
ＭＯＳ電界効果半導体装置のゲート・ソース間及びゲー
ト・ドレイン間の高耐圧化を達成している。
【０００３】また、特開平３−２００４５号公報におい
て、他の従来例のＭＯＳ電界効果半導体装置の製造方法
が開示されている。図７は前記他の従来例の断面構造を
示している。図７において、シリコン基板９０上にゲー
ト酸化膜９１及びゲート酸化膜９１に隣接したフィール
ド酸化膜９２を形成後、ゲート酸化膜９１を介して不純
物をイオン注入して、ソース・ドレイン９５，９６を形
成している。なおソース・ドレイン９６はソース・ドレ
イン９５より低不純物濃度の領域である。また９３はゲ
ート電極、９４は絶縁膜である。
て、他の従来例のＭＯＳ電界効果半導体装置の製造方法
が開示されている。図７は前記他の従来例の断面構造を
示している。図７において、シリコン基板９０上にゲー
ト酸化膜９１及びゲート酸化膜９１に隣接したフィール
ド酸化膜９２を形成後、ゲート酸化膜９１を介して不純
物をイオン注入して、ソース・ドレイン９５，９６を形
成している。なおソース・ドレイン９６はソース・ドレ
イン９５より低不純物濃度の領域である。また９３はゲ
ート電極、９４は絶縁膜である。
【０００４】
【発明が解決しようとする課題】しかしながら上述の従
来例のうち第１のものにおいては、Ｎ型不純物をイオン
注入し、熱処理によるフィールド酸化膜７４，７５形成
時にこのＮ型不純物を拡散してＮ- 型ソース８４及びＮ
- 型ドレイン８７を形成しているため、Ｎ- 型ソース８
４及びＮ- 型ドレイン８７の領域がチャネル部８８方向
に広がる。このため、ゲートの実効長が短くなるととも
に、Ｎ- 型ソース８４及びＮ- 型ドレイン８７が長くな
るので、両者の寄生抵抗が増大する。この寄生抵抗と寄
生キャパシタンスによってＭ０Ｓ電界効果半導体装置の
高速化を妨げることになる。更にＮ+ 型ソース８３及び
Ｎ+ 型ドレイン８６とＰ型シリコン基板７１との間の耐
圧の低下を防ぐため、Ｎ+ 型ソース８３及びＮ+ 型ドレ
イン８６とＰ型反転防止層７２とを離間している。しか
し、この離間距離を確保する必要があること、離間する
ためのフォトレジストの合わせずれとＮ型不純物の横方
向拡散のためＭＯＳ電界効果半導体装置の領域が増大す
るという欠点がある。また上述の他の従来例では、フィ
ールド酸化膜９２の内側に平坦なゲート酸化膜９１を介
して不純物をイオン注入して、ソース・ドレイン９５，
９６を形成している。しかしながら、従来例の構造で
は、ゲート電極９３近傍の電界を充分に緩和することが
できないため、ゲート・ソース間及びゲート・ドレイン
間を十分に高耐圧にできない。したがって本発明の課題
は、上述の欠点をなくし、ゲートとソースもしくはドレ
インとの間の耐圧の向上及びソース・ドレインの寄生抵
抗の低減によるＭ０Ｓ電界効果半導体装置の高速動作化
並びにＭ０Ｓ電界効果半導体装置の領域の縮小を図った
ＭＯＳ電界効果半導体装置の製造方法を提供することで
ある。
来例のうち第１のものにおいては、Ｎ型不純物をイオン
注入し、熱処理によるフィールド酸化膜７４，７５形成
時にこのＮ型不純物を拡散してＮ- 型ソース８４及びＮ
- 型ドレイン８７を形成しているため、Ｎ- 型ソース８
４及びＮ- 型ドレイン８７の領域がチャネル部８８方向
に広がる。このため、ゲートの実効長が短くなるととも
に、Ｎ- 型ソース８４及びＮ- 型ドレイン８７が長くな
るので、両者の寄生抵抗が増大する。この寄生抵抗と寄
生キャパシタンスによってＭ０Ｓ電界効果半導体装置の
高速化を妨げることになる。更にＮ+ 型ソース８３及び
Ｎ+ 型ドレイン８６とＰ型シリコン基板７１との間の耐
圧の低下を防ぐため、Ｎ+ 型ソース８３及びＮ+ 型ドレ
イン８６とＰ型反転防止層７２とを離間している。しか
し、この離間距離を確保する必要があること、離間する
ためのフォトレジストの合わせずれとＮ型不純物の横方
向拡散のためＭＯＳ電界効果半導体装置の領域が増大す
るという欠点がある。また上述の他の従来例では、フィ
ールド酸化膜９２の内側に平坦なゲート酸化膜９１を介
して不純物をイオン注入して、ソース・ドレイン９５，
９６を形成している。しかしながら、従来例の構造で
は、ゲート電極９３近傍の電界を充分に緩和することが
できないため、ゲート・ソース間及びゲート・ドレイン
間を十分に高耐圧にできない。したがって本発明の課題
は、上述の欠点をなくし、ゲートとソースもしくはドレ
インとの間の耐圧の向上及びソース・ドレインの寄生抵
抗の低減によるＭ０Ｓ電界効果半導体装置の高速動作化
並びにＭ０Ｓ電界効果半導体装置の領域の縮小を図った
ＭＯＳ電界効果半導体装置の製造方法を提供することで
ある。
【０００５】
【課題を解決するための手段】上記課題を解決するため
の本発明は、導電型シリコン基板の表面にゲート酸化膜
とこのゲート酸化膜の両側に隣接する位置にこのゲート
酸化膜の膜厚よりも厚い膜厚のフィールド酸化膜とを形
成し、当該フィールド酸化膜の下及び外側のシリコン基
板に、前記シリコン基板の導電型と反対の導電型の不純
物をイオン注入し、その後熱処理をして、ソース及びド
レイン領域を形成する、電界効果ＭＯＳ半導体装置の製
造方法を提供する。また、前記ゲート酸化膜と前記フィ
ールド酸化膜とを形成し、前記ゲート酸化膜上にゲート
電極を形成し、当該ゲート電極に対して自己整合的に前
記フィールド酸化膜の下及び外側のシリコン基板に、前
記シリコン基板の導電型と反対の導電型の不純物をイオ
ン注入し、その後熱処理をして、ソース及びドレイン領
域を形成する、電界効果ＭＯＳ半導体装置の製造方法を
提供する。また、前記ゲート酸化膜と前記フィールド酸
化膜とを形成し、前記ゲート酸化膜上にゲート電極を形
成し、当該ゲート電極に対して自己整合的に前記フィー
ルド酸化膜の下及び外側のシリコン基板に、前記シリコ
ン基板の導電型と反対の導電型の不純物をイオン注入
し、さらに前記フィールド酸化膜に対して自己整合的に
前記フィールド酸化膜の外側のシリコン基板に、前記シ
リコン基板の導電型と反対の導電型の不純物をイオン注
入し、その後一括して熱処理をして、ソース及びドレイ
ン領域を形成する、電界効果ＭＯＳ半導体装置の製造方
法を提供する。
の本発明は、導電型シリコン基板の表面にゲート酸化膜
とこのゲート酸化膜の両側に隣接する位置にこのゲート
酸化膜の膜厚よりも厚い膜厚のフィールド酸化膜とを形
成し、当該フィールド酸化膜の下及び外側のシリコン基
板に、前記シリコン基板の導電型と反対の導電型の不純
物をイオン注入し、その後熱処理をして、ソース及びド
レイン領域を形成する、電界効果ＭＯＳ半導体装置の製
造方法を提供する。また、前記ゲート酸化膜と前記フィ
ールド酸化膜とを形成し、前記ゲート酸化膜上にゲート
電極を形成し、当該ゲート電極に対して自己整合的に前
記フィールド酸化膜の下及び外側のシリコン基板に、前
記シリコン基板の導電型と反対の導電型の不純物をイオ
ン注入し、その後熱処理をして、ソース及びドレイン領
域を形成する、電界効果ＭＯＳ半導体装置の製造方法を
提供する。また、前記ゲート酸化膜と前記フィールド酸
化膜とを形成し、前記ゲート酸化膜上にゲート電極を形
成し、当該ゲート電極に対して自己整合的に前記フィー
ルド酸化膜の下及び外側のシリコン基板に、前記シリコ
ン基板の導電型と反対の導電型の不純物をイオン注入
し、さらに前記フィールド酸化膜に対して自己整合的に
前記フィールド酸化膜の外側のシリコン基板に、前記シ
リコン基板の導電型と反対の導電型の不純物をイオン注
入し、その後一括して熱処理をして、ソース及びドレイ
ン領域を形成する、電界効果ＭＯＳ半導体装置の製造方
法を提供する。
【０００６】
【作用】これらの発明によれば、ゲート酸化膜、フィー
ルド酸化膜及びゲート電極を形成後に、前記フィールド
酸化膜の下及び外側の前記シリコン基板中にイオン注入
によってシリコン基板の導電型と反対の導電型の不純物
を注入し、熱処理して、ソース領域及びドレイン領域を
形成している。すなわち、予め、フィールド酸化膜下に
不純物が注入されているために、フィールド酸化膜下に
ソース領域及びドレイン領域を形成するために長時間の
熱処理をする必要がない。このため、高耐圧化に際し、
ソース領域及びドレイン領域が広がることもなく、ソー
ス・ドレインの寄生抵抗も小さくできる。また、ゲート
電極に対して自己整合的にフィールド酸化膜下及びその
外側に直接注入した不純物をイオン注入することによ
り、効率的にソース及びドレイン領域を形成できる。さ
らに、ゲート電極に対して自己整合的にシリコン基板に
不純物をイオン注入し、フィールド酸化膜に対して自己
整合的にシリコン基板に不純物をイオン注入し、その
後、一括して熱処理することにより、効率的に電界緩和
構造を形成でき、容易に高耐圧化が達成される。
ルド酸化膜及びゲート電極を形成後に、前記フィールド
酸化膜の下及び外側の前記シリコン基板中にイオン注入
によってシリコン基板の導電型と反対の導電型の不純物
を注入し、熱処理して、ソース領域及びドレイン領域を
形成している。すなわち、予め、フィールド酸化膜下に
不純物が注入されているために、フィールド酸化膜下に
ソース領域及びドレイン領域を形成するために長時間の
熱処理をする必要がない。このため、高耐圧化に際し、
ソース領域及びドレイン領域が広がることもなく、ソー
ス・ドレインの寄生抵抗も小さくできる。また、ゲート
電極に対して自己整合的にフィールド酸化膜下及びその
外側に直接注入した不純物をイオン注入することによ
り、効率的にソース及びドレイン領域を形成できる。さ
らに、ゲート電極に対して自己整合的にシリコン基板に
不純物をイオン注入し、フィールド酸化膜に対して自己
整合的にシリコン基板に不純物をイオン注入し、その
後、一括して熱処理することにより、効率的に電界緩和
構造を形成でき、容易に高耐圧化が達成される。
【０００７】
【実施例】次に、本発明の一実施例を図面を参照しなが
ら説明する。図１〜図５は前記一実施例の半導体装置の
製造方法を示す断面図である。図１において、まず不純
物濃度１×１０15cm-3のＰ型単結晶シリコン基板１１の
表面に、シリコン酸化膜２１、多結晶シリコン膜３１及
びシリコン窒化膜２２を順次積層形成し、シリコン窒化
膜２２を選択的にエッチングして除去する。なお多結晶
シリコン膜３１は、膜厚が約１００ｎｍで、後述するフ
ィールド酸化膜２３，２４の形成時に、フィールド酸化
膜２３，２４の膜厚がシリコン酸化膜２１の膜厚より厚
いために生ずる体積変化による応力を緩和するものであ
る。更にシリコン酸化膜２１及びシリコン窒化膜２２上
に部分的にマスク用フォトレジスト層４１を形成する。
次に、後述する反転防止層１３を形成する領域に前記シ
リコン窒化膜２２及びフォトレジスト４１をマスクとし
て自己整合的にＰ型不純物（例えばボロン）１２をイオ
ン注入する。なお矢印１６はこのイオン注入の方向を示
している。その後フォトレジスト４１を除去する。続い
て図２において、シリコン窒化膜２２をマスクとする選
択熱酸化法によって、シリコン酸化膜２１をもとにして
これに隣接するシリコン基板１１及び多結晶シリコン膜
３１を酸化することにより厚さ約６００ｎｍのフィール
ド酸化膜２３，２４を形成し、同時にフィールド酸化膜
２４の下にはＰ型不純物１２の熱処理により反転防止層
１３を形成する。この反転防止層１３はＰ型シリコン基
板１１より高不純物濃度のＰ型層である。その後、多結
晶シリコン膜３１及びシリコン窒化膜２２をエッチング
により除去する。
ら説明する。図１〜図５は前記一実施例の半導体装置の
製造方法を示す断面図である。図１において、まず不純
物濃度１×１０15cm-3のＰ型単結晶シリコン基板１１の
表面に、シリコン酸化膜２１、多結晶シリコン膜３１及
びシリコン窒化膜２２を順次積層形成し、シリコン窒化
膜２２を選択的にエッチングして除去する。なお多結晶
シリコン膜３１は、膜厚が約１００ｎｍで、後述するフ
ィールド酸化膜２３，２４の形成時に、フィールド酸化
膜２３，２４の膜厚がシリコン酸化膜２１の膜厚より厚
いために生ずる体積変化による応力を緩和するものであ
る。更にシリコン酸化膜２１及びシリコン窒化膜２２上
に部分的にマスク用フォトレジスト層４１を形成する。
次に、後述する反転防止層１３を形成する領域に前記シ
リコン窒化膜２２及びフォトレジスト４１をマスクとし
て自己整合的にＰ型不純物（例えばボロン）１２をイオ
ン注入する。なお矢印１６はこのイオン注入の方向を示
している。その後フォトレジスト４１を除去する。続い
て図２において、シリコン窒化膜２２をマスクとする選
択熱酸化法によって、シリコン酸化膜２１をもとにして
これに隣接するシリコン基板１１及び多結晶シリコン膜
３１を酸化することにより厚さ約６００ｎｍのフィール
ド酸化膜２３，２４を形成し、同時にフィールド酸化膜
２４の下にはＰ型不純物１２の熱処理により反転防止層
１３を形成する。この反転防止層１３はＰ型シリコン基
板１１より高不純物濃度のＰ型層である。その後、多結
晶シリコン膜３１及びシリコン窒化膜２２をエッチング
により除去する。
【０００８】次に図３において、シリコン酸化膜２１お
よびフィールド酸化膜２３，２４上の全面に厚さ４００
ｎｍ程度の多結晶シリコン膜を堆積した後、リン拡散源
（オキシ塩化リンＰＯＣｌ3 ）によってリンをこの多結
晶シリコン膜中に拡散して、この多結晶シリコン膜を低
抵抗化する。続いて、フォトレジスト４２をマスクとし
て、この多結晶シリコン膜を反応性イオンエッチングに
よってエッチングし、この多結晶シリコン膜のエッチン
グした残りの部分をゲート電極３２とする。次に図４に
おいて、フォトレジスト４２，４３をマスクとして、フ
ィールド酸化膜２３の下及び外側のＰ型シリコン基板１
１中にＮ型不純物（例えばリン）を加速電圧６００ＫＶ
でドーズ量３×１０13cm-2にて注入し、更にフィールド
酸化膜２３，２４の間のＰ型シリコン基板１１中に加速
電圧８０ＫＶでドーズ量５×１０15cm-2にてイオン注入
する。なお矢印５７は前記Ｎ型不純物をイオン注入する
方向を示している。その後フォトレジスト４２，４３を
剥離した後熱処理をする。その結果、ゲート電極３２の
下のゲート酸化膜２５（上述のシリコン酸化膜２１の内
ゲート電極３２の下部分をゲート酸化膜２５とする。）
に隣接するフィールド酸化膜２３の下及び外側のシリコ
ン基板１１中でドーズ量３×１０13cm-2の注入部分にＮ
- 型ソース５２及びＮ- 型ドレイン層５６が形成され
る。更にフィールド酸化膜２３，２４の間の前記シリコ
ン基板１１中で前記Ｎ- 型ソース５２及びＮ- 型ドレイ
ン５６中のドーズ量５×１０15cm-2の注入部分に、Ｎ+
型ソース５１及びＮ+ 型ドレイン５５がそれぞれ形成さ
れる。なおＮ- 型ソース５２及びＮ- 型ドレイン５６
は、前記Ｎ型不純物の一部分がフィールド酸化膜２４の
上からイオン注入されるため、フィールド酸化膜２４の
形状によって、反転防止層１３に近づく程不純物濃度が
低くなる。またこの場合にソース・ドレイン動作をする
ものは、Ｎ- 型ソース５２及びＮ- 型ドレイン５６であ
り、Ｎ+ 型ソース５１及びＮ+ 型ドレイン５５はそれぞ
れＮ- 型ソース５２及びＮ- 型ドレイン５６を後述する
ようにオーミックコンタクトするためのものである。ま
たＮ- 型ソース５２とＮ- 型ドレイン５６との間がチャ
ネル部１４となる。その後フォトレジスト４２，４３を
エッチングによって除去する。しかる後に図５のよう
に、ＣＶＤによって全面にパッシベーション用シリコン
酸化膜１５を形成する。更にＮ+ 型ソース５１及びＮ+
型ドレイン５５領域上にコンタクトホールを形成した
後、アルミニウム配線により、Ｎ+ 型ソース５１にオー
ミックコンタクトしたソース電極６１及びＮ+ 型ドレイ
ン５５にオーミックコンタクトしたドレイン電極６２を
形成する。
よびフィールド酸化膜２３，２４上の全面に厚さ４００
ｎｍ程度の多結晶シリコン膜を堆積した後、リン拡散源
（オキシ塩化リンＰＯＣｌ3 ）によってリンをこの多結
晶シリコン膜中に拡散して、この多結晶シリコン膜を低
抵抗化する。続いて、フォトレジスト４２をマスクとし
て、この多結晶シリコン膜を反応性イオンエッチングに
よってエッチングし、この多結晶シリコン膜のエッチン
グした残りの部分をゲート電極３２とする。次に図４に
おいて、フォトレジスト４２，４３をマスクとして、フ
ィールド酸化膜２３の下及び外側のＰ型シリコン基板１
１中にＮ型不純物（例えばリン）を加速電圧６００ＫＶ
でドーズ量３×１０13cm-2にて注入し、更にフィールド
酸化膜２３，２４の間のＰ型シリコン基板１１中に加速
電圧８０ＫＶでドーズ量５×１０15cm-2にてイオン注入
する。なお矢印５７は前記Ｎ型不純物をイオン注入する
方向を示している。その後フォトレジスト４２，４３を
剥離した後熱処理をする。その結果、ゲート電極３２の
下のゲート酸化膜２５（上述のシリコン酸化膜２１の内
ゲート電極３２の下部分をゲート酸化膜２５とする。）
に隣接するフィールド酸化膜２３の下及び外側のシリコ
ン基板１１中でドーズ量３×１０13cm-2の注入部分にＮ
- 型ソース５２及びＮ- 型ドレイン層５６が形成され
る。更にフィールド酸化膜２３，２４の間の前記シリコ
ン基板１１中で前記Ｎ- 型ソース５２及びＮ- 型ドレイ
ン５６中のドーズ量５×１０15cm-2の注入部分に、Ｎ+
型ソース５１及びＮ+ 型ドレイン５５がそれぞれ形成さ
れる。なおＮ- 型ソース５２及びＮ- 型ドレイン５６
は、前記Ｎ型不純物の一部分がフィールド酸化膜２４の
上からイオン注入されるため、フィールド酸化膜２４の
形状によって、反転防止層１３に近づく程不純物濃度が
低くなる。またこの場合にソース・ドレイン動作をする
ものは、Ｎ- 型ソース５２及びＮ- 型ドレイン５６であ
り、Ｎ+ 型ソース５１及びＮ+ 型ドレイン５５はそれぞ
れＮ- 型ソース５２及びＮ- 型ドレイン５６を後述する
ようにオーミックコンタクトするためのものである。ま
たＮ- 型ソース５２とＮ- 型ドレイン５６との間がチャ
ネル部１４となる。その後フォトレジスト４２，４３を
エッチングによって除去する。しかる後に図５のよう
に、ＣＶＤによって全面にパッシベーション用シリコン
酸化膜１５を形成する。更にＮ+ 型ソース５１及びＮ+
型ドレイン５５領域上にコンタクトホールを形成した
後、アルミニウム配線により、Ｎ+ 型ソース５１にオー
ミックコンタクトしたソース電極６１及びＮ+ 型ドレイ
ン５５にオーミックコンタクトしたドレイン電極６２を
形成する。
【０００９】以上の構成により、フィールド酸化膜２３
の下にＮ- 型ソース５２とＮ- 型ドレイン５６のチャネ
ル部１４側部分を形成しているので、ゲート電極３２近
傍の電界を緩和できるため、ゲートとソースもしくはド
レインとの間の耐圧を高くすることができる。またこの
ようにしてもフィールド酸化膜２３を形成した後に、Ｎ
- 型ソース５２及びＮ- 型ドレイン５６を設けるため、
フィールド酸化膜２３，２４形成時におけるＮ型不純物
の横方向拡散は抑えられる。このためＮ- 型ソース５２
及びＮ- 型ドレイン５６の横方向の長さを短くすること
ができるので、両者の寄生抵抗を小さくできるため、Ｍ
ＯＳ電界効果半導体装置（例えばトランジスタ）の高速
動作化を実現できる。更にＮ+ 型ソース５１及びＮ+ 型
ドレイン５５は反転防止層１３に隣接せず、Ｎ- 型ソー
ス５２及びＮ- 型ドレイン５６が反転防止層１３に隣接
しているので、従来例のようなＮ+ 型ソース５１及びＮ
+ 型ドレイン５５と反転防止層１３の離間距離が不要に
なるため、ＭＯＳ電界効果半導体装置の領域を縮小でき
る。また上述のようにＮ- 型ソース５２及びＮ- 型ドレ
イン５６が反転防止層１３に近づく程不純物濃度が低く
なることによってＮ- 型ソース５２及びＮ- 型ドレイン
５６とＰ型シリコン基板１１との間の耐圧低下を防ぐこ
とができる。なおＰ型シリコン基板１１の代わりにＮ型
シリコン基板を使用してもよく、この場合にはソースお
よびドレインがＰ型のものになる。
の下にＮ- 型ソース５２とＮ- 型ドレイン５６のチャネ
ル部１４側部分を形成しているので、ゲート電極３２近
傍の電界を緩和できるため、ゲートとソースもしくはド
レインとの間の耐圧を高くすることができる。またこの
ようにしてもフィールド酸化膜２３を形成した後に、Ｎ
- 型ソース５２及びＮ- 型ドレイン５６を設けるため、
フィールド酸化膜２３，２４形成時におけるＮ型不純物
の横方向拡散は抑えられる。このためＮ- 型ソース５２
及びＮ- 型ドレイン５６の横方向の長さを短くすること
ができるので、両者の寄生抵抗を小さくできるため、Ｍ
ＯＳ電界効果半導体装置（例えばトランジスタ）の高速
動作化を実現できる。更にＮ+ 型ソース５１及びＮ+ 型
ドレイン５５は反転防止層１３に隣接せず、Ｎ- 型ソー
ス５２及びＮ- 型ドレイン５６が反転防止層１３に隣接
しているので、従来例のようなＮ+ 型ソース５１及びＮ
+ 型ドレイン５５と反転防止層１３の離間距離が不要に
なるため、ＭＯＳ電界効果半導体装置の領域を縮小でき
る。また上述のようにＮ- 型ソース５２及びＮ- 型ドレ
イン５６が反転防止層１３に近づく程不純物濃度が低く
なることによってＮ- 型ソース５２及びＮ- 型ドレイン
５６とＰ型シリコン基板１１との間の耐圧低下を防ぐこ
とができる。なおＰ型シリコン基板１１の代わりにＮ型
シリコン基板を使用してもよく、この場合にはソースお
よびドレインがＰ型のものになる。
【００１０】
【発明の効果】以上詳細に説明したように、本発明のＭ
ＯＳ電界効果半導体装置の製造方法によれば、ＭＯＳ電
界効果半導体装置のゲートとソースもしくはドレインと
の間の高耐圧化及び高速動作を実現でき、更にＭＯＳ電
界効果半導体装置の領域の小型化を実現できる。
ＯＳ電界効果半導体装置の製造方法によれば、ＭＯＳ電
界効果半導体装置のゲートとソースもしくはドレインと
の間の高耐圧化及び高速動作を実現でき、更にＭＯＳ電
界効果半導体装置の領域の小型化を実現できる。
【図１】本発明の一実施例の断面図である。
【図２】前記一実施例の断面図であり、図１の続きを示
すものである。
すものである。
【図３】前記一実施例の断面図であり、図２の続きを示
すものである。
すものである。
【図４】前記一実施例の断面図であり、図３の続きを示
すものである。
すものである。
【図５】前記一実施例の断面図であり、図４の続きを示
すものである。
すものである。
【図６】従来例の断面図である。
【図７】他の従来例の断面図である。
１１ シリコン基板 ２３ フィールド酸化膜 ２５ ゲート酸化膜 ５１ Ｎ+ 型ソース ５２ Ｎ- 型ソース ５５ Ｎ+ 型ドレイン ５６ Ｎ- 型ドレイン ５７ 矢印
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/78
Claims (3)
- 【請求項１】導電型シリコン基板の表面にゲート酸化膜
とこのゲート酸化膜の両側に隣接する位置にこのゲート
酸化膜の膜厚よりも厚い膜厚のフィールド酸化膜とを形
成し、当該フィールド酸化膜の下及び外側のシリコン基板に、
前記シリコン基板の導電型と反対の導電型の不純物をイ
オン注入し、 その後熱処理をして、ソース及びドレイン領域を形成す
る、電界効果ＭＯＳ半導体装置の製造方法。 - 【請求項２】導電型シリコン基板の表面にゲート酸化膜
とこのゲート酸化膜の両側に隣接する位置にこのゲート
酸化膜の膜厚よりも厚い膜厚のフィールド酸化膜とを形
成し、 前記ゲート酸化膜上にゲート電極を形成し、 当該ゲート電極に対して自己整合的に前記フィールド酸
化膜の下及び外側のシリコン基板に、前記シリコン基板
の導電型と反対の導電型の不純物をイオン注入し、 その後熱処理をして、ソース及びドレイン領域を形成す
る、電界効果ＭＯＳ半導体装置の製造方法。 - 【請求項３】導電型シリコン基板の表面にゲート酸化膜
とこのゲート酸化膜の両側に隣接する位置にこのゲート
酸化膜の膜厚よりも厚い膜厚のフィールド酸化膜とを形
成し、 前記ゲート酸化膜上にゲート電極を形成し、 当該ゲート電極に対して自己整合的に前記フィールド酸
化膜の下及び外側のシリコン基板に、前記シリコン基板
の導電型と反対の導電型の不純物をイオン注入し、 さらに前記フィールド酸化膜に対して自己整合的に前記
フィールド酸化膜の外側のシリコン基板に、前記シリコ
ン基板の導電型と反対の導電型の不純物をイオン注入
し、 その後一括して熱処理をして、ソース及びドレイン領域
を形成する、電界効果ＭＯＳ半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04350697A JP3106757B2 (ja) | 1992-12-04 | 1992-12-04 | Ｍｏｓ電界効果半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04350697A JP3106757B2 (ja) | 1992-12-04 | 1992-12-04 | Ｍｏｓ電界効果半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06177376A JPH06177376A (ja) | 1994-06-24 |
| JP3106757B2 true JP3106757B2 (ja) | 2000-11-06 |
Family
ID=18412235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04350697A Expired - Fee Related JP3106757B2 (ja) | 1992-12-04 | 1992-12-04 | Ｍｏｓ電界効果半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3106757B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002158349A (ja) * | 2000-11-22 | 2002-05-31 | Sanyo Electric Co Ltd | 半導体装置とその製造方法 |
| JP4804666B2 (ja) * | 2001-08-10 | 2011-11-02 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置の製造方法 |
| JP4592666B2 (ja) * | 2006-10-11 | 2010-12-01 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置およびその製造方法 |
| JP2008140939A (ja) | 2006-11-30 | 2008-06-19 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP5349885B2 (ja) | 2008-09-30 | 2013-11-20 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP5280142B2 (ja) * | 2008-09-30 | 2013-09-04 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
-
1992
- 1992-12-04 JP JP04350697A patent/JP3106757B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06177376A (ja) | 1994-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5547885A (en) | Method of making asymmetric LDD transistor | |
| US4757032A (en) | Method for DMOS semiconductor device fabrication | |
| JP2835216B2 (ja) | 半導体装置の製造方法 | |
| US5970329A (en) | Method of forming power semiconductor devices having insulated gate electrodes | |
| JP4145364B2 (ja) | Ｄｍｏｓ構造及びその製造方法 | |
| JPH02250331A (ja) | 半導体装置およびその製造方法 | |
| US6300207B1 (en) | Depleted sidewall-poly LDD transistor | |
| JP2001308321A (ja) | 半導体装置とその製造方法 | |
| US5238857A (en) | Method of fabricating a metal-oxide-semiconductor device having a semiconductor on insulator (SOI) structure | |
| JP3106757B2 (ja) | Ｍｏｓ電界効果半導体装置の製造方法 | |
| JP2834058B2 (ja) | 半導体装置の製造方法 | |
| JPH10163338A (ja) | 半導体装置とその製造方法 | |
| EP0401577A1 (en) | Metal oxide-semiconductor device and fabrication method of the same | |
| KR950001152B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR100415191B1 (ko) | 비대칭형 씨모스 트랜지스터의 제조 방법 | |
| JPH03198349A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH04255233A (ja) | 半導体装置及びその製造方法 | |
| JPS5837990B2 (ja) | 半導体装置の製造方法 | |
| JPH06350085A (ja) | 半導体装置およびその製造方法 | |
| JP3300238B2 (ja) | 半導体装置及びその製造方法 | |
| JP3848782B2 (ja) | 半導体装置の製造方法 | |
| JP3148227B2 (ja) | 半導体装置の製造方法 | |
| JPH0453234A (ja) | 絶縁ゲート型電界効果トランジスタの製造方法 | |
| JP2732093B2 (ja) | 半導体装置およびその製造方法 | |
| JP2003115585A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070908 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080908 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080908 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |