JP3105029B2

JP3105029B2 - 二重化制御装置

Info

Publication number: JP3105029B2
Application number: JP03168460A
Authority: JP
Inventors: 則夫林
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 1991-07-09
Filing date: 1991-07-09
Publication date: 2000-10-30
Anticipated expiration: 2015-10-30
Also published as: JPH0520107A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、プログラマブル制御装
置(Programmable Controller) 等の装置を二重化した二
重化制御装置に係わり、特に、二台の制御装置をデュプ
レックス方式（Duplex System ）で二重化した二重化制
御装置に関する。

【０００２】

【従来の技術】システムの信頼性を高める方式として、
制御装置を予め二台用意してシステムの運用を行う二重
化システムが知られている。この二重化システムには、
デュアル・システム（Dual System ）とデュプレックス
・システム（Duplex System ）とがあるが、デュアル・
システムは同じ処理を常時二系統で処理するためシステ
ムが高価となることから、通常は、一方の制御装置（現
用の制御装置）で処理を行い、その制御装置に異常が発
生した場合に、それまで待機状態にあった他方の制御装
置（予備の制御装置）が即座に処理を引き継ぐデュプレ
ックス・システムが広く採用されている。

【０００３】プログラマブル制御装置の分野でも、高信
頼性化のために、二台のプログラマブル制御装置を用意
し、一方のみを稼働状態としておき、その稼働状態にあ
るプログラマブル制御装置（以下、マスタ制御装置と記
述する）が故障となった場合は、待機状態にあったプロ
グラマブル制御装置（以下、スレーブ制御装置と記述す
る）がマスタ制御装置に切り換わって処理を継続する二
重化システムがある。

【０００４】このように、二台のプログラマブル制御装
置を、マスタ制御装置とスレーブ制御装置に分けてお
き、マスタ制御装置が故障しても、即座にスレーブ制御
装置がマスタ制御装置に切り換わって、制御が中断する
ことなく連続して行えるようにしたシステムは、一般
に、待機冗長形の二重化プログラマブル制御装置と呼ば
れている。

【０００５】この待機冗長形の二重化プログラマブル制
御装置においては、スレーブ制御装置がマスタ制御装置
に切り換わった場合、直ちに連続して制御を行えるよう
に、マスタ制御装置側は、スレーブ制御装置に対し、上
記連続制御に必要なデータ（以下、この転送すべきデー
タを継続データと記述する）を転送する必要がある。

【０００６】この継続データを転送するバスとして、比
較的故障の少ない直列伝送バスが多く使用されるが、デ
ータ転送時間の制約から、プログラマブル制御装置を使
用するユーザが、継続データとして必要なデータを選択
して、ソフトウエア処理（プログラムの実行）により上
記継続データの転送を行うようにしている。

【０００７】図３に、従来の上記待機冗長形の二重化プ
ログラマブル制御装置の構成を示す。同図において、マ
スタ制御装置１００とスレーブ制御装置２００は、共
に、特に図示していないバスインターフェースを介して
直列伝送バス（シリアル伝送バス）３００に接続されて
おり、上記バスインターフェースの制御により、その伝
送バス３００を介し、互いに、ブロード・キャスト方式
のデータ転送が可能となっている。また、各制御装置１
００，２００は、それぞれマイクロプロセッサ１０４，
２０４を内蔵しており、また、それらのプロセッサ１０
４，２０４が、稼働状態時に実行するプログラム１０
５，１０６及び待機状態時に実行するプログラム２０
５，２０６が装置内のメモリに記憶されている。

【０００８】すなわち、制御装置１００，２００は、先
にマスタ制御装置及びスレーブ制御装置になりうるの
で、それぞれ上記２種類のプログラム（１０５，２０
５），（１０６，２０６）を格納している。

【０００９】さらに、各制御装置１００，２００は、マ
スタ制御装置になったときに、常時、相手側の制御装置
２００，１００へ転送すべき前記継続データ“ＡＢＣ"
を書き込むデータメモリＡ１０７，２０７及びスレーブ
制御装置となったときに、マスタ制御装置側から伝送バ
ス３００を介して転送されてくる上記継続データを格納
するためのデータメモリＢ１０８，２０８を内蔵してい
る。さらに、制御装置１００，２００は、それぞれ、上
記継続データ“ＡＢＣ" を格納するメモリである制御デ
ータメモリ１０９，２０９を内蔵している。制御装置１
００と制御装置２００は、上述したように、ブロード・
キャスト方式でデータのシリアル転送を行うようになっ
ているため、データメモリＡ１０７，データメモリＢ１
０８とデータメモリＡ２０７，データメモリＢ２０８
を、あたかも共有メモリをアクセスするように利用可能
である。すなわち、互いに他方の制御装置のデータメモ
リを、あたかも共有メモリのように、直接アクセスでき
るようになっている。

【００１０】

【発明が解決しようとする課題】ところで、従来の制御
装置１００，２００においては、前記稼働状態時に実行
されるプログラム１０５，２０５の作成において、前記
継続データを“ＡＢＣ"をスレーブ制御装置へ転送する
命令、及び前記待機状態時に実行されるプログラム１０
６，２０６を作成する際のマスタ制御装置から転送され
てくる前記継続データ“ＡＢＣ" を受信する命令を記述
する際、前記転送すべき継続データ“ＡＢＣ" が格納さ
れているデータメモリＡ１０７，データメモリＢ２０８
のアドレス、前記転送されてくる継続データ“ＡＢＣ"
を格納するデータメモリＢ１０８，データメモリＡ２０
７は、そのまま実アドレスで取り扱っていた。このた
め、図３に示すように、制御装置１００において前記稼
働状態時に実行されるプログラム１０５と制御装置２０
０において前記稼働状態時に実行されるプログラム２０
５の内容（上記継続データ“ＡＢＣ" を転送する命令の
記述）が異なっていた。また、制御装置１００において
前記待機状態時に実行されるプログラム１０６と制御装
置２００において前記待機状態時に実行されるプログラ
ム２０６の内容（上記転送されてくる継続データ“ＡＢ
Ｃ" を受信する命令の記述）も異なっていた。すなわ
ち、制御装置１００がマスタ制御装置となっていると
き、スレーブ制御装置となっている制御装置２００に対
し、継続データ“ＡＢＣ" を転送するためには、上記プ
ログラム１０５において〔ＸＯＭＯＶＲＥＬ２０
０〕、上記プログラム２０６において、〔ＲＥＬ２００
ＭＯＶＸＯ〕と記述しなければならない。このこと
により、マスタ制御装置１００のマイクロプロセッサ１
０４は、上記〔ＸＯＭＯＶＲＥＬ２００〕の実行に
より、ラベル「ＸＯ」が付与された制御データメモリ１
０７に格納されている継続データ“ＡＢＣ" を、データ
メモリＡ１０７の実アドレスＲＥＬ２００に書き込む。
そして、バスインタフェース及び伝送バス３００を介し
て、スレーブ制御装置２００のデータメモリＡ２０７の
実アドレスＲＥＬ２００に、上記データメモリＡ１０７
に書き込まれた継続データ“ＡＢＣ" が転送される。そ
して、スレーブ制御装置２００のマイクロプロセッサ２
０４が、上記プログラム２０６の〔ＲＥＬ２００ＭＯ
ＶＸＯ〕を実行することにより、データメモリＡ２０
７の実アドレスＲＥＬ２００に転送された継続データ
“ＡＢＣ" が、さらに、スレーブ制御装置２００のラベ
ル「ＸＯ」が付与された制御データメモリ２０９に転送
される。

【００１１】また、制御装置２００がマスタ制御装置、
制御装置１００がスレーブ制御装置に切り換わったとき
には、上記動作と全く逆の動作が行われるので、例え
ば、データメモリＢ２０８の実アドレスＲＥＬ７１２
を、ブロード・キャスト方式のデータ転送で使用される
継続データ“ＡＢＣ”の格納領域に設定し、制御装置２
００側の上記プログラム２０５に〔ＸＯＭＯＶＲＥ
Ｌ７１２〕の命令を、制御装置１００側の上記プログラ
ム１０６に〔ＲＥＬ７１２ＭＯＶＸＯ〕の命令を記
述することになる。

【００１２】このように、従来の二重化プログラマブル
制御装置においては、制御装置１００が制御装置２００
へ継続データを送信するために使用するデータメモリＡ
の領域と、制御装置２００が制御装置１００へ継続デー
タを送信するために使用するデータメモリＢの領域を、
実アドレスで指定するようにしていたため、プログラム
設計者は、制御装置１００と制御装置２００とで、継続
データを相手側装置へ送信するプログラム（継続データ
送信プログラム）１０５，２０５を、別々に作成・試験
・保守しなければならず、また相手側装置から転送され
てくる継続データを受信するプログラム（継続データ受
信プログラム）１０６，２０６も、別々に作成・試験・
保守しなければならなかった。すなわち、プログラム設
計者は、４種類のプログラム１０５，１０６，２０５，
２０６を作成・試験・保守しなければならず、プログラ
ム開発及び保守が大きな負担となっていた。

【００１３】本発明は、二重化する二台の制御装置に、
同一の継続データ送信プログラム及び同一の継続データ
受信プログラムを格納することが可能で、プログラム開
発（作成・試験）及び保守が容易になる二重化制御装置
を実現することを目的とする。

【００１４】

【課題を解決するための手段】図１は、本発明の原理説
明図である。本発明は、一方が稼働状態となるマスタ制
御装置、他方が待機状態となるスレーブ制御装置となる
二台の制御装置１，２が、伝送路３を介して相互接続さ
れており、各制御装置１（または２）は、自己がマスタ
制御装置となっているときに、スレーブ制御装置となっ
ている他方の制御装置２（または１）に制御データを送
信するための送信領域１Ａ，２Ａと、逆に自己がスレー
ブ制御装置となっているときに、マスタ制御装置となっ
ている他方の制御装置２（または１）から送信されてく
る制御データを受信するための受信領域１Ｂ，２Ｂとを
備えている二重化制御装置を前提とする。

【００１５】そして、前記制御装置１，２の送信領域１
Ａ，２Ａ及び前記受信領域１Ｂ，２Ｂに、それぞれ、異
なる識別子ＩＤ_T，ＩＤ_Rを付与すると共に、前記送信
領域１Ａと前記受信領域２Ｂ，及び前記受信領域１Ｂと
前記送信領域２Ａには、それぞれ同一のアドレス割り付
けを行い、制御装置１及び制御装置２内に、それぞれ、
上記識別子ＩＤ_T，ＩＤ_Rに対応付けられた送信用識別
子テーブル１Ｔ，２Ｔ及び受信用識別子テーブル１Ｒ，
２Ｒを設け、上記送信用識別子テーブル１Ｔ，２Ｔに
は、それぞれ、前記送信領域１Ａ，２Ａの基準アドレス
を、上記受信用識別子テーブル１Ｒ，２Ｒには、それぞ
れ前記受信領域１Ｂ，２Ｂの基準アドレスを格納するこ
とを特徴とする。

【００１６】上記構成の二重化制御装置において、前記
制御装置１，２の前記送信用識別子テーブル１Ｔ，２Ｔ
及び前記受信用識別子テーブル１Ｒ，２Ｒに格納する送
信領域１Ａ，２Ａ及び受信領域１Ｂ，２Ｂのアドレス
は、例えば、請求項２記載のように前記各制御装置１，
２に予め付与した局番に基づいて決定するようにしても
よい。

【００１７】また、前記送信用識別子テーブル１Ｔ，２
Ｔに格納するアドレスを、前記送信領域１Ａ，２Ａの先
頭実アドレス、前記受信用識別子テーブル１Ｒ，２Ｒに
格納するアドレスを、前記受信領域１Ｂ，２Ｂの先頭実
アドレスにするようにしてもよい。

【００１８】尚、上記制御データは、例えば、マスタ制
御装置が故障等によりシステムダウンした場合に、それ
までスレーブ制御装置であった制御装置が、システムを
継続して制御するために必要なデータ（継続データ）で
ある。

【００１９】

【作用】本発明によれば、マスタ制御装置１のマイクロ
プロセッサは、送信領域１Ａの識別子ＩＤ_Ｔがオペラ
ンドに含まれているスレーブ制御装置２への制御データ
送信命令をフェッチすると、その識別子ＩＤ_Ｔを判断
して、送信用識別子テーブル１Ｔから送信領域１Ａの基
準アドレスを読み出し、その基準アドレスと、例えば、
上記オペランドに記述された相対アドレスとを加算し
て、その加算により得られた送信領域１Ａのアドレス
に、上記命令で定義されているデータを書き込む。

【００２０】また、一方、スレーブ制御装置２のマイク
ロプロセッサは、受信領域２Ｂの識別子ＩＤ_Ｒがオペ
ランドに含まれているマスタ制御装置１からの制御デー
タ受信命令をフェッチすると、その識別子ＩＤ_Ｒを判
断して、受信用識別子テーブル２Ｒから受信領域２Ｂの
基準アドレスを読み出し、その基準アドレスと、例え
ば、上記オペランドに記述された相対アドレスとを加算
して、その加算により得られた受信領域２Ｂのアドレス
から、上記マスタ制御装置１から送信されてくるデータ
を読み込む。

【００２１】本発明においては、マスタ制御装置１の送
信領域１Ａとスレーブ制御装置２の受信領域２Ｂには、
同一のアドレス付けがなされている。このため、マスタ
制御装置１からスレーブ制御装置２への制御データの転
送（送信）の際、マスタ制御装置１のマイクロプロセッ
サと、スレーブ制御装置２のマイクロプロセッサは、上
記送信領域１Ａの基準アドレスと上記受信領域２Ｂの基
準アドレス、及び上記制御データ送信命令のオペランド
に記述された相対アドレスと上記データ受信命令のオペ
ランドに記述された相対アドレスとが、それぞれ、等し
く記述されている場合、同一の実アドレスをアクセスす
る。このため、例えば、ブロード・キャスト方式のデー
タ通信により、制御データの正しい送受信が行える。

【００２２】上記作用は、マスタ制御装置が制御装置２
に、スレーブ制御装置が制御装置１に切り換わった場合
でも、同様に行われる。したがって、制御装置１と制御
装置２とで、マスタ制御装置からスレーブ制御装置へ制
御データを送信するプログラム（制御データ送信プログ
ラム）と、スレーブ制御装置がマスタ制御装置から制御
データを受信するプログラム（制御データ受信プログラ
ム）とを共用できる。

【００２３】

【実施例】以下、図面を参照しながら、本発明の実施例
を説明する。図２は、本発明の一実施例の二重化プログ
ラム制御装置のシステム構成を示す図である。尚、同図
において、前記図３に示したブロックと同様なブロック
には、同一の符号を付与している。

【００２４】同図において、稼働状態となっているプロ
グラマブル制御装置（マスタ制御装置）１０と待機状態
となっているプログラマブル制御装置（スレーブ制御装
置）２０は、共に、特に図示していないバスインターフ
ェースを介して、直列伝送バス（シリアルバス）３００
と接続されており、相互に、前記ブロード・キャスト方
式でデータ転送を行う。

【００２５】プログラマブル制御装置１０は、局番
「０」が付与されており、稼働状態時（マスタ制御装置
のとき）に実行されるプログラム１５及び待機状態時
（スレーブ制御装置のとき）に実行されるプログラム１
６の実行を行うマイクロプロセッサ１４、上記プログラ
ム１５，１６を格納する特に図示していないプログラム
メモリ、本装置１０が故障したときに、スレーブ制御装
置２０が、直ちにシステムの制御を連続して行えるよう
にするために、スレーブ制御装置２０に常時転送する必
要のある前記継続データ“ＡＢＣ”を格納している制御
データメモリ１０９、上記ブロード・キャスト方式での
スレーブ制御装置２０とのデータ転送の際に使用される
データメモリＡ（送信領域）１０７，データメモリＢ
（受信領域）１０８を有している。

【００２６】本実施例においては、上記データメモリＡ
１０７，Ｂ１０８に対し、それぞれ“ＳＮＤ" ，“ＲＣ
Ｖ" の識別子を付与し、後述するように、上記プログラ
ム１５，１６において、それぞれ上記識別子“ＳＮＤ"
，“ＲＣＶ" をラベルの一部に用いて、それぞれ、デ
ータメモリＡ１０７，Ｂ１０８をアクセスできるように
している。そして、プログラマブル制御装置１０は、上
記識別子“ＳＮＤ" に対応するデータメモリＡ１０７の
先頭実アドレス「ＲＥＬ０」を格納する送信用識別子テ
ーブル１２、上記識別子“ＲＣＶ" に対応するデータメ
モリＢ１０８の先頭実アドレス「ＲＥＬ５１２」を格納
する受信用識別子テーブル１３を有している。

【００２７】また、プログラマブル制御装置２０は、局
番「１」が付与されており、待機状態時（スレーブ制御
装置のとき）に実行されるプログラム２６及び稼働状態
時（マスタ制御装置のとき）に実行されるプログラム２
５の実行を行うマイクロプロセッサ２４、上記プログラ
ム２５，２６を格納する特に図示していないプログラム
メモリ、マスタ制御装置１０から転送されてくる継続デ
ータ“ＡＢＣ”を格納する制御データメモリ２０９、上
記ブロード・キャスト方式での上記マスタ制御装置１０
とのデータ転送の際に使用されるデータメモリＡ（受信
領域）２０７，データメモリＢ（送信領域）２０８を有
している。

【００２８】そして、本実施例においては、上記データ
メモリＡ２０７，Ｂ２０８に対し、それぞれ、“ＲＣ
Ｖ" ，“ＳＮＤ" に識別子を付与し、後述するように、
上記プログラム２５，２６において、それぞれ上記識別
子“ＲＣＶ" ，“ＳＮＤ" をラベルの一部に用いて、そ
れぞれ、データメモリＡ２０７，Ｂ２０８をアクセスで
きるようにしている。そして、プログラマブル制御装置
２０は、上記識別子“ＳＮＤ" に対応するデータメモリ
Ｂ２０８の先頭実アドレス「ＲＥＬ５１２」を格納する
送信用識別子テーブル２２、上記識別子“ＲＣＶ" に対
応するデータメモリＡ２０７の先頭実アドレス「ＲＥＬ
０」を格納する受信用識別子テーブル２３を有してい
る。

【００２９】尚、マスタ制御装置１０の制御データメモ
リ１０９は、この制御装置１０がスレーブ制御装置に切
り替わったときは、マスタ制御装置に切り替わった制御
装置２０から転送されてくる継続データを格納するメモ
リとなる。また、逆に、スレーブ制御装置２０の制御デ
ータメモリ２０９は、この制御装置２０がマスタ制御装
置に切り替わったときは、スレーブ制御装置に切り替わ
った制御装置１０に転送する継続データを格納するメモ
リとなる。

【００３０】また、上記プログラマブル制御装置１０の
データメモリＡ１０７と上記プログラマブル制御装置２
０のデータメモリＡ２０７、及び上記プログラマブル制
御装置１０のデータメモリＢ１０８と上記プログラマブ
ル制御装置２０のデータメモリＢ２０８は、それぞれ、
同一のメモリ容量を有している。そして、データメモリ
Ａ１０７，Ａ２０７には、実アドレス「ＲＥＬ０」〜
「ＲＥＬ５１１」が割り当てられ、データメモリＢ１０
８，Ｂ２０８には、実アドレス「ＲＥＬ５１２」〜「Ｒ
ＥＬ１０２３」が割り当てられている。

【００３１】次に、上記構成の二重化プログラマブル制
御装置の動作を、プログラマブル制御装置１０がマスタ
制御装置、プログラマブル制御装置２０がスレーブ制御
装置となっているものとして説明する。

【００３２】マスタ制御装置１０からスレーブ制御装置
２０への継続データの転送は、マスタ制御装置１０がデ
ータメモリＡ１０７の任意のアドレスへ継続データを書
き込み、スレーブ制御装置２０がデータメモリＡの上記
任意のアドレスから上記継続データを読み出すことによ
り行われる。尚、この動作において、データメモリＡ１
０７からデータメモリＡ２０７への継続データの転送
は、各制御装置に接続されているバスインタフェースの
制御により、伝送バス３００を介して行われる。そし
て、この動作は、マスタ制御装置１０のプロセッサ１４
が、図２に示す稼働状態において実行するプログラム１
５に記述された〔ＸＯＭＯＶＳＮＤ２００〕の命令
を実行し、スレーブ制御装置２０のマイクロプロセッサ
２４が、同図に示す待機状態において実行するプログラ
ム２６に記述された〔ＲＣＶ２００ＭＯＶＸＯ〕の命
令を実行することにより行われる。

【００３３】すなわち、マスタ制御装置１０のマイクロ
プロセッサ１４は、プログラム１５の〔ＸＯＭＯＶ
ＳＮＤ２００〕の命令をフェッチして、実行する際、そ
の命令のオペランドである「ＳＮＤ２００」から、識別
子「ＳＮＤ」を認識して、送信用識別子テーブル１２に
格納されているデータメモリＡ１０７の先頭実アドレス
「ＲＥＬ０」を読み出し、その先頭実アドレス「ＲＥＬ
０」に相対アドレス「２００」を加算して、データメモ
リＡ１０７の実アドレス「ＲＥＬ２００」を得る。そし
て、ラベル「ＸＯ」に対応付けられた制御データメモリ
１０９から、継続データ“ＡＢＣ" を読み出し、その継
続データ“ＡＢＣ" を、データメモリＡ１０７の実アド
レスＲＥＬ２００に書き込む。そして、バスインタフェ
ースの制御により、伝送バス３００及びスレーブ制御装
置２０側のバスインターフェースを介し、スレーブ制御
装置２０のデータメモリＡ２０７の実アドレス「ＲＥＬ
２００」に、上記継続データ“ＡＢＣ" が転送される。

【００３４】一方、このとき、スレーブ制御装置２０
は、上記プログラム２６の〔ＲＣＶ２００ＭＯＶＸ
Ｏ〕の命令をフェッチして、その命令を実行するが、そ
の際、その命令のオペランドである「ＲＣＶ２００」か
ら、識別子“ＲＣＶ" を認識して、受信用識別子テーブ
ル２３からデータメモリＡ２０７の先頭実アドレス「Ｒ
ＥＬ０」を読み出し、その先頭実アドレス「ＲＥＬ０」
に相対アドレス「２００」を加算して、データメモリＡ
２０７の実アドレス「ＲＥＬ２００」を得る。そして、
データメモリＡ２０７の実アドレス「ＲＥＬ２００」か
ら、上述のようにして書き込まれた継続データ“ＡＢ
Ｃ" を読み出し、その継続データ“ＡＢＣ"を、ラベル
「ＸＯ」が付けられた制御データメモリ２０９に書き込
む。このことにより、マスタ制御装置１０が故障した場
合、スレーブ制御装置２０が代わってマスタ制御装置と
なり、上記受信した継続データ“ＡＢＣ" に基づいて、
システムを継続して連続制御することが可能となる。

【００３５】同様に、プログラマブル制御装置２０が稼
働状態時（マスタ制御装置）に実行するプログラム２５
に〔ＸＯＭＯＶＳＮＤ２００〕の命令、プログラマ
ブル制御装置１０が待機状態時（スレーブ制御装置）に
実行するプログラム１６に〔ＲＣＶ２００ＭＯＶＸ
Ｏ〕の命令を記述しておくことにより、マスタ制御装置
２０は、ラベル「ＸＯ」が付けられた制御データメモリ
２０９に格納されている継続データを、スレーブ制御装
置１０の制御データメモリ１０９に転送できる。すなわ
ち、この場合には、マスタ制御装置２０側では、その装
置２０のマイクロプロセッサ２４が、〔ＸＯＭＯＶ
ＳＮＤ２００〕の命令の中のオペランドである「ＳＮＤ
２００」から識別子「ＳＮＤ」を認識し、送信用識別子
テーブル２２からデータメモリＢ２０８の先頭実アドレ
ス「ＲＥＬ５１２」を読み出し、その先頭実アドレス
「ＲＥＬ５１２」に相対アドレス２００を加算して、デ
ータメモリＢ２０８の実アドレス「ＲＥＬ７１２」を得
る。また、スレーブ制御装置１０側では、その装置のマ
イクロプロセッサ１４が、プログラム１６の〔ＲＣＶ２
００ＭＯＶＸＯ〕の命令の中のオペランドである
「ＲＣＶ２００」から、識別子「ＲＣＶ」を認識して、
受信用識別子テーブル１３からデータメモリＢ１０８の
先頭実アドレス「ＲＥＬ５１２」を読み出し、その先頭
実アドレス「ＲＥＬ５１２」に相対アドレス「２００」
を加算して、データメモリＢ１０８の実アドレス「ＲＥ
Ｌ７１２」を得る。したがって、上述したプログラマブ
ル制御装置１０がマスタ制御装置、プログラマブル制御
装置２０がスレーブ制御装置であるときと同様に、プロ
グラマブル制御装置２０がマスタ制御装置、プログラマ
ブル制御装置１０がスレーブ制御装置であるときも同様
にして、マスタ制御装置２０からスレーブ制御装置１０
に対し、継続データを正しく転送でき、マスタ制御装置
２０が故障しても、スレーブ制御装置１０がマスタ制御
装置に切り換わって、システムの制御を継続して行うこ
とができる。

【００３６】ところで、本実施例においては、識別子
「ＳＮＤ」用の送信用識別子テーブル１２，２２及び識
別子「ＲＣＶ」用の受信用識別子テーブル１３，２３
に、データメモリＡ１０７，Ａ２０７の先頭実アドレス
「ＲＥＬ０」を格納するか、または、データメモリＢ１
０８，Ｂ２０８の先頭実アドレス「ＲＥＬ５１２」を格
納するかは、予めプログラマブル制御装置１０，２０に
付与した局番によって決定する。すなわち、局番「０」
が付与されたプログラマブル制御装置１０に対しては、
識別子「ＳＮＤ」用の送信用識別子テーブル１２にデー
タメモリＡ１０７の先頭実アドレス「ＲＥＬ０」を、識
別子「ＲＣＶ」用の受信用識別子テーブル１３にはデー
タメモリＢ１０８の先頭実アドレス「ＲＥＬ５１２」
を、それぞれ格納する。これとは逆に、局番「１」が付
与されたプログラマブル制御装置２０に対しては、識別
子「ＳＮＤ」用の送信用識別子テーブル２２にデータメ
モリＢ２０８の先頭実アドレス「ＲＥＬ５１２」を、識
別子「ＲＣＶ」用の受信用識別子テーブル２３にデータ
メモリＡ２０７の先頭実アドレス「ＲＥＬ０」を、それ
ぞれ格納する。

【００３７】尚、上記実施例では、送信用識別子テーブ
ル及び受信用識別子テーブルにそれぞれデータメモリＡ
１０７，Ａ２０７の先頭実アドレス、データメモリＢ１
０８，Ｂ２０８の先頭実アドレスを格納するようにして
いるが、本発明は、これに限定されるものではなく、送
信用識別子テーブル及び受信用識別子テーブルにはそれ
ぞれデータメモリＡ１０７，Ａ２０７及びデータメモリ
Ｂ１０８，Ｂ２０８の任意の実アドレスをアドレス用の
基準アドレスとして格納しておくようにしてもよい。こ
の場合、その基準アドレスからの当該オフセット値を、
プログラム１５，１６，２５，２６の継続データの送受
信命令のオペランドに記述しておくことにより、プログ
ラマブル制御装置１０，２０内のプロセッサ１４，２４
は、データメモリＡ１０７，Ａ１０８，Ｂ２０７，Ｂ２
０８内の継続データ格納域を正しくアクセスでき、プロ
グラマブル制御装置１０，２０間で継続データを正しく
送受信できる。

【００３８】また、本発明は、上記実施例のようなプロ
グラマブル制御装置を二重化した二重化制御装置にのみ
限定されるものではなく、一方を現用に、他方を予備と
して運用するコンピュータを二重化したデュプレックス
・システムにも適用可能である。さらに、マスタ制御装
置とスレーブ制御装置間でのデータ転送を、ブロード・
キャスト方式により行うシステムのみに限定されるもの
ではなく、共有メモリを介してデータの送受信を行う二
重化システムにも適用可能である。

【００３９】

【発明の効果】以上説明したように、本発明によれば、
交互にマスタ制御装置、スレーブ制御装置となりうる二
台の制御装置が、共に同一のデータ送信用プログラムと
同一のデータ受信用プログラムを格納できるので、二重
化制御装置において、システム構築時のプログラム開発
期間が短縮可能になると共に、システム運用時における
プログラムの保守も容易になる。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】本発明の一実施例のシステム構成図である。

【図３】従来の二重化プログラマブル制御装置のシステ
ム構成図である。

【符号の説明】

１，２制御装置１Ａ，２Ａ送信領域１Ｂ，２Ｂ受信領域１Ｒ，２Ｒ受信用識別子テーブル１Ｔ，２Ｔ送信用識別子テーブルＩＤ_R,ＩＤ_T 識別子

フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 11/16 - 11/20 G06F 15/16 - 15/177

Claims

(57)【特許請求の範囲】

【請求項１】一方が稼働状態のマスタ制御装置、他方
が待機状態のスレーブ制御装置となる二台の制御装置
（１），（２）が、伝送路（３）を介して相互接続され
ており、各制御装置（１），（２）は、マスタ制御装置
となっているときに、スレーブ制御装置となっている他
方の制御装置（２），（１）に制御データを送信するた
めの送信領域（１Ａ），（２Ａ）と、逆に自己がスレー
ブ制御装置となっているときに、マスタ制御装置となっ
ている他方の制御装置（２），（１）から送信されてく
る制御データを受信するための受信領域（１Ｂ），（２
Ｂ）とを備えている二重化制御装置において、前記制御装置（１），（２）の送信領域（１Ａ），（２
Ａ）及び前記受信領域（１Ｂ），（２Ｂ）に、それぞ
れ、異なる識別子（ＩＤ_Ｔ），（ＩＤ_Ｒ）を付与する
と共に、前記送信領域（１Ａ）と前記受信領域（２
Ｂ），及び前記受信領域（１Ｂ）と前記送信領域（２
Ａ）には、それぞれ同一のアドレス割り付けを行い、制
御装置（１）及び制御装置（２）内に、それぞれ、上記
識別子（ＩＤ_Ｔ），（ＩＤ_Ｒ）に対応付けられた送信
用識別子テーブル（１Ｔ），（２Ｔ），及び受信用識別
子テーブル（１Ｒ），（２Ｒ）を設け、上記送信用識別
子テーブル（１Ｔ），（２Ｔ）には、それぞれ、前記送
信領域（１Ａ），（２Ａ）の基準アドレスを、上記受信
用識別子テーブル（１Ｒ），（２Ｒ）には、それぞれ前
記受信領域（１Ｂ），（２Ｂ）の基準アドレスを格納す
ることを特徴とする二重化制御装置。
【請求項２】前記各制御装置（１），（２）の前記送
信用識別子テーブル（１Ｔ），（２Ｔ）及び前記受信用
識別子テーブル（１Ｒ），（２Ｒ）に、それぞれ格納す
る送信領域（１Ａ），（２Ａ）及び受信領域（１Ｂ），
（２Ｂ）のアドレスは、前記各制御装置（１），（２）
に予め付与した局番に基づいて決定することを特徴とす
る請求項１記載の二重化制御装置。
【請求項３】前記送信用識別子テーブル（１Ｔ），
（２Ｔ）に格納するアドレスは、前記送信領域（１
Ａ），（２Ａ）の先頭実アドレス、前記受信用識別子テ
ーブル（１Ｒ），（２Ｒ）に格納するアドレスは、前
記受信領域（１Ｂ），（２Ｂ）の先頭実アドレスである
ことを特徴とする請求項１または２記載の二重化制御装
置。