JP3092011B2 - 微分回路 - Google Patents

微分回路

Info

Publication number
JP3092011B2
JP3092011B2 JP02232600A JP23260090A JP3092011B2 JP 3092011 B2 JP3092011 B2 JP 3092011B2 JP 02232600 A JP02232600 A JP 02232600A JP 23260090 A JP23260090 A JP 23260090A JP 3092011 B2 JP3092011 B2 JP 3092011B2
Authority
JP
Japan
Prior art keywords
current
transistor
input
memory cell
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02232600A
Other languages
English (en)
Other versions
JPH03100784A (ja
Inventor
バリイ ヒューズ ジョン
Original Assignee
コーニンクレッカ フィリップス エレクトロニクス エヌ ヴイ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コーニンクレッカ フィリップス エレクトロニクス エヌ ヴイ filed Critical コーニンクレッカ フィリップス エレクトロニクス エヌ ヴイ
Publication of JPH03100784A publication Critical patent/JPH03100784A/ja
Application granted granted Critical
Publication of JP3092011B2 publication Critical patent/JP3092011B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/18—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals
    • G06G7/184—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals using capacitive elements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Analogue/Digital Conversion (AREA)
  • Filters That Use Time-Delay Elements (AREA)

Description

【発明の詳細な説明】 （技術分野） この発明はサンプルされたアナログ電流の形態で入力
信号を微分する微分回路に関するものである。
（従来の技術） サンプルされた信号とは反対の連続信号用の微分回路
はよく知られており、単に直列コンデンサとシャント抵
抗を具えていてもよく、あるいはその抵抗が演算増幅器
まわりの饋還通路を形成していてもよい。どちらの形態
も集積された形態でのすなわち集積回路の一部としての
履行に特に便利ということはない。
開閉されるコンデンサ技術を用いる微分回路は文献,C
hung−Yu WuとTsai−Chung Yu“新らしいSC微分器を用
いた高域通過と帯域通過レーダフィルタの設計（The De
sign of High−Pass and Band−Pass Ltiators",IEEE I
nternational Symposium on Circuits and Systems,198
9,pp.1463−1466、に開示されている。連続時間微分器
からフォワード オイラー（Forward Eulur）およびバ
ックワード オイラー（Backward Euler）写像（mappin
g）とも示されておりそれらのフィルタ設計への適用が
与えられている。
本発明の目的は開閉される電流技術を用いるフィルタ
を構成するために適切な組立ブロックをつくることにあ
る。
開閉される電流技術はすでに文献,J.B.Hughes,N.C.Bi
rd,I.C.Macbeth“アナログサンプルされたデータ信号処
理の新らしい技術（A New Technique for Analogue Sam
pled−Data Signal Processing）",IEEE International
Symposium on Circuits and Systems,1989,pp.1584−1
587、にも開示されている。
前述の目的を達成するため本発明微分回路は、サンプ
ルされたアナログ電流の形態で入力信号を微分するため
の微分回路において、当該回路が、各々蓄えられるべき
電流を受信する入力と蓄えられた電流を再生する出力と
を有する第１および第２の電流メモリセルと、入力信号
から第２の電流メモリセルの出力電流を減じた電流を各
サンプリング周期の１つの部分の間に第１の電流メモリ
セルの入力に印加する手段と、入力信号を各サンプリン
グ周期の他の部分の間に第２の電流メモリセルの入力に
印加する手段と、微分された出力信号を第１の電流メモ
リセルの出力から導出する手段とを具えたことを特徴と
するものである。この回路は開閉電流回路の信号微分の
関数の履行を簡単ならしめ微分回路を使用してのフィル
タの構成を可能とする。
多方向電流形態の信号を微分するための本発明微分回
路は、第１および第２の電流メモリセルの入力に印加さ
れる単一方向電流を可能とする入力電流にバイアス電流
を加算する手段と、第１の電流メモリセルの入力に印加
するためサンプリング周期の１つの部分の間第２の電流
メモリセルの出力からバイアス電流を減算する手段とを
具え、さらにその微分された出力信号を導出する手段が
第１の電流メモリセルにより発生した出力電流から適切
なスケールのバイアス電流を減算する手段を具えたこと
を特徴とするものであってもよい。
この回路は一方向電流を取扱うことのみ可能な電流メ
モリセルを用いて双方向電流を処理するのを可能とす
る。双方向電流は微分器入力に印加可能で双方向電流は
その微分器出力で有用となる。一定の電流源により発生
されるバイアス電流が微分器を形成するモジュールに含
まれてモジュール間では伝播されない。このことは集積
回路基板の大面積にわたる電流源の整合と係わる問題を
削減する。
本発明微分器は、微分器出力電流に比例する電流を第
１および／または第２の電流メモリセルに印加された入
力信号から減算する手段を具えていてもよい。このこと
は連続時間微分器からフォワード オイラーまたは双線
形写像を実行する微分器の構成や出力電流に比例する信
号が減算される電流メモリセルに依存する損失微分器の
構成を可能とする。
微分器出力電流に比例する電流は各サンプリング周期
の１つの部分間にのみ入力信号から減算されてもよい。
この構成は双線形の理想的な損失あるバックワードおよ
びフォワードワード微分器を可能とする。
微分器出力電流に比例する電流は微分器出力電流に対
して反転されてもよい。これにより出力信号は到達され
るべく連続時間微分器からフォワード オイラー写像を
与える入力信号からの減算が可能となる。
本発明に係る電流メモリセルは、入力電流を感知する
感知手段と、入力電流を蓄える蓄積手段と入力電流を再
生する再生手段とを有し、さらにその感知と再生手段と
は同じデバイスを具えていてもよい。この事は到達され
る信号電流のより正確な処理を可能とするデバイスの非
整合に起因する誤差を排除する。
本発明に係る電流メモリセルは、ゲートとドレイン電
極間に接続された開閉器を有する電界効果トランジスタ
を具え、その電界効果トランジスタは開閉器が閉じられ
ている時感知手段として開閉器が開かれている時再生手
段として動作し、さらに蓄積手段が前記電界効果トラン
ジスタのゲート・ソース間容量である構成であってもよ
い。この事は大規模集積回路でMOS技術を用いて都合よ
く集積できる電流メモリを構成することを可能とする。
別のコンデンサがそのトランジスタのゲートとソース
電極間に接続されてもよい。この事は感知された電流の
より精確な再生を可能とする開閉器からの貫通の電荷の
影響を削減するかもしれないが、集積化の形態がより大
規模になり付加的な処理工程を含むという不利益が生ず
るかもしれない。
第１および／または第２電流メモリは前記トランジス
タのドレイン電極と前記開閉器との間に別のカスケード
接続された電界効果トランジスタを具えていてもよい。
この事は第１のトランジスタが電流源として作用する、
すなわち開閉器が開かれている時、より高い出力インピ
ーダンスを提供する。
第１の電流メモリセルは蓄積された電流に依存する電
流を各々発生する複数の出力を具えていてもよい。この
ようにして数多くのスケール付けされた出力が得られ、
それらは第１および／または第２の電流メモリセルの入
力へ饋還された出力電流とは別に独立にスケール付けが
なされる。
（実施例） 以下添付図面を参照し実施例により本発明を詳細に説
明する。
第１図はコンデンサＣを介して差動増幅器Ａの反転入
力に接続される入力を有する公知の微分回路を示す。抵
抗Ｒは増幅器Ａの反転入力と出力間に接続され、一方増
幅器Ａの非反転入力はアースに接続されている。増幅器
Ａの出力は微分回路の出力２に接続されている。当業者
によく知られているように、微分回路の伝達関数は Ｈ（ｓ）＝−sCR （１） で与えられる。
第２図は電流源11とｎチャネル電界効果トランジスタ
T1のドレーン電極との接合点に接続されている入力10を
有する開閉電流技術を使用した本発明に係る微分回路の
第１の実施例を示している。電流源11の他端は正の給電
路12に接続され、一方トランジスタT1のソース電極は負
の給電路13に接続されている。開閉器S1はトランジスタ
T1のドレインとゲート電極間に接続され、一方コンデン
サC1はそのゲートとソース電極間に接続されている。開
閉器S3はトランジスタT1のドレイン電極と電流源14およ
びｎチャネル電界効果トランジスタT2のドレイン電極の
接合点との間に接続されている。電流源14の他端は正の
給電路12に接続され、一方トランジスタT2のソース電極
は負の給電路13へ接続されている。開閉器S2はトランジ
スタT2のドレインとゲート電極間に接続され、一方コン
デンサC2はそのゲートとソース電極間に接続されてい
る。トランジスタT2のゲート電極はｎチャネル電界効果
トランジスタT3のゲート電極に接続されている。トラン
ジスタT3のソース電極は負の給電路13へ接続され、一方
そのドレイン電極は出力15と電流源16を介して正の給電
路12とに接続されている。トランジスタT2のドレイン電
極はまた開閉器S4を介して第２の出力17に接続されてい
る。
電流源11と14は両方とも電流ｊを発生し、一方電流源
16は電流源Ajを発生する。トランジスタT3のチャネル幅
／チャネル長比はトランジスタT2のＡ倍にとられてい
る。開閉器S2とS3は各サンプリング周期（第３図参照）
の部分φ１間に閉じられ、一方開閉器S1,S2およびS4は
各サンプリング周期の部分φ２間に閉じられる。電流源
は入力トランジスタT1またはT2を逆方向にバイアスしな
いで入力10に印加される双方向入力電流ｉと出力15で発
生される双方向出力電流i0とを与えている。
この回路の動作は次のように解析される。サンプリン
グ周期（ｎ−１）の部分φ２間にトランジスタT1を通る
電流I1は I1＝ｊ＋ｉ（ｎ−１） で与えられる。
サンプリング周期ｎの部分φ１間にトランジスタT2を
通る電流I2は I2＝2j＋ｉ（ｎ）−I1 ＝ｊ＋ｉ（ｎ）−ｉ（ｎ−１） またI3＝AI2で ここでI3はトランジスタT3を通る電流で i0（ｎ）＝Aj−I3 i0（ｎ）＝Aj−Ａ（ｊ＋ｉ（ｎ）−ｉ（ｎ−１）） ＝−Ａ（ｉ（ｎ）−ｉ（ｎ−１）） ｚドメイン（domain）に変換すれば Ｈ（ｚ）＝i0（ｚ）/i（ｚ）＝−Ａ（１−z-1） これはバックワード オイラー写像（Backword Euler m
apping）すなわち式（１）でｓ→（1/T）（１−Z-1）と
おくことに対応し、ここでＴはクロック周波数でＡ＝CR
/Tである。
第２図示微分回路はかくてコンデンサC2、開閉器S2、
トランジスタT2とトランジスタT3を具える第１の電流メ
モリセルとコンデンサC1、開閉器S1とトランジスタT1を
具える第２の電流メモリセルとを具える。各サンプリン
グ周期の１つの部分φ２の間に入力電流ｉから取扱われ
るべき双方向入力電流を与える適切なバイアス電流とと
もに開閉器S1が開かれている時電流源として作用するト
ランジスタT1により発生する電流を引いたものが開閉器
S3を介して第１の電流メモリセルへ給電される。各サン
プリング周期の他の部分φ１の間に入力電流に適切なバ
イアス電流を加えたものが第２の電流メモリセルの入力
に給電される。開閉器S3とS2とが開かれているとトラン
ジスタT2は出力15に加うるに出力17で開閉器S4を介して
出力を与える電流源として作用する。微分された出力信
号は各サンプリング周期の部分φ２の間のみ出力17でそ
れ以外は出力15でそれを介して利用される。
第４図は電流源21とｎチャネル電界効果トランジスタ
21のドレインとの接合点へ接続される入力20を有する本
発明に係る微分回路の第２の実施例を示している。電流
源21の他端は正の給電路22へ接続され、一方トランジス
タT21のソース電極は負の給電路23へ接続されている。
開閉器S21はトランジスタT21のゲートとドレイン電極間
に接続され、一方コンデンサC21はそのゲートとソース
電極間に接続されている。電流源24は正の給電路22とソ
ース電極が負の給電路23に接続されているｎチャネル電
界効果トランジスタT22のドレイン電極間との間に接続
されている。開閉器S22はトランジスタT22のゲートとド
レイン電極間に接続され、一方コンデンサC22はそのゲ
ートとソース電極間に接続されている。
トランジスタT22のゲート電極はソース電極が負の給
電路23へ接続されドレイン電極が電流源25を介して正の
給電路22へ接続されるｎチャネル電界効果トランジスタ
T23のゲート電極へ接続されている。トランジスタT23の
ドレイン電極はソース電極が負の給電路23へ接続される
ｎチャネル電界効果トランジスタT24のドレインとゲー
ト電極へ接続されている。トランジスタT24のゲート電
極はソース電極が負の給電路23へ接続されドレイン電極
が電流源26を介して正の給電路22へ接続されるｎチャネ
ル電界効果トランジスタT25のゲート電極へ接続されて
いる。トランジスタT25のゲート電極はソース電極が負
の給電路23へ接続されドレイン電極が出力端子27と電流
源28を介して正の給電路22とへ接続されるｎチャネル電
界効果トランジスタT26のゲート電極へ接続されてい
る。トランジスタT21のドレイン電極はトランジスタT25
のドレイン電極と、開閉器S23を介してトランジスタT22
のドレイン電極とに接続されている。
トランジスタT22とT23とは等しいチャネル幅／チャネ
ル長比を有するように構成され、それでそれらは比が１
の電流ミラー回路を形成する。電流源21,24と26は電流
ｊを発生するよう配列され、一方電流源25は電流2jを電
流源28は電流Ajを発生する。開閉器S22とS23は各サンプ
リング周期の部分φ１の間は閉じられ、一方開閉器S21
は各サンプリング周期の部分φ２の間閉じられる。
この回路の動作は以下のように解析される。サンプリ
ング周期ｎ−１の部分φ２の間にトランジスタT21を通
る電流I1は I1＝ｊ＋ｉ（ｎ−１）＋i0（ｎ−１）/A で与えられ、ここでｉは入力電流i0は出力電流である。
サンプリング周期ｎの部分φ１の間にトランジスタT2
2を通る電流I2は I2＝2j＋ｉ（ｎ）＋i0（ｎ）/A−I1 ＝2j＋ｉ（ｎ）＋i0（ｎ）/A−ｊ−ｉ（ｎ−１）−i0（ｎ−１）/A ＝ｊ＋ｉ（ｎ）−ｉ（ｎ−１）＋（i0（ｎ）−i0（ｎ−１））/A またi0（ｎ）＝Aj−I6＝Aj−AI5＝Aj−AI4 ＝Aj−Ａ（2j−I3） ここでI3,I4,I5,I6はトランジスタT23,T24,T25,T26それ
ぞれを通る電流であり、さらに i0（ｎ）＝−Aj＋AI3＝−Aj＋AI2 ＝−Aj＋Ａ（ｊ＋ｉ（ｎ）−ｉ（ｎ−１） ＋（i0（ｎ） −i0（ｎ−１））/A） i0（ｎ−１）＝−Ａ（ｉ（ｎ）−ｉ（ｎ−１）） ｚドメインに変換すれば i0（ｚ）z-1＝Ai（ｚ）（１−z-1） Ｈ（ｚ）＝i0（ｚ）/i（ｚ）＝Ａ（１−z-1）/z-1 フォワード オイラー写像（Forward Euler mapping）
すなわち式（１）でｓ→（1/T）（z-1/（１−z-1））と
おくことに対し、ここでＴはクロック周波数でＡ＝CR/T
である。この回路が非反転であり一方バックワード オ
イラーのものが反転であるのに注意されたい。これは２
つの回路を双２次曲面フィルタ部分（bi−quadratic fi
lter sections）で組合わすとき有用になるだろう。
反転微分回路の形態である本発明に係る微分回路の第
３の実施例は第５図に示されており、それは電流源51と
ｎチャネル電界効果トランジスタT51のドレイン電極と
の接合点に接続される入力50を具えている。電流源51の
他端は正の給電路52に接続され、一方トランジスタT51
のソース電極は負の給電路53へ接続されている。開閉器
S51はトランジスタT51のドレインとゲート電極間に接続
され、一方コンデンサC51はそのゲートとソース電極間
に接続されている。トランジスタT51のドレイン電極は
開閉器S53を介して電流源54とｎチャネル電界効果トラ
ンジスタT52のドレイン電極との接合点に接続されてい
る。電流源54の他端は正の給電路52に接続され、一方ト
ランジスタT52のソース電極は負の給電路53に接続され
ている。開閉器S52はトランジスタT52のドレインとゲー
ト電極間に接続され、一方コンデンサC52はそのソース
とゲート電極間に接続されている。トランジスタT52の
ゲート電極は２つの別のｎチャネル電界効果トランジス
タT53とT54のゲート電極へ接続されている。トランジス
タT53のソース電極は負の給電路53へ接続され、一方ド
レイン電極は出力55と電流源56を介して正の給電路52と
に接続されている。トランジスタT54のソース電極は負
の給電路53に接続され、一方そのドレイン電極はｎチャ
ネル電界効果トランジスタT55のドレインとソース電極
に、および電流源57を介して正の給電路52に接続されて
いる。トランジスタT55のソース電極は負の給電路53に
接続され、一方そのゲート電極はｎチャネル電界効果ト
ランジスタT56のゲート電極に接続されている。トラン
ジスタT56のソース電極は負の給電路53へ接続され、一
方そのドレイン電極はトランジスタT51のドレイン電極
と電流源58を介して正の給電路52とに接続されている。
トランジスタT52,T53とT54で形成される電流ミラー回
路は1:A:1の電流比を有して配置され、一方トランジス
タT55とT56で形成される電流ミラー回路は1:1の電流比
を有して配置されている。電流源51,54,56,57と58は電
流j,j,Aj,2jとｊそれぞれを発生して配置されている。
開閉器S52とS53は各サンプリング周期の部分φ１の間に
閉じられ、一方開閉器S51は各サンプリング周期の部分
φ２の間に閉じられる。この回路の以下の動作解析では
電流I1,I2,I3,I4,I5とI6はトランジスタT51,T52,T53,T5
4,T55とT56それぞれを流れる電流として規定され、一方
電流ifはトランジスタT51とT56のドレイン電極間接続を
流れる電流である。印加される入力電流はｉで出力電流
はi0である。
サンプリング周期ｎ−１の部分φ２の間では I1＝ｉ（ｎ−１）＋ｊ＋if（ｎ−１） if＝ｊ−I6＝ｊ−I5 I5＝2j−I4＝2j−I3/A I3＝Aj−i0 従ってI5＝ｊ＋i0/A,if＝−i0/A それでif（ｎ−１）＝−i0（ｎ−１）/A それ故I1＝Ｊ＋ｉ（ｎ−１）−i0（ｎ−１）/A サンプリング周期ｎの部分φ１の間では I2＝ｉ（ｎ）＋2j＋if（ｎ）−I1＝I3/A それ故ｊ−i0（ｎ）/A＝2j＋ｉ（ｎ）＝i0（ｎ）/A−ｊ−ｉ（ｎ−１）−i0（ｎ
−１）/A i0（ｎ−１）＝−Ａ（ｉ（ｎ）−ｉ（ｎ−１）） i0（ｚ）z-1＝−Ai（ｚ）（１−z-1） Ｈ（ｚ）＝i0（ｚ）/i（ｚ）＝−Ａ（１−z-1）/z-1 これはフォワード オイラー写像すなわち式（１）で
ｓ→（1/T）（z-1/（１−z-1））とおくことに対応し、
Ｔはサンプリング周期でＡ＝CR/Tである。
第６図は双線形微分器の形態の本発明に係る微分回路
の第４の実施例を示し、それは電流源61とｎチャネル電
界効果トランジスタT61のドレイン電極との接合点に接
続される入力60を具えている。電流源61の他端は正の給
電路62へ接続され、一方トランジスタT61のソース電極
は負の給電路63に接続されている。開閉器S61はトラン
ジスタT61のドレインとゲート電極間に接続され、一方
コンデンサC61はそのゲートとソース電極間に接続され
ている。トランジスタT61のドレイン電極は開閉器S63を
介して電流源64とｎチャネル電界効果トランジスタT62
のドレイン電極との接合点に接続されている。電流源64
の他端は正の給電路62へ接続され、一方トランジスタT6
2のソース電極は負の給電路63へ接続されている。開閉
器S62はトランジスタT63へ接続されている。開閉器S62
はトランジスタT62のドレインとゲート電極間に接続さ
れ、一方コンデンサC62はそのゲートとソース電極間に
接続されている。トランジスタT62のゲート電極はソー
ス電極が負の給電路63に接続され、ドレイン電極が正の
給電路62に電流源65を介して接続されるｎチャネル電界
効果トランジスタT63のゲート電極に接続されている。
トランジスタT63のドレイン電極はソース電極が負の給
電路63へ接続されるｎチャネル電界効果トランジスタT6
4のドレインとゲート電極に接続されている。トランジ
スタT64のゲート電極はソース電極が負の給電路63に接
続される２つの別のｎチャネル電界効果トランジスタT6
5とT66のゲート電極に接続されている。トランジスタT6
5のドレイン電極は正の給電路62に電流源66を介してお
よびトランジスタT61のドレイン電極に開閉器S64を介し
て接続されている。トランジスタT66のドレイン電極は
出力67と電流源68を介して正の給電路62に接続されてい
る。
動作に際し入力電流ｉは入力60へ給電され出力電流i0
は出力67から取出されて利用される。開閉器S62とS63は
各サンプリング周期の部分φ１の間は閉じられ、一方開
閉器S61とS64は各サンプリング周期の部分φ２の間は閉
じられる。電流源61,64,65,66と68は電流j,j,2j,jとAj
それぞれを発生する。トランジスタT62とT63により形成
される電流ミラー回路は電流比1:1を有し、一方トラン
ジスタT64,T65とT66で形成される電流ミラー回路は1:1:
Aの電流比を有する。
第６図に示される微分器の動作は以下のように解析さ
れる。サンプリング周期（ｎ−１）の部分φ２の間にト
ランジスタT61を通る電流I1は式 I1＝ｊ＋ｉ（ｎ−１）＋i0（ｎ−１）/A で与えられる。
サンプリング周期ｎの部分φ１の間にトランジスタT6
2を通る電流I2は次の式で与えられる。
I2＝2j＋ｉ（ｎ）−I1 ＝2j＋ｉ(ｎ)−(ｊ＋ｉ(ｎ−１)＋i0(ｎ−１)/A) ＝ｊ＋ｉ（ｎ）−ｉ（ｎ−１）−i0（ｎ−１）/A i0（ｎ）＝Aj−I6＝Ａ（ｊ−I5）＝Ａ（ｊ−I4） ＝Aj−Ａ（2j−I3）＝−Aj＋AI3＝−Aj＋AI2 それ故I2＝ｊ＋i0（ｎ）/A、 そして ｊ＋i0(ｎ)/A＝ｊ＋ｉ(ｎ)−ｉ(ｎ−１)−i0(ｎ−１)/A i0(ｎ)＋i0(ｎ−１)＝Ａ(ｉ(ｎ)−ｉ(ｎ−１)) ｚドメインに変換すれば i0（ｚ）（１＋z-1）＝Ai（ｚ）（１−z1） Ｈ(ｚ)＝i0(ｚ)/i(ｚ)＝Ａ(１−z-1)／(１＋z-1) これはｚドメインへの双線形写像、連続時間微分関数
Ｈ（ｓ）＝sCRでｓ→（2/T）（（１−z-1）／（１＋
z-1））とおくことに対応する。ここでＡ＝2CR/T。
第７図は連続時間損失微分器（continuous time loss
y differentiator）からバックワード オイラー写像を
ごとくこの微分回路はノード（node）72に接続される入
力71を有している。ノード72にはまた３つの開閉器S71
からS73の１端と、２つのｎチャネル電界効果トランジ
スタT71とT72のドレイン電極と、電流源73の１端が接続
されている。電流源73の他端は正の給電路74に接続さ
れ、一方トランジスタT71とT72のソース電極は負の給電
路75に接続されている。開閉器S71の他端はトランジス
タT71のゲート電極と他端が負の給電路75へ接続される
コンデンサC71との結合点に接続されている。開閉器S72
の他端はトランジスタT72のゲート電極と他端が給電路
へ接続されるコンデンサC72との接合点に接続されてい
る。トランジスタT72のゲート電極は２つの別のｎチャ
ネル電界効果トランジスタT73とT74のゲート電極に接続
されている。トランジスタT73のソース電極は負の給電
路75へ接続され、一方そのドレイン電極は開閉器S73の
他端と電流源76を介して正の給電路74に接続されてい
る。トランジスタT74のソース電極は負の給電路75へ接
続され、一方そのドレイン電極は出力端子77と電流源78
を介して正の給電路74とに接続されている。
動作に際し入力電流ｉは入力71へ印加され出力電流i0
は出力77に発生する。電流源73,76と78は電流2j,BjとAj
それぞれを発生する。トランジスタT72,T73とT74により
形成される電流ミラー回路は電流比1:B:Aを有する。開
閉器S72とS73は各サンプリング周期の部分φ１の間は閉
じられ、一方開閉器S71は各サンプリング周期の部分φ
２の間閉じられる。
第７図示微分回路の動作は以下のように解析される。
サンプリング周期（ｎ−１）の部分φ２の間、トランジ
スタT71の電流I1は以下の関係で与えられる。
I1＝2j＋ｉ（ｎ−１）−I2 ここでI2はトランジスタT72を通る電流である ＝2j＋ｉ（ｎ−１）−I4/A ここでI4はトランジスタT74を通る電流である ＝2j＋ｉ（ｎ−１）−（Aj−i0（ｎ−１））/A ＝ｊ＋ｉ（ｎ−１）＋i0（ｎ−１）/A サンプリング周期ｎの部分φ１の間電流I2は以下の関
係で与えられる。
I2＝2j＋ｉ（ｎ）＋Bi0（ｎ）/A−I1 ＝2j＋ｉ（ｎ）＋Bi0（ｎ）/A −（ｊ＋ｉ（ｎ−１）＋i0（ｎ−１）/A） ＝ｊ＋ｉ(ｎ)−ｉ(ｎ−１)＋Bi0(ｎ)/A−i0(ｎ−１)/A i0（ｎ）＝Aj−I4＝Ａ（ｊ−I2） ＝Aj−Ａ（ｊ＋ｉ（ｎ）−ｉ（ｎ−１）＋Bi0（ｎ）/A −i0（ｎ−１）/A） ＝Ａ(ｉ(ｎ)−ｉ(ｎ−１))−Bi0(ｎ)＋i0(ｎ−１) ｚドメインに変換すれば 連続時間損失微分器は増幅器Ａの入出力間に別のコン
デンサC1を接続して第１図に示される理想的微分器を変
更することにより形成してもよい。
この損失微分器の伝達関数が で与えられることは容易に示される。
バックワード オイラー写像を用いｓ→（１−z-1）/
TとおくとＨ（ｚ）＝−x/（１＋T/（１−z-1））、ここ
でＴはサンプリング周期である。
ここでｘ＝C/C1,τ＝C1Rである。
関係式（２）は関係式（３）に写像され、ここでＡ＝
x,B＝T/τである。結果的に第７図示微分回路は連続時
間損失微分器からバックワード オイラー写像を実行す
る損失微分器であることがわかる。
もしフォワード オイラー写像ｓ→（１−z-1）/Tz-1
が用いられる時には Ｈ（ｚ）＝x/（１＋Tz-1/（１−z-1）τ） ＝ｘ（１−z-1）／（１−（１−T/τ）z-1）
（４） となる。
第８図は連続時間損失微分器からフォワード オイラ
ー写像を実行する損失微分器の形態の本発明に係る微分
回路の第６の実施例を示す。第８図に示すごとく微分回
路はノード82に接続される入力81を有している。ノード
82には３つの開閉器S81,S82とS83,2つのｎチャネル電界
効果トランジスタT81とT82のドレイン電極、および他端
が正の給電路84に接続される電流源83の１端が接続され
ている。開閉器S81の他端はトランジスタT81のゲート電
極と他端が負の給電路85に接続されるコンデンサC81の
１端との接合点に接続されている。開閉器S82の他端は
トランジスタT82のゲート電極と他端が負の給電路85に
接続されるコンデンサC82の１端との接合点に接続され
ている。トランジスタT81とT82のソース電極は負の給電
路85に接続されている。トランジスタT82のゲート電極
はソース電極が負の給電路85に接続されドレイン電極が
正の給電路84に電流源86を介して接続されるｎチャネル
電界効果トランジスタT83のゲート電極に接続されてい
る。トランジスタT83のドレイン電極はソース電極が負
の給電路85に接続されるｎチャネル電界効果トランジス
タT84のドレイン電極とゲート電極に接続されている。
トランジスタT84のゲート電極は２つの別のｎチャネル
電界効果トランジスタT85とT86のゲート電極に接続され
ている。トランジスタT85のソース電極は負の給電路85
に接続され、一方そのドレイン電極は開閉器83の他端と
電流源87を介して正の給電路84とに接続されている。ト
ランジスタT86のソース電極は負の給電路85に接続さ
れ、一方そのドレイン電極は出力端子88と電流源89を介
して正の給電路84とに接続されている。
動作に際し入力電流ｉは入力81に印加され出力電流i0
は出力88に発生する。電流源83,86,87と89は電流2j,2j,
BjとAjそれぞれ発生する。トランジスタT82とT83により
形成される電流ミラー回路は1:1の電流比を有し、一方
トランジスタT84,T85とT86により形成される電流ミラー
回路は1:B:Aの電流比を有する。開閉器S82は各サンプリ
ング周期の部分φ１の間閉じられ、一方開閉器S81とS83
は各サンプリング周期の部分φ２の間閉じられる。
第８図示回路の動作は以下のように解析される。サン
プリング周期（ｎ−１）の部分φ２の間トランジスタT8
1を通る電流は以下の関係を与える。
I1＝2j＋ｉ（ｎ−１）＋Bi0（ｎ−１）/A−I2 ここでI2はトランジスタT82を通る電流である。
I2＝I3＝2j−I4＝2j−I6/A ＝2j−（ｊ−i0（ｎ−１）/A） ＝ｊ＋i0（ｎ−１）/A ここでI3,I4などはトランジスタT83,T84などを通る電
流である。
それ故I1＝2j＋ｉ（ｎ−１）＋Bi0（ｎ−１）/A −（ｊ＋i0（ｎ−１）/A） ＝ｊ＋ｉ（ｎ−１）−（１−Ｂ）i0（ｎ−１）/A サンプリング周期ｎの部分φ１の間電流I2は次の関係
で与えられる。
I2＝2j＋ｉ（ｎ）−I1 ＝2j＋ｉ（ｎ）−（ｊ＋ｉ（ｎ−１）−（１−Ｂ）i0（ｎ−１）/A） i0（ｎ）＝Ａ（I2−ｊ） ＝Ａ（ｉ（ｎ）−ｉ（ｎ−１）＋（１−Ｂ）i0（ｎ−１）/A） i0（ｎ）−（１−Ｂ）i0（ｎ−１）＝Ａ（ｉ（ｎ）−ｉ（ｎ−１）） ｚドメインに変換すると 式（５）は式（４）に写像され、この時Ｂ＝T/τであ
る。
従って第８図示回路は連続時間損失微分器のフォワー
ド オイラー写像を形成することがわかる。
連続時間損失微分器の双線形写像ｓ→（2/T）（（１
−z-1）／（１＋z-1））が使用される時には、連続時間
関係Ｈ（ｓ）＝−x/（１＋1/s）からｚドメインへの写
像は以下のようになる。
式（６）は式（４）に写像可能でｘ→ｘ（１＋T/2
τ）およびT/τ→（T/τ）／（１＋T/2τ）である。
従って第８図示微分器はまた適切なスケーリング因子
がＡとＢについて選択されるなら損失連続時間微分器か
らの双線形写像が実行可能と思われる。
第９図は電流源91とｎチャネル電界効果トランジスタ
T91のドレイン電極との接合点に接続される入力90を有
する本発明に係る微分回路の第７の実施例を示す。電流
源91の他端は正の給電路92に接続され、一方トランジス
タT91のソース電極は負の給電路93に接続されている。
開閉器S91はトランジスタT91のドレインとゲート電極間
に接続され、一方コンデンサC91はそのソースとゲート
電極間に接続されている。開閉器S93はトランジスタT91
のドレイン電極と電流源94およびｐチャネル電界効果ト
ランジスタT92のドレイン電極の接合点との間に接続さ
れている。電流源94の他端は負の給電路93に接続され、
一方トランジスタT92のソース電極は正の給電路92に接
続されている。開閉器S92はトランジスタT92のゲートと
ドレイン電極間に接続され、一方コンデンサC92はその
ゲートとソース電極間に接続されている。トランジスタ
T92のゲート電極はソース電極が正の給電路92に接続さ
れドレイン電極が出力95と電流源96を介して負の給電路
93とに接続されるｐチャネル電界効果トランジスタT93
のゲートに接続されている。
動作において入力信号ｉは入力90に印加され出力電流
i0は出力95で発生する。電流源91と94は電流ｊを発生
し、一方電流源96は電流Ajを発生する。開閉器S91は各
サンプリング周期の部分φ２間に閉じられ、一方開閉器
S92とS93は各サンプリング周期の部分φ１間に閉じられ
る。
第９図示回路の動作は以下のように解析され、ここで
I1,I2およびI3はトランジスタT91,T92およびT93それぞ
れを通る電流である。
サンプリング周期（ｎ−１）の部分φ２の間 I1＝ｊ＋ｉ（ｎ−１） サンプリング周期ｎの部分φ１の間 I2＝ｊ＋I1−ｉ（ｎ）−ｊ＝−ｉ（ｎ）＋ｊ＋ｉ（ｎ
−１） ＝I3/A＝ｊ＋i0（ｎ）/A i0（ｎ）/A＝−ｉ（ｎ）＋ｉ（ｎ−１） ｚドメインへ変換すれば i0（ｚ）＝−Ai（ｚ）（１−z-1） Ｈ（ｚ）＝−Ａ（１−z-1） 第２図を参照して説明した実施例と同じくこれは連続
時間微分器からのバックワード オイラー写像に対応す
る。
明らかに微分器の他の形態は両極性の電流メモリセル
を用いて形成可能であろう。
処理される信号が単一方向電流なら電流源91,94と96
を廃することができるだろう。入力90に常時流れこむ電
流についていえば、この構成では電流源は削除されるだ
ろうが、入力90から常時流れでる電流についていえば、
ｐチャネル電流メモリセルが入力90に接続されｎチャネ
ル電流メモリセルが出力95に接続されるだろう。
第10図は本発明に係る微分回路の第８の実施例の回路
線図を示す。第10図に示す実施例は双線形理想的微分器
の別の形態である。
それは電流源201とｎチャネル電界効果トランジスタT
201のドレイン電極との接合点に給電する入力200を具え
ている。開閉器S201はトランジスタT201のドレインとゲ
ート電極間に接続され、一方コンデンサC201はそのゲー
トとソース電極間に接続されている。電流源201の他端
は正の給電路202に接続され、一方トランジスタT201の
ソース電極は負の給電路203に接続されている。トラン
ジスタT201のドレイン電極は開閉器S203を介して電流源
204とｎチャネル電界効果トランジスタT202のドレイン
電極との接合点に接続されている。電流源204の他端は
正の給電路202に接続され、一方トランジスタT202のソ
ース電極は負の給電路203へ接続されている。トランジ
スタT202のドレイン電極はそのゲート電極へ開閉器S202
を介して接続され、一方コンデンサC202はそのゲートと
ソース電極間に接続されている。トランジスタT202のド
レイン電極はソース電極が負の給電路203へ接続される
ｎチャネル電界効果トランジスタT203のドレイン電極に
開閉器S204を介して接続されている。開閉器S205はトラ
ンジスタT203のゲートとドレイン電極間に接続され、一
方コンデンサC203はそのゲートとソース電極間に接続さ
れている。トランジスタT203のゲート電極はソース電極
が負の給電路203に接続されるｎチャネル電界効果トラ
ンジスタT204のゲート電極へ接続されている。トランジ
スタT204のドレイン電極は正の給電路202に電流源206を
介してそしてトランジスタT201のドレイン電極へ開閉器
S206を介して接続されている。トランジスタT203のドレ
イン電極は電流源205を介して正の給電路202へ接続され
ている。トランジスタT202のゲート電極はソース電極が
負の給電路203へ接続されるｎチャネル電界効果トラン
ジスタT205のゲート電極へ接続されている。トランジス
タT205のドレイン電極は出力207と電流源208を介して正
の給電路202とへ接続されている。
電流源201,204,205と206は電流ｊを発生するよう各々
配置され、一方電流源208は電流Ajを発生するよう配置
されている。トランジスタT203とT204は同じチャネル幅
／チャネル長比を有するよう配置されそれで開閉器S205
が閉じられると形成される電流ミラーは1:1の電流比を
有する。トランジスタT202とT205により形成される電流
ミラーは1:Aの電流比を有するよう配置されている。開
閉器S202とS203は各サンプリング周期の部分φ１の間閉
じられるよう配置され、一方開閉器S201,S204,S205とS2
06は各サンプリング周期の部分φ２の間閉じられるよう
配置されている。入力電流をｉ、出力電流をi0そしてト
ランジスタT201,T202,T203,T204,T205を通る電流をそれ
ぞれI1,I2,I3,I4,I5とすれば、第10図示回路の動作は以
下のようになる。
周期（ｎ−１）の部分φ２の間 I1＝ｊ＋ｉ（ｎ−１）＋（ｊ−I4） そしてI4＝I3＝2j−I2＝2j−I5/A ＝2j−（1/A）（Aj−i0（ｎ−１）） ＝ｊ＋i0（ｎ−１）/A それ故I1＝2j＋ｉ（ｎ−１）−（ｊ＋i0（ｎ−１）/A） ＝ｊ＋ｉ（ｎ−１）−i0（ｎ−１）/A 周期ｎの部分φ１の間トランジスタT2を通る電流は次
のようになる。
I2＝2j＋ｉ（ｎ）−I1 ＝2j＋ｉ(ｎ)−(ｊ＋ｉ(ｎ−１)−i0(ｎ−１)/A) ＝ｊ＋ｉ（ｎ）−ｉ（ｎ−１）＋i0（ｎ−１）/A そしてI2＝I5/A＝（Aj−i0（ｎ））/A＝ｊ−i0（ｎ）/A それ故ｊ＋ｉ（ｎ）−ｉ（ｎ−１）＋i0（ｎ−１）/A ＝ｊ−i0（ｎ）/A それ故ｉ（ｎ）−ｉ（ｎ−１）＝−（i0（ｎ）＋i0（ｎ−１））/A ｚドメインに変換すると ｉ（ｚ）（１−z-1）＝−i0（ｚ）（１＋z-1）/A それ故Ｈ（ｚ）＝−Ａ（１−z-1）／（１＋z-1） 微分器が理想的で反転型である連続時間微分器の双線形
写像用の表現式であることがわかるであろう。
実施例のあるものの電気メモリセルはなにか他の電流
メモリセルによって置換可能である。このような電流メ
モリセルは第11図に示されている。第11（ａ）図は第１
図から第10図までのそれと形態は同じであるが、電流メ
モリセルの出力インピーダンスを増加させるためにカス
ケードのトランジスタを含んだ電流メモリセルを示して
いる。それはｎチャネル電界効果トランジスタT100のド
レイン電極と開閉器S101の１端とへ接続される端子100
を具えている。トランジスタT100のソース電極はソース
電極が負の給電路101に接続されるｎチャネル電界効果
トランジスタT101のドレイン電極に接続されている。開
閉器S101の他端はトランジスタT101のゲート電極と、ｎ
チャネル電界効果トランジスタT102のゲート電極と、他
端が負の給電路101へ接続されるコンデンサC101の１端
とへ接続されている。トランジスタT102のソース電極は
負の給電路101へ接続され、一方そのドレイン電極はｎ
チャネル電界効果トランジスタT103のソース電極へ接続
されている。トランジスタT103のドレイン電極はソース
電極が正の給電路102に接続されるｐチャネル電界効果
トランジスタT104のドレインとゲート電極に接続されて
いる。トランジスタT104のゲート電極はソース電極が正
の給電路102に接続されドレイン電極がｎチャネル電界
効果トランジスタT106のドレインとゲートに接続される
ｐチャネル電界効果トランジスタT105のゲート電極に接
続されている。トランジスタT106のソース電極は負の給
電路101に接続され、一方そのゲート電極はトランジス
タT100とT103のゲート電極に接続されている。
第11（ａ）図示電流メモリセルは以下のように動作す
る。開閉器S101が閉じられると入力100に印加された電
流は感知され、コンデンサC101はトランジスタT101のゲ
ート・ソース電位まで充電される。トランジスタT101の
電流はトランジスタT100のゲート電極へ適用されるバイ
アス電圧を発生するバイアス電圧発生器をトランジスタ
T103からT106とともに形成するトランジスタT102にミラ
ーの関係を与える。開閉器S101が開かれるとトランジス
タT101は電流源として動作し、ゲート・ソース電位がコ
ンデンサC101に蓄えられたと同じまま残るから開閉器S1
01が閉じられていた時と同じ電流を発生する。バイアス
電圧発生器の電流は同じ理由でまた維持されるだろう。
コンデンサC101はトランジスタ固有のソース・ゲート間
容量であってもよく、特別に形成されたコンデンサによ
って増大されてもよい。バイアス電圧発生器の動作の説
明については本願人になる同時係属中の英国公開特許出
願第2214018号（PHB 33426）を参照されたい。かくて端
子100は開閉器S101が閉じられている時は電流メモリセ
ルの入力を形成し、開閉器S101が開かれている時は電流
メモリセルの出力を形成する。別の出力がトランジスタ
T101の電流とミラー関係をもたせて用意されてもよい。
第11（ｂ）図はｎチャネル電界効果トランジスタT110
のドレインとゲートに接続される入力110を有する電流
メモリセルを示している。トランジスタT110のソース電
極は負の給電路111に接続され、一方そのゲート電極は
開閉器S110を介してｎチャネル電界効果トランジスタT1
11のゲート電極に接続されている。トランジスタT111の
ドレイン電極は出力112に接続され、一方そのソース電
極は負の給電路111に接続されている。コンデンサC111
はトランジスタT111のゲートとソース電極間に接続され
ている。
動作に際し入力電流は入力110に給電され、開閉器S11
0が閉じられる時回路は入力電流に比例する出力112で発
生する出力電流を有する通常の電流ミラー回路として作
用し、その比例定数はトランジスタT110とT111の相対的
大きさに依存する。同時にトランジスタT111固有のゲー
ト・ソース間容量でもよいし別に形成されたコンデンサ
により増大させられてもよいコンデンサC111はトランジ
スタT111のゲート・ソース間電位まで充電される。開閉
器S110が開かれるとコンデンサC111の電荷はトランジス
タT111のゲート・ソース間電位を維持し、その結果トラ
ンジスタT111を通って開閉器が閉じられたと同じ値に保
持された電流を生じさせる。明らかに多出力がトランジ
スタT111の電流とミラー関係を有して得られる。
第11（ｃ）図はドレイン電極がｎチャネル電界効果ト
ランジスタT121のドレイン電極に接続されるｐチャネル
電界効果トランジスタT120のソース電極へ接続される入
力120を有する電流メモリセルを示している。トランジ
スタT121のソース電極は負の給電路121に接続され、一
方そのゲート電極は別のｎチャネル電界効果トランジス
タT122のゲート電極に接続されている。トランジスタT1
21のドレイン電極はそのゲート電極に開閉器S121を介し
て接続されている、コンデンサC121はトランジスタT121
のソースとゲート電極間に接続されている。トランジス
タT122のソース電極は負の給電路121に接続され、一方
そのドレイン電極はｐチャネル電界効果トランジスタT1
23のドレインとゲート電極に接続されている。トランジ
スタT123のソース電極は端子122に接続され、一方その
ゲート電極はトランジスタT120のゲート電極へ開閉器S1
20を介して接続されている。
第11（ｃ）図示電流メモリセルの構成は電流コンベア
のそれと同じであることがわかるだろう。それは開閉器
S120とS121およびコンデンサC121を備えることにより修
正される。さらに端子120は開閉器S120とS121が閉じら
れる時はｘ入力として、開閉器S120とS121が開かれる時
はｚ出力として動作する。動作に際しバイアス電圧が開
閉器S120とS121が閉じられる時入力120で電位を生じさ
せる電流コンベアのｙ入力として動作する端子122に印
加され、入力120には蓄えられるべき電流がバイアス電
圧に等しくなるように印加される。電流コンベアは公知
のごとく、端子120におけるインピーダンスはかなり低
く端子120における電流の加算は促進される。開閉器S12
1が閉じられている間は、単にトランジスタT121とT122
のゲート・ソース間容量によって形成されていてもよい
し、あるいは付加されるコンデンサを含んでいてもよい
コンデンサC121はトランジスタT121のゲート・ソース間
電位まで充電される。かくて、開閉器S120とS121が開く
と、トランジスタT121は電流出力がコンデンサC121の電
荷の値に依存する電流源として作用する。必要ならば別
の電流出力がトランジスタT121の電流とミラー関係がと
られて用意されてもよいし、その別の電流出力はそのト
ランジスタの大きさに依存するなにか必要な因子だけス
ケール付けがなされるだろう。
第11（ｄ）図はｐチャネル電界効果トランジスタT130
ソース電極に接続される入力130を有する別の電流メモ
リセルを示している。トランジスタT130のドレイン電極
はソース電極が負の給電路131へ接続されるｎチャネル
電界効果トランジスタT131のドレインとゲート電極に接
続されている。トランジスタT131のゲート電極はソース
電極が負の給電路131に接続されるｎチャネル電界効果
トランジスタT132のゲート電極に開閉器S131を介して接
続されている。コンデンサC131はトランジスタT132のゲ
ートとソース電極間に接続されている。トランジスタT1
32のドレイン電極はソース電極が端子132に接続される
ｐチャネル電界効果トランジスタT133のドレインとゲー
ト電極に接続されている。トランジスタT133のゲート電
極は開閉器S130を介してトランジスタT130のゲート電極
に接続されている。トランジスタT132のゲート電極はソ
ース電極が負の給電路131に接続されドレイン電極が端
子133に接続されるｎチャネル電界効果トランジスタT13
4のゲート電極に接続されている。
第11（ｄ）図の電流メモリセルはｘ入力形成する端子
130、ｙ入力を形成する端子132、ｚ出力を形成する端子
133を備えた電流コンベアと形態が同じであることがわ
かる。かくて開閉器S130とS131が閉じられると、回路は
電流コンベアと同じように動作するだろう。しかしなが
ら、コンデンサC131がトランジスタT132のゲート・ソー
ス間電位まで充電される場合、入力電流が入力130に印
加される時は開閉器S131の開放は単にトランジスタT132
を入力から分離するのみで、そのトランジスタ132と出
力133に接続されるトランジスタT134とは開閉器S131が
閉じられていた時に発生する電流と同じ電流を発生し続
ける。出力133で発生する実際の電流がトランジスタT13
1とT134の整合性の精度に依存し、一方第11（ｃ）図示
回路で同じトランジスタが入力電流をモニタするのに使
用され、かくて出力電流の精度と整合をとったり精度を
増加したりするデバイスと関連する問題を削減する出力
電流を発生するのに使用されるのは注目されよう。しか
しながら、この場合整合性の要求が再び含まれる時には
トランジスタT121の電流とミラー関係をとる以外電流の
スケール付けはなされ得ない。従って単にスケール付け
がなされた電流が要求される時は第11（ｄ）図の回路は
同じく適切である。
第11（ｅ）図はｐチャネル電界効果トランジスタT140
のソース電極に接続される入力140を有する別の電流メ
モリセルを示している。トランジスタT140のドレイン電
極はソース電極が負の給電路141に接続されるｎチャネ
ル電界効果トランジスタT141のドレイン電極に接続され
ている。開閉器S141はトランジスタT141のドレインとゲ
ート電極間に接続され、一方コンデンサC141はそのゲー
トとソース電極間に接続されている。トランジスタT141
のゲート電極はソース電極が負の給電路141に接続され
る２つの別のｎチャネル電界効果トランジスタT142とT1
43のゲート電極に接続されている。トランジスタT142の
ドレイン電極はソース電極がｐチャネル電界効果トラン
ジスタT145のドレイン電極に接続されるｐチャネル電界
効果トランジスタT144のドレインとゲート電極に接続さ
れている。トランジスタT143のドレイン電極はソース電
極が正の給電路142に接続されるｐチャネル電界効果ト
ランジスタT146のドレインとゲート電極に接続されてい
る。ｐチャネル電界効果トランジスタT147は正の給電路
142に接続されるソース電極とｐチャネル電界効果トラ
ンジスタT148のソース電極に接続されるドレイン電極を
有している。トランジスタT148のドレイン電極はトラン
ジスタT147とT148のゲート電極と電流源143を介して負
の給電路141とへ接続されている。トランジスタT145の
ソース電極は正の給電路142に接続され、一方そのドレ
イン電極はトランジスタT147のドレイン電極とトランジ
スタT148のソース電極との接合点に接続されている。
開閉器S140とS141が閉じられトランジスタT142とミラ
ー関係にある出力分枝が用意されると、第11（ｅ）図示
回路はその動作と特性の詳細な説明について参照される
べき本願人になる同時係属中の英国特許出願第8903705.
5号（PHB 33532）に開示されているクラスII電流コンベ
ンアと同じである。開閉器S140とS141が開かれる時の第
11（ｃ）図示の回路と同じようにトランジスタT141は、
開閉器S140とS141が閉じられた時端子140に給電された
電流を再生する電流源として作用する。
第11（ｆ）図はｐチャネル電界効果トランジスタT150
のソース電極に接続される端子150を有する別の電流メ
モリセルを示す。トランジスタT150のドレイン電極はソ
ース電極がｎチャネル電界効果トランジスタT152のドレ
イン電極に接続されるｎチャネル電界効果トランジスタ
T151のドレイン電極に接続されている。トランジスタT1
51のドレイン電極はトランジスタT152のゲート電極に開
閉器S151を介して接続されている。トランジスタT152の
ソース電極は負の給電路151に接続され、一方コンデン
サC151はそのゲートとソース電極間に接続されている。
トランジスタT152のゲート電極はソース電極が負の給電
路151に接続される３つの別のｎチャネル電界効果トラ
ンジスタT153,T154とT155のゲート電極に接続されてい
る。トランジスタT153のドレイン電極はドレイン電極が
ｐチャネル電界効果トランジスタT157のドレインとゲー
ト電極に接続されるｎチャネル電界効果トランジスタT1
56のソース電極に接続されている。トランジスタT157の
ゲート電極はトランジスタT150のゲート電極に開閉器S1
50を介して接続され、一方そのソース電極はノード152
に接続されている。トランジスタT151のゲート電極はト
ランジスタT156のゲート電極に接続されている。
トランジスタT154のドレイン電極はソース電極が正の
給電路153に接続されるｐチャネル電界効果トランジス
タT158のドレインとゲート電極に接続されている。トラ
ンジスタT158のゲート電極はソース電極が正の給電路15
3に接続されドレイン電極がノード152に接続されるｐチ
ャネルの電界効果トランジスタT159のゲート電極に接続
されている。
トランジスタT155のドレイン電極はドレイン電極がｐ
チャネル電界効果トランジスタT161のドレインとゲート
電極に接続されるｎチャネル電界効果トランジスタT160
のソース電極に接続されている。トランジスタT161のソ
ース電極は正の給電路153に接続され、一方そのゲート
電極はソース電極が正の給電路153に接続されるｐチャ
ネル電界効果トランジスタT162のゲート電極に接続され
ている。トランジスタT162のドレイン電極はソース電極
が負の給電路151に接続されるｎチャネル電界効果トラ
ンジスタのドレインとゲート電極に接続されている。ト
ランジスタT163のゲート電極はトランジスタT151,T156
とT160のゲート電極に接続されている。
ｐチャネル電界効果トランジスタT164は正の給電路15
3に接続されるソース電極と別のｐチャネル電界効果ト
ランジスタT165のソース電極に接続されるドレイン電極
とを有している。トランジスタT164のゲート電極はトラ
ンジスタT165のドレイン電極とゲート電極とに接続され
ている。トランジスタT165のドレイン電極は電流源154
を介して負の給電路151に接続されている。トランジス
タT164のドレイン電極とトランジスタT165のソース電極
はノード152に接続されている。
第11（ｆ）図示電流メモリセルは第11（ｅ）図示のそ
れと同じであるが、クラスIIの電流コンベア構成に加う
るに、下側の電流ミラー回路にカスケード接続のトラン
ジスタとそのカスケード接続トランジスタ用の適切なバ
イアス電圧発生手段とを有している。
明らかに電流メモリセルの他の形態が図示の微分回路
に使用されてもよいが、その必要性は１サンプリング周
期かその１部分に電流を感知しその後感知した電流に依
存した電流を再生する回路の場合のみである。例えば、
第11（ａ）と（ｂ）図に示される電流メモリセルは図示
のｎチャネルデバイスよりもむしろｐチャネルデバイス
を用いて構成されるだろうし、電流コンベア構成は反対
極性になるだろう。両極性のデバイスを用いた電流メモ
リセルが１極性のみの電流メモリセルを用いる代りに微
分回路を形成すべく組合わすことができる。
以上本発明に係る実施例について詳細に説明してきた
が、本発明はこれに限定されることはなく請求項に記載
された範囲内において各種の変形変更の可能なことは当
業者に自明であろう。
【図面の簡単な説明】
第１図は公知の連続時間微分回路を示し、 第２図は本発明に係る微分回路第１の実施例の回路線図
を示し、 第３図は第２図と第４図から第10図までの本発明実施例
の開閉器を動作させるのに使用されるクロック信号波形
を示し、 第４図から第10図は本発明に係る微分回路第２から第８
の実施例回路線図をそれぞれ示し、 第11（ａ）から（ｆ）図は第２図と第４図から第10図の
微分回路に使用される種々の電流メモリセルを示す。 Ｃ……コンデンサ、Ａ……差動増幅器 Ｒ……抵抗、Ｔ……トランジスタ Ｓ……開閉器
フロントページの続き (56)参考文献 特開 昭49−45663（ＪＰ，Ａ) 特開 昭51−110945（ＪＰ，Ａ) 特開 昭53−110443（ＪＰ，Ａ) 特開 昭56−119995（ＪＰ，Ａ) 特開 昭64−88695（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06G 7/18

Claims (11)

    (57)【特許請求の範囲】
  1. 【請求項１】サンプルされたアナログ電流の形態で入力
    信号を微分するための微分回路において、 当該回路が、各々蓄えられるべき電流を受信する入力と
    蓄えられた電流を再生する出力とを有する第１および第
    ２の電流メモリセルと、入力信号から第２の電流メモリ
    セルの出力電流を減じた電流を各サンプリング周期の１
    つの部分の間に第１の電流メモリセルの入力に印加する
    手段と、入力信号を各サンプリング周期の他の部分の間
    に第２の電流メモリセルの入力に印加する手段と、微分
    された出力信号を第１の電流メモリセルの出力から導出
    する手段とを備えたことを特徴とする微分回路。
  2. 【請求項２】第１および第２の電流メモリセルの入力に
    印加される単一方向電流を可能とする入力電流にバイア
    ス電流を加算する手段と、第１の電流メモリセルの入力
    に印加するためサンプリング周期の１つの部分の間第２
    の電流メモリセルの出力からバイアス電流を減算する手
    段とを具えた、双方向電流形態の信号を微分するための
    請求項１記載の微分回路において、 前記微分された出力信号を導出する手段が第１の電流メ
    モリセルにより発生した出力電流から適切なスケールの
    バイアス電流を減算する手段を具えたことを特徴とする
    微分回路。
  3. 【請求項３】微分器出力電流に比例する電流を第１およ
    び／または第２の電流メモリセルに印加された入力信号
    から減算する手段を具えた請求項１または２記載の微分
    回路。
  4. 【請求項４】微分器出力電流に比例する電流が各サンプ
    リング周期の１つの部分間にのみ入力信号から減算され
    る請求項３記載の微分回路。
  5. 【請求項５】微分器出力電流に比例する電流が微分器出
    力電流に対して反転されている請求項３または４記載の
    微分回路。
  6. 【請求項６】電流メモリセルが入力電流を感知する感知
    手段と、入力電流を蓄える蓄積手段と入力電流を再生す
    る再生手段とを有する請求項１から５いずれか記載の微
    分回路において、 感知および再生手段が同じデバイスを具えることを特徴
    とする微分回路。
  7. 【請求項７】電流メモリセルがゲートとドレイン電極間
    に接続された開閉器を有する電界効果トランジスタを具
    え、その電界効果トランジスタは開閉器が閉じられてい
    る時感知手段として、開閉器が開かれている時再生手段
    として動作する請求項６記載の微分回路において、 前記蓄積手段が前記電界効果トランジスタのゲート・ソ
    ース間容量であることを特徴とする微分回路。
  8. 【請求項８】別のコンデンサが前記トランジスタのゲー
    トとソース電極間に接続されている請求項７記載の微分
    回路。
  9. 【請求項９】第１および／または第２の電流メモリセル
    が前記トランジスタのドレイン電極と前記開閉器との間
    に別のカスケード接続された電界効果トランジスタを具
    える請求項７または８記載の微分回路。
  10. 【請求項１０】第２の電流メモリセルが蓄えられた電流
    に依存する電流を各々発生する複数の出力を具える請求
    項１から９いずれか記載の微分回路。
  11. 【請求項１１】第２の電流メモリセルが１つまたはそれ
    以上の出力で発生されるべき蓄えられた電流に比例する
    大きさを有する反転電流を可能とする電流反転手段を有
    する請求項10記載の微分回路。
JP02232600A 1989-09-06 1990-09-04 微分回路 Expired - Fee Related JP3092011B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB8920126A GB2235799A (en) 1989-09-06 1989-09-06 Differentiator circuit
GB8920126.3 1989-09-06

Publications (2)

Publication Number Publication Date
JPH03100784A JPH03100784A (ja) 1991-04-25
JP3092011B2 true JP3092011B2 (ja) 2000-09-25

Family

ID=10662614

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02232600A Expired - Fee Related JP3092011B2 (ja) 1989-09-06 1990-09-04 微分回路

Country Status (5)

Country Link
US (1) US5179301A (ja)
EP (1) EP0416699B1 (ja)
JP (1) JP3092011B2 (ja)
DE (1) DE69030473T2 (ja)
GB (1) GB2235799A (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2768070B2 (ja) * 1991-08-02 1998-06-25 日本電気株式会社 位相比較器
JP2897795B2 (ja) * 1991-10-31 1999-05-31 日本電気株式会社 サンプルホールド型位相比較回路
GB9204763D0 (en) * 1992-03-05 1992-04-15 Philips Electronics Uk Ltd Signal processing arrangements
GB9303828D0 (en) * 1993-02-25 1993-04-14 Imperial College Switched-transconductance techniques
US5563587A (en) * 1994-03-21 1996-10-08 Rosemount Inc. Current cancellation circuit
GB9500648D0 (en) * 1995-01-13 1995-03-08 Philips Electronics Uk Ltd Switched current differentiator
US5783952A (en) * 1996-09-16 1998-07-21 Atmel Corporation Clock feedthrough reduction system for switched current memory cells
GB9711060D0 (en) * 1997-05-30 1997-07-23 Philips Electronics Nv Current memory and circuit arrangement comprising current memories
GB9720740D0 (en) * 1997-10-01 1997-12-03 Philips Electronics Nv Switched-current memory
FR2774232B1 (fr) * 1998-01-26 2000-02-25 Alsthom Cge Alcatel Dispositif de generation d'impulsions de courant a faible bruit, comparateur de phase, synthetiseur et utilisation correspondants
US6307406B1 (en) * 1998-09-25 2001-10-23 Lucent Technologies, Inc. Current comparator for current mode circuits
US7379039B2 (en) 1999-07-14 2008-05-27 Sony Corporation Current drive circuit and display device using same pixel circuit, and drive method
WO2002013200A1 (de) * 2000-08-04 2002-02-14 Infineon Technologies Ag Strom-abtast-halte-schaltung, analog-digital-wandler und verfahren zum betreiben einer strom-abtast-halte-schaltung
WO2003017559A2 (en) * 2001-08-13 2003-02-27 Board Of Trustees Of The Leland Stanford Junior University Systems and methods for identity-based encryption and related cryptographic techniques
US6768348B2 (en) * 2001-11-30 2004-07-27 Semiconductor Energy Laboratory Co., Ltd. Sense amplifier and electronic apparatus using the same
JP2005173952A (ja) * 2003-12-11 2005-06-30 Matsushita Electric Ind Co Ltd 電流源、発光素子駆動回路およびデジタルアナログ変換器
EP2354882B1 (en) * 2010-02-10 2017-04-26 Nxp B.V. Switchable current source circuit and method
EP3023854A1 (en) * 2014-11-20 2016-05-25 Dialog Semiconductor (UK) Ltd Fast start-up circuit for lower power current mirror

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7202070A (ja) * 1972-02-17 1973-08-21
GB2213011B (en) * 1987-09-16 1991-09-25 Philips Electronic Associated A method of and a circuit arrangement for processing sampled analogue electricals
GB2209895B (en) * 1987-09-16 1991-09-25 Philips Electronic Associated A circuit arrangement for storing sampled analogue electrical currents
US4958123A (en) * 1987-12-23 1990-09-18 U.S. Philips Corporation Circuit arrangement for processing sampled analogue electrical signals
GB2214018A (en) * 1987-12-23 1989-08-23 Philips Electronic Associated Current mirror circuit arrangement
GB2225912B (en) * 1988-12-08 1993-09-08 Philips Electronic Associated Current mirror circuit
GB2225910A (en) * 1988-12-08 1990-06-13 Philips Electronic Associated Processing sampled analogue electrical signals
GB2228384A (en) * 1989-02-17 1990-08-22 Philips Electronic Associated Current conveyor circuit

Also Published As

Publication number Publication date
EP0416699A1 (en) 1991-03-13
JPH03100784A (ja) 1991-04-25
US5179301A (en) 1993-01-12
GB8920126D0 (en) 1989-10-18
DE69030473T2 (de) 1997-10-30
DE69030473D1 (de) 1997-05-22
GB2235799A (en) 1991-03-13
EP0416699B1 (en) 1997-04-16

Similar Documents

Publication Publication Date Title
JP3092011B2 (ja) 微分回路
US5400273A (en) Analog current memory
GB2149990A (en) A semiconductor integrated circuit
US5109169A (en) Integrator circuit
EP0372649B1 (en) Integrator circuit
US11755850B2 (en) Single transistor multiplier and method therefor
US6850098B2 (en) Method for nulling charge injection in switched networks
US5412565A (en) Electronic synapse circuit for artificial neural network
CN110298435A (zh) 一种忆阻器型全域值bp神经网络电路
US5689205A (en) Switched current differentiator
US5237289A (en) Mosfet controlling multiplier
US5473275A (en) Switched-current bilinear integrator sampling input current on both phases of clock signal
CN112600543B (zh) 基于开关控制的采样电路
KR19990044410A (ko) 전류 메모리
JPH03236275A (ja) メモリ素子およびメモリ装置
JPH0161263B2 (ja)
JP3396580B2 (ja) Ｍｏｓスイッチング回路
Bajaj et al. Realisation of a differential multiplier-divider based on current feedback amplifiers
JPH0721958B2 (ja) サンプル・ホールド増幅回路
JPH06131481A (ja) 重み付き加算回路
SU1208568A1 (ru) Устройство дл решени эллиптических уравнений
Singh New Grounded Passive element-based Memelement Emulator for Meminductor and Memcapacitor Implementation
JPH03144785A (ja) ニューロ素子
JP2979627B2 (ja) 差動回路
SU978200A1 (ru) Аналоговое запоминающее устройство

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees