JP3080511B2 - Speed detector failure detection method - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】本発明はフェイルセーフに構成さ
れた速度照査器における故障検出方式に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a failure detection system for a speed checker configured in a fail-safe manner.

【０００２】[0002]

【従来の技術】従来の速度照査器は、特許993056号に記
載のように、フェイルセーフではあったが故障検知でき
ない回路があった。その第一は照査出力以降の交流増幅
回路の故障およびリレー自体の故障である。2. Description of the Related Art As described in Japanese Patent No. 993056, a conventional speed checker has a circuit which is fail-safe but cannot detect a failure. The first is a failure of the AC amplifier circuit after the inspection output and a failure of the relay itself.

【０００３】これらを構成する部品が故障した場合はリ
レーはオフさせ、オフすることでフェイルセーフとなる
様にしていた。[0003] When a component constituting these components breaks down, the relay is turned off, and the relay is turned off to be fail-safe.

【０００４】第二は入力回路の故障である。入力回路は
入力有りの状態と入力無しの状態の二つのモードで故障
が発生するため、例えば、ＡＴＣ信号の場合、いずれの
信号も入力されない状態と複数のＡＴＣ信号が同時に入
力される状態が発生する。前者の場合は停止信号と判断
する様にし、後者の場合は入力されたＡＴＣ信号のうち
一番低位な信号を優先と判断することでフェイルセーフ
となる様にしていた。また第三は速度入力回路の故障で
ある。速度入力回路は速度発電機の巻線を一つの部品と
して発振回路を構成することで、巻線の断線および速度
入力回路の部品が故障した場合には、その発振が停止す
ることで照査出力を強制的にフェイルセーフ側になる様
にしていた。また、この速度照査器を多重系で構成した
場合、従来は系の故障検知は前述の通り、故障検知でき
ない回路があるために各系での故障検知によらず、例え
ば、二重系の場合には照査出力リレーの動作不一致をリ
レー論理で検出し、その結果いずれの系が故障している
かをチェックしていた。また、三重系構成の場合には、
照査出力リレーの動作を２アウトオブ３のリレー論理を
構成し故障の系を摘出していた。[0004] The second is a failure of the input circuit. In the input circuit, a failure occurs in two modes of a state with input and a state without input. For example, in the case of an ATC signal, a state in which neither signal is input and a state in which a plurality of ATC signals are simultaneously input occur. I do. In the former case, the stop signal is determined, and in the latter case, the lowest signal among the input ATC signals is determined as priority, so that fail-safe operation is performed. The third is a failure of the speed input circuit. The speed input circuit constitutes an oscillation circuit with the winding of the speed generator as one component, and if the winding breaks and the component of the speed input circuit breaks down, the oscillation stops and the inspection output is output. It was forced to be on the fail safe side. In addition, when this speed checker is configured in a multiplex system, conventionally, failure detection of the system does not depend on failure detection in each system because there is a circuit that cannot detect failure as described above. In the above, the operation inconsistency of the check output relay was detected by the relay logic, and as a result, which system had failed was checked. In the case of a triple system configuration,
The operation of the check output relay is configured as a 2-out-of-three relay logic to extract a faulty system.

【０００５】[0005]

【発明が解決しようとする課題】上記従来技術では速度
照査器内の故障検知で見つかる範囲が限定されていた。
本発明は、この限定された範囲を無くすために、照査出
力リレー接点情報をマイクロコンピュータに入力し、そ
の接点情報が正常か，異常かを判断すること、また速度
照査器の入力情報を多重でマイクロコンピュータに入力
し、一致をチェックすることで正常か，異常かを判断す
ること、更に、速度照査用列車速度と、これをチェック
するための別巻線の列車速度をマイクロコンピュータに
入力し、速度照査用列車速度が正常か，異常かを判断
し、いずれかが異常な場合には故障検知する様にするこ
とを目的とする。In the above prior art, the range that can be found by detecting a fault in the speed checker is limited.
According to the present invention, in order to eliminate this limited range, the contact information of the inspection output relay is input to the microcomputer to determine whether the contact information is normal or abnormal, and the input information of the speed inspector is multiplexed. Input to the microcomputer, check the match to determine whether it is normal or abnormal, and input the train speed for speed check and the train speed of another winding to check this to the microcomputer, The purpose is to determine whether the speed of the control train is normal or abnormal, and to detect a failure if any of them is abnormal.

【０００６】[0006]

【課題を解決するための手段】上記目的を達成するため
に、照査出力以降の交流増幅部の故障およびリレー自体
の故障をチェックするために、リレー接点情報をマイク
ロコンピュータに入力すると同時に、その時の制限速度
信号と列車速度を入力し、制限速度≧列車速度の条件で
照査出力リレーがオンしていること、および制限速度＜
列車速度の条件で照査出力リレーがオフすることをチェ
ックし、この結果が成立しないときに異常と判断する。
また、入力回路の故障をチェックするために、入力情報
を二系統マイクロコンピュータに入力し、その状態の一
致をチェックし、不一致の場合異常と判断する。更に、
速度入力回路の故障をチェックするために、速度照査用
の列車速度をマイクロコンピュータに入力させると同時
に、速度発電機の巻線を別とするチェック用列車速度を
入力し、この両者の列車速度の間で所定の速度偏差以上
になっていないことをチェックし、以上の場合に異常と
判断するようにしたものである。In order to achieve the above object, relay contact information is input to a microcomputer in order to check the failure of the AC amplifier after the inspection output and the failure of the relay itself. The speed limit signal and the train speed are input, and the check output relay is on under the condition of speed limit ≧ train speed, and speed limit <
It is checked that the check output relay is turned off under the condition of the train speed, and when this result is not established, it is determined that the relay is abnormal.
In addition, in order to check for a failure in the input circuit, input information is input to a two-system microcomputer, and the matching of the states is checked. Furthermore,
In order to check the failure of the speed input circuit, the train speed for speed check was input to the microcomputer, and at the same time, the train speed for checking the speed generator winding was input separately. It is checked that the speed deviation does not exceed a predetermined speed deviation between them, and in the above case, it is determined that there is an abnormality.

【０００７】[0007]

【作用】この結果、前述のいずれか一つの条件が異常と
判断した場合には、制限速度信号より決まる制限速度パ
ターンデータを故障パターンデータとし、これを連続的
に生成させることにより、ＬＳｉ内の故障検出機能によ
り故障を検知させる。この様にすることにより、速度照
査器内の故障に対してフェイルセーフ側に働くと同時
に、故障検知により検出されることになる。これらのチ
ェックはマイクロコンピュータ由に容易に論理判断がで
きる。また、この速度照査器を使用して多重系に構成し
たシステムでは、自系の故障検知の結果により自系の故
障が判断できるため、照査出力リレーの状態で判断する
必要が無くなるため、出力リレーによる故障検出回路が
不要となる。この結果、装置の小形化，部品点数の減
少，省電力化が図れる。As a result, if any one of the above-mentioned conditions is determined to be abnormal, the speed limit pattern data determined by the speed limit signal is used as the failure pattern data, and the failure speed data is continuously generated. A failure is detected by the failure detection function. In this way, the failure in the speed checker works on the fail safe side, and at the same time, the failure is detected by the failure detection. These checks can be easily logically judged by a microcomputer. Also, in a system configured as a multiplex system using this speed checker, the failure of the own system can be determined based on the result of the failure detection of the own system. This eliminates the need for a failure detection circuit. As a result, the size of the apparatus can be reduced, the number of parts can be reduced, and power can be saved.

【０００８】[0008]

【実施例】以下、本発明の一実施例を図１により説明す
る。図１は速度照査器のブロック図を示す。１ａ，１ｂ
は外部より入力される二系統の制限速度信号、２は速度
照査用列車速度信号、３は巻線を２とは別とするチェッ
ク用列車速度信号である。まず、制限速度信号１ａ，１
ｂは二系統入力回路２０ａ，２０ｂを介してマイクロコ
ンピュータ４に入力され、信号判別部５で制限速度が決
定される。その出力はパターンデータ生成部６に入力さ
れ、制限速度に対応したパターンデータが生成され、そ
の値をメモリ７の所定のアドレスにセットされる。一
方、列車速度は波形整形回路８ａで波形整形された後、
ＬＳｉ９に入力される。ＬＳｉ９では車輪径補正回路１
０に入力され車輪径補正された周波数となる。前述のメ
モリ７にセットされたデータはＬＳｉ９に入力されパタ
ーン周波数発生部１０で制限速度パターン周波数Ｖ_p が
発生し、周波数比較部１２に入力される。この周波数比
較器のもう一方の入力には前述の車輪径補正された列車
速度周波数Ｖ_v となり、この両者の周波数比較が行われ
る。周波数比較部１２ではＶ_p ≧Ｖ_v の場合には交流出
力が出力され交流増幅回路１３を介して照査出力リレー
ＢＲがオンする。また、Ｖ_p ＜Ｖ_v の場合には直流出力
が出力され照査出力リレーＢＲはオフする。一方、ＬＳ
ｉ９内の故障検出回路１４は、ＬＳｉ９内の故障のチェ
ックおよびメモリ７からのデータのパリティチェック，
ＣＲＣコードチェックを行っており正常判断の場合に
は、交流出力となり交流増幅器１５を介して故障検知出
力リレーＦＤＲをオンさせている。パターンデータ生成
部，メモリ，ＬＳｉの動作については特願昭63−288407
号および特願平1−251931 号明細書に詳細が記載されて
いる。An embodiment of the present invention will be described below with reference to FIG. FIG. 1 shows a block diagram of the speed checker. 1a, 1b
Is a two-system speed limit signal input from the outside, 2 is a train speed signal for speed check, and 3 is a train speed signal for checking that the winding is different from 2. First, the speed limit signals 1a, 1
b is input to the microcomputer 4 via the two-system input circuits 20a and 20b, and the signal discriminating unit 5 determines the speed limit. The output is input to the pattern data generator 6, where pattern data corresponding to the speed limit is generated, and the value is set in a predetermined address of the memory 7. On the other hand, after the train speed is shaped by the waveform shaping circuit 8a,
Input to LSi9. In LSi9, wheel diameter correction circuit 1
The frequency is input to 0 and the wheel diameter is corrected. Data set in the memory 7 of the aforementioned speed limit pattern frequency V _p is generated in the by pattern frequency generator 10 input to the LSI 9, is input to the frequency detector 12. Train speed frequency V _v next previously described wheel diameter correction to the other input of the frequency comparator, the frequency comparison of the two is performed. If the frequency detector 12, V _p ≧ V _v is turned Shosa output relay BR via an AC amplifier 13 is output AC output. Further, Shosa output relay BR DC output is output in case of V _p <V _v is turned off. On the other hand, LS
The fault detection circuit 14 in the i9 checks for a fault in the LSi 9 and a parity check of data from the memory 7,
When the CRC code check is performed and the determination is normal, the output becomes an AC output and the failure detection output relay FDR is turned on via the AC amplifier 15. The operation of the pattern data generator, memory, and LSi is described in Japanese Patent Application No. 63-288407.
And Japanese Patent Application No. 1-251931 are described in detail.

【０００９】今、交流増幅回路１３の故障およびＢＲリ
レーコイル断線が発生した場合、ＢＲリレーはオフとな
りフェイルセーフ動作となるがＬＳｉ９の故障検出回路
１４では故障検知できずＦＤＲリレーはオンしたままと
なっている。この故障を検出させるためにマイクロコン
ピュータ内に出力回路チェック部１６を設け、照査出力
リレーＢＲのａ接点情報１７を入力すると同時に、信号
判別部５の出力と、ＬＳｉ９の車輪径補正回路１０の出
力Ｖ_v を入力させ、制限速度≧列車速度のときＢＲリレ
ーａ接点がオンしていること、および制限速度＜列車速
度のときＢＲリレーａ接点がオフしていることをチェッ
クし、不成立の場合、出力をパターンデータ生成部６に
入力し、パターンデータ生成部６では、この入力がある
場合には故意に故障パターンデータをメモリ７に書き込
む様にしている。これによりＬＳｉ９の故障検知回路１
４では故障データがメモリ７から読み出されると故障と
検出されＦＤＲリレーはオフすることになる。次に入力
回路故障の場合は、信号判別部５で信号無しの場合は停
止信号と判断し、また複数信号入力の場合は低位側の信
号を優先として判断し、判断した信号をパターンデータ
生成部６に入力していた。この時、フェイルセーフ動作
となるがＬＳｉ９の故障検知回路１４では故障と判断で
きず、前者同様ＦＤＲリレーはオンしたままとなってい
る。この故障を検出させるためにマイクロコンピュータ
内に入力チェック部２１を設け、二系統で入力されてい
る制限速度信号を入力させる。入力チェック部２１では
二系統の入力の一致チェックを行い、不一致の場合出力
をパターンデータ生成部６に入力させる。以降の動作は
前者と同一となりＦＤＲリレーはオフすることになる。
更に、速度入力回路８ａの故障および速度発電機巻線の
断線が発生した場合は、波形整形回路８ａの出力周波数
が停止し、ＬＳｉ９内の断線検知回路１８により断線と
判断され周波数比較器１２の出力を強制的に直流出力と
し、ＢＲリレーをオフさせている。この時も故障検出回
路１４は故障と判断できずＦＤＲリレーはオンのままと
なっている。この故障を検出するためにマイクロコンピ
ュータ内に速度チェック部１９を設け車輪径補正後の列
車速度Ｖ_v を入力すると同時に、巻線を別にしたチェッ
ク用の列車速度３を波形整形回路８ｂを介して入力（Ｖ
_CHを入力）させ、Ｖ_CH−Ｖ_v ＜Ｖの関係をチェックし、
Ｖの値が所定の値以上になると出力をパターンデータ生
成部６に入力する。以降の動作は前者と同一となりＦＤ
Ｒリレーはオフすることになる。When the AC amplifier circuit 13 fails and the BR relay coil breaks, the BR relay is turned off and a fail-safe operation is performed. However, the failure cannot be detected by the failure detection circuit 14 of the LSi 9 and the FDR relay remains on. Has become. An output circuit check unit 16 is provided in the microcomputer to detect this failure, and the a contact information 17 of the check output relay BR is input, and at the same time, the output of the signal determination unit 5 and the output of the wheel diameter correction circuit 10 of the LSi 9 are output. V _v is input, and it is checked that the BR relay a contact is ON when the speed limit ≥ the train speed, and that the BR relay a contact is OFF when the speed limit <the train speed. The output is input to the pattern data generation unit 6, and the pattern data generation unit 6 intentionally writes the failure pattern data to the memory 7 when there is this input. Thereby, the failure detection circuit 1 of the LSi 9
At 4, when the failure data is read from the memory 7, it is detected as a failure and the FDR relay is turned off. Next, in the case of an input circuit failure, the signal discriminating unit 5 judges that there is no signal when there is no signal, and in the case of a plurality of signal inputs, judges that the signal on the lower side has priority, and assigns the judged signal to the pattern data generating unit. 6 had been entered. At this time, a fail-safe operation is performed, but the failure detection circuit 14 of the LSi 9 cannot determine that a failure has occurred, and the FDR relay remains ON as in the former case. In order to detect this failure, an input check unit 21 is provided in the microcomputer, and a speed limit signal input by two systems is input. The input check unit 21 checks the coincidence of the two systems of inputs, and if not, outputs the output to the pattern data generation unit 6. Subsequent operations are the same as the former, and the FDR relay is turned off.
Further, when the speed input circuit 8a fails and the speed generator winding is disconnected, the output frequency of the waveform shaping circuit 8a stops, and the disconnection is detected by the disconnection detection circuit 18 in the LSi 9 and the frequency comparator 12 The output is forcibly made a DC output, and the BR relay is turned off. Also at this time, the failure detection circuit 14 cannot determine that a failure has occurred, and the FDR relay remains ON. And at the same time enter the train speed V _v after the speed check unit 19 is provided a wheel diameter correction in a microcomputer to detect this failure, the train speed 3 for checking that separate winding through a waveform shaping circuit 8b Input (V
_CH input), check the relationship of V _CH -V _v <V,
When the value of V exceeds a predetermined value, the output is input to the pattern data generating unit 6. Subsequent operations are the same as the former, and FD
The R relay will be turned off.

【００１０】本実施例によれば速度照査器内の故障に対
してすべて故障検知が可能となり、一重系構成の場合は
正確な故障表示が可能となり、多重系構成の場合は、照
査出力リレーによる不一致検知回路および故障判別回路
が不要となり大幅にリレーの個数が減り、小形化，部品
点数の減少，省電力化が図れる。According to the present embodiment, it is possible to detect all faults in the speed checker. In the case of a single system configuration, accurate fault display is possible. In the case of a multiple system configuration, a fault output relay is used. The need for a mismatch detection circuit and a failure determination circuit is eliminated, and the number of relays is greatly reduced.

【００１１】[0011]

【発明の効果】本発明はフェイルセーフマイクロコンピ
ュータの出現により従来実現できなかった機能が実現で
きるようになったもので、速度照査器内の回路の故障を
すべて故障検出回路にて故障検知できる様になった。According to the present invention, the functions which could not be realized conventionally can be realized by the advent of the fail-safe microcomputer, and the failure detection circuit can detect all the failures of the circuit in the speed checker. Became.

【００１２】これにより一重系でシステムを構成した場
合は正確な故障表示が可能となり、また多重系でシステ
ムを構成した場合は、照査出力リレーによる各系の不一
致検出回路およびその回路に続く故障している系の判定
回路が不要となり、すべて自系の故障検知結果により系
の切放しを行えば良く、大幅にリレー個数を減少させる
ことができる。This makes it possible to accurately display a fault when the system is configured by a single system, and when a system is configured by a multiplex system, a mismatch detection circuit of each system by a check output relay and a fault following the circuit. It is not necessary to use the determination circuit of the system in question, and it is only necessary to disconnect the system based on the failure detection results of the own system, and the number of relays can be greatly reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の一実施例のブロック図。FIG. 1 is a block diagram of one embodiment of the present invention.

【符号の説明】[Explanation of symbols]

４…マイクロコンピュータ部、７…メモリ部、８ａ，８
ｂ…波形整形回路部、９…ＬＳｉ部、１３，１５…交流
増幅回路部、２０ａ，２０ｂ…入力回路部。4 ... microcomputer section, 7 ... memory section, 8a, 8
b: Waveform shaping circuit section, 9: LSi section, 13, 15: AC amplifier circuit section, 20a, 20b: Input circuit section.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 田中 光彦 東京都千代田区神田駿河台四丁目３番地 日立テクノエンジニアリング株式会社 内 (72)発明者 関野 真一 茨城県勝田市市毛1070番地 株式会社 日立製作所 水戸工場内 (56)参考文献 特開 昭51−37406（ＪＰ，Ａ) 特開 昭59−72060（ＪＰ，Ａ) 特開 昭59−230402（ＪＰ，Ａ) 特開 昭59−181901（ＪＰ，Ａ) 特開 昭59−76101（ＪＰ，Ａ) 特開 昭52−103108（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) B60L 1/00 - 15/42 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Mitsuhiko Tanaka Inventor Hitachi Techno Engineering Co., Ltd. 4-chome, Kanda Surugadai, Chiyoda-ku, Tokyo (72) Inventor Shinichi Sekino 1070 Mo, Katsuta-shi, Ibaraki Prefecture Mito, Ltd. Inside the factory (56) References JP-A-51-37406 (JP, A) JP-A-59-72060 (JP, A) JP-A-59-230402 (JP, A) JP-A-59-181901 (JP, A) JP-A-59-76101 (JP, A) JP-A-52-103108 (JP, A) (58) Fields investigated (Int. Cl. ⁷ , DB name) B60L 1/00-15/42

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】マイクロコンピュータとフェイルセーフＬ
Ｓｉを組合せたフェイルセーフマイクロコンピュータで
構成した速度照査器において、照査出力リレーの動作状
態と制限速度信号と列車速度信号から照査出力リレーの
動作が正常か，異常かを判断する手段と、前記速度照査
器の入力信号を多重化入力とし、多重化入力状態から入
力の正常，異常を判断する手段と、速度照査に使用する
列車速度とチェック用列車速度から速度照査に使用する
列車速度が正常か，異常かを判断する手段を備え、その
出力のいずれかが異常となった場合、制限速度信号より
決まる制限速度パターンデータを故障パターンデータに
置換えて連続的に生成し、故障検知するようにしたこと
を特徴とする速度照査器の故障検出方式。1. A microcomputer and a fail-safe L
A speed checker comprising a fail-safe microcomputer combined with Si, means for determining whether the operation of the check output relay is normal or abnormal based on the operation state of the check output relay, the speed limit signal, and the train speed signal; A multiplexed input signal from the checker is used to determine whether the input is normal or abnormal based on the multiplexed input status, and whether the train speed used for speed check is normal based on the train speed used for speed check and the train speed for checking. , A means for judging an abnormality is provided, and when any of the outputs becomes abnormal, the speed limit pattern data determined by the speed limit signal is replaced with the fault pattern data to continuously generate and detect a fault. A fault detection method for a speed detector.