JPH06335103A - Fault detecting system for speed checker - Google Patents

Abstract

PURPOSE:To judge whether it is normal or abnormal by inputting relay contact information to a microcomputer, simultaneously inputting a speed limit signal and a train speed, and checking to turn ON a check output relay under a condition of the speed signal >= the train speed and to turn OFF a check output relay under a condition of a limit speed < the train speed. CONSTITUTION:Speed limit signals 1a, 1b are input to a microcomputer 4, and a signal discriminator 5 decides a limit speed. On the other hand, a train speed is input to an LSi 9 after it is waveform shaped by a waveform shaper 8a. A pattern frequency generator 10 generates a limit speed pattern frequency VP, and inputs it to a frequency comparator 12. The other input of this comparator is a train speed frequency VV corrected for a wheel diameter, and frequencies of the both are compared. The comparator 12 outputs an AC output in the case of VP>=VV, and a check output relay (BR) is turned ON via an AC amplifier 13. In the case of VP<VV, it outputs a DC output and the BR is turned OFF.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明はフェイルセーフに構成さ
れた速度照査器における故障検出方式に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a failure detection system in a speed checker constructed in a fail-safe manner.

【０００２】[0002]

【従来の技術】従来の速度照査器は、特許993056号に記
載のように、フェイルセーフではあったが故障検知でき
ない回路があった。その第一は照査出力以降の交流増幅
回路の故障およびリレー自体の故障である。2. Description of the Related Art A conventional speed checker, as described in Japanese Patent No. 993056, has a circuit that is fail-safe but cannot detect a failure. The first is a failure of the AC amplifier circuit after the verification output and a failure of the relay itself.

【０００３】これらを構成する部品が故障した場合はリ
レーはオフさせ、オフすることでフェイルセーフとなる
様にしていた。In the case where a component constituting these fails, the relay is turned off, and the relay is turned off so as to be a fail safe.

【０００４】第二は入力回路の故障である。入力回路は
入力有りの状態と入力無しの状態の二つのモードで故障
が発生するため、例えば、ＡＴＣ信号の場合、いずれの
信号も入力されない状態と複数のＡＴＣ信号が同時に入
力される状態が発生する。前者の場合は停止信号と判断
する様にし、後者の場合は入力されたＡＴＣ信号のうち
一番低位な信号を優先と判断することでフェイルセーフ
となる様にしていた。また第三は速度入力回路の故障で
ある。速度入力回路は速度発電機の巻線を一つの部品と
して発振回路を構成することで、巻線の断線および速度
入力回路の部品が故障した場合には、その発振が停止す
ることで照査出力を強制的にフェイルセーフ側になる様
にしていた。また、この速度照査器を多重系で構成した
場合、従来は系の故障検知は前述の通り、故障検知でき
ない回路があるために各系での故障検知によらず、例え
ば、二重系の場合には照査出力リレーの動作不一致をリ
レー論理で検出し、その結果いずれの系が故障している
かをチェックしていた。また、三重系構成の場合には、
照査出力リレーの動作を２アウトオブ３のリレー論理を
構成し故障の系を摘出していた。The second is a failure of the input circuit. Since the failure occurs in the input circuit in two modes, one with input and the other without input, for example, in the case of an ATC signal, a state in which no signal is input and a state in which multiple ATC signals are input at the same time occur. To do. In the former case, the signal is judged to be a stop signal, and in the latter case, the lowest signal among the input ATC signals is judged to be prioritized, thereby fail-safe. The third is a failure of the speed input circuit. The speed input circuit configures the oscillation circuit with the winding of the speed generator as one component.When the wire breaks or the speed input circuit component fails, the oscillation is stopped and the verification output is output. I was forced to be on the fail-safe side. Also, when this speed checker is composed of multiple systems, the conventional system failure detection does not depend on the failure detection in each system because there is a circuit that cannot detect the failure as described above. In this case, the discrepancy in the operation of the verification output relays was detected by the relay logic, and as a result, it was checked which system had failed. In the case of a triple system configuration,
The operation of the check output relay was configured as a 2 out of 3 relay logic and the failure system was extracted.

【０００５】[0005]

【発明が解決しようとする課題】上記従来技術では速度
照査器内の故障検知で見つかる範囲が限定されていた。
本発明は、この限定された範囲を無くすために、照査出
力リレー接点情報をマイクロコンピュータに入力し、そ
の接点情報が正常か，異常かを判断すること、また速度
照査器の入力情報を多重でマイクロコンピュータに入力
し、一致をチェックすることで正常か，異常かを判断す
ること、更に、速度照査用列車速度と、これをチェック
するための別巻線の列車速度をマイクロコンピュータに
入力し、速度照査用列車速度が正常か，異常かを判断
し、いずれかが異常な場合には故障検知する様にするこ
とを目的とする。In the above prior art, the range found by the failure detection in the speed checker is limited.
In order to eliminate this limited range, the present invention inputs the check output relay contact information into a microcomputer, judges whether the contact information is normal or abnormal, and multiplexes the input information of the speed checker. It is input to the microcomputer and it is judged whether it is normal or abnormal by checking the coincidence. Furthermore, the train speed for speed check and the train speed of another winding for checking this are input to the microcomputer and the speed is checked. The purpose is to judge whether the train speed for inspection is normal or abnormal, and to detect failure if either is abnormal.

【０００６】[0006]

【課題を解決するための手段】上記目的を達成するため
に、照査出力以降の交流増幅部の故障およびリレー自体
の故障をチェックするために、リレー接点情報をマイク
ロコンピュータに入力すると同時に、その時の制限速度
信号と列車速度を入力し、制限速度≧列車速度の条件で
照査出力リレーがオンしていること、および制限速度＜
列車速度の条件で照査出力リレーがオフすることをチェ
ックし、この結果が成立しないときに異常と判断する。
また、入力回路の故障をチェックするために、入力情報
を二系統マイクロコンピュータに入力し、その状態の一
致をチェックし、不一致の場合異常と判断する。更に、
速度入力回路の故障をチェックするために、速度照査用
の列車速度をマイクロコンピュータに入力させると同時
に、速度発電機の巻線を別とするチェック用列車速度を
入力し、この両者の列車速度の間で所定の速度偏差以上
になっていないことをチェックし、以上の場合に異常と
判断するようにしたものである。In order to achieve the above-mentioned object, in order to check the failure of the AC amplification section after the check output and the failure of the relay itself, at the same time as inputting the relay contact information to the microcomputer, Input the speed limit signal and train speed, check that the check output relay is ON under the condition of speed limit ≧ train speed, and speed limit <
It is checked that the verification output relay is turned off under the condition of train speed, and if this result is not established, it is judged as abnormal.
Further, in order to check the failure of the input circuit, the input information is input to the two-system microcomputer, the matching of the states is checked, and if they do not match, it is judged as abnormal. Furthermore,
In order to check the failure of the speed input circuit, the train speed for speed checking is input to the microcomputer, and at the same time, the check train speed other than the winding of the speed generator is input. During this period, it is checked that the speed deviation is not more than a predetermined value, and if it is above, it is judged as abnormal.

【０００７】[0007]

【作用】この結果、前述のいずれか一つの条件が異常と
判断した場合には、制限速度信号より決まる制限速度パ
ターンデータを故障パターンデータとし、これを連続的
に生成させることにより、ＬＳｉ内の故障検出機能によ
り故障を検知させる。この様にすることにより、速度照
査器内の故障に対してフェイルセーフ側に働くと同時
に、故障検知により検出されることになる。これらのチ
ェックはマイクロコンピュータ由に容易に論理判断がで
きる。また、この速度照査器を使用して多重系に構成し
たシステムでは、自系の故障検知の結果により自系の故
障が判断できるため、照査出力リレーの状態で判断する
必要が無くなるため、出力リレーによる故障検出回路が
不要となる。この結果、装置の小形化，部品点数の減
少，省電力化が図れる。As a result, when any one of the above conditions is determined to be abnormal, the speed limit pattern data determined by the speed limit signal is regarded as the failure pattern data, and the failure pattern data is continuously generated. The failure is detected by the failure detection function. By doing so, it works on the fail-safe side against the failure in the speed checker, and at the same time, it is detected by the failure detection. These checks can be easily logically judged by the microcomputer. In addition, in a system configured with multiple systems using this speed checker, the failure of the own system can be judged based on the result of the failure detection of the own system, so there is no need to judge in the state of the check output relay. The failure detection circuit due to is unnecessary. As a result, the device can be downsized, the number of parts can be reduced, and power can be saved.

【０００８】[0008]

【実施例】以下、本発明の一実施例を図１により説明す
る。図１は速度照査器のブロック図を示す。１ａ，１ｂ
は外部より入力される二系統の制限速度信号、２は速度
照査用列車速度信号、３は巻線を２とは別とするチェッ
ク用列車速度信号である。まず、制限速度信号１ａ，１
ｂは二系統入力回路２０ａ，２０ｂを介してマイクロコ
ンピュータ４に入力され、信号判別部５で制限速度が決
定される。その出力はパターンデータ生成部６に入力さ
れ、制限速度に対応したパターンデータが生成され、そ
の値をメモリ７の所定のアドレスにセットされる。一
方、列車速度は波形整形回路８ａで波形整形された後、
ＬＳｉ９に入力される。ＬＳｉ９では車輪径補正回路１
０に入力され車輪径補正された周波数となる。前述のメ
モリ７にセットされたデータはＬＳｉ９に入力されパタ
ーン周波数発生部１０で制限速度パターン周波数Ｖ_p が
発生し、周波数比較部１２に入力される。この周波数比
較器のもう一方の入力には前述の車輪径補正された列車
速度周波数Ｖ_v となり、この両者の周波数比較が行われ
る。周波数比較部１２ではＶ_p ≧Ｖ_v の場合には交流出
力が出力され交流増幅回路１３を介して照査出力リレー
ＢＲがオンする。また、Ｖ_p ＜Ｖ_v の場合には直流出力
が出力され照査出力リレーＢＲはオフする。一方、ＬＳ
ｉ９内の故障検出回路１４は、ＬＳｉ９内の故障のチェ
ックおよびメモリ７からのデータのパリティチェック，
ＣＲＣコードチェックを行っており正常判断の場合に
は、交流出力となり交流増幅器１５を介して故障検知出
力リレーＦＤＲをオンさせている。パターンデータ生成
部，メモリ，ＬＳｉの動作については特願昭63−288407
号および特願平1−251931 号明細書に詳細が記載されて
いる。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIG. FIG. 1 shows a block diagram of a speed checker. 1a, 1b
Is a two-speed speed signal input from the outside, 2 is a train speed signal for speed check, and 3 is a check train speed signal with a winding different from 2. First, the speed limit signals 1a, 1
b is input to the microcomputer 4 via the dual-system input circuits 20a and 20b, and the speed limit is determined by the signal determination unit 5. The output is input to the pattern data generator 6, pattern data corresponding to the speed limit is generated, and the value is set to a predetermined address of the memory 7. On the other hand, the train speed is waveform-shaped by the waveform shaping circuit 8a,
Input to LSi9. Wheel diameter correction circuit 1 for LSi9
The frequency is input to 0 and the wheel diameter is corrected. The data set in the memory 7 is input to the LSi 9, the pattern frequency generating unit 10 generates the speed limit pattern frequency V _p, and the data is input to the frequency comparing unit 12. The other input of this frequency comparator is the train speed frequency V _{v with} the wheel diameter corrected as described above, and the frequency comparison of both is performed. In the frequency comparison unit 12, when V _p ≧ V _v, an AC output is output, and the verification output relay BR is turned on via the AC amplification circuit 13. When V _p <V _v, a DC output is output and the verification output relay BR is turned off. On the other hand, LS
The failure detection circuit 14 in i9 checks the failure in LSi9 and the parity check of the data from the memory 7,
If a CRC code check is performed and a normal judgment is made, an AC output is produced and the failure detection output relay FDR is turned on via the AC amplifier 15. Regarding the operation of the pattern data generator, memory, and LSi, Japanese Patent Application No. 63-288407
And Japanese Patent Application No. 1-251931.

【０００９】今、交流増幅回路１３の故障およびＢＲリ
レーコイル断線が発生した場合、ＢＲリレーはオフとな
りフェイルセーフ動作となるがＬＳｉ９の故障検出回路
１４では故障検知できずＦＤＲリレーはオンしたままと
なっている。この故障を検出させるためにマイクロコン
ピュータ内に出力回路チェック部１６を設け、照査出力
リレーＢＲのａ接点情報１７を入力すると同時に、信号
判別部５の出力と、ＬＳｉ９の車輪径補正回路１０の出
力Ｖ_v を入力させ、制限速度≧列車速度のときＢＲリレ
ーａ接点がオンしていること、および制限速度＜列車速
度のときＢＲリレーａ接点がオフしていることをチェッ
クし、不成立の場合、出力をパターンデータ生成部６に
入力し、パターンデータ生成部６では、この入力がある
場合には故意に故障パターンデータをメモリ７に書き込
む様にしている。これによりＬＳｉ９の故障検知回路１
４では故障データがメモリ７から読み出されると故障と
検出されＦＤＲリレーはオフすることになる。次に入力
回路故障の場合は、信号判別部５で信号無しの場合は停
止信号と判断し、また複数信号入力の場合は低位側の信
号を優先として判断し、判断した信号をパターンデータ
生成部６に入力していた。この時、フェイルセーフ動作
となるがＬＳｉ９の故障検知回路１４では故障と判断で
きず、前者同様ＦＤＲリレーはオンしたままとなってい
る。この故障を検出させるためにマイクロコンピュータ
内に入力チェック部２１を設け、二系統で入力されてい
る制限速度信号を入力させる。入力チェック部２１では
二系統の入力の一致チェックを行い、不一致の場合出力
をパターンデータ生成部６に入力させる。以降の動作は
前者と同一となりＦＤＲリレーはオフすることになる。
更に、速度入力回路８ａの故障および速度発電機巻線の
断線が発生した場合は、波形整形回路８ａの出力周波数
が停止し、ＬＳｉ９内の断線検知回路１８により断線と
判断され周波数比較器１２の出力を強制的に直流出力と
し、ＢＲリレーをオフさせている。この時も故障検出回
路１４は故障と判断できずＦＤＲリレーはオンのままと
なっている。この故障を検出するためにマイクロコンピ
ュータ内に速度チェック部１９を設け車輪径補正後の列
車速度Ｖ_v を入力すると同時に、巻線を別にしたチェッ
ク用の列車速度３を波形整形回路８ｂを介して入力（Ｖ
_CHを入力）させ、Ｖ_CH−Ｖ_v ＜Ｖの関係をチェックし、
Ｖの値が所定の値以上になると出力をパターンデータ生
成部６に入力する。以降の動作は前者と同一となりＦＤ
Ｒリレーはオフすることになる。When the AC amplifier circuit 13 fails and the BR relay coil is disconnected, the BR relay is turned off and the fail-safe operation is performed. Has become. In order to detect this failure, an output circuit check unit 16 is provided in the microcomputer, and the a contact information 17 of the verification output relay BR is input, and at the same time, the output of the signal determination unit 5 and the output of the wheel diameter correction circuit 10 of the LSi 9 are output. Input V _v , check that the BR relay a contact is on when the speed limit ≧ train speed, and check that the BR relay a contact is off when the speed limit ≦ train speed. The output is input to the pattern data generation unit 6, and the pattern data generation unit 6 intentionally writes the failure pattern data in the memory 7 when this input is made. As a result, the failure detection circuit 1 of the LSi9
In No. 4, when the failure data is read from the memory 7, the failure is detected and the FDR relay is turned off. Next, in the case of an input circuit failure, if there is no signal in the signal discriminating unit 5, it is judged as a stop signal, and in the case of a plurality of signal inputs, the lower signal is judged as prioritized, and the judged signal is used as the pattern data generating unit. I was typing in 6. At this time, the fail-safe operation is performed, but the failure detection circuit 14 of the LSi 9 cannot determine that there is a failure, and the FDR relay remains on as in the former case. In order to detect this failure, an input check unit 21 is provided in the microcomputer to input the speed limit signal input in two systems. The input check unit 21 performs a match check of the two systems of inputs, and if they do not match, the output is input to the pattern data generation unit 6. The subsequent operation is the same as the former operation, and the FDR relay is turned off.
Furthermore, when the speed input circuit 8a fails and the speed generator winding is disconnected, the output frequency of the waveform shaping circuit 8a is stopped, and the disconnection detection circuit 18 in the LSi 9 determines that the output frequency is a disconnection and the frequency comparator 12 The output is forcibly set to DC output and the BR relay is turned off. At this time as well, the failure detection circuit 14 cannot determine that there is a failure, and the FDR relay remains on. In order to detect this fault, a speed check unit 19 is provided in the microcomputer to input the train speed V _v after the wheel diameter correction, and at the same time, the check train speed 3 with a separate winding is provided via the waveform shaping circuit 8b. Input (V
_CH input) and check the relationship of V _CH -V _v <V,
When the value of V exceeds a predetermined value, the output is input to the pattern data generation unit 6. Subsequent operations are the same as the former FD
The R relay will turn off.

【００１０】本実施例によれば速度照査器内の故障に対
してすべて故障検知が可能となり、一重系構成の場合は
正確な故障表示が可能となり、多重系構成の場合は、照
査出力リレーによる不一致検知回路および故障判別回路
が不要となり大幅にリレーの個数が減り、小形化，部品
点数の減少，省電力化が図れる。According to the present embodiment, it is possible to detect all the failures in the speed checker, and it is possible to accurately display the failure in the case of the single system configuration, and to use the check output relay in the case of the multiple system configuration. This eliminates the need for a mismatch detection circuit and a failure determination circuit, greatly reducing the number of relays, making them more compact, reducing the number of parts, and saving power.

【００１１】[0011]

【発明の効果】本発明はフェイルセーフマイクロコンピ
ュータの出現により従来実現できなかった機能が実現で
きるようになったもので、速度照査器内の回路の故障を
すべて故障検出回路にて故障検知できる様になった。With the advent of the fail-safe microcomputer, the present invention has realized a function that could not be realized in the past, and it is possible to detect all failures of the circuit in the speed checker by the failure detection circuit. Became.

【００１２】これにより一重系でシステムを構成した場
合は正確な故障表示が可能となり、また多重系でシステ
ムを構成した場合は、照査出力リレーによる各系の不一
致検出回路およびその回路に続く故障している系の判定
回路が不要となり、すべて自系の故障検知結果により系
の切放しを行えば良く、大幅にリレー個数を減少させる
ことができる。Thus, when the system is constructed with a single system, accurate failure display is possible, and when the system is constructed with multiple system, the mismatch detection circuit of each system by the verification output relay and the failure following the circuit are detected. The determination circuit for the existing system becomes unnecessary, and the system can be disconnected according to the failure detection result of the system itself, and the number of relays can be greatly reduced.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の一実施例のブロック図。FIG. 1 is a block diagram of an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

４…マイクロコンピュータ部、７…メモリ部、８ａ，８
ｂ…波形整形回路部、９…ＬＳｉ部、１３，１５…交流
増幅回路部、２０ａ，２０ｂ…入力回路部。4 ... Microcomputer section, 7 ... Memory section, 8a, 8
b ... Waveform shaping circuit section, 9 ... LSi section, 13, 15 ... AC amplification circuit section, 20a, 20b ... Input circuit section.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 田中 光彦 東京都千代田区神田駿河台四丁目３番地 日立テクノエンジニアリング株式会社内 (72)発明者 関野 真一 茨城県勝田市市毛1070番地 株式会社日立 製作所水戸工場内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Mitsuhiko Tanaka 4-chome, Surugadai, Kanda, Chiyoda-ku, Tokyo, Hitachi Techno Engineering Co., Ltd. in the factory

Claims (1)

【特許請求の範囲】[Claims] 【請求項１】マイクロコンピュータとフェイルセーフＬ
Ｓｉを組合せたフェイルセーフマイクロコンピュータで
構成した速度照査器において、照査出力リレーの動作状
態と制限速度信号と列車速度信号から照査出力リレーの
動作が正常か，異常かを判断する手段と、前記速度照査
器の入力信号を多重化入力とし、多重化入力状態から入
力の正常，異常を判断する手段と、速度照査に使用する
列車速度とチェック用列車速度から速度照査に使用する
列車速度が正常か，異常かを判断する手段を備え、その
出力のいずれかが異常となった場合、制限速度信号より
決まる制限速度パターンデータを故障パターンデータに
置換えて連続的に生成し、故障検知するようにしたこと
を特徴とする速度照査器の故障検出方式。1. A microcomputer and a fail-safe L
In a speed checker constituted by a fail-safe microcomputer in which Si is combined, a means for judging whether the operation of the check output relay is normal or abnormal based on the operation state of the check output relay, the speed limit signal and the train speed signal, and the speed. The input signal of the checker is used as the multiplex input, and the means for judging the normality or abnormality of the input from the multiplexed input state, and the train speed used for speed check and the train speed used for speed check from the check train speed are normal. ， Providing a means to judge whether it is abnormal, and if any of its outputs become abnormal, the speed limit pattern data determined by the speed limit signal is replaced with the failure pattern data and continuously generated to detect the failure. A failure detection method for a speed checker characterized by the above.