JPH02105635A - Data error detection circuit - Google Patents
Data error detection circuitInfo
- Publication number
- JPH02105635A JPH02105635A JP25865188A JP25865188A JPH02105635A JP H02105635 A JPH02105635 A JP H02105635A JP 25865188 A JP25865188 A JP 25865188A JP 25865188 A JP25865188 A JP 25865188A JP H02105635 A JPH02105635 A JP H02105635A
- Authority
- JP
- Japan
- Prior art keywords
- output
- data
- lrc
- input
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims description 10
- 239000000872 buffer Substances 0.000 claims abstract description 34
- 230000002159 abnormal effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
Landscapes
- Error Detection And Correction (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータ誤り検出回路に関し、特に情報処理装置
のデータ転送制御装置に用いるデータ誤り検出回路に関
する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a data error detection circuit, and more particularly to a data error detection circuit used in a data transfer control device of an information processing device.
従来のデータ転送制御装置に用いるデータ誤り検出回路
では、データ転送バスにパリティ〈垂直パリティ）を付
加し、転送時にパリティチエツクを行って障害の検出を
行う方式を採用するか、又は、データの入力端において
Ｌ ＲＣ（Ｌｏｎｇｉｔｕｄｉｎａｌ Ｒｅｄｕｎｄａ
ｎｃｙ Ｃｈｅｃｋ）コードを作成し、がっ、データの
出力端においてもＬＲＣコードを作成して、転送終了後
両方のＬＲＣコードを比較することにより障害の検出を
行っていた。Data error detection circuits used in conventional data transfer control devices either add parity (vertical parity) to the data transfer bus and perform a parity check during transfer to detect failures. L RC (Longitudinal Redunda) at the end
A failure was detected by creating an LRC code at the data output end and comparing both LRC codes after the transfer was completed.
上述した従来のデータ誤り検出回路は、垂直パリティチ
エツクによる方式では、転送を行う制御回路の障害は検
出されないケースが多く、又、ＬＲＣコードを用いる方
式では、エラー時に故障箇所の指摘が困難となるという
欠点がある。In the conventional data error detection circuit described above, when a vertical parity check is used, failures in the control circuit that performs transfer are often not detected, and when an LRC code is used, it is difficult to pinpoint the failure location in the event of an error. There is a drawback.
本発明のデータ誤り検出回路は、入カデータ線と出力線
との間に直列接続された複数のデータバッファと、前記
入力データ線に接続された入力しＲＣ生成回路と、前記
出力線に接続された出力しＲＣ生成回路と、前記入力Ｌ
ＲＣ生成回路と出力ＬＲＣ生成回路の出力を比較する比
較回路とを備えるデータ誤り検出回路において、前記直
列接続された複数のデータバッファの接続点の信号を前
記出力ＬＲＣ生成回路の入力に選択的に切換えて与える
選択回路を含んで構成される。The data error detection circuit of the present invention includes a plurality of data buffers connected in series between an input data line and an output line, an input RC generation circuit connected to the input data line, and an input RC generation circuit connected to the output line. and the input L
A data error detection circuit comprising a comparison circuit that compares outputs of an RC generation circuit and an output LRC generation circuit, wherein a signal at a connection point of the plurality of data buffers connected in series is selectively input to an input of the output LRC generation circuit. It is configured to include a selection circuit that switches and provides.
次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第１図は本発明の一実施例のブロック図である。FIG. 1 is a block diagram of one embodiment of the present invention.
第１図に示すように、入力データ線１０１と出力線１０
５との間にデータ転送に用いる４段のデータバッファ１
〜４を設ける。即ち、第１段目のデータバッファ１．第
２段目のデータバッファ２、第３段目のデータバッファ
３及び第４段目のデータバッファ４が順次直列接続され
る。又、入力データ線１０１にＬＲＣコードを生成する
入力ＬＲＣ生成回路５が接続される。データバッファ１
〜４の各出力はそれぞれを選択する選択回路６に入力さ
れる。選択回路６の出力はこれによってＬＲＣコードを
生成する出力ＬＲＣ生成回路７に入力され、入力ＬＲＣ
生成回路５で生成されなＬＲＣコードと出力ＬＲＣ生成
回路７で生成されたＬＲＣコードとは、両ＬＲ，Ｃコー
ドを比較する比較回路８に入力される。As shown in FIG. 1, an input data line 101 and an output line 10
A four-stage data buffer 1 used for data transfer between
~4 will be provided. That is, the first stage data buffer 1. A second stage data buffer 2, a third stage data buffer 3, and a fourth stage data buffer 4 are connected in series. Further, an input LRC generation circuit 5 that generates an LRC code is connected to the input data line 101. data buffer 1
The respective outputs of .about.4 are input to a selection circuit 6 that selects them. The output of the selection circuit 6 is thereby input to an output LRC generation circuit 7 that generates an LRC code, and the input LRC
The LRC code not generated by the generation circuit 5 and the LRC code generated by the output LRC generation circuit 7 are input to a comparison circuit 8 that compares both LR and C codes.
次に、本実施例の動作について説明する。Next, the operation of this embodiment will be explained.
通常のデータ転送動作では、入力データ線〕０１により
次々に入力された入力データはデータバッファ１に入力
されると同時に、入力ＬＲＣ生成回路５にも入力されＬ
ＲＣコードが生成される。In a normal data transfer operation, input data inputted one after another through the input data line]01 is inputted to the data buffer 1, and at the same time, inputted to the input LRC generation circuit 5.
An RC code is generated.
次にデータバッファ１からデータバッファ２へ、データ
バッファ２からデータバッファ３へ、更にデータバッフ
ァ３からデータバッファ４へと次々にデータは転送され
る。Next, data is sequentially transferred from data buffer 1 to data buffer 2, from data buffer 2 to data buffer 3, and then from data buffer 3 to data buffer 4.
選択回路６では通常動作時はデータバッファ４の出力の
出力線１０５のデータを選択し、出力ＬＲＣ生成回路７
へは選択回路６を通してデータバッファ４の出力である
出力線１０５のデータが入力され、この入力によりＬＲ
Ｃコードが生成される。During normal operation, the selection circuit 6 selects the data on the output line 105 of the data buffer 4 and outputs the output LRC generation circuit 7.
The data on the output line 105, which is the output of the data buffer 4, is input through the selection circuit 6 to LR.
C code is generated.
このようにしてデータ転送が行われてゆき、そのデータ
転送が終了したとき入力ＬＲＣ線１０６と出力ＬＲＣ線
１０７に出力されるＬＲＣコードを比較して、データ転
送が正常であったかどうかを比較回路８で比較する。Data transfer is performed in this manner, and when the data transfer is completed, the comparison circuit 8 compares the LRC code output to the input LRC line 106 and the output LRC line 107 to determine whether the data transfer was normal. Compare with.
比較した結果、ＬＲＣコードが正常でない時、即ち、入
力ＬＲＣ線１０６と出力ＬＲＣ線１０７に出力されるＬ
Ｒ，Ｃコードの一致がとれなかったときは、データの
再転送動作を行う、データの再転送動作においては、選
択回路６で出力ＬＲＣ生成回路７への入力をデータバッ
ファ３からの３段目データバッファ出力線１０４の信号
に選択するほかは、上述した通常のデータ転送動作と同
じである。データ転送終了後、比較回路８により入力Ｌ
ＲＣ線１０６と出力ＬＲＣ線１０７に出力されるＬＲＣ
コードを比較する。一致がとれた場合には、データ転送
における故障回路はデータバッファ４であることが判明
する。又、一致がとれなかった場合には、選択回路６で
出力ＬＲＣ生成回路７への入力をデータバッファ２から
の２段目データバッファ出力線１０３の信号に選択して
、同様のデータの再転送動作を行う。以上を繰返すこと
により故障回路の分離を行うことが出来る。As a result of the comparison, when the LRC code is not normal, that is, the L that is output to the input LRC line 106 and the output LRC line 107
When the R and C codes do not match, a data retransfer operation is performed. In the data retransfer operation, the selection circuit 6 selects the input to the output LRC generation circuit 7 from the third stage from the data buffer 3. Except for selecting the signal for the data buffer output line 104, the operation is the same as the normal data transfer operation described above. After the data transfer is completed, the comparator circuit 8 inputs L
LRC output to RC line 106 and output LRC line 107
Compare code. If a match is found, it is determined that the data buffer 4 is the faulty circuit in the data transfer. If a match is not found, the selection circuit 6 selects the input to the output LRC generation circuit 7 as the signal on the second stage data buffer output line 103 from the data buffer 2, and retransfers the same data. perform an action. By repeating the above steps, the faulty circuit can be isolated.
以上説明したように本発明は、データ転送バッファの途
中の出力を選択的に出力ＬＲＣ回路に入力することによ
り、故障箇所の分離を容易にかつ的確に行い、障害時の
修理時間を短縮できる効果がある。As explained above, the present invention has the advantage that by selectively inputting the intermediate output of the data transfer buffer to the output LRC circuit, the failure location can be easily and accurately isolated and the repair time in the event of a failure can be shortened. There is.
第１図は本発明の一実施例のブロック図である。
１〜４・・・データバッファ、５・・・入力ＬＲＣ生成
回路、６・・・選択回路、７・・・出力ＬＲＣ生成回路
、８・・・比較回路、１０１・・・入力データ線、１０
２・・・第１段データバッファ出力線、１０３・・・第
２段データバッファ出力線、１０４・・・第３段データ
バ・ノファ出力線、１０５・・・出力線、１０６・・・
入力ＬＲＣ線、１０７・・・出力ＬＲＣ線。
［〜４−５”−γ （（′・ン７了 、 り ？（ノ
）口？！、Ｃ勺＝ＷＥｎ先、７工カ鄭Ｃ生八回踏、ＱＬ
ｌ会回路、
６冴〒に回読、FIG. 1 is a block diagram of one embodiment of the present invention. 1-4... Data buffer, 5... Input LRC generation circuit, 6... Selection circuit, 7... Output LRC generation circuit, 8... Comparison circuit, 101... Input data line, 10
2... First stage data buffer output line, 103... Second stage data buffer output line, 104... Third stage data buffer output line, 105... Output line, 106...
Input LRC line, 107... Output LRC line. [~4-5"-γ (('・ん7了, ri?(ノ)口?!, C勺=WEn ahead, 7th grade C Zheng C raw 8th step, QL
l-kai circuit, 6 pages, circulated,
Claims (1)
ータバッファと、前記入力データ線に接続された入力Ｌ
ＲＣ生成回路と、前記出力線に接続された出力ＬＲＣ生
成回路と、前記入力ＬＲＣ生成回路と出力ＬＲＣ生成回
路の出力を比較する比較回路とを備えるデータ誤り検出
回路において、前記直列接続された複数のデータバッフ
ァの接続点の信号を前記出力ＬＲＣ生成回路の入力に選
択的に切換えて与える選択回路を含むことを特徴とする
データ誤り検出回路。a plurality of data buffers connected in series between an input data line and an output line; and an input L connected to the input data line.
In the data error detection circuit, the data error detection circuit includes an RC generation circuit, an output LRC generation circuit connected to the output line, and a comparison circuit that compares outputs of the input LRC generation circuit and the output LRC generation circuit. A data error detection circuit comprising a selection circuit that selectively switches and applies a signal at a connection point of the data buffer to an input of the output LRC generation circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25865188A JPH02105635A (en) | 1988-10-13 | 1988-10-13 | Data error detection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25865188A JPH02105635A (en) | 1988-10-13 | 1988-10-13 | Data error detection circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02105635A true JPH02105635A (en) | 1990-04-18 |
Family
ID=17323219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25865188A Pending JPH02105635A (en) | 1988-10-13 | 1988-10-13 | Data error detection circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02105635A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1253431A2 (en) * | 2001-04-25 | 2002-10-30 | Eastman Kodak Company | A method of fault isolation of a digital electronic device |
| JP2005164037A (en) * | 2003-11-25 | 2005-06-23 | Dura Global Technologies Inc | Actuator for shift-by-wire type automatic transmissions |
-
1988
- 1988-10-13 JP JP25865188A patent/JPH02105635A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1253431A2 (en) * | 2001-04-25 | 2002-10-30 | Eastman Kodak Company | A method of fault isolation of a digital electronic device |
| EP1253431A3 (en) * | 2001-04-25 | 2003-07-23 | Eastman Kodak Company | A method of fault isolation of a digital electronic device |
| JP2005164037A (en) * | 2003-11-25 | 2005-06-23 | Dura Global Technologies Inc | Actuator for shift-by-wire type automatic transmissions |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02105635A (en) | Data error detection circuit | |
| JP2003167755A (en) | Fault diagnostic method and device for signal processing system | |
| JPS6227831A (en) | Checking circuit for computing element | |
| JPS61127241A (en) | Data transmission control device | |
| JPS59172001A (en) | Analog output switching device | |
| JPH01277951A (en) | Data transfer equipment | |
| JPS59121552A (en) | System for detecting failure | |
| JP2704062B2 (en) | Information processing device | |
| JPH07271625A (en) | Information processor | |
| JPS6145261B2 (en) | ||
| JPH01238334A (en) | Automatic fault detecting and switching system | |
| JPH0535514A (en) | Fault detecting circuit | |
| JPH03106154A (en) | Byte circuit | |
| JPS6116092B2 (en) | ||
| JPS6314244A (en) | Error processing circuit | |
| JPS63106838A (en) | Data buffer check circuit | |
| JPH03189736A (en) | Fault detecting system for selection circuit | |
| JPS61228366A (en) | System for checking erroneous operation of lsi | |
| JPS63200659A (en) | Time division speech path switching system | |
| JPS5845737B2 (en) | How to create parity bit | |
| JPH0454643A (en) | Parity generating and checking circuit | |
| JPH07160521A (en) | Information processor with anti-fault function | |
| JPH0495885A (en) | Lsi fault detection circuit | |
| JPH0256117A (en) | Failure detection protecting circuit for code converter | |
| JPS59170924A (en) | Digital output circuit |