JP3064438B2 - Ｉｃメモリカード - Google Patents
ＩｃメモリカードInfo
- Publication number
- JP3064438B2 JP3064438B2 JP3030009A JP3000991A JP3064438B2 JP 3064438 B2 JP3064438 B2 JP 3064438B2 JP 3030009 A JP3030009 A JP 3030009A JP 3000991 A JP3000991 A JP 3000991A JP 3064438 B2 JP3064438 B2 JP 3064438B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- memory
- wiring board
- printed wiring
- memory lsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Credit Cards Or The Like (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、メモリＬＳＩチップを
多数個内蔵したＩＣメモリカードに関するものである。
多数個内蔵したＩＣメモリカードに関するものである。
【０００２】
【従来の技術】ＩＣメモリカードは、ＲＡＭ、ＲＯＭな
どのメモリＬＳＩを内蔵した携帯型情報記憶装置として
多方面で利用されている。近年、その用途の拡大に伴い
記憶容量の大きい、すなわち大容量のＩＣメモリカード
が強く要望されるようになってきた。このような大容量
のＩＣメモリカードにおいては、多数個のメモリＬＳＩ
を一定面積のプリント配線板に高密度に実装しなければ
ならない。
どのメモリＬＳＩを内蔵した携帯型情報記憶装置として
多方面で利用されている。近年、その用途の拡大に伴い
記憶容量の大きい、すなわち大容量のＩＣメモリカード
が強く要望されるようになってきた。このような大容量
のＩＣメモリカードにおいては、多数個のメモリＬＳＩ
を一定面積のプリント配線板に高密度に実装しなければ
ならない。
【０００３】ところで、メモリＬＳＩの高密度な実装方
法としては、メモリＬＳＩのベアチップの電極に、いわ
ゆるフィルムキャリア方式で導体リードを接合し、前記
メモリＬＳＩチップをプリント配線板に平面的に並べて
実装する方法が効果的とされている。以下図面を参照し
ながら、フィルムキャリア方式により多数のメモリＬＳ
Ｉをプリント配線板に実装した、従来のＩＣメモリカー
ドの構造について説明する。
法としては、メモリＬＳＩのベアチップの電極に、いわ
ゆるフィルムキャリア方式で導体リードを接合し、前記
メモリＬＳＩチップをプリント配線板に平面的に並べて
実装する方法が効果的とされている。以下図面を参照し
ながら、フィルムキャリア方式により多数のメモリＬＳ
Ｉをプリント配線板に実装した、従来のＩＣメモリカー
ドの構造について説明する。
【０００４】図５は従来のＩＣメモリカードを示す部分
断面図である。図５において、３１はケースでプリント
配線板３２を収納している。プリント配線板３２には導
体配線３３が形成されている。３４、３４’はメモリＬ
ＳＩチップで、プリント配線板３２に平面的に配置され
ている。メモリＬＳＩチップ３４の電極３５には、フィ
ルムキャリア方式により金属突起３６を介して、導体リ
ード３７の一端部３７ａが接合されている。導体リード
３７の他端部３７ｂは、プリント配線板３２の導体配線
３３に接合されている。このようにベアチップを使用し
ているので、プリント配線板でのメモリＬＳＩの占有面
積は比較的小さいものである。
断面図である。図５において、３１はケースでプリント
配線板３２を収納している。プリント配線板３２には導
体配線３３が形成されている。３４、３４’はメモリＬ
ＳＩチップで、プリント配線板３２に平面的に配置され
ている。メモリＬＳＩチップ３４の電極３５には、フィ
ルムキャリア方式により金属突起３６を介して、導体リ
ード３７の一端部３７ａが接合されている。導体リード
３７の他端部３７ｂは、プリント配線板３２の導体配線
３３に接合されている。このようにベアチップを使用し
ているので、プリント配線板でのメモリＬＳＩの占有面
積は比較的小さいものである。
【０００５】
【発明が解決しようとする課題】しかしながら上記従来
の構成では、メモリＬＳＩチップがプリント配線板に平
面的に配置されているので、メモリＬＳＩチップの数が
多くなるとその占有面積も拡大する。従って一定の面積
を有するプリント配線板に対し、実装できるメモリＬＳ
Ｉチップの数には自ずと限界があった。またメモリＬＳ
Ｉチップの数が増えると、メモリＬＳＩチップの電極に
接合された導体リード間を電気的に接続するプリント配
線板の導体配線の距離が長くなって、配線スペースが増
えるので、信号の伝達速度も遅くなるという課題を有し
ていた。
の構成では、メモリＬＳＩチップがプリント配線板に平
面的に配置されているので、メモリＬＳＩチップの数が
多くなるとその占有面積も拡大する。従って一定の面積
を有するプリント配線板に対し、実装できるメモリＬＳ
Ｉチップの数には自ずと限界があった。またメモリＬＳ
Ｉチップの数が増えると、メモリＬＳＩチップの電極に
接合された導体リード間を電気的に接続するプリント配
線板の導体配線の距離が長くなって、配線スペースが増
えるので、信号の伝達速度も遅くなるという課題を有し
ていた。
【０００６】本発明は上記従来の課題を解決するもの
で、メモリＬＳＩの実装密度を飛躍的に高めて大容量化
を実現し、また配線スペースを大幅に減少して信号伝達
の高速化を実現し、さらに、導体リードの変形や位置ず
れを防止して組立て工程を容易にすると共に、フィルム
キャリアの製作を容易にして低コスト化を実現したＩＣ
メモリカードを提供することを目的としている。
で、メモリＬＳＩの実装密度を飛躍的に高めて大容量化
を実現し、また配線スペースを大幅に減少して信号伝達
の高速化を実現し、さらに、導体リードの変形や位置ず
れを防止して組立て工程を容易にすると共に、フィルム
キャリアの製作を容易にして低コスト化を実現したＩＣ
メモリカードを提供することを目的としている。
【０００７】
【課題を解決するための手段】この目的を達成するため
に本発明のＩＣメモリカードは、フィルムキャリア方式
によってメモリＬＳＩチップの電極に導体リードの一端
部を接合し、導体リードの中間部を絶縁フィルムで連結
し、前記メモリＬＳＩチップをプリント配線板に複数個
積層すると共に、共通電極に接続した導体リードを重ね
合わせて導体配線に接合し、積層した上層段のメモリＬ
ＳＩチップに接続した導体リードの他端部を、絶縁フィ
ルムで連結した構成である。
に本発明のＩＣメモリカードは、フィルムキャリア方式
によってメモリＬＳＩチップの電極に導体リードの一端
部を接合し、導体リードの中間部を絶縁フィルムで連結
し、前記メモリＬＳＩチップをプリント配線板に複数個
積層すると共に、共通電極に接続した導体リードを重ね
合わせて導体配線に接合し、積層した上層段のメモリＬ
ＳＩチップに接続した導体リードの他端部を、絶縁フィ
ルムで連結した構成である。
【０００８】
【作用】この構成によって、限られた面積のプリント配
線板に多数のメモリＬＳＩチップを搭載して大容量化を
実現し、積層した各チップ間の共通電極の導体リードを
直接接合しているので、配線スペースが減少して信号伝
達の高速化を実現し、さらに、他端部での変形や位置ず
れ不良が発生しやすい上層段の導体リードにおいて、他
端部を絶縁フィルムで連結しているのでこれらの不良が
なくなる。
線板に多数のメモリＬＳＩチップを搭載して大容量化を
実現し、積層した各チップ間の共通電極の導体リードを
直接接合しているので、配線スペースが減少して信号伝
達の高速化を実現し、さらに、他端部での変形や位置ず
れ不良が発生しやすい上層段の導体リードにおいて、他
端部を絶縁フィルムで連結しているのでこれらの不良が
なくなる。
【０００９】また、下層段の導体リードの他端部は絶縁
フィルムで連結されていないので、下層段のフィルムキ
ャリアは上層段のものを使用できてフィルムキャリアの
製作が容易となり、低コスト化を実現できる。
フィルムで連結されていないので、下層段のフィルムキ
ャリアは上層段のものを使用できてフィルムキャリアの
製作が容易となり、低コスト化を実現できる。
【００１０】
【実施例】以下、発明の一実施例について、図面を参照
しながら説明する。
しながら説明する。
【００１１】図１は本発明の一実施例におけるＩＣメモ
リカードの一部を切欠いた斜視図、図２は同じく電気回
路のブロック図、図３は同じく部分断面図、図４は同じ
くメモリＬＳＩチップの積層状態を示す部分斜視図であ
る。図１から図４において、１はケースでプリント配線
板２を収納している。プリント配線板２はメモリ回路部
３、コントロール回路部４、外部インタフェイス回路部
５で構成されている。メモリ回路部３は、複数のメモリ
ＬＳＩチップ６で構成され、同一種類のＲＡＭチップを
２段に積層したものを多数組プリント配線板２に搭載し
ている。
リカードの一部を切欠いた斜視図、図２は同じく電気回
路のブロック図、図３は同じく部分断面図、図４は同じ
くメモリＬＳＩチップの積層状態を示す部分斜視図であ
る。図１から図４において、１はケースでプリント配線
板２を収納している。プリント配線板２はメモリ回路部
３、コントロール回路部４、外部インタフェイス回路部
５で構成されている。メモリ回路部３は、複数のメモリ
ＬＳＩチップ６で構成され、同一種類のＲＡＭチップを
２段に積層したものを多数組プリント配線板２に搭載し
ている。
【００１２】コントロール回路部４は、デコーダＩＣ７
等で構成され、アドレス信号によるチップ選択、電源切
換えによるバックアップコントロール等を行う。外部イ
ンタフェイス回路部５は、接続コネクタ８等で構成さ
れ、接続コネクタ８は他の機器や装置に取りつけられた
接続部（図示せず）に結合され、プリント配線板２に対
して電源の供給と信号の授受を行う。９はメモリ回路部
３をバックアップする電池で、ボタン型リチウム電池等
を使用し、ケース１に収納されている。電池９は、メモ
リ回路部３に対して接続コネクタ８から電源が供給され
ないときに、バックアップ電源を供給する。
等で構成され、アドレス信号によるチップ選択、電源切
換えによるバックアップコントロール等を行う。外部イ
ンタフェイス回路部５は、接続コネクタ８等で構成さ
れ、接続コネクタ８は他の機器や装置に取りつけられた
接続部（図示せず）に結合され、プリント配線板２に対
して電源の供給と信号の授受を行う。９はメモリ回路部
３をバックアップする電池で、ボタン型リチウム電池等
を使用し、ケース１に収納されている。電池９は、メモ
リ回路部３に対して接続コネクタ８から電源が供給され
ないときに、バックアップ電源を供給する。
【００１３】次に、メモリＬＳＩチップ６の積層状態の
構成について述べる。メモリＬＳＩチップ６は他のメモ
リＬＳＩチップ６’の上に、それぞれの電極配列が同一
になる方向に積層されている。１０、１０’はメモリＬ
ＳＩチップ６、６’の共通電極で、フィルムキャリア方
式により、金属突起１１、１１’を介して導体リード１
２、１２’の一端部１２ａ、１２’ａが接合されてい
る。１３、１３’はメモリＬＳＩチップ６、６’の別の
共通電極で、導体リード１２、１２’と同様にして導体
リード１４、１４’が接合されている。導体リードの中
間部１２ｂと１４ｂおよび１２’ｂと１４’ｂはそれぞ
れ絶縁フィルム１５および１５’で連結されている。ま
た、導体リードの他端部１２ｃ、１４ｃは絶縁フィルム
１６で連結されているが、導体リードの他端部１２’
ｃ、１４’ｃは絶縁フィルムで連結されていない。１
７、１８は樹脂等で構成された絶縁部材であり、電極１
０、導体リードの一端部１２ａ等を保護する役目をす
る。
構成について述べる。メモリＬＳＩチップ６は他のメモ
リＬＳＩチップ６’の上に、それぞれの電極配列が同一
になる方向に積層されている。１０、１０’はメモリＬ
ＳＩチップ６、６’の共通電極で、フィルムキャリア方
式により、金属突起１１、１１’を介して導体リード１
２、１２’の一端部１２ａ、１２’ａが接合されてい
る。１３、１３’はメモリＬＳＩチップ６、６’の別の
共通電極で、導体リード１２、１２’と同様にして導体
リード１４、１４’が接合されている。導体リードの中
間部１２ｂと１４ｂおよび１２’ｂと１４’ｂはそれぞ
れ絶縁フィルム１５および１５’で連結されている。ま
た、導体リードの他端部１２ｃ、１４ｃは絶縁フィルム
１６で連結されているが、導体リードの他端部１２’
ｃ、１４’ｃは絶縁フィルムで連結されていない。１
７、１８は樹脂等で構成された絶縁部材であり、電極１
０、導体リードの一端部１２ａ等を保護する役目をす
る。
【００１４】次に、導体リード１２等のプリント配線板
２への接合状態について説明する。導体リード１２、１
２’は、それぞれメモリＬＳＩチップ６、６’の共通電
極１０、１０’に接続しているので、それぞれの中間部
１２ｂ、１２’ｂからそれぞれの他端部１２ｃ、１２’
ｃの間を部分的に重ね合わせてプリント配線板２の同じ
導体配線１９にはんだ接合されている。そして、導体リ
ードの中間部１２ｂから他端部１２ｃの間の平面占有長
さと、導体リードの中間部１２’ｂから他端部１２’ｃ
の間の平面占有長さを略同一にしてある。導体リード１
４、１４’も同様な状態で導体配線２０に接合されてい
る。また図示していないが、メモリＬＳＩチップ６、
６’の非共通電極に接続している導体リードは、同一の
導体配線に接続することができないので、それぞれ互い
に他とは異なった別々の導体配線に接続される。
２への接合状態について説明する。導体リード１２、１
２’は、それぞれメモリＬＳＩチップ６、６’の共通電
極１０、１０’に接続しているので、それぞれの中間部
１２ｂ、１２’ｂからそれぞれの他端部１２ｃ、１２’
ｃの間を部分的に重ね合わせてプリント配線板２の同じ
導体配線１９にはんだ接合されている。そして、導体リ
ードの中間部１２ｂから他端部１２ｃの間の平面占有長
さと、導体リードの中間部１２’ｂから他端部１２’ｃ
の間の平面占有長さを略同一にしてある。導体リード１
４、１４’も同様な状態で導体配線２０に接合されてい
る。また図示していないが、メモリＬＳＩチップ６、
６’の非共通電極に接続している導体リードは、同一の
導体配線に接続することができないので、それぞれ互い
に他とは異なった別々の導体配線に接続される。
【００１５】次に、メモリＬＳＩチップ６’に用いるフ
ィルムキャリアについて説明する。下層段であるメモリ
ＬＳＩチップ６’に接続する、導体リードの中間部１
２’ｂ、１４’ｂから他端部１２’ｃ、１４’ｃまでの
長さは、上層段であるメモリＬＳＩチップ６に接続す
る、導体リードの中間部１２ｂ、１４ｂから他端部１２
ｃ、１４ｃまでの長さより短い。また導体リードの他端
部１２’ｃ、１４’ｃが絶縁フィルムで連結されていな
い。このためメモリＬＳＩチップ６’のフィルムキャリ
アは、メモリＬＳＩチップ６のフィルムキャリアを導体
リードの他端部１２ｃ、１４ｃの付近で切断して用いた
構成である。
ィルムキャリアについて説明する。下層段であるメモリ
ＬＳＩチップ６’に接続する、導体リードの中間部１
２’ｂ、１４’ｂから他端部１２’ｃ、１４’ｃまでの
長さは、上層段であるメモリＬＳＩチップ６に接続す
る、導体リードの中間部１２ｂ、１４ｂから他端部１２
ｃ、１４ｃまでの長さより短い。また導体リードの他端
部１２’ｃ、１４’ｃが絶縁フィルムで連結されていな
い。このためメモリＬＳＩチップ６’のフィルムキャリ
アは、メモリＬＳＩチップ６のフィルムキャリアを導体
リードの他端部１２ｃ、１４ｃの付近で切断して用いた
構成である。
【００１６】以上のように本実施例によれば、メモリＬ
ＳＩチップ６、６’を積層することにより、一定面積の
プリント配線板２に多数のメモリＬＳＩチップ６を搭載
できるので、大容量のＩＣメモリカードを実現でき、共
通電極１０、１０’に接続した導体リード１２、１２’
を、重ね合わせて導体配線１９に接合しているので、配
線スペースが減少して信号伝達の高速化を実現できる。
また、変形などの不良が発生しやすい上層段の導体リー
ドの中間部１２ｂ、１４ｂ、および他端部１２ｃ、１４
ｃをそれぞれ絶縁フィルム１５、１６で連結しているの
で、これらの不良が無くなってはんだ付け等の組立て工
程が容易になると共に、メモリＬＳＩチップ６、６’の
フィルムキャリアは同一形状のものを使用できるので、
フィルムキャリアの製作が容易となり、低コストのＩＣ
メモリカードを実現できる。
ＳＩチップ６、６’を積層することにより、一定面積の
プリント配線板２に多数のメモリＬＳＩチップ６を搭載
できるので、大容量のＩＣメモリカードを実現でき、共
通電極１０、１０’に接続した導体リード１２、１２’
を、重ね合わせて導体配線１９に接合しているので、配
線スペースが減少して信号伝達の高速化を実現できる。
また、変形などの不良が発生しやすい上層段の導体リー
ドの中間部１２ｂ、１４ｂ、および他端部１２ｃ、１４
ｃをそれぞれ絶縁フィルム１５、１６で連結しているの
で、これらの不良が無くなってはんだ付け等の組立て工
程が容易になると共に、メモリＬＳＩチップ６、６’の
フィルムキャリアは同一形状のものを使用できるので、
フィルムキャリアの製作が容易となり、低コストのＩＣ
メモリカードを実現できる。
【００１７】
【発明の効果】本発明のＩＣメモリカードは、メモリＬ
ＳＩチップの電極にフィルムキャリア方式により導体リ
ードの一端部を接合し、このメモリＬＳＩチップをプリ
ント配線板に複数個積層し、メモリＬＳＩチップの共通
電極に接合した導体リードの中間部を絶縁フィルムで連
結し、この導体リードの中間部および他端部の間を部分
的に重ね合わせてプリント配線板の導体配線に接合する
と共に、積層した上層段のメモリＬＳＩチップに接続し
た導体リードの他端部を、絶縁フィルムで連結した構成
である。従って本発明は、一定面積のプリント配線板に
多数のメモリＬＳＩチップを搭載して大容量化を実現
し、プリント配線板における配線スペースが小さくなる
ため信号伝達の高速化を実現でき、また、変形などの不
良が発生しやすい上層段の導体リードの中間部および他
端部を絶縁フィルムで連結しているので、これらの不良
が無くなってはんだ接合等の組立て工程が容易となると
共に、上層段と下層段で同一のフィルムキャリアを使用
できるのでフィルムキャリアの製作が容易となり、低コ
スト化を実現できるなどの優れた効果を奏する。
ＳＩチップの電極にフィルムキャリア方式により導体リ
ードの一端部を接合し、このメモリＬＳＩチップをプリ
ント配線板に複数個積層し、メモリＬＳＩチップの共通
電極に接合した導体リードの中間部を絶縁フィルムで連
結し、この導体リードの中間部および他端部の間を部分
的に重ね合わせてプリント配線板の導体配線に接合する
と共に、積層した上層段のメモリＬＳＩチップに接続し
た導体リードの他端部を、絶縁フィルムで連結した構成
である。従って本発明は、一定面積のプリント配線板に
多数のメモリＬＳＩチップを搭載して大容量化を実現
し、プリント配線板における配線スペースが小さくなる
ため信号伝達の高速化を実現でき、また、変形などの不
良が発生しやすい上層段の導体リードの中間部および他
端部を絶縁フィルムで連結しているので、これらの不良
が無くなってはんだ接合等の組立て工程が容易となると
共に、上層段と下層段で同一のフィルムキャリアを使用
できるのでフィルムキャリアの製作が容易となり、低コ
スト化を実現できるなどの優れた効果を奏する。
【図１】本発明の一実施例におけるＩＣメモリカードの
一部を切り欠いた斜視図
一部を切り欠いた斜視図
【図２】同メモリカードの電気回路のブロック図
【図３】同メモリカードの部分断面図
【図４】同メモリカードのメモリＬＳＩチップの積層状
態を示す部分斜視図
態を示す部分斜視図
【図５】従来のＩＣメモリカードにおける部分断面図
２ プリント配線板 ６、６’ メモリＬＳＩチップ １０、１０’ 共通電極 １２ 導体リード １２ａ 導体リードの一端部 １２ｂ 導体リードの中間部 １２ｃ 導体リードの他端部 １５、１６ 絶縁フィルム １９、２０ 導体配線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田中 政博 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 平２−217296（ＪＰ，Ａ) 特開 平３−23995（ＪＰ，Ａ) 特開 平３−45399（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06K 19/077 B42D 15/10 521
Claims (1)
- 【請求項１】メモリＬＳＩチップの電極に導体リードの
一端部を接合し、前記メモリＬＳＩチップを、前記電極
の配列が同一になる方向にプリント配線板に複数個積層
し、前記メモリＬＳＩチップの共通電極に接続した前記
導体リードの中間部を絶縁フィルムで連結し、前記導体
リードの中間部から他端部の間を、部分的に重ね合わせ
て前記プリント配線板の導体配線に接合した構成であっ
て、前記積層した上層段のメモリＬＳＩチップに接続し
た前記導体リードの他端部を、絶縁フィルムで連結した
ことを特徴とするＩＣメモリカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3030009A JP3064438B2 (ja) | 1991-02-25 | 1991-02-25 | Ｉｃメモリカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3030009A JP3064438B2 (ja) | 1991-02-25 | 1991-02-25 | Ｉｃメモリカード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04269597A JPH04269597A (ja) | 1992-09-25 |
| JP3064438B2 true JP3064438B2 (ja) | 2000-07-12 |
Family
ID=12291876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3030009A Expired - Fee Related JP3064438B2 (ja) | 1991-02-25 | 1991-02-25 | Ｉｃメモリカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3064438B2 (ja) |
-
1991
- 1991-02-25 JP JP3030009A patent/JP3064438B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04269597A (ja) | 1992-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5804874A (en) | Stacked chip package device employing a plurality of lead on chip type semiconductor chips | |
| US5187564A (en) | Application of laminated interconnect media between a laminated power source and semiconductor devices | |
| KR100271860B1 (ko) | 메모리모듈 및 ic카드 | |
| JPH04284661A (ja) | 半導体装置 | |
| JP2000031617A (ja) | メモリモジュールおよびその製造方法 | |
| WO1990000117A1 (en) | Ic memory card | |
| JP3064438B2 (ja) | Ｉｃメモリカード | |
| JP3123338B2 (ja) | 集積回路装置 | |
| JPH0481332B2 (ja) | ||
| JP3021691B2 (ja) | Ｉｃメモリカード | |
| JP2765571B2 (ja) | マルチチップモジュール | |
| JP3151825B2 (ja) | Ｉｃメモリカード | |
| JP2682152B2 (ja) | Ｉｃメモリカード | |
| JP3030879B2 (ja) | Ｉｃメモリカード | |
| JP3070191B2 (ja) | Ｉｃメモリカード | |
| JP3146487B2 (ja) | Ｉｃメモリカード | |
| JP2811758B2 (ja) | Ｉｃメモリカード | |
| JP2910731B2 (ja) | 半導体装置 | |
| JP2811759B2 (ja) | Ｉｃメモリカード | |
| JPH05343602A (ja) | 高集積半導体装置及びそれを用いた半導体モジュール | |
| JP2811757B2 (ja) | Ｉｃメモリカード | |
| JPH081110Y2 (ja) | Ｉｃメモリーカード | |
| JPS61120454A (ja) | デ−タ記憶用集積回路のパツケ−ジ | |
| JPH0323999A (ja) | Ｉｃメモリカード | |
| JPH04269598A (ja) | Ｉｃメモリカード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |