JP3064438B2 - IC memory card - Google Patents
IC memory cardInfo
- Publication number
- JP3064438B2 JP3064438B2 JP3030009A JP3000991A JP3064438B2 JP 3064438 B2 JP3064438 B2 JP 3064438B2 JP 3030009 A JP3030009 A JP 3030009A JP 3000991 A JP3000991 A JP 3000991A JP 3064438 B2 JP3064438 B2 JP 3064438B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- memory
- wiring board
- printed wiring
- memory lsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Credit Cards Or The Like (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、メモリＬＳＩチップを
多数個内蔵したＩＣメモリカードに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an IC memory card containing a large number of memory LSI chips.
【０００２】[0002]
【従来の技術】ＩＣメモリカードは、ＲＡＭ、ＲＯＭな
どのメモリＬＳＩを内蔵した携帯型情報記憶装置として
多方面で利用されている。近年、その用途の拡大に伴い
記憶容量の大きい、すなわち大容量のＩＣメモリカード
が強く要望されるようになってきた。このような大容量
のＩＣメモリカードにおいては、多数個のメモリＬＳＩ
を一定面積のプリント配線板に高密度に実装しなければ
ならない。2. Description of the Related Art An IC memory card is widely used as a portable information storage device incorporating a memory LSI such as a RAM and a ROM. In recent years, with the expansion of applications, there has been a strong demand for an IC memory card having a large storage capacity, that is, a large capacity. In such a large-capacity IC memory card, a large number of memory LSIs are required.
Must be densely mounted on a printed wiring board having a fixed area.
【０００３】ところで、メモリＬＳＩの高密度な実装方
法としては、メモリＬＳＩのベアチップの電極に、いわ
ゆるフィルムキャリア方式で導体リードを接合し、前記
メモリＬＳＩチップをプリント配線板に平面的に並べて
実装する方法が効果的とされている。以下図面を参照し
ながら、フィルムキャリア方式により多数のメモリＬＳ
Ｉをプリント配線板に実装した、従来のＩＣメモリカー
ドの構造について説明する。As a high-density mounting method of a memory LSI, conductor leads are joined to electrodes of a bare chip of the memory LSI by a so-called film carrier method, and the memory LSI chips are mounted on a printed wiring board in a plane. The method is effective. Referring to the drawings, a large number of memories LS by a film carrier method will be described below.
The structure of a conventional IC memory card in which I is mounted on a printed wiring board will be described.
【０００４】図５は従来のＩＣメモリカードを示す部分
断面図である。図５において、３１はケースでプリント
配線板３２を収納している。プリント配線板３２には導
体配線３３が形成されている。３４、３４’はメモリＬ
ＳＩチップで、プリント配線板３２に平面的に配置され
ている。メモリＬＳＩチップ３４の電極３５には、フィ
ルムキャリア方式により金属突起３６を介して、導体リ
ード３７の一端部３７ａが接合されている。導体リード
３７の他端部３７ｂは、プリント配線板３２の導体配線
３３に接合されている。このようにベアチップを使用し
ているので、プリント配線板でのメモリＬＳＩの占有面
積は比較的小さいものである。FIG. 5 is a partial sectional view showing a conventional IC memory card. In FIG. 5, reference numeral 31 denotes a case in which a printed wiring board 32 is housed. Conductive wiring 33 is formed on the printed wiring board 32. 34, 34 'are the memory L
It is an SI chip and is arranged on the printed wiring board 32 in a plane. One end 37a of a conductor lead 37 is joined to an electrode 35 of the memory LSI chip 34 via a metal projection 36 by a film carrier method. The other end 37b of the conductor lead 37 is joined to the conductor wiring 33 of the printed wiring board 32. Since the bare chip is used as described above, the area occupied by the memory LSI on the printed wiring board is relatively small.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら上記従来
の構成では、メモリＬＳＩチップがプリント配線板に平
面的に配置されているので、メモリＬＳＩチップの数が
多くなるとその占有面積も拡大する。従って一定の面積
を有するプリント配線板に対し、実装できるメモリＬＳ
Ｉチップの数には自ずと限界があった。またメモリＬＳ
Ｉチップの数が増えると、メモリＬＳＩチップの電極に
接合された導体リード間を電気的に接続するプリント配
線板の導体配線の距離が長くなって、配線スペースが増
えるので、信号の伝達速度も遅くなるという課題を有し
ていた。However, in the above-described conventional configuration, since the memory LSI chips are arranged in a plane on the printed wiring board, the occupied area increases as the number of memory LSI chips increases. Therefore, a memory LS that can be mounted on a printed wiring board having a certain area
The number of I chips was naturally limited. Also, the memory LS
As the number of I chips increases, the distance of the conductor wiring of the printed wiring board for electrically connecting the conductor leads bonded to the electrodes of the memory LSI chip increases, and the wiring space increases, so that the signal transmission speed also increases. There was a problem of being slow.
【０００６】本発明は上記従来の課題を解決するもの
で、メモリＬＳＩの実装密度を飛躍的に高めて大容量化
を実現し、また配線スペースを大幅に減少して信号伝達
の高速化を実現し、さらに、導体リードの変形や位置ず
れを防止して組立て工程を容易にすると共に、フィルム
キャリアの製作を容易にして低コスト化を実現したＩＣ
メモリカードを提供することを目的としている。SUMMARY OF THE INVENTION The present invention solves the above-mentioned conventional problems, and achieves a large capacity by dramatically increasing the mounting density of a memory LSI, and realizes a high-speed signal transmission by drastically reducing a wiring space. In addition, an IC that prevents conductor leads from being deformed or displaced, thereby facilitating the assembling process, and facilitating the production of a film carrier to achieve a low cost.
It is intended to provide a memory card.
【０００７】[0007]
【課題を解決するための手段】この目的を達成するため
に本発明のＩＣメモリカードは、フィルムキャリア方式
によってメモリＬＳＩチップの電極に導体リードの一端
部を接合し、導体リードの中間部を絶縁フィルムで連結
し、前記メモリＬＳＩチップをプリント配線板に複数個
積層すると共に、共通電極に接続した導体リードを重ね
合わせて導体配線に接合し、積層した上層段のメモリＬ
ＳＩチップに接続した導体リードの他端部を、絶縁フィ
ルムで連結した構成である。In order to achieve this object, an IC memory card according to the present invention has a film carrier system in which one end of a conductor lead is joined to an electrode of a memory LSI chip and an intermediate portion of the conductor lead is insulated. A plurality of the memory LSI chips are stacked on a printed wiring board by a film, and the conductor leads connected to the common electrode are overlapped and joined to the conductor wiring, and the memory L of the upper layer is stacked.
In this configuration, the other ends of the conductor leads connected to the SI chip are connected by an insulating film.
【０００８】[0008]
【作用】この構成によって、限られた面積のプリント配
線板に多数のメモリＬＳＩチップを搭載して大容量化を
実現し、積層した各チップ間の共通電極の導体リードを
直接接合しているので、配線スペースが減少して信号伝
達の高速化を実現し、さらに、他端部での変形や位置ず
れ不良が発生しやすい上層段の導体リードにおいて、他
端部を絶縁フィルムで連結しているのでこれらの不良が
なくなる。With this configuration, a large capacity is realized by mounting a large number of memory LSI chips on a printed wiring board having a limited area, and the conductor leads of the common electrode between the stacked chips are directly joined. In addition, the wiring space is reduced, the speed of signal transmission is increased, and the other end is connected with an insulating film in the upper-layer conductor lead in which deformation and misalignment at the other end are likely to occur. Therefore, these defects are eliminated.
【０００９】また、下層段の導体リードの他端部は絶縁
フィルムで連結されていないので、下層段のフィルムキ
ャリアは上層段のものを使用できてフィルムキャリアの
製作が容易となり、低コスト化を実現できる。Further, since the other ends of the lower-layer conductor leads are not connected by an insulating film, the lower-layer film carrier can be an upper-layer film carrier, which facilitates the production of the film carrier and reduces the cost. realizable.
【００１０】[0010]
【実施例】以下、発明の一実施例について、図面を参照
しながら説明する。An embodiment of the present invention will be described below with reference to the drawings.
【００１１】図１は本発明の一実施例におけるＩＣメモ
リカードの一部を切欠いた斜視図、図２は同じく電気回
路のブロック図、図３は同じく部分断面図、図４は同じ
くメモリＬＳＩチップの積層状態を示す部分斜視図であ
る。図１から図４において、１はケースでプリント配線
板２を収納している。プリント配線板２はメモリ回路部
３、コントロール回路部４、外部インタフェイス回路部
５で構成されている。メモリ回路部３は、複数のメモリ
ＬＳＩチップ６で構成され、同一種類のＲＡＭチップを
２段に積層したものを多数組プリント配線板２に搭載し
ている。FIG. 1 is a partially cutaway perspective view of an IC memory card according to an embodiment of the present invention, FIG. 2 is a block diagram of an electric circuit, FIG. 3 is a partial cross-sectional view, and FIG. FIG. 4 is a partial perspective view showing a state of lamination. 1 to 4, reference numeral 1 denotes a case in which the printed wiring board 2 is housed. The printed wiring board 2 includes a memory circuit section 3, a control circuit section 4, and an external interface circuit section 5. The memory circuit unit 3 includes a plurality of memory LSI chips 6, and a large number of stacked same-type RAM chips are mounted on the printed wiring board 2.
【００１２】コントロール回路部４は、デコーダＩＣ７
等で構成され、アドレス信号によるチップ選択、電源切
換えによるバックアップコントロール等を行う。外部イ
ンタフェイス回路部５は、接続コネクタ８等で構成さ
れ、接続コネクタ８は他の機器や装置に取りつけられた
接続部（図示せず）に結合され、プリント配線板２に対
して電源の供給と信号の授受を行う。９はメモリ回路部
３をバックアップする電池で、ボタン型リチウム電池等
を使用し、ケース１に収納されている。電池９は、メモ
リ回路部３に対して接続コネクタ８から電源が供給され
ないときに、バックアップ電源を供給する。The control circuit unit 4 includes a decoder IC 7
It performs chip selection by an address signal, backup control by power supply switching, and the like. The external interface circuit unit 5 includes a connection connector 8 and the like. The connection connector 8 is coupled to a connection unit (not shown) attached to another device or apparatus, and supplies power to the printed wiring board 2. And the exchange of signals. Reference numeral 9 denotes a battery for backing up the memory circuit unit 3, which is housed in the case 1 using a button type lithium battery or the like. The battery 9 supplies backup power when no power is supplied to the memory circuit unit 3 from the connection connector 8.
【００１３】次に、メモリＬＳＩチップ６の積層状態の
構成について述べる。メモリＬＳＩチップ６は他のメモ
リＬＳＩチップ６’の上に、それぞれの電極配列が同一
になる方向に積層されている。１０、１０’はメモリＬ
ＳＩチップ６、６’の共通電極で、フィルムキャリア方
式により、金属突起１１、１１’を介して導体リード１
２、１２’の一端部１２ａ、１２’ａが接合されてい
る。１３、１３’はメモリＬＳＩチップ６、６’の別の
共通電極で、導体リード１２、１２’と同様にして導体
リード１４、１４’が接合されている。導体リードの中
間部１２ｂと１４ｂおよび１２’ｂと１４’ｂはそれぞ
れ絶縁フィルム１５および１５’で連結されている。ま
た、導体リードの他端部１２ｃ、１４ｃは絶縁フィルム
１６で連結されているが、導体リードの他端部１２’
ｃ、１４’ｃは絶縁フィルムで連結されていない。１
７、１８は樹脂等で構成された絶縁部材であり、電極１
０、導体リードの一端部１２ａ等を保護する役目をす
る。Next, the configuration of the memory LSI chip 6 in a stacked state will be described. The memory LSI chip 6 is stacked on another memory LSI chip 6 'in a direction in which the respective electrode arrangements are the same. 10, 10 'is the memory L
A common electrode of the SI chips 6 and 6 ′, and a conductor lead 1 via metal protrusions 11 and 11 ′ by a film carrier method.
One end portions 12a and 12'a of 2, 12 'are joined. 13, 13 'are other common electrodes of the memory LSI chips 6, 6', and the conductor leads 14, 14 'are joined in the same manner as the conductor leads 12, 12'. The intermediate portions 12b and 14b and 12'b and 14'b of the conductor lead are connected by insulating films 15 and 15 ', respectively. Further, the other ends 12c and 14c of the conductor leads are connected by the insulating film 16, but the other ends 12 'of the conductor leads are formed.
c and 14'c are not connected by an insulating film. 1
Reference numerals 7 and 18 denote insulating members made of resin or the like.
0, plays a role of protecting the one end 12a of the conductor lead and the like.
【００１４】次に、導体リード１２等のプリント配線板
２への接合状態について説明する。導体リード１２、１
２’は、それぞれメモリＬＳＩチップ６、６’の共通電
極１０、１０’に接続しているので、それぞれの中間部
１２ｂ、１２’ｂからそれぞれの他端部１２ｃ、１２’
ｃの間を部分的に重ね合わせてプリント配線板２の同じ
導体配線１９にはんだ接合されている。そして、導体リ
ードの中間部１２ｂから他端部１２ｃの間の平面占有長
さと、導体リードの中間部１２’ｂから他端部１２’ｃ
の間の平面占有長さを略同一にしてある。導体リード１
４、１４’も同様な状態で導体配線２０に接合されてい
る。また図示していないが、メモリＬＳＩチップ６、
６’の非共通電極に接続している導体リードは、同一の
導体配線に接続することができないので、それぞれ互い
に他とは異なった別々の導体配線に接続される。Next, the state of joining the conductor leads 12 and the like to the printed wiring board 2 will be described. Conductor leads 12, 1
2 ′ are connected to the common electrodes 10 and 10 ′ of the memory LSI chips 6 and 6 ′, respectively, so that the intermediate portions 12b and 12′b are connected to the other end portions 12c and 12 ′, respectively.
c is partially joined to the same conductor wiring 19 of the printed wiring board 2 by soldering. The plane occupied length between the middle part 12b and the other end 12c of the conductor lead and the middle part 12'b of the conductor lead to the other end 12'c
Are approximately the same. Conductor lead 1
4 and 14 'are joined to the conductor wiring 20 in the same state. Although not shown, the memory LSI chip 6,
Since the conductor leads connected to the non-common electrode 6 'cannot be connected to the same conductor wiring, they are respectively connected to different conductor wirings different from each other.
【００１５】次に、メモリＬＳＩチップ６’に用いるフ
ィルムキャリアについて説明する。下層段であるメモリ
ＬＳＩチップ６’に接続する、導体リードの中間部１
２’ｂ、１４’ｂから他端部１２’ｃ、１４’ｃまでの
長さは、上層段であるメモリＬＳＩチップ６に接続す
る、導体リードの中間部１２ｂ、１４ｂから他端部１２
ｃ、１４ｃまでの長さより短い。また導体リードの他端
部１２’ｃ、１４’ｃが絶縁フィルムで連結されていな
い。このためメモリＬＳＩチップ６’のフィルムキャリ
アは、メモリＬＳＩチップ６のフィルムキャリアを導体
リードの他端部１２ｃ、１４ｃの付近で切断して用いた
構成である。Next, a film carrier used for the memory LSI chip 6 'will be described. The middle part 1 of the conductor lead connected to the memory LSI chip 6 'as the lower layer
The length from 2'b, 14'b to the other end 12'c, 14'c is from the intermediate part 12b, 14b of the conductor lead to the other end 12
c, shorter than the length up to 14c. The other ends 12'c and 14'c of the conductor leads are not connected by an insulating film. For this reason, the film carrier of the memory LSI chip 6 'has a configuration in which the film carrier of the memory LSI chip 6 is cut and used near the other ends 12c and 14c of the conductor leads.
【００１６】以上のように本実施例によれば、メモリＬ
ＳＩチップ６、６’を積層することにより、一定面積の
プリント配線板２に多数のメモリＬＳＩチップ６を搭載
できるので、大容量のＩＣメモリカードを実現でき、共
通電極１０、１０’に接続した導体リード１２、１２’
を、重ね合わせて導体配線１９に接合しているので、配
線スペースが減少して信号伝達の高速化を実現できる。
また、変形などの不良が発生しやすい上層段の導体リー
ドの中間部１２ｂ、１４ｂ、および他端部１２ｃ、１４
ｃをそれぞれ絶縁フィルム１５、１６で連結しているの
で、これらの不良が無くなってはんだ付け等の組立て工
程が容易になると共に、メモリＬＳＩチップ６、６’の
フィルムキャリアは同一形状のものを使用できるので、
フィルムキャリアの製作が容易となり、低コストのＩＣ
メモリカードを実現できる。As described above, according to the present embodiment, the memory L
By stacking the SI chips 6, 6 ', a large number of memory LSI chips 6 can be mounted on the printed wiring board 2 having a fixed area, so that a large-capacity IC memory card can be realized and connected to the common electrodes 10, 10'. Conductor leads 12, 12 '
Are superimposed and joined to the conductor wiring 19, so that the wiring space is reduced and the speed of signal transmission can be increased.
Further, the middle portions 12b and 14b and the other end portions 12c and 14 of the upper-layer conductor leads in which defects such as deformation are likely to occur.
c are connected by insulating films 15 and 16, respectively, so that these defects are eliminated and the assembling process such as soldering is facilitated, and the film carriers of the memory LSI chips 6 and 6 'have the same shape. So you can
Easy production of film carrier, low cost IC
A memory card can be realized.
【００１７】[0017]
【発明の効果】本発明のＩＣメモリカードは、メモリＬ
ＳＩチップの電極にフィルムキャリア方式により導体リ
ードの一端部を接合し、このメモリＬＳＩチップをプリ
ント配線板に複数個積層し、メモリＬＳＩチップの共通
電極に接合した導体リードの中間部を絶縁フィルムで連
結し、この導体リードの中間部および他端部の間を部分
的に重ね合わせてプリント配線板の導体配線に接合する
と共に、積層した上層段のメモリＬＳＩチップに接続し
た導体リードの他端部を、絶縁フィルムで連結した構成
である。従って本発明は、一定面積のプリント配線板に
多数のメモリＬＳＩチップを搭載して大容量化を実現
し、プリント配線板における配線スペースが小さくなる
ため信号伝達の高速化を実現でき、また、変形などの不
良が発生しやすい上層段の導体リードの中間部および他
端部を絶縁フィルムで連結しているので、これらの不良
が無くなってはんだ接合等の組立て工程が容易となると
共に、上層段と下層段で同一のフィルムキャリアを使用
できるのでフィルムキャリアの製作が容易となり、低コ
スト化を実現できるなどの優れた効果を奏する。The IC memory card of the present invention has a memory L
One end of the conductor lead is joined to the electrode of the SI chip by a film carrier method, a plurality of the memory LSI chips are stacked on a printed wiring board, and an intermediate portion of the conductor lead joined to the common electrode of the memory LSI chip is insulated. The other end of the conductor lead connected to the upper layer memory LSI chip while being connected and joined to the conductor wiring of the printed wiring board by partially overlapping the intermediate portion and the other end of the conductor lead. Are connected by an insulating film. Therefore, according to the present invention, a large capacity can be realized by mounting a large number of memory LSI chips on a printed wiring board having a fixed area, and the wiring space in the printed wiring board can be reduced, so that a high-speed signal transmission can be realized. Since the middle and other ends of the conductor leads in the upper layer, where defects such as defects tend to occur, are connected by an insulating film, these defects are eliminated and the assembly process such as soldering is facilitated. Since the same film carrier can be used in the lower layer, production of the film carrier becomes easy, and excellent effects such as reduction in cost can be achieved.
【図１】本発明の一実施例におけるＩＣメモリカードの
一部を切り欠いた斜視図FIG. 1 is a partially cutaway perspective view of an IC memory card according to an embodiment of the present invention.
【図２】同メモリカードの電気回路のブロック図FIG. 2 is a block diagram of an electric circuit of the memory card.
【図３】同メモリカードの部分断面図FIG. 3 is a partial cross-sectional view of the memory card.
【図４】同メモリカードのメモリＬＳＩチップの積層状
態を示す部分斜視図FIG. 4 is a partial perspective view showing a stacked state of a memory LSI chip of the memory card.
【図５】従来のＩＣメモリカードにおける部分断面図FIG. 5 is a partial cross-sectional view of a conventional IC memory card.
２ プリント配線板 ６、６’ メモリＬＳＩチップ １０、１０’ 共通電極 １２ 導体リード １２ａ 導体リードの一端部 １２ｂ 導体リードの中間部 １２ｃ 導体リードの他端部 １５、１６ 絶縁フィルム １９、２０ 導体配線 2 Printed wiring board 6, 6 'Memory LSI chip 10, 10' Common electrode 12 Conductor lead 12a One end of conductor lead 12b Middle part of conductor lead 12c Other end of conductor lead 15, 16 Insulating film 19, 20 Conductor wiring
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田中 政博 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 平２−217296（ＪＰ，Ａ) 特開 平３−23995（ＪＰ，Ａ) 特開 平３−45399（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06K 19/077 B42D 15/10 521 ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Masahiro Tanaka 1006 Kazuma Kadoma, Kadoma City, Osaka Prefecture Matsushita Electric Industrial Co., Ltd. (56) References JP-A-2-217296 (JP, A) JP-A-3-3 23995 (JP, A) JP-A-3-45399 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) G06K 19/077 B42D 15/10 521
Claims (1)
一端部を接合し、前記メモリＬＳＩチップを、前記電極
の配列が同一になる方向にプリント配線板に複数個積層
し、前記メモリＬＳＩチップの共通電極に接続した前記
導体リードの中間部を絶縁フィルムで連結し、前記導体
リードの中間部から他端部の間を、部分的に重ね合わせ
て前記プリント配線板の導体配線に接合した構成であっ
て、前記積層した上層段のメモリＬＳＩチップに接続し
た前記導体リードの他端部を、絶縁フィルムで連結した
ことを特徴とするＩＣメモリカード。An end of a conductor lead is joined to an electrode of a memory LSI chip, and a plurality of the memory LSI chips are stacked on a printed wiring board in a direction in which the arrangement of the electrodes is the same. An intermediate portion of the conductor lead connected to a common electrode is connected by an insulating film, and a portion between the intermediate portion and the other end of the conductor lead is partially overlapped and joined to the conductor wiring of the printed wiring board. An IC memory card, wherein the other ends of the conductor leads connected to the stacked memory LSI chips of the upper layer are connected by an insulating film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3030009A JP3064438B2 (en) | 1991-02-25 | 1991-02-25 | IC memory card |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3030009A JP3064438B2 (en) | 1991-02-25 | 1991-02-25 | IC memory card |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04269597A JPH04269597A (en) | 1992-09-25 |
| JP3064438B2 true JP3064438B2 (en) | 2000-07-12 |
Family
ID=12291876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3030009A Expired - Fee Related JP3064438B2 (en) | 1991-02-25 | 1991-02-25 | IC memory card |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3064438B2 (en) |
-
1991
- 1991-02-25 JP JP3030009A patent/JP3064438B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04269597A (en) | 1992-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5804874A (en) | Stacked chip package device employing a plurality of lead on chip type semiconductor chips | |
| JPH05234582A (en) | Application of laminated interconnection medium between laminated power source and semiconductor device | |
| KR100271860B1 (en) | Memory module and IC card | |
| JPH04284661A (en) | Semiconductor device | |
| JPH07142673A (en) | Integrated circuit device | |
| JP2000031617A (en) | Memory module and its manufacture | |
| WO1990000117A1 (en) | Ic memory card | |
| JP3064438B2 (en) | IC memory card | |
| JP3123338B2 (en) | Integrated circuit device | |
| JPH0481332B2 (en) | ||
| JP3021691B2 (en) | IC memory card | |
| JP2765571B2 (en) | Multi-chip module | |
| JP3151825B2 (en) | IC memory card | |
| JP2682152B2 (en) | IC memory card | |
| JP3030879B2 (en) | IC memory card | |
| JP3070191B2 (en) | IC memory card | |
| JP3146487B2 (en) | IC memory card | |
| JP2811758B2 (en) | IC memory card | |
| JPH11251516A (en) | Semiconductor module | |
| JP2811759B2 (en) | IC memory card | |
| JPH05343602A (en) | High density mounted semiconductor device and semiconductor module using the same | |
| JP2811757B2 (en) | IC memory card | |
| JPH081110Y2 (en) | IC memory card | |
| JPS61120454A (en) | Package of integrated circuit for data memory | |
| JPH0323999A (en) | Ic memory card |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |