JP2910731B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2910731B2 JP2910731B2 JP9158249A JP15824997A JP2910731B2 JP 2910731 B2 JP2910731 B2 JP 2910731B2 JP 9158249 A JP9158249 A JP 9158249A JP 15824997 A JP15824997 A JP 15824997A JP 2910731 B2 JP2910731 B2 JP 2910731B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor chip
- external terminal
- pad
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
特に、電極パッドがセンタ部分に配置して設けられた半
導体チップを用いたメモリモジュール構造を有する半導
体装置に関する。
特に、電極パッドがセンタ部分に配置して設けられた半
導体チップを用いたメモリモジュール構造を有する半導
体装置に関する。
【０００２】
【従来の技術】近年、マルチメディア化の進展に伴い、
オフィスコンピュータ、パーソナルコンピュータ、ゲー
ム機、自動化設備等の電子機器に対し、小型軽量化及び
メモリ容量の大容量化への要求が非常に強くなってきて
いる。これら要求に対応するためスタックメモリモジュ
ールが開発されている。
オフィスコンピュータ、パーソナルコンピュータ、ゲー
ム機、自動化設備等の電子機器に対し、小型軽量化及び
メモリ容量の大容量化への要求が非常に強くなってきて
いる。これら要求に対応するためスタックメモリモジュ
ールが開発されている。
【０００３】１９９５年電子情報通信学会エレクトロニ
クスソサイエティ大会講演論文集２（１９９５年８月１
５日発行、１７ページ、著者：仙波直治、嶋田勇三、得
能健市、森崎郁志）には、３次元メモリモジュールの構
造、製造工程、実験結果等が開示されている。図１２
は、３次元メモリモジュールの構造を示す断面図であ
る。図１２に示すように、３次元メモリモジュール２０
は、回路パターンが形成されている基板２１に、半導体
チップ２２をバンプ２３によって接続し、基板２１と半
導体チップ２２との間にエポキシ系の樹脂２４を注入し
て設けられた単品のメモリであるＣＳＰ（Chip Scale P
ackaging）を複数有し、ＣＳＰに設けられたパッドに多
段接続用のバンプ２５を取り付け、そのバンプ２５を介
して所望の多段構造にしている。
クスソサイエティ大会講演論文集２（１９９５年８月１
５日発行、１７ページ、著者：仙波直治、嶋田勇三、得
能健市、森崎郁志）には、３次元メモリモジュールの構
造、製造工程、実験結果等が開示されている。図１２
は、３次元メモリモジュールの構造を示す断面図であ
る。図１２に示すように、３次元メモリモジュール２０
は、回路パターンが形成されている基板２１に、半導体
チップ２２をバンプ２３によって接続し、基板２１と半
導体チップ２２との間にエポキシ系の樹脂２４を注入し
て設けられた単品のメモリであるＣＳＰ（Chip Scale P
ackaging）を複数有し、ＣＳＰに設けられたパッドに多
段接続用のバンプ２５を取り付け、そのバンプ２５を介
して所望の多段構造にしている。
【０００４】なお、各基板２１の回路パターンは、電気
的にパラ接続の必要がある端子は、パラ接続でマザーボ
ードまで、その他の端子は同電位のものはまとめられて
マザーボードまで接続できる構造になっている。また、
各基板２１は、多段接続のために上下の同位置に同電位
のパッドが形成される。
的にパラ接続の必要がある端子は、パラ接続でマザーボ
ードまで、その他の端子は同電位のものはまとめられて
マザーボードまで接続できる構造になっている。また、
各基板２１は、多段接続のために上下の同位置に同電位
のパッドが形成される。
【０００５】実装する半導体チップ２２は、図９に示す
ように、電極パッド２６がセンタ部分に並んで設けられ
るものと、図１０に示すように、電極パッド２７が２辺
（又は４辺）に沿って端部に設けられるものとがある。
ように、電極パッド２６がセンタ部分に並んで設けられ
るものと、図１０に示すように、電極パッド２７が２辺
（又は４辺）に沿って端部に設けられるものとがある。
【０００６】
【発明が解決しようとする課題】電極パッドがセンタ部
分に並んで設けられる半導体チップの場合、半導体チッ
プの端部に半導体チップと基板を繋ぐ構造物が存在しな
いため、基板のたわみが大きくなる。そのため、基板の
センタ部分に設けられた接続パッドに半導体チップを実
装したＣＳＰを３次元的にスタックすると、基板が一層
たわむため、基板間のギャップがばらつき、外部端子に
かかる応力に偏りがでる。その結果、外部端子の接続信
頼性が低下するという不都合が生じる。
分に並んで設けられる半導体チップの場合、半導体チッ
プの端部に半導体チップと基板を繋ぐ構造物が存在しな
いため、基板のたわみが大きくなる。そのため、基板の
センタ部分に設けられた接続パッドに半導体チップを実
装したＣＳＰを３次元的にスタックすると、基板が一層
たわむため、基板間のギャップがばらつき、外部端子に
かかる応力に偏りがでる。その結果、外部端子の接続信
頼性が低下するという不都合が生じる。
【０００７】また、図１１に示すように、電極パッドが
２辺（又は４辺）に沿って端部に設けられる半導体チッ
プ２２を基板２１の両面に実装する場合、基板２１の表
面側の半導体チップ２２の電極パッド２７ａ、２７ｂと
裏面側の半導体チップ２２の電極パッド２７ａ、２７ｂ
の配置が反転する。そのため、例えば、アドレス用パッ
ドやデータ用パッド等の共通化や外部端子の共通化を行
うと、基板２１上での配線パターンの引き回りが複雑に
なる。その結果、性能の低下やコストアップ、場合によ
っては基板が形成できない等の不都合が生じる。
２辺（又は４辺）に沿って端部に設けられる半導体チッ
プ２２を基板２１の両面に実装する場合、基板２１の表
面側の半導体チップ２２の電極パッド２７ａ、２７ｂと
裏面側の半導体チップ２２の電極パッド２７ａ、２７ｂ
の配置が反転する。そのため、例えば、アドレス用パッ
ドやデータ用パッド等の共通化や外部端子の共通化を行
うと、基板２１上での配線パターンの引き回りが複雑に
なる。その結果、性能の低下やコストアップ、場合によ
っては基板が形成できない等の不都合が生じる。
【０００８】さらに、従来のスタックモジュールは、Ｃ
ＳＰを重ねるものであり、使用するメモリの数だけ基板
を必要とする。そのため、基板の原価を下げるには、基
板自身の原価を下げなくてはならないが、実際には大幅
な原価低減を基板に望むことができない。
ＳＰを重ねるものであり、使用するメモリの数だけ基板
を必要とする。そのため、基板の原価を下げるには、基
板自身の原価を下げなくてはならないが、実際には大幅
な原価低減を基板に望むことができない。
【０００９】本発明は、上記課題を解決するためになさ
れたものであり、電極パッドがセンタ部分に配置して設
けられた半導体チップを基板の表面及び裏面に実装する
ことにより、コストを削減し基板の反りを抑えて高い信
頼性を有する半導体装置を提供することを目的とする。
れたものであり、電極パッドがセンタ部分に配置して設
けられた半導体チップを基板の表面及び裏面に実装する
ことにより、コストを削減し基板の反りを抑えて高い信
頼性を有する半導体装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明は、電極パッドが
センタ部分に設けられた一対の半導体チップと、表面に
前記一方の半導体チップが実装され、裏面に前記他方の
半導体チップが実装される基板と、を有する半導体装置
において、前記基板は、前記一方の半導体チップの電極
パッドに対応して表面のセンタ部分に設けられ、その電
極パッドに電気的に接続される接続パッドと、前記他方
の半導体チップの電極パッドに対応して裏面のセンタ部
分に設けられ、その電極パッドに電気的に接続される接
続パッドと、前記表面の接続パッドと裏面の接続パッド
との共通の外部端子として、スルーホール又はビアホー
ル及び配線を介して前記接続パッドに電気的に接続され
る外部端子パッドとを有する、ことを特徴とするもので
ある。
センタ部分に設けられた一対の半導体チップと、表面に
前記一方の半導体チップが実装され、裏面に前記他方の
半導体チップが実装される基板と、を有する半導体装置
において、前記基板は、前記一方の半導体チップの電極
パッドに対応して表面のセンタ部分に設けられ、その電
極パッドに電気的に接続される接続パッドと、前記他方
の半導体チップの電極パッドに対応して裏面のセンタ部
分に設けられ、その電極パッドに電気的に接続される接
続パッドと、前記表面の接続パッドと裏面の接続パッド
との共通の外部端子として、スルーホール又はビアホー
ル及び配線を介して前記接続パッドに電気的に接続され
る外部端子パッドとを有する、ことを特徴とするもので
ある。
【００１１】
【００１２】上記外部端子パッドは、基板の表面と裏面
とに設けられてもよい。この場合、基板の表面に設けら
れる外部端子パッドと基板の裏面に設けられる外部端子
パッドとは、平面からみて重なる位置に配置されてもよ
い。
とに設けられてもよい。この場合、基板の表面に設けら
れる外部端子パッドと基板の裏面に設けられる外部端子
パッドとは、平面からみて重なる位置に配置されてもよ
い。
【００１３】本発明の半導体装置は又、上記基板を３次
元的に重ねた構造を有し、重ねられた一方側の基板の外
部端子パッドと他方側の基板の外部端子パッドとを導体
を介して電気的に接続することを特徴とするものであ
る。
元的に重ねた構造を有し、重ねられた一方側の基板の外
部端子パッドと他方側の基板の外部端子パッドとを導体
を介して電気的に接続することを特徴とするものであ
る。
【００１４】上記重ねられた一方側の基板の裏面に実装
された半導体チップと他方側の基板の表面に実装された
半導体チップとは所定間隔を隔てているのが好ましい。
された半導体チップと他方側の基板の表面に実装された
半導体チップとは所定間隔を隔てているのが好ましい。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら説明する。図１及び図２は、センタ部分
に電極パッドが設けられた半導体チップの例を示す斜視
図である。
を参照しながら説明する。図１及び図２は、センタ部分
に電極パッドが設けられた半導体チップの例を示す斜視
図である。
【００１６】本発明の半導体装置に係る半導体チップ１
は、そのセンタ部分（端部を除いた内側の部分）だけに
電極パッド２が配置されており、各々の電極パッド２の
上下左右どの方向にも配線を引き回すことができる。例
えば、図１に示すように、電極パッド２がセンタ部分に
１直線又はジグザグ状に１列に並んでいる場合はもちろ
ん、図２に示すように、隣接して電極パッド２が並んで
いる場合も含む。
は、そのセンタ部分（端部を除いた内側の部分）だけに
電極パッド２が配置されており、各々の電極パッド２の
上下左右どの方向にも配線を引き回すことができる。例
えば、図１に示すように、電極パッド２がセンタ部分に
１直線又はジグザグ状に１列に並んでいる場合はもちろ
ん、図２に示すように、隣接して電極パッド２が並んで
いる場合も含む。
【００１７】図３は、図１の半導体チップを実装する基
板の表面と裏面を示す斜視図、図４は、図２の半導体チ
ップを実装する基板の表面と裏面を示す斜視図である。
板の表面と裏面を示す斜視図、図４は、図２の半導体チ
ップを実装する基板の表面と裏面を示す斜視図である。
【００１８】本発明の半導体装置に係る基板３は、表面
３ａと裏面３ｂとに半導体チップ１を実装するものであ
り、図３及び図４に示すように、半導体チップ１の電極
パッド２に対応した位置に配置され、表面３ａと裏面３
ｂにそれぞれ設けられた接続パッド４と、表面３ａと裏
面３ｂとを貫通する貫通孔５と、外部端子パッド６と、
を備えている。
３ａと裏面３ｂとに半導体チップ１を実装するものであ
り、図３及び図４に示すように、半導体チップ１の電極
パッド２に対応した位置に配置され、表面３ａと裏面３
ｂにそれぞれ設けられた接続パッド４と、表面３ａと裏
面３ｂとを貫通する貫通孔５と、外部端子パッド６と、
を備えている。
【００１９】表面３ａに設けられた接続パッド４と裏面
３ｂに設けられた接続パッド４との共通端子は、貫通孔
５を介して配線によって電気的に接続される。貫通孔５
は、例えば、スルーホール又はビアホールである。
３ｂに設けられた接続パッド４との共通端子は、貫通孔
５を介して配線によって電気的に接続される。貫通孔５
は、例えば、スルーホール又はビアホールである。
【００２０】外部端子パッド６は、基板３の端部に設け
られ、配線によって接続パッド４と電気的に接続され
る。外部端子パッド６は、半導体チップ１を実装した基
板３を多段に重ねる場合には、基板３の表面３ａと裏面
３ｂとにそれぞれ設けられる。
られ、配線によって接続パッド４と電気的に接続され
る。外部端子パッド６は、半導体チップ１を実装した基
板３を多段に重ねる場合には、基板３の表面３ａと裏面
３ｂとにそれぞれ設けられる。
【００２１】また、メモリモジュールのようにほぼすべ
てのピンを共通にできる場合には、図３及び図４に示す
ように、基板３の表面３ａに設けられる外部端子パッド
６と基板３の裏面３ｂに設けられる外部端子パッド６と
が平面からみて重なる位置に配置されるのが、スタック
の面から好ましい。しかし、片面にＲＩＳＫチップ、も
う片面にメモリチップ等を実装するように接続すべきピ
ン数が異なる場合には、必ずしも外部端子パッド６が重
なるように配置する必要はない。
てのピンを共通にできる場合には、図３及び図４に示す
ように、基板３の表面３ａに設けられる外部端子パッド
６と基板３の裏面３ｂに設けられる外部端子パッド６と
が平面からみて重なる位置に配置されるのが、スタック
の面から好ましい。しかし、片面にＲＩＳＫチップ、も
う片面にメモリチップ等を実装するように接続すべきピ
ン数が異なる場合には、必ずしも外部端子パッド６が重
なるように配置する必要はない。
【００２２】なお、基板３に半導体チップ１を両面実装
した半導体装置自体を、重ねることなくそのままモジュ
ールとして使用する場合は、外部端子パッド６は必ずし
も基板３の両面に設ける必要はない。
した半導体装置自体を、重ねることなくそのままモジュ
ールとして使用する場合は、外部端子パッド６は必ずし
も基板３の両面に設ける必要はない。
【００２３】図５は、基板の両面に半導体チップを実装
し、外部端子パッドに導電性バンプを設けたメモリモジ
ュールの半導体装置を示す斜視図、図６は、図５のVI−
VI線断面図である。
し、外部端子パッドに導電性バンプを設けたメモリモジ
ュールの半導体装置を示す斜視図、図６は、図５のVI−
VI線断面図である。
【００２４】図５及び図６に示すメモリモジュールの半
導体装置Ａは、半導体チップ１と基板３とをフェースダ
ウンで実装するために、半導体チップ１上の電極パッド
２に導電性バンプ７が設けられ、導電性バンプ７と基板
３上の接続パッド４とが異方導電性シート８を介して電
気的に接続される。これを基板３の表面３ａと裏面３ｂ
の両面に対して行う。実装方法は基板３の表面３ａと裏
面３ｂで必ずしも同一の方法を採用する必要はないが、
反りをより押えるには、同一の方法を採用して、構造が
対称になるようにするのが好ましい。
導体装置Ａは、半導体チップ１と基板３とをフェースダ
ウンで実装するために、半導体チップ１上の電極パッド
２に導電性バンプ７が設けられ、導電性バンプ７と基板
３上の接続パッド４とが異方導電性シート８を介して電
気的に接続される。これを基板３の表面３ａと裏面３ｂ
の両面に対して行う。実装方法は基板３の表面３ａと裏
面３ｂで必ずしも同一の方法を採用する必要はないが、
反りをより押えるには、同一の方法を採用して、構造が
対称になるようにするのが好ましい。
【００２５】具体的な実装方法としては、半導体チップ
１側に金バンプを形成し、基板３側に半田供給したもの
を接続し、封止樹脂（例えば、シリカを含有するエポキ
シ系、アミン系、酸無水系、フェノール系、フェキシ系
の樹脂）で封止する工法（一般に半田工法と呼ばれ
る）、半導体チップ１に半田バンプを形成し、基板３の
接続パッド４にフラックスを塗布して半導体チップ１を
搭載し、搭載後リフローにより接続して封止する工法、
半導体チップ１ー基板３間に異方導電性シートを挟み、
熱圧着することにより実装する工法、或いは導電性樹脂
のバンプを半導体チップ１または基板３の電極パッド２
上に形成し、基板３に半導体チップ１搭載後に導電性樹
脂を硬化させ樹脂封止する工法などが挙げられる。
１側に金バンプを形成し、基板３側に半田供給したもの
を接続し、封止樹脂（例えば、シリカを含有するエポキ
シ系、アミン系、酸無水系、フェノール系、フェキシ系
の樹脂）で封止する工法（一般に半田工法と呼ばれ
る）、半導体チップ１に半田バンプを形成し、基板３の
接続パッド４にフラックスを塗布して半導体チップ１を
搭載し、搭載後リフローにより接続して封止する工法、
半導体チップ１ー基板３間に異方導電性シートを挟み、
熱圧着することにより実装する工法、或いは導電性樹脂
のバンプを半導体チップ１または基板３の電極パッド２
上に形成し、基板３に半導体チップ１搭載後に導電性樹
脂を硬化させ樹脂封止する工法などが挙げられる。
【００２６】図５及び図６に示す半導体装置Ａは、半導
体チップ１ー基板３間は封止樹脂、異方導電性シート８
等で満たされており、空隙になっていない。外部端子パ
ッド６上には導電性バンプ９が設けられる。この導電性
バンプ９は、モジュール同士、或いはモジュールーマザ
ーボードを電気的に接続するために設けられたものであ
る。
体チップ１ー基板３間は封止樹脂、異方導電性シート８
等で満たされており、空隙になっていない。外部端子パ
ッド６上には導電性バンプ９が設けられる。この導電性
バンプ９は、モジュール同士、或いはモジュールーマザ
ーボードを電気的に接続するために設けられたものであ
る。
【００２７】図７は、図５に示すメモリモジュールを２
段に重ねたスタックメモリモジュールの半導体装置を示
す斜視図、図８は、図７のVIII−VIII線断面図である。
段に重ねたスタックメモリモジュールの半導体装置を示
す斜視図、図８は、図７のVIII−VIII線断面図である。
【００２８】図７及び図８に示す半導体装置Ｂは、図５
及び図６に示すメモリモジュール同士を外部端子パッド
６上に設けられた導電性バンプ９によって電気的に接続
し、２段に重ねたスタックメモリモジュールである。外
部端子パッド６同士を電気的に接続する導電性バンプ９
としては、例えば、半田バンプ、銀エポキシ樹脂バン
プ、半田付き銅ボールなどが挙げられる。
及び図６に示すメモリモジュール同士を外部端子パッド
６上に設けられた導電性バンプ９によって電気的に接続
し、２段に重ねたスタックメモリモジュールである。外
部端子パッド６同士を電気的に接続する導電性バンプ９
としては、例えば、半田バンプ、銀エポキシ樹脂バン
プ、半田付き銅ボールなどが挙げられる。
【００２９】図７及び図８に示す半導体装置Ｂはメモリ
モジュールを２段だけ重ねてあるが、３段以上重ねても
よい。また、モジュール同士を重ねる際、半導体チップ
１に応力をかけないように、あるいは放熱しやすいよう
に、重ねられた上側の基板３の裏面３ｂに実装された半
導体チップ１と下側の基板３の表面３ａに実装された半
導体チップ１とが所定間隔を隔てているのが好ましい。
この場合、上側及び下側の半導体チップ１同士が接触し
ないように、外部端子パッド６上の導電性バンプ９の径
が選択して決定される。なお、スタックするモジュール
は、同一種類のモジュールでなくてもよい。
モジュールを２段だけ重ねてあるが、３段以上重ねても
よい。また、モジュール同士を重ねる際、半導体チップ
１に応力をかけないように、あるいは放熱しやすいよう
に、重ねられた上側の基板３の裏面３ｂに実装された半
導体チップ１と下側の基板３の表面３ａに実装された半
導体チップ１とが所定間隔を隔てているのが好ましい。
この場合、上側及び下側の半導体チップ１同士が接触し
ないように、外部端子パッド６上の導電性バンプ９の径
が選択して決定される。なお、スタックするモジュール
は、同一種類のモジュールでなくてもよい。
【００３０】本発明によれば、半導体チップ１のセンタ
部分に電極パッド２が設けられ、基板３の表面と裏面に
半導体チップ１の電極パッド２に対応した位置に接続パ
ッド４が設けられるので、基板３の表面と裏面とに半導
体チップ１を実装しても、外部端子等を共通化するため
の配線の引き回しを容易に行うことができる。
部分に電極パッド２が設けられ、基板３の表面と裏面に
半導体チップ１の電極パッド２に対応した位置に接続パ
ッド４が設けられるので、基板３の表面と裏面とに半導
体チップ１を実装しても、外部端子等を共通化するため
の配線の引き回しを容易に行うことができる。
【００３１】また、半導体チップ１を基板３の表面３ａ
と裏面３ｂの両面に実装するので、従来よりも基板３の
数が半分でよく、製造コストを大幅に削減できる。
と裏面３ｂの両面に実装するので、従来よりも基板３の
数が半分でよく、製造コストを大幅に削減できる。
【００３２】さらに、基板３に対して対称に半導体チッ
プ１が実装されるので、基板３にかかる応力が表面３ａ
と裏面３ｂとで相殺され、基板３の反り量が低減する。
また、個々の基板３の反り量が低減することにより、ス
タックする際の基板３間の距離のばらつきも低減される
ため、外部端子の導電性物質にかかる応力も均一化され
る。その結果、外部端子の接続信頼性が向上する。
プ１が実装されるので、基板３にかかる応力が表面３ａ
と裏面３ｂとで相殺され、基板３の反り量が低減する。
また、個々の基板３の反り量が低減することにより、ス
タックする際の基板３間の距離のばらつきも低減される
ため、外部端子の導電性物質にかかる応力も均一化され
る。その結果、外部端子の接続信頼性が向上する。
【００３３】本発明は、上記実施の形態に限定されるこ
とはなく、特許請求の範囲に記載された技術的事項の範
囲内において、種々の変更が可能である。
とはなく、特許請求の範囲に記載された技術的事項の範
囲内において、種々の変更が可能である。
【００３４】
【実施例】本発明者は、上述した半導体装置を実際に製
造した。この場合、半導体チップ１として１６Ｍｂのメ
モリチップを使用した。このメモリチップのチップ厚は
０．３ｍｍである。半導体チップ１上の電極パッド２は
アルミニウムで作られ、一辺が１１０μｍの大きさの正
方形の形状に形成される。また、基板３には厚さ０．４
ｍｍのガラエポ板を用い、基板３の裏表で共通の端子は
径０．３ｍｍのスルーホール５で接続した。配線層は銅
である。モジュールの構造は、図６に示すように、半導
体チップ１の電極パッド２上の導電性バンプ７に径１０
０μｍ程度の金バンプを形成し、厚さ３０μｍ程度の異
方導電性シート８を介してバンプ７と基板３の接続パッ
ド４を電気的に接続した。
造した。この場合、半導体チップ１として１６Ｍｂのメ
モリチップを使用した。このメモリチップのチップ厚は
０．３ｍｍである。半導体チップ１上の電極パッド２は
アルミニウムで作られ、一辺が１１０μｍの大きさの正
方形の形状に形成される。また、基板３には厚さ０．４
ｍｍのガラエポ板を用い、基板３の裏表で共通の端子は
径０．３ｍｍのスルーホール５で接続した。配線層は銅
である。モジュールの構造は、図６に示すように、半導
体チップ１の電極パッド２上の導電性バンプ７に径１０
０μｍ程度の金バンプを形成し、厚さ３０μｍ程度の異
方導電性シート８を介してバンプ７と基板３の接続パッ
ド４を電気的に接続した。
【００３５】外部端子パッド６の径は０．８ｍｍで、外
部端子パッド６上に形成した導電性バンプ９には径０．
７ｍｍの銅ボールの周りに半田をメッキで付けた半田付
き銅ボールを用いた。
部端子パッド６上に形成した導電性バンプ９には径０．
７ｍｍの銅ボールの周りに半田をメッキで付けた半田付
き銅ボールを用いた。
【００３６】本発明者は又、前述のメモリモジュール
を、導電性バンプ９に半田付き銅ボールを使用してスタ
ックした。半田付き銅ボールの銅ポール径は０．７ｍｍ
である。
を、導電性バンプ９に半田付き銅ボールを使用してスタ
ックした。半田付き銅ボールの銅ポール径は０．７ｍｍ
である。
【００３７】これによりモジュール間を０．７ｍｍ間隔
に規定し、メモリモジュールをスタックした際に、半導
体チップ１間を０．０４μｍ（銅ボール径０．７μｍー
チップ厚０．３μｍ×２ー異方導電性シート厚０．０３
μｍ×２）間隔をあけた。
に規定し、メモリモジュールをスタックした際に、半導
体チップ１間を０．０４μｍ（銅ボール径０．７μｍー
チップ厚０．３μｍ×２ー異方導電性シート厚０．０３
μｍ×２）間隔をあけた。
【００３８】
【発明の効果】本発明によれば、次のような優れた効果
を奏する。 （１）半導体チップのセンタ部分に電極パッドが設けら
れ、基板の表面と裏面に半導体チップの電極パッドに対
応した位置に接続パッドが設けられるので、基板の表面
と裏面とに半導体チップを実装しても、外部端子等を共
通化するための配線の引き回しを容易に行うことができ
る。 （２）半導体チップを基板の表面と裏面の両面に実装す
るので、従来よりも基板の数が半分ですみ、製造コスト
を大幅に削減できる。 （３）基板に対して対称に半導体チップが実装されるの
で、基板にかかる応力が表面と裏面とで相殺され、基板
の反り量が低減する。また、個々の基板の反り量が低減
することにより、スタックする際の基板間の距離のばら
つきも低減されるため、外部端子の導電性物質にかかる
応力も均一化される。その結果、外部端子の接続信頼性
が向上する。
を奏する。 （１）半導体チップのセンタ部分に電極パッドが設けら
れ、基板の表面と裏面に半導体チップの電極パッドに対
応した位置に接続パッドが設けられるので、基板の表面
と裏面とに半導体チップを実装しても、外部端子等を共
通化するための配線の引き回しを容易に行うことができ
る。 （２）半導体チップを基板の表面と裏面の両面に実装す
るので、従来よりも基板の数が半分ですみ、製造コスト
を大幅に削減できる。 （３）基板に対して対称に半導体チップが実装されるの
で、基板にかかる応力が表面と裏面とで相殺され、基板
の反り量が低減する。また、個々の基板の反り量が低減
することにより、スタックする際の基板間の距離のばら
つきも低減されるため、外部端子の導電性物質にかかる
応力も均一化される。その結果、外部端子の接続信頼性
が向上する。
【図１】センタ部分に電極パッドが設けられた半導体チ
ップの一例を示す斜視図である。
ップの一例を示す斜視図である。
【図２】センタ部分に電極パッドが設けられた半導体チ
ップの他の例を示す斜視図である。
ップの他の例を示す斜視図である。
【図３】図１の半導体チップを実装する基板の表面と裏
面を示す斜視図である。
面を示す斜視図である。
【図４】図２の半導体チップを実装する基板の表面と裏
面を示す斜視図である。
面を示す斜視図である。
【図５】基板の両面に半導体チップを実装し、外部端子
パッドに導電性バンプを設けたメモリモジュールの半導
体装置を示す斜視図である。
パッドに導電性バンプを設けたメモリモジュールの半導
体装置を示す斜視図である。
【図６】図５のVI−VI線断面図である。
【図７】図５のメモリモジュールを２段重ねたスタック
メモリモジュールの半導体装置を示す斜視図である。
メモリモジュールの半導体装置を示す斜視図である。
【図８】図７のVIII−VIII線断面図である。
【図９】電極パッドがセンタ部分に並んで設けられる半
導体チップを示す斜視図である。
導体チップを示す斜視図である。
【図１０】電極パッドが２辺に沿って端部に設けられる
半導体チップを示す斜視図である。
半導体チップを示す斜視図である。
【図１１】電極パッドが２辺に沿って端部に設けられる
半導体チップを基板の両面に実装する場合を説明する説
明図である。
半導体チップを基板の両面に実装する場合を説明する説
明図である。
【図１２】３次元メモリモジュールの構造を示す断面図
である。
である。
Ａ：半導体装置 Ｂ：半導体装置 １：半導体チップ ２：電極パッド ３：基板 ３ａ：表面 ３ｂ：裏面 ４：接続パッド ５：貫通孔 ６：外部端子パッド ７：導電性バンプ ８：異方導電性シート ９：導電性バンプ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 仙波 直治 東京都港区芝五丁目７番１号 日本電気 株式会社内 (56)参考文献 特開 平６−216182（ＪＰ，Ａ) 特開 平３−16252（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 25/065
Claims (5)
- 【請求項１】電極パッドがセンタ部分に設けられた一対
の半導体チップと、 表面に前記一方の半導体チップが実装され、裏面に前記
他方の半導体チップが実装される基板と、を有する半導
体装置において、 前記基板は、前記一方の半導体チップの電極パッドに対
応して表面のセンタ部分に設けられ、その電極パッドに
電気的に接続される接続パッドと、前記他方の半導体チ
ップの電極パッドに対応して裏面のセンタ部分に設けら
れ、その電極パッドに電気的に接続される接続パッド
と、前記表面の接続パッドと裏面の接続パッドとの共通
の外部端子として、スルーホール又はビアホール及び配
線を介して前記接続パッドに電気的に接続される外部端
子パッドとを有する、ことを特徴とする半導体装置。 - 【請求項２】前記外部端子パッドは、基板の表面と裏面
とに設けられることを特徴とする請求項１に記載の半導
体装置。 - 【請求項３】前記基板の表面に設けられる外部端子パッ
ドと基板の裏面に設けられる外部端子パッドとは、平面
からみて重なる位置に配置されることを特徴とする請求
項２に記載の半導体装置。 - 【請求項４】前記基板を３次元的に重ねた構造を有し、
重ねられた一方側の基板の外部端子パッドと他方側の基
板の外部端子パッドとが導体を介して電気的に接続され
ることを特徴とする請求項１乃至３のいずれか１つの項
に記載の半導体装置。 - 【請求項５】前記重ねられた一方側の基板の裏面に実装
された半導体チップと他方側の基板の表面に実装された
半導体チップとは所定間隔を隔てていることを特徴とす
る請求項４に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9158249A JP2910731B2 (ja) | 1997-06-16 | 1997-06-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9158249A JP2910731B2 (ja) | 1997-06-16 | 1997-06-16 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH118347A JPH118347A (ja) | 1999-01-12 |
| JP2910731B2 true JP2910731B2 (ja) | 1999-06-23 |
Family
ID=15667515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9158249A Expired - Fee Related JP2910731B2 (ja) | 1997-06-16 | 1997-06-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2910731B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4811585A (en) * | 1986-04-02 | 1989-03-14 | Nissan Motor Co., Ltd. | Device for forming asymmetrical articles by rolling |
| JP2002151648A (ja) | 2000-11-07 | 2002-05-24 | Mitsubishi Electric Corp | 半導体モジュール |
| JP4622469B2 (ja) * | 2004-11-12 | 2011-02-02 | ソニー株式会社 | 回路基板、回路基板製造方法、及び半導体装置 |
| JP5068133B2 (ja) * | 2007-10-17 | 2012-11-07 | 新光電気工業株式会社 | 半導体チップ積層構造体及び半導体装置 |
| JP2017122625A (ja) * | 2016-01-06 | 2017-07-13 | 株式会社豊田中央研究所 | データ収録装置 |
-
1997
- 1997-06-16 JP JP9158249A patent/JP2910731B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH118347A (ja) | 1999-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6982869B2 (en) | Folded interposer | |
| US8338963B2 (en) | Multiple die face-down stacking for two or more die | |
| KR100335717B1 (ko) | 고용량 메모리 카드 | |
| US6483718B2 (en) | Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument | |
| JP3967133B2 (ja) | 半導体装置及び電子機器の製造方法 | |
| US6331221B1 (en) | Process for providing electrical connection between a semiconductor die and a semiconductor die receiving member | |
| US5817530A (en) | Use of conductive lines on the back side of wafers and dice for semiconductor interconnects | |
| US5025306A (en) | Assembly of semiconductor chips | |
| US10229900B2 (en) | Semiconductor memory device including stacked chips and memory module having the same | |
| US7592689B2 (en) | Semiconductor module comprising semiconductor chips and method for producing the same | |
| US20080122113A1 (en) | Semiconductor device assemblies and systems including at least one conductive pathway extending around a side of at least one semiconductor device and methods for forming the same | |
| JP2002076057A5 (ja) | ||
| US6215184B1 (en) | Optimized circuit design layout for high performance ball grid array packages | |
| JP2003133518A (ja) | 半導体モジュール | |
| JP2910731B2 (ja) | 半導体装置 | |
| JPH0575014A (ja) | 半導体チツプの実装構造 | |
| JP2001156250A (ja) | 半導体チップ、マルチチップパッケージ，および半導体装置と、並びに、それを用いた電子機器 | |
| JPH04290258A (ja) | マルチチップモジュール | |
| KR100513422B1 (ko) | 집적회로 모듈의 구조 | |
| KR102578797B1 (ko) | 반도체 패키지 | |
| JP2001177049A (ja) | 半導体装置及びｉｃカード | |
| JP2001085600A (ja) | 半導体チップ、マルチチップパッケージ、半導体装置、並びに電子機器 | |
| JP4699089B2 (ja) | チップオンフィルム半導体装置 | |
| CN215220719U (zh) | 一种双面封装结构 | |
| JP2000294725A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080409 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110409 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120409 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120409 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140409 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |