JP3020067B2 - 回路基板検査方法 - Google Patents
回路基板検査方法Info
- Publication number
- JP3020067B2 JP3020067B2 JP2145760A JP14576090A JP3020067B2 JP 3020067 B2 JP3020067 B2 JP 3020067B2 JP 2145760 A JP2145760 A JP 2145760A JP 14576090 A JP14576090 A JP 14576090A JP 3020067 B2 JP3020067 B2 JP 3020067B2
- Authority
- JP
- Japan
- Prior art keywords
- pin
- circuit board
- circuit boards
- measurement
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は回路基板の検査方法に関し、さらに詳しく
言えば、多面取り基板など、複数の回路基板を検査する
に好適な回路基板の検査方法に関するものである。
言えば、多面取り基板など、複数の回路基板を検査する
に好適な回路基板の検査方法に関するものである。
特開平１−156681号公報には、事前のフログラムを殆
ど不要とした本出願人の提案に係るノンプログラム方式
の回路基板の検査方法が開示されている。第７図には例
えば４つの抵抗R1〜R4をブリッジ接続してなる回路を検
査対象とする例が示されている。これによると、各測定
ポイントＡ〜Ｄに対応して４つのプローブピン１〜４が
用意される。各プローブピン１〜４には、それぞれ２つ
の切換スイッチ1a,1b;2a,2b;3a,3b;4a,4bが並列的に接
続されている。各プローブピン１〜４は、その一方のス
イッチ1a,2a,3a,4aを介して測定信号源である例えば交
流電源５に接続される。また、各プローブピン１〜４
は、その他方のスイッチ1b,2b,3b,4bを介して信号検出
部６に接続される。この場合、同信号検出部６は電流−
電圧変換器からなり、その出力側には増幅器７を介して
A/D変換器８が接続されている。検出された信号はこのA
/D変換器８にてデジタル信号に変換され、CPU9にて処理
される。上記各スイッチもこのCPU9にて制御される。
ど不要とした本出願人の提案に係るノンプログラム方式
の回路基板の検査方法が開示されている。第７図には例
えば４つの抵抗R1〜R4をブリッジ接続してなる回路を検
査対象とする例が示されている。これによると、各測定
ポイントＡ〜Ｄに対応して４つのプローブピン１〜４が
用意される。各プローブピン１〜４には、それぞれ２つ
の切換スイッチ1a,1b;2a,2b;3a,3b;4a,4bが並列的に接
続されている。各プローブピン１〜４は、その一方のス
イッチ1a,2a,3a,4aを介して測定信号源である例えば交
流電源５に接続される。また、各プローブピン１〜４
は、その他方のスイッチ1b,2b,3b,4bを介して信号検出
部６に接続される。この場合、同信号検出部６は電流−
電圧変換器からなり、その出力側には増幅器７を介して
A/D変換器８が接続されている。検出された信号はこのA
/D変換器８にてデジタル信号に変換され、CPU9にて処理
される。上記各スイッチもこのCPU9にて制御される。
回路基板の検査は次のようにして行なわれる。まず、
各プローブピン１〜４を被測定ポイントＡ〜Ｄに接触さ
せる。そして、交流電源５側のスイッチ1a〜4aの内、例
えばスイッチ1aを「開」、その他のスイッチ2a〜4aを
「閉」とするとともに、信号検出器６側のスイッチ1b〜
4bの内、スイッチ1bを「閉」とし、その他のスイッチ2b
〜4bを「開」とする。以下、これを１ピン対残りの他の
全ピンテストと言う。
各プローブピン１〜４を被測定ポイントＡ〜Ｄに接触さ
せる。そして、交流電源５側のスイッチ1a〜4aの内、例
えばスイッチ1aを「開」、その他のスイッチ2a〜4aを
「閉」とするとともに、信号検出器６側のスイッチ1b〜
4bの内、スイッチ1bを「閉」とし、その他のスイッチ2b
〜4bを「開」とする。以下、これを１ピン対残りの他の
全ピンテストと言う。
これにより、測定ポイントＢ〜Ｄは同電位で、測定ポ
イントＡのみがそれらに対して低電位となるため、この
例の場合には測定ポイントＢとＤから測定ポイントＡに
電流が流れ込むことになる。この電流は信号検出器６に
て電圧に変換されたのち、増幅器７およびA/D変換器８
を経てCPU9に入力される。CPU9はこの検出信号と予め設
定されている基準データとを比較して良否判定を行な
う。これを各測定ポイントについて行なう。
イントＡのみがそれらに対して低電位となるため、この
例の場合には測定ポイントＢとＤから測定ポイントＡに
電流が流れ込むことになる。この電流は信号検出器６に
て電圧に変換されたのち、増幅器７およびA/D変換器８
を経てCPU9に入力される。CPU9はこの検出信号と予め設
定されている基準データとを比較して良否判定を行な
う。これを各測定ポイントについて行なう。
上記の検査方法によれば、各プローブピンのスイッチ
を切換えるだけでよいため、被検査回路基板が異なるた
びに検査プログラムなどを変更する必要がない。
を切換えるだけでよいため、被検査回路基板が異なるた
びに検査プログラムなどを変更する必要がない。
しかしながら、例えば一枚の母基板上に同一の回路基
板を複数形成してなる所謂多面取り基板を検査する場合
には次のような問題が生ずる。これを第８図に示されて
いる多面取り基板を例にして説明する。なお、この基板
上には例えば抵抗R1−コンデンサＣ−抵抗R2なる同一の
２つの直列回路S1,S2が互いに電気的に絶縁された状態
で形成されており、その各直列回路S1,S2について図示
のようにそれぞれ４本のプローブピンを立てるものとす
る。
板を複数形成してなる所謂多面取り基板を検査する場合
には次のような問題が生ずる。これを第８図に示されて
いる多面取り基板を例にして説明する。なお、この基板
上には例えば抵抗R1−コンデンサＣ−抵抗R2なる同一の
２つの直列回路S1,S2が互いに電気的に絶縁された状態
で形成されており、その各直列回路S1,S2について図示
のようにそれぞれ４本のプローブピンを立てるものとす
る。
８本のプローブピンに図示のように左から順に１〜８
までのピン番号を付して、上記１ピン対残りの他の全ピ
ンテストを行なうとすると、その測定ステップとピンの
組合せは次表のようになる。
までのピン番号を付して、上記１ピン対残りの他の全ピ
ンテストを行なうとすると、その測定ステップとピンの
組合せは次表のようになる。
本来、一方の直列回路S1にはプローブピン１〜４が割
り当てられ、他方の直列回路S2にはプローブピン５〜８
が割り当てられ、両グループ間には何ら電気的関係がな
いにもかかわらず、それら相互間のテストを行なうこと
になり、意味のないデータまでをも測定してしまうこと
になる。
り当てられ、他方の直列回路S2にはプローブピン５〜８
が割り当てられ、両グループ間には何ら電気的関係がな
いにもかかわらず、それら相互間のテストを行なうこと
になり、意味のないデータまでをも測定してしまうこと
になる。
これは、複数の基板フィクスチャーを有し、その各フ
ィクスチャーに回路構成が異なる回路基板をのせ、その
全部の回路基板について同時に上記１ピン対残りの他の
全ピンテストを行なう場合についても言える。
ィクスチャーに回路構成が異なる回路基板をのせ、その
全部の回路基板について同時に上記１ピン対残りの他の
全ピンテストを行なう場合についても言える。
この発明は、上記従来の事情に鑑みなされたもので、
その構成上の特徴は、一枚の母基板に同一の回路基板を
複数形成してなる多面取り基板を対象とする回路基板検
査方法であって、複数の回路基板の各被測定ポイントに
接触する複数のプローブピンと、同プローブピンを介し
て各回路基板に測定信号を供給する測定信号源およびそ
の各回路基板側から出力される応答信号を同じくプロー
ブピンを介して検出する信号検出部と、プローブピンを
測定信号源もしくは信号検出部のいずれかに接続する切
換え手段とを含み、プローブピンの内の所定の１本を信
号検出部側に接続し、その残りの全部を測定信号源側に
接続し、この１ピン対残りの他の全ピンテストを各プロ
ーブピンについて行なうことにより、各被測定ポイント
のインピーダンスを測定し、該インピーダンスの値をも
って各回路基板の良否を判別するものにおいては、ま
ず、良品と見倣される母基板中の任意の一つの回路基板
について１ピン対残りの他の全ピンテストを行なって同
回路基板の各被測定ポイントについて、その測定ステッ
プ順位およびその各測定ステップに応じて組合わせられ
たピン番号と判定基準データとを含む検査データを所定
の本体メモリに記憶させ、他の回路基板については、そ
のメモリに記憶されている検査データを同本体メモリ中
の現在データの最終ステップ以降に順次コピーするとと
もに、ピン番号に所定のオフセット値を加算し、これを
被測定回路基板数繰り返して、すべての回路基板につい
ての測定ステップ順位およびその組合せに係るピン番号
と判定基準データとを作成し、回路基板検査時には、被
検査母基板中の各回路基板をメモリに格納されている測
定ステップ順位およびピン番号の組合せにしたがって検
査することにある。
その構成上の特徴は、一枚の母基板に同一の回路基板を
複数形成してなる多面取り基板を対象とする回路基板検
査方法であって、複数の回路基板の各被測定ポイントに
接触する複数のプローブピンと、同プローブピンを介し
て各回路基板に測定信号を供給する測定信号源およびそ
の各回路基板側から出力される応答信号を同じくプロー
ブピンを介して検出する信号検出部と、プローブピンを
測定信号源もしくは信号検出部のいずれかに接続する切
換え手段とを含み、プローブピンの内の所定の１本を信
号検出部側に接続し、その残りの全部を測定信号源側に
接続し、この１ピン対残りの他の全ピンテストを各プロ
ーブピンについて行なうことにより、各被測定ポイント
のインピーダンスを測定し、該インピーダンスの値をも
って各回路基板の良否を判別するものにおいては、ま
ず、良品と見倣される母基板中の任意の一つの回路基板
について１ピン対残りの他の全ピンテストを行なって同
回路基板の各被測定ポイントについて、その測定ステッ
プ順位およびその各測定ステップに応じて組合わせられ
たピン番号と判定基準データとを含む検査データを所定
の本体メモリに記憶させ、他の回路基板については、そ
のメモリに記憶されている検査データを同本体メモリ中
の現在データの最終ステップ以降に順次コピーするとと
もに、ピン番号に所定のオフセット値を加算し、これを
被測定回路基板数繰り返して、すべての回路基板につい
ての測定ステップ順位およびその組合せに係るピン番号
と判定基準データとを作成し、回路基板検査時には、被
検査母基板中の各回路基板をメモリに格納されている測
定ステップ順位およびピン番号の組合せにしたがって検
査することにある。
また、複数の基板フィクスチャーおよびそれに対応す
るピンボードを有し、回路構成が異なる複数の回路基板
を検査する場合には、まず、良品と見倣される各回路基
板ごとに１ピン対残りの他の全ピンテストを行なって同
各回路基板の各被測定ポイントについて、その測定ステ
ップ順位およびその各測定ステップに応じて組合せられ
たピン番号と判定基準データとを含む検査データを外部
記憶手段にそれぞれ記憶させたのち、各回路基板につい
ての各検査データを本体メモリ内にあらかじめ各回路基
板ごとに割り当てられている各メモリ領域に順位付けし
て書き込むとともに、第２順位以下の検査データのピン
番号に所定のオフセット値を加算して、全回路基板に対
する検査データを作成し、回路基板検査時には、上記メ
モリに記憶されている検査データをステップ順にしたが
って読み出して各基板フィクスチャーに固定されている
被検査回路基板の検査を行なうことになる。
るピンボードを有し、回路構成が異なる複数の回路基板
を検査する場合には、まず、良品と見倣される各回路基
板ごとに１ピン対残りの他の全ピンテストを行なって同
各回路基板の各被測定ポイントについて、その測定ステ
ップ順位およびその各測定ステップに応じて組合せられ
たピン番号と判定基準データとを含む検査データを外部
記憶手段にそれぞれ記憶させたのち、各回路基板につい
ての各検査データを本体メモリ内にあらかじめ各回路基
板ごとに割り当てられている各メモリ領域に順位付けし
て書き込むとともに、第２順位以下の検査データのピン
番号に所定のオフセット値を加算して、全回路基板に対
する検査データを作成し、回路基板検査時には、上記メ
モリに記憶されている検査データをステップ順にしたが
って読み出して各基板フィクスチャーに固定されている
被検査回路基板の検査を行なうことになる。
前者の方法によれば、母基板上の任意の一つの回路基
板のデータをコピーして全検査データを作成するため、
無意味な検査が省かれる。また、その全検査データを一
つのメモリに格納することができる。また、後者の方法
によると、回路構成が異なる回路基板についても並行し
て１ピン対残りの他の全ピンテストを行なうことが可能
となる。
板のデータをコピーして全検査データを作成するため、
無意味な検査が省かれる。また、その全検査データを一
つのメモリに格納することができる。また、後者の方法
によると、回路構成が異なる回路基板についても並行し
て１ピン対残りの他の全ピンテストを行なうことが可能
となる。
まず、第１図ないし第３図を参照しながら多面取り基
板の検査方法について説明する。この実施例では、一枚
の母基板に回路構成が同一の３つの回路基板S1〜S3が互
いに電気的に無関係な状態で形成されており、各回路基
板についてそれぞれ４本のプローブピンが割り当てられ
るものとする。また、この検査方法を実施する装置は、
本体メモリを有するとともに、その他に外部記憶手段と
して例えばフロッピーディスクを備えていると理解され
たい。
板の検査方法について説明する。この実施例では、一枚
の母基板に回路構成が同一の３つの回路基板S1〜S3が互
いに電気的に無関係な状態で形成されており、各回路基
板についてそれぞれ４本のプローブピンが割り当てられ
るものとする。また、この検査方法を実施する装置は、
本体メモリを有するとともに、その他に外部記憶手段と
して例えばフロッピーディスクを備えていると理解され
たい。
まず、良品と見倣される母基板を用意し、先頭のプロ
ーブピン（例えば図示左端のピン）が接触している回路
基板S1から判定基準となる基準データを作成する。すな
わち、回路基板S1に割り当てられる４本のプローブピン
の番号を左から１〜４として、１ピン対残りの他の全ピ
ンテストを実行する。そのステップとピンの組合せを表
１に示す。
ーブピン（例えば図示左端のピン）が接触している回路
基板S1から判定基準となる基準データを作成する。すな
わち、回路基板S1に割り当てられる４本のプローブピン
の番号を左から１〜４として、１ピン対残りの他の全ピ
ンテストを実行する。そのステップとピンの組合せを表
１に示す。
この表１のステップ順位およびピンの組合せと回路基
板S1から吸収した基準データを本体メモリに書き込むと
ともに、例えばフロッピーディスクにセーブする。以
下、このセーブしたデータをすべて含めて検査データと
言う。
板S1から吸収した基準データを本体メモリに書き込むと
ともに、例えばフロッピーディスクにセーブする。以
下、このセーブしたデータをすべて含めて検査データと
言う。
次に、回路基板S2の基準データを作成するため、フロ
ッピーディスクより回路基板S1に関する検査データを読
み出して、本体メモリの現在データの最終ステップ４以
降、すなわちステップ５より書き込む。そして、そのピ
ン番号に所定のオフセット値、この例では10を加算す
る。このオフセットされたステップとピンの組合せを表
２に示す。
ッピーディスクより回路基板S1に関する検査データを読
み出して、本体メモリの現在データの最終ステップ４以
降、すなわちステップ５より書き込む。そして、そのピ
ン番号に所定のオフセット値、この例では10を加算す
る。このオフセットされたステップとピンの組合せを表
２に示す。
同様に、回路基板S3の基準データを作成するため、フ
ロッピーディスクより回路基板S1に関する検査データを
読み出して、本体メモリの現在データの最終ステップ８
以降、すなわちステップ９より書き込む。そして、その
ピン番号に所定のオフセット値、この例では20を加算す
る。このオフセットされたステップとピンの組合せを表
３に示す。
ロッピーディスクより回路基板S1に関する検査データを
読み出して、本体メモリの現在データの最終ステップ８
以降、すなわちステップ９より書き込む。そして、その
ピン番号に所定のオフセット値、この例では20を加算す
る。このオフセットされたステップとピンの組合せを表
３に示す。
このようにして、本体メモリ内に回路基板S1〜S3に関
する検査データが作成される。なお、この実施例では回
路基板S1の検査データを一旦フロッピーディスクに格納
してから、その検査データを本体メモリの現在データの
最終ステップ以降にコピーするようにしているが、場合
によっては、本体メモリに書き込んだ回路基板S1の検査
データをそのままその最終ステップ以降にコピーするよ
うにしてもよい。
する検査データが作成される。なお、この実施例では回
路基板S1の検査データを一旦フロッピーディスクに格納
してから、その検査データを本体メモリの現在データの
最終ステップ以降にコピーするようにしているが、場合
によっては、本体メモリに書き込んだ回路基板S1の検査
データをそのままその最終ステップ以降にコピーするよ
うにしてもよい。
回路基板検査時には、この本体メモリ内に作成された
検査データが１データとしてテストに供される。したが
って、回路基板S1〜S3に跨って、１ピン対残りの他の全
ピンテストが行なわれることはない。また、全検査デー
タが一つの本体メモリ内に格納されるため、メモリを増
加させる必要もない。なお参考までに、第２図に検査デ
ータの作成に係るフローチャートを示し、第３図に基板
検査実行時のフローチャートを示す。
検査データが１データとしてテストに供される。したが
って、回路基板S1〜S3に跨って、１ピン対残りの他の全
ピンテストが行なわれることはない。また、全検査デー
タが一つの本体メモリ内に格納されるため、メモリを増
加させる必要もない。なお参考までに、第２図に検査デ
ータの作成に係るフローチャートを示し、第３図に基板
検査実行時のフローチャートを示す。
次に、第４図ないし第６図を参照して、基板フィクス
チャーが複数設けられていて、その各々に回路構成が異
なる例えば３枚の回路基板S4〜S6をセットして、１ピン
対残りの他の全ピンテストを並行的に行なう場合につい
て説明する。なお各回路基板S4〜S6には、実施例と同じ
く４本のプローブピンが割り当てられており、そのピン
番号は図示左から1,2,3,4とする。
チャーが複数設けられていて、その各々に回路構成が異
なる例えば３枚の回路基板S4〜S6をセットして、１ピン
対残りの他の全ピンテストを並行的に行なう場合につい
て説明する。なお各回路基板S4〜S6には、実施例と同じ
く４本のプローブピンが割り当てられており、そのピン
番号は図示左から1,2,3,4とする。
まず、良品と見倣される３枚の回路基板S4〜S6を用意
し、これらから判定基準となる基準データを作成する。
すなわち、各回路基板S4〜S6にプローブピンを接触さ
せ、その各々について１ピン対残りの他の全ピンテスト
を行ない、その時のステップおよびピンの組合せと基準
データとを含む検査データを例えばフロッピーディスク
などの外部記憶手段にセーブする。この時のステップと
ピンの組合せは、各回路基板S4〜S6とも同じであり、そ
の一例を表４に示す。
し、これらから判定基準となる基準データを作成する。
すなわち、各回路基板S4〜S6にプローブピンを接触さ
せ、その各々について１ピン対残りの他の全ピンテスト
を行ない、その時のステップおよびピンの組合せと基準
データとを含む検査データを例えばフロッピーディスク
などの外部記憶手段にセーブする。この時のステップと
ピンの組合せは、各回路基板S4〜S6とも同じであり、そ
の一例を表４に示す。
次に、この各検査データをフロッピーディスクから読
み出して本体メモリにコピーするのであるが、この場
合、本体メモリは各回路基板S4〜S6に合せて３つのメモ
リ領域A,B,Cに区画されている。この例において、メモ
リ領域Ａには回路基板S4に関する検査データが、メモリ
領域Ｂには回路基板S5に関する検査データが、また、メ
モリ領域Ｃには回路基板S6に関する検査データがそれぞ
れコピーされる。ここで、回路基板測定時におけるメモ
リ領域の読み出し順位をＡ→Ｂ→Ｃとすると、メモリ領
域Ａにコピーされた回路基板S4に関する検査データはそ
のままとされるが、メモリ領域Ｂにコピーされた回路基
板S5に関する検査データ中のピン番号には所定のオフセ
ット値、例えば10が加算される。また、メモリ領域Ｃに
コピーされた回路基板S6に関する検査データ中のピン番
号には所定のオフセット値、例えば20が加算される。表
５〜表７にそれぞれ各メモリ領域A,B,Cに書き込まれた
ステップとピンの組合せ状態を示す。
み出して本体メモリにコピーするのであるが、この場
合、本体メモリは各回路基板S4〜S6に合せて３つのメモ
リ領域A,B,Cに区画されている。この例において、メモ
リ領域Ａには回路基板S4に関する検査データが、メモリ
領域Ｂには回路基板S5に関する検査データが、また、メ
モリ領域Ｃには回路基板S6に関する検査データがそれぞ
れコピーされる。ここで、回路基板測定時におけるメモ
リ領域の読み出し順位をＡ→Ｂ→Ｃとすると、メモリ領
域Ａにコピーされた回路基板S4に関する検査データはそ
のままとされるが、メモリ領域Ｂにコピーされた回路基
板S5に関する検査データ中のピン番号には所定のオフセ
ット値、例えば10が加算される。また、メモリ領域Ｃに
コピーされた回路基板S6に関する検査データ中のピン番
号には所定のオフセット値、例えば20が加算される。表
５〜表７にそれぞれ各メモリ領域A,B,Cに書き込まれた
ステップとピンの組合せ状態を示す。
上記のようにして、回路構成が異なる回路基板S4〜S6
について検査データが作成される。参考までに、そのフ
ローチャートを第５図に示す。なお、上記実施例におい
ては説明の便宜上、メモリをＡ〜Ｃに分割したが、実際
には回路基板S4の検査データはそのまま本体メモリに落
とされ、回路基板S5とS6についての検査データは本体メ
モリにすでに書き込まれている最終ステップ以降に連続
してコピーされ、全検査データが一つの検査データとし
て取り扱われる。
について検査データが作成される。参考までに、そのフ
ローチャートを第５図に示す。なお、上記実施例におい
ては説明の便宜上、メモリをＡ〜Ｃに分割したが、実際
には回路基板S4の検査データはそのまま本体メモリに落
とされ、回路基板S5とS6についての検査データは本体メ
モリにすでに書き込まれている最終ステップ以降に連続
してコピーされ、全検査データが一つの検査データとし
て取り扱われる。
回路基板検査時には、第６図のフローチャートに示さ
れているように、本体メモリの各メモリ領域A,B,Cから
順次検査データが読み出されて、各回路基板S4〜S6につ
いて、１ピン対残りの他の全ピンテストが行なわれる。
その場合、各フイクスチャーに属するプローブピンはオ
フセット値が加算されることにより、他のフイクスチャ
ーに属するプローブピンとは区別されるため、回路基板
S4〜S6に跨って、１ピン対残りの他の全ピンテストが行
なわれることはない。
れているように、本体メモリの各メモリ領域A,B,Cから
順次検査データが読み出されて、各回路基板S4〜S6につ
いて、１ピン対残りの他の全ピンテストが行なわれる。
その場合、各フイクスチャーに属するプローブピンはオ
フセット値が加算されることにより、他のフイクスチャ
ーに属するプローブピンとは区別されるため、回路基板
S4〜S6に跨って、１ピン対残りの他の全ピンテストが行
なわれることはない。
以上説明したように、請求項１に記載の発明によれ
ば、多面取り基板を検査するにあたって、その基板間相
互にわたる無意味な検査が省略される。また、判定基準
データを合理的に一つのメモリ内で作成することができ
る。また、請求項２に記載の発明によれば、回路構成が
異なる複数の回路基板に対しても、その各々について１
ピン対残りの他の全ピンテストを相互に干渉することな
く、並行して実施することができる。
ば、多面取り基板を検査するにあたって、その基板間相
互にわたる無意味な検査が省略される。また、判定基準
データを合理的に一つのメモリ内で作成することができ
る。また、請求項２に記載の発明によれば、回路構成が
異なる複数の回路基板に対しても、その各々について１
ピン対残りの他の全ピンテストを相互に干渉することな
く、並行して実施することができる。
【図面の簡単な説明】 第１図は多面取り基板についての一実施例を説明するた
めの模式図、第２図は同実施例における検査データの作
成を説明するためのフローチャート、第３図は同実施例
の回路基板検査時のフローチャート、第４図は回路構成
の異なる複数の回路基板についての他の実施例を説明す
るための模式図、第５図は同実施例における検査データ
の作成を説明するためのフローチャート、第６図は同実
施例の回路基板検査時のフローチャート、第７図はこの
発明の先行例としての検査方法を説明するための回路
図、第８図は多面取り基板について同検査方法を適用し
た場合の問題点を説明するための模式図である。 図中、１〜４はプローブピン、５は測定信号源、６は信
号検出部、９はCPU、S1〜S6は被検査回路基板である。
めの模式図、第２図は同実施例における検査データの作
成を説明するためのフローチャート、第３図は同実施例
の回路基板検査時のフローチャート、第４図は回路構成
の異なる複数の回路基板についての他の実施例を説明す
るための模式図、第５図は同実施例における検査データ
の作成を説明するためのフローチャート、第６図は同実
施例の回路基板検査時のフローチャート、第７図はこの
発明の先行例としての検査方法を説明するための回路
図、第８図は多面取り基板について同検査方法を適用し
た場合の問題点を説明するための模式図である。 図中、１〜４はプローブピン、５は測定信号源、６は信
号検出部、９はCPU、S1〜S6は被検査回路基板である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山本 幸一 長野県埴科郡坂城町大字坂城6249番地 日置電機株式会社内 (72)発明者 吉沢 良文 長野県埴科郡坂城町大字坂城6249番地 日置電機株式会社内
Claims (2)
- 【請求項１】一枚の母基板に同一の回路基板を複数形成
してなる多面取り基板を対象とする回路基板検査方法で
あって、複数の上記回路基板の各被測定ポイントに接触
する複数のプローブピンと、同プローブピンを介して上
記各回路基板に測定信号を供給する測定信号源およびそ
の各回路基板側から出力される応答信号を同じくプロー
ブピンを介して検出する信号検出部と、上記プローブピ
ンを上記測定信号源もしくは信号検出部のいずれかに接
続する切換え手段とを含み、上記プローブピンの内の所
定の１本を上記信号検出部側に接続し、その残りの全部
を上記測定信号源側に接続し、この１ピン対残りの他の
全ピンテストを各プローブピンについて行なうことによ
り、各被測定ポイントのインピーダンスを測定し、該イ
ンピーダンスの値をもって各回路基板の良否を判別する
ものにおいて、まず、良品と見倣される上記母基板中の
任意の一つの回路基板について上記１ピン対残りの他の
全ピンテストを行なって同回路基板の各被測定ポイント
について、その測定ステップ順位およびその各測定ステ
ップに応じて組合わせられたピン番号と判定基準データ
を含む検査データを所定の本体メモリに記憶させ、他の
回路基板については、上記メモリに記憶されている上記
検査データを同本体メモリ中の現在データの最終ステッ
プ以降に順次コピーするとともに、そのピン番号に所定
のオフセット値を加算し、これを被測定回路基板数繰り
返して、すべての回路基板についての測定ステップ順位
およびその組合せに係るピン番号と判定基準データとを
作成し、回路基板検査時には、被検査母基板中の各回路
基板を上記本体メモリに格納されている測定ステップ順
位およびピン番号の組合せにしたがって検査することを
特徴とする回路基板の検査方法。 - 【請求項２】複数の基板フィクスチャーおよびそれに対
応するピンボードを有し、回路構成が異なる複数の回路
基板を同時に検査する回路基板検査方法であって、複数
の上記回路基板の各被測定ポイントに接触する複数のプ
ローブピンと、同プローブピンを介して上記各回路基板
に測定信号を供給する測定信号源およびその各回路基板
側から出力される応答信号を同じくプローブピンを介し
て検出する信号検出部と、上記プローブピンを上記測定
信号源もしくは信号検出部のいずれかに接続する切換え
手段とを含み、上記プローブピンの内の所定の１本を上
記信号検出部側に接続し、その残りの全部を上記測定信
号源側に接続し、この１ピン対残りの他の全ピンテスト
を各プローブピンについて行なうことにより、各被測定
ポイントのインピーダンスを測定し、該インピーダンス
の値をもって各回路基板の良否を判別するものにおい
て、まず、良品と見倣される上記各回路基板ごとに上記
１ピン対残りの他の全ピンテストを行なって同各回路基
板の各被測定ポイントについて、その測定ステップ順位
およびその各測定ステップに応じて組合せられたピン番
号と判定基準データとを含む検査データを外部記憶手段
にそれぞれ記憶させたのち、上記各回路基板についての
各検査データを本体メモリ内にあらかじめ各回路基板ご
とに割り当てられている各メモリ領域に順位付けして書
き込むとともに、第２順位以下の検査データのピン番号
に所定のオフセット値を加算して、全回路基板に対する
検査データを作成し、回路基板検査時には、上記メモリ
に記憶されている検査データをステップ順にしたがって
読み出して各基板フィクスチャーに固定されている被検
査回路基板の検査を行なうことを特徴とする回路基板の
検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2145760A JP3020067B2 (ja) | 1990-06-04 | 1990-06-04 | 回路基板検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2145760A JP3020067B2 (ja) | 1990-06-04 | 1990-06-04 | 回路基板検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0438483A JPH0438483A (ja) | 1992-02-07 |
| JP3020067B2 true JP3020067B2 (ja) | 2000-03-15 |
Family
ID=15392529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2145760A Expired - Fee Related JP3020067B2 (ja) | 1990-06-04 | 1990-06-04 | 回路基板検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3020067B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4620848B2 (ja) * | 2000-09-12 | 2011-01-26 | イビデン株式会社 | プリント配線板の電気検査装置及び電気検査方法 |
| JP4745820B2 (ja) * | 2005-12-27 | 2011-08-10 | 日置電機株式会社 | 回路基板検査装置および回路基板検査方法 |
| CN114966210A (zh) * | 2022-05-26 | 2022-08-30 | 欣强电子（清远）有限公司 | 光模块连片板阻抗测试方法 |
-
1990
- 1990-06-04 JP JP2145760A patent/JP3020067B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0438483A (ja) | 1992-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900001466B1 (ko) | 반도체 시험장치 | |
| JP3558434B2 (ja) | 電気的配線検査方法及び装置 | |
| KR100299716B1 (ko) | Ic시험장치및방법 | |
| JPH0599972A (ja) | 導体装置検査方法及び装置 | |
| JPH04213079A (ja) | 任意波形の検査システム | |
| JP3020067B2 (ja) | 回路基板検査方法 | |
| JP5004010B2 (ja) | 基板検査装置及び基板検査方法 | |
| US5502390A (en) | Adiabatic conductor analyzer method and system | |
| JP4259692B2 (ja) | 回路基板検査装置 | |
| JP3784479B2 (ja) | 回路基板検査方法 | |
| JP2919147B2 (ja) | 半導体集積回路の試験方法 | |
| JP4314096B2 (ja) | 半導体集積回路検査装置および半導体集積回路検査方法 | |
| JP3281164B2 (ja) | Ｉｃのインサーキットテスタによる足浮き検出方法 | |
| KR100630716B1 (ko) | 다양한 패턴 데이터를 쓸 수 있는 반도체 메모리 소자 및그 전기적 검사방법 | |
| JPH07153298A (ja) | フェイルデータ処理装置 | |
| JPH0697254B2 (ja) | 回路基板検査方法 | |
| JP3040233B2 (ja) | 半導体装置の検査方法 | |
| JPH0412468Y2 (ja) | ||
| JPS62206468A (ja) | プローブポイント決定装置 | |
| JPS61234375A (ja) | プリント基板の検査方法およびその検査装置 | |
| JP4369002B2 (ja) | 回路基板検査装置 | |
| JPH1186593A (ja) | 集積回路試験装置 | |
| JPH05264676A (ja) | 故障検出方法及び検出装置 | |
| JPH03252565A (ja) | 配線基板検査装置 | |
| JPS6215471A (ja) | プリント基板検査装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |