JP3019446B2 - 高周波用半導体装置 - Google Patents
高周波用半導体装置Info
- Publication number
- JP3019446B2 JP3019446B2 JP3063360A JP6336091A JP3019446B2 JP 3019446 B2 JP3019446 B2 JP 3019446B2 JP 3063360 A JP3063360 A JP 3063360A JP 6336091 A JP6336091 A JP 6336091A JP 3019446 B2 JP3019446 B2 JP 3019446B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- space
- electrode
- frequency semiconductor
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、高周波用半導体装
置、特に電極間の寄生容量を減少せしめたＦＥＴ等の高
周波用半導体装置に関する。
置、特に電極間の寄生容量を減少せしめたＦＥＴ等の高
周波用半導体装置に関する。
【０００２】
【従来の技術】高周波用半導体装置、例えばバイポーラ
トランジスタの製造過程において、コレクタ、ベース、
エミッタ（電界効果トランジスタ：ＦＥＴの場合はソー
ス、ゲート、ドレイン）の各電極を半導体基板上に形成
した後、通常トランジスタの動作領域部が絶縁膜で被覆
され、上記各電極間が埋没してしまう。
トランジスタの製造過程において、コレクタ、ベース、
エミッタ（電界効果トランジスタ：ＦＥＴの場合はソー
ス、ゲート、ドレイン）の各電極を半導体基板上に形成
した後、通常トランジスタの動作領域部が絶縁膜で被覆
され、上記各電極間が埋没してしまう。
【０００３】このようなトランジスタの製造工程で用い
られる絶縁膜としては、特に金属配線層を形成する過程
における層間絶縁膜やオーバーコート用の絶縁膜等があ
げられる。
られる絶縁膜としては、特に金属配線層を形成する過程
における層間絶縁膜やオーバーコート用の絶縁膜等があ
げられる。
【０００４】
【発明が解決しようとする課題】これらの絶縁膜が電極
間を全て埋めることにより、ベース電極〜エミッタ電極
（ＦＥＴの場合ゲート電極〜ソース電極）及びベース電
極〜コレクタ電極（ＦＥＴの場合ゲート電極〜ドレイン
電極）のそれぞれの電極間で寄生容量が増大して高周波
特性が劣化する。
間を全て埋めることにより、ベース電極〜エミッタ電極
（ＦＥＴの場合ゲート電極〜ソース電極）及びベース電
極〜コレクタ電極（ＦＥＴの場合ゲート電極〜ドレイン
電極）のそれぞれの電極間で寄生容量が増大して高周波
特性が劣化する。
【０００５】特に、ベース電極〜コレクタ電極（ＦＥＴ
の場合ゲート電極〜ドレイン電極）間の寄生容量が増大
すると帰還容量が増大し、ゲインの低下を招いた。
の場合ゲート電極〜ドレイン電極）間の寄生容量が増大
すると帰還容量が増大し、ゲインの低下を招いた。
【０００６】本発明は、高周波特性を劣化させる寄生容
量を低減した高周波用半導体装置を提供することを目的
とする。
量を低減した高周波用半導体装置を提供することを目的
とする。
【０００７】
【課題を解決するための手段】上記課題は本発明によれ
ば、半導体基板表面に形成された電極同士の対向間隙内
に寄生容量防止用空間と、前記電極上方に形成された対
向する層間絶縁膜同士間及び該層間絶縁膜上に形成され
た対向する被覆絶縁膜同士間に前記空間と連通する空間
とを有することを特徴とする高周波用半導体装置によっ
て解決される。
ば、半導体基板表面に形成された電極同士の対向間隙内
に寄生容量防止用空間と、前記電極上方に形成された対
向する層間絶縁膜同士間及び該層間絶縁膜上に形成され
た対向する被覆絶縁膜同士間に前記空間と連通する空間
とを有することを特徴とする高周波用半導体装置によっ
て解決される。
【０００８】
【作用】本発明によれば、電極間同士の対向間隙を空間
（空気を介在）としているため、従来絶縁膜で被覆され
ていた場合よりも寄生容量を低下させることができる。
また、電極上方にも上記空間と連通する空間があるた
め、トランジスタの動作部上が絶縁膜で埋没されず、上
記作用をより助長することができる。
（空気を介在）としているため、従来絶縁膜で被覆され
ていた場合よりも寄生容量を低下させることができる。
また、電極上方にも上記空間と連通する空間があるた
め、トランジスタの動作部上が絶縁膜で埋没されず、上
記作用をより助長することができる。
【０００９】本発明で用いられる高周波用半導体装置と
しては、バイポーラトランジスタ、ＦＥＴ等があげられ
る。
しては、バイポーラトランジスタ、ＦＥＴ等があげられ
る。
【００１０】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。
する。
【００１１】図１は本発明に係る高周波用半導体装置の
一実施例を示す断面図である。
一実施例を示す断面図である。
【００１２】図１において、１は例えばＧａＡｓからな
る半導体基板、２はソース電極、３はゲート電極、４は
ドレイン電極、５は例えば窒化珪素ＳｉＮからなる保護
膜、７ａ，７ｂは例えばＳｉＯあるいはＳｉＮからなる
層間絶縁膜、８ａは例えばＴｉ／Ａｕからなる上層配
線、９ａ，９ｂは例えばＳｉＮあるいはＳｉＯ等からな
る被覆絶縁膜である。図１において半導体基板１表面に
形成されたソース電極２とゲート電極３の対向間隙に空
間Ａ及びゲート電極３とドレイン電極４の対向間隙に空
間Ｂを有し、しかも各電極上方に形成された対向する層
間絶縁膜７ａ，７ｂ間及び対向する被覆絶縁膜９ａ，９
ｂ間の空間Ｃが上記空間Ａ，Ｂと連続した空間を構成し
ている。
る半導体基板、２はソース電極、３はゲート電極、４は
ドレイン電極、５は例えば窒化珪素ＳｉＮからなる保護
膜、７ａ，７ｂは例えばＳｉＯあるいはＳｉＮからなる
層間絶縁膜、８ａは例えばＴｉ／Ａｕからなる上層配
線、９ａ，９ｂは例えばＳｉＮあるいはＳｉＯ等からな
る被覆絶縁膜である。図１において半導体基板１表面に
形成されたソース電極２とゲート電極３の対向間隙に空
間Ａ及びゲート電極３とドレイン電極４の対向間隙に空
間Ｂを有し、しかも各電極上方に形成された対向する層
間絶縁膜７ａ，７ｂ間及び対向する被覆絶縁膜９ａ，９
ｂ間の空間Ｃが上記空間Ａ，Ｂと連続した空間を構成し
ている。
【００１３】図２、図３及び図４は図１に示した本発明
に係る高周波用半導体装置を得るための製造方法の一実
施例を説明するための一連の工程図であり、図１と同一
符号は同一部分を示す。
に係る高周波用半導体装置を得るための製造方法の一実
施例を説明するための一連の工程図であり、図１と同一
符号は同一部分を示す。
【００１４】まず、図２（ａ）に示すように、ＧａＡｓ
からなる半導体基板１上に通常通り例えばＡｌからなる
厚さ３０００オングストロームのソース電極２、厚さ５
０００オングストロームのゲート電極３、厚さ３０００
オングストロームのドレイン電極４を形成し、次に、図
２（ｂ）に示すように露出面全面に厚さ５００オングス
トロームの薄い窒化珪素（ＳｉＮ）からなる保護膜５を
ＣＶＤ（化学的気相成長）法により形成する。
からなる半導体基板１上に通常通り例えばＡｌからなる
厚さ３０００オングストロームのソース電極２、厚さ５
０００オングストロームのゲート電極３、厚さ３０００
オングストロームのドレイン電極４を形成し、次に、図
２（ｂ）に示すように露出面全面に厚さ５００オングス
トロームの薄い窒化珪素（ＳｉＮ）からなる保護膜５を
ＣＶＤ（化学的気相成長）法により形成する。
【００１５】次に、図２（ｃ）の如く、スピンコート法
によりレジスト６を全面に塗布し、図２（ｄ）に示した
所定の領域を残して動作部保護膜を構成するレジストパ
ターン６ａを形成する。図２（ｃ）において、レジスト
６の代わりにＳｉＯあるいはポリイミド等でも可能であ
る。
によりレジスト６を全面に塗布し、図２（ｄ）に示した
所定の領域を残して動作部保護膜を構成するレジストパ
ターン６ａを形成する。図２（ｃ）において、レジスト
６の代わりにＳｉＯあるいはポリイミド等でも可能であ
る。
【００１６】レジストパターン６ａを形成した後、図３
（ａ）に示すように厚さ約２０００オングストロームの
ＳｉＯからなる層間絶縁膜７をＣＶＤ法により全面に形
成し、次に図３（ｂ）に示すように、ソース電極２及び
ドレイン電極４上の保護膜５及び層間絶縁膜７の端部を
エッチング除去する。
（ａ）に示すように厚さ約２０００オングストロームの
ＳｉＯからなる層間絶縁膜７をＣＶＤ法により全面に形
成し、次に図３（ｂ）に示すように、ソース電極２及び
ドレイン電極４上の保護膜５及び層間絶縁膜７の端部を
エッチング除去する。
【００１７】次に、図３（ｃ）に示すように、スパッタ
法により厚さ１．５μｍのＴｉ／Ａｕ（厚さ５００オン
グストローム／１μｍ）からなる配線層８を形成し、次
に図３（ｄ）に示すように配線層８の中央部をドライエ
ッチングにより除去して、上層配線８ａを形成する。
法により厚さ１．５μｍのＴｉ／Ａｕ（厚さ５００オン
グストローム／１μｍ）からなる配線層８を形成し、次
に図３（ｄ）に示すように配線層８の中央部をドライエ
ッチングにより除去して、上層配線８ａを形成する。
【００１８】次に、図４（ａ）に示すようにＣＶＤ法に
より厚さ約２０００オングストロームのＳｉＮからなる
被覆絶縁膜９を全面に被着する。
より厚さ約２０００オングストロームのＳｉＮからなる
被覆絶縁膜９を全面に被着する。
【００１９】次に、図４（ｂ）及び図４（ｃ）に順に示
すように、まず被覆絶縁膜９にリソグラフィ技術で溝１
０を形成して対向する被覆絶縁膜９ａ，９ｂを形成し、
続いて被覆絶縁膜９ａ，９ｂをマスクとして中央の層間
絶縁膜７を除去して層間絶縁膜７ａ，７ｂを形成し、更
にレジストパターン６ａも除去し、図１に示した高周波
用半導体装置を得る。この半導体装置は、ソース電極２
とゲート電極３の間及びゲート電極３とドレイン電極４
の間には薄い保護膜５が形成されているのみで、その他
は全て除去され空間を形成し寄生容量も従来より減少さ
れる。この保護膜５はレジストあるいはその他ポリイミ
ドＳｉＯ等で作られる動作部保護膜６ａを除去する際の
エッチングストッパとして作用し、半導体基板１を保護
する。
すように、まず被覆絶縁膜９にリソグラフィ技術で溝１
０を形成して対向する被覆絶縁膜９ａ，９ｂを形成し、
続いて被覆絶縁膜９ａ，９ｂをマスクとして中央の層間
絶縁膜７を除去して層間絶縁膜７ａ，７ｂを形成し、更
にレジストパターン６ａも除去し、図１に示した高周波
用半導体装置を得る。この半導体装置は、ソース電極２
とゲート電極３の間及びゲート電極３とドレイン電極４
の間には薄い保護膜５が形成されているのみで、その他
は全て除去され空間を形成し寄生容量も従来より減少さ
れる。この保護膜５はレジストあるいはその他ポリイミ
ドＳｉＯ等で作られる動作部保護膜６ａを除去する際の
エッチングストッパとして作用し、半導体基板１を保護
する。
【００２０】
【発明の効果】以上説明したように、本発明によれば、
各電極間の寄生容量が減少するため、例えばゲイン（Ｇ
ａｉｎ）等の高周波特性の劣化を防止できる。
各電極間の寄生容量が減少するため、例えばゲイン（Ｇ
ａｉｎ）等の高周波特性の劣化を防止できる。
【図１】本発明に係る高周波用半導体装置の一実施例を
示す断面図である。
示す断面図である。
【図２】本発明に係る半導体装置の製造方法を説明する
ための前半の工程断面図である。
ための前半の工程断面図である。
【図３】図２に示した工程に続く中間工程断面図であ
る。
る。
【図４】図３に示した工程に続く後半工程断面図であ
る。
る。
１ 半導体基板 ２ ソース電極 ３ ゲート電極 ４ ドレイン電極 ５ 保護膜 ６ レジスト ６ａ レジストパターン ７，７ａ，７ｂ 層間絶縁膜 ８ 配線層 ８ａ 上層配線 ９，９ａ，９ｂ 被覆絶縁膜 １０ 溝
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/338 H01L 21/331 H01L 29/73 H01L 29/812
Claims (1)
- 【請求項１】 半導体基板表面に形成された電極同士の
対向間隙内に寄生容量防止用空間と、前記電極上方に形
成された対向する層間絶縁膜同士間及び該層間絶縁膜上
に形成された対向する被覆絶縁膜同士間に前記空間と連
通する空間とを有することを特徴とする高周波用半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3063360A JP3019446B2 (ja) | 1991-03-27 | 1991-03-27 | 高周波用半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3063360A JP3019446B2 (ja) | 1991-03-27 | 1991-03-27 | 高周波用半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04298047A JPH04298047A (ja) | 1992-10-21 |
| JP3019446B2 true JP3019446B2 (ja) | 2000-03-13 |
Family
ID=13227019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3063360A Expired - Fee Related JP3019446B2 (ja) | 1991-03-27 | 1991-03-27 | 高周波用半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3019446B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3093487B2 (ja) * | 1992-10-28 | 2000-10-03 | 松下電子工業株式会社 | 半導体装置およびその製造方法 |
| JP5365062B2 (ja) * | 2008-05-07 | 2013-12-11 | 富士通株式会社 | 半導体装置及びその製造方法 |
-
1991
- 1991-03-27 JP JP3063360A patent/JP3019446B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04298047A (ja) | 1992-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5812364A (en) | Capacitor | |
| JP2976585B2 (ja) | 半導体装置の製造方法 | |
| JP3019446B2 (ja) | 高周波用半導体装置 | |
| JP3353764B2 (ja) | 半導体装置の製造方法 | |
| JPH07115175A (ja) | 半導体装置 | |
| JPH07118482B2 (ja) | 半導体装置の製造方法 | |
| JPH0228255B2 (ja) | Handotaisochi | |
| JP3478945B2 (ja) | Ｍｉｍキャパシタの製造方法 | |
| JPH05343613A (ja) | 集積回路装置 | |
| JP3259363B2 (ja) | 半導体装置のボンディングパッド構造の形成方法 | |
| JPH0411741A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPS6160588B2 (ja) | ||
| JPH05190767A (ja) | 半導体装置 | |
| JPS6143463A (ja) | 半導体装置 | |
| JPH0856024A (ja) | 集積回路の製造方法 | |
| JPH09102585A (ja) | 半導体装置およびその製造方法 | |
| JP2591162B2 (ja) | 半導体装置の製造方法及びそれにより製造された半導体装置 | |
| JP3034709B2 (ja) | ゲート電極の形成方法 | |
| JPS6214453A (ja) | 半導体装置の製造方法 | |
| JP2993039B2 (ja) | 能動層積層素子 | |
| JP3142700B2 (ja) | 半導体装置及びその製造方法 | |
| JP2803112B2 (ja) | 半導体装置の製造方法 | |
| JPH0758128A (ja) | 半導体デバイスの製造方法 | |
| JPH0734440B2 (ja) | 半導体装置における配線形成方法 | |
| JPS60177652A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |