JP3019027B2 - リジッド・フレキシブル基板を用いたｉｃパッケージの構造 - Google Patents
リジッド・フレキシブル基板を用いたｉｃパッケージの構造Info
- Publication number
- JP3019027B2 JP3019027B2 JP14354897A JP14354897A JP3019027B2 JP 3019027 B2 JP3019027 B2 JP 3019027B2 JP 14354897 A JP14354897 A JP 14354897A JP 14354897 A JP14354897 A JP 14354897A JP 3019027 B2 JP3019027 B2 JP 3019027B2
- Authority
- JP
- Japan
- Prior art keywords
- rigid
- flexible substrate
- substrate
- board
- flexible
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路装
置に関し、特にリジッド・フレキシブル基板を利用した
ＩＣパッケージの構造に関する。
置に関し、特にリジッド・フレキシブル基板を利用した
ＩＣパッケージの構造に関する。
【０００２】
【従来の技術】ＬＳＩの高集積化・高速化に伴い、ＬＳ
Ｉの多ピン化傾向は顕著である。この多ピン化に伴い、
従来のＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）
ではパッケージ外周部の端子数を増加するために、端子
ピッチを狭めなくてはならず、これ以上ピッチを狭める
ことはＱＦＰリードの強度や半田付け性から不可能に近
く、多ピン化に対応できない。
Ｉの多ピン化傾向は顕著である。この多ピン化に伴い、
従来のＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）
ではパッケージ外周部の端子数を増加するために、端子
ピッチを狭めなくてはならず、これ以上ピッチを狭める
ことはＱＦＰリードの強度や半田付け性から不可能に近
く、多ピン化に対応できない。
【０００３】そこで、基板底面からエリアアレイ状に入
出力端子を取るパッケージが開発され、特に近年注目を
集めているパッケージがＢＧＡ（Ｂａｌｌ Ｇｒｉｄ
Ａｒｒａｙ；ボールグリッドアレイ）である。ＢＧＡに
ついては刊行物（日経エレクトロニクス、１９９４．
２．１４、６０１号、第６１頁）等の記載が参照され
る。
出力端子を取るパッケージが開発され、特に近年注目を
集めているパッケージがＢＧＡ（Ｂａｌｌ Ｇｒｉｄ
Ａｒｒａｙ；ボールグリッドアレイ）である。ＢＧＡに
ついては刊行物（日経エレクトロニクス、１９９４．
２．１４、６０１号、第６１頁）等の記載が参照され
る。
【０００４】ＢＧＡは、プリント基板にベアチップをワ
イヤボンディングで基板配線と接続し、スルーホールを
介して基板底面のエリアアレイ状に整列した入出力端子
である半田ボールに接続されるパッケージである。ＢＧ
Ａは、他の表面実装型部品とまとめて半田付けできるた
め、スルーホール挿入タイプのＰＧＡ（Ｐｉｎ Ｇｒｉ
ｄ Ａｒｒａｙ）に比べ製造性で優れている。
イヤボンディングで基板配線と接続し、スルーホールを
介して基板底面のエリアアレイ状に整列した入出力端子
である半田ボールに接続されるパッケージである。ＢＧ
Ａは、他の表面実装型部品とまとめて半田付けできるた
め、スルーホール挿入タイプのＰＧＡ（Ｐｉｎ Ｇｒｉ
ｄ Ａｒｒａｙ）に比べ製造性で優れている。
【０００５】図８（Ａ）は、従来のプラスチックＢＧＡ
の構造を示す断面図である。図８（Ａ）を参照して、小
さな両面プリント配線基板６０にＬＳＩのベアチップ６
１を搭載し、ワイヤボンディング６２で基板配線と接続
してある。両面基板の上面には、配線が中央から端部に
向かって走り、それからスルーホール６３を通じて基板
底面に移る。底面の端部から中央に向かって配線が走
り、端子（半田ボール）へ６４到る。ＬＳＩチップ６１
はモールド樹脂６５で封止される。
の構造を示す断面図である。図８（Ａ）を参照して、小
さな両面プリント配線基板６０にＬＳＩのベアチップ６
１を搭載し、ワイヤボンディング６２で基板配線と接続
してある。両面基板の上面には、配線が中央から端部に
向かって走り、それからスルーホール６３を通じて基板
底面に移る。底面の端部から中央に向かって配線が走
り、端子（半田ボール）へ６４到る。ＬＳＩチップ６１
はモールド樹脂６５で封止される。
【０００６】また、プリント基板上に複数のベアチップ
を搭載してＭＣＭ（Ｍｕｌｔｉ Ｃｈｉｐ Ｍｏｄｕｌ
ｅ；マルチチップモジュール）化し、このＭＣＭの入出
力端子としてＢＧＡ構造を採用したパッケージも実用化
されている。例えば文献（回路実装学会誌Ｖｏｌ．１
１、Ｎｏ．５、ＡＵＧ．、１９９６）の記載が参照され
る。図８（Ｂ）は、上記文献に記載のＭＣＭの断面図を
示したものである。
を搭載してＭＣＭ（Ｍｕｌｔｉ Ｃｈｉｐ Ｍｏｄｕｌ
ｅ；マルチチップモジュール）化し、このＭＣＭの入出
力端子としてＢＧＡ構造を採用したパッケージも実用化
されている。例えば文献（回路実装学会誌Ｖｏｌ．１
１、Ｎｏ．５、ＡＵＧ．、１９９６）の記載が参照され
る。図８（Ｂ）は、上記文献に記載のＭＣＭの断面図を
示したものである。
【０００７】
【発明が解決しようとする課題】しかしながら、ＢＧＡ
を採用したパッケージにおいては、ＢＧＡをマザーボー
ドに実装した後に接続確認が容易に行えない、という問
題点を有している。このため、接続確認を行うには、Ｘ
線検査装置など専用の検査装置が必要になる。
を採用したパッケージにおいては、ＢＧＡをマザーボー
ドに実装した後に接続確認が容易に行えない、という問
題点を有している。このため、接続確認を行うには、Ｘ
線検査装置など専用の検査装置が必要になる。
【０００８】ＢＧＡを採用したパッケージの第２の問題
点としては、検査に際して、ＢＧＡのインサーキットテ
ストもしくはバーインテストが容易でない、ということ
である。
点としては、検査に際して、ＢＧＡのインサーキットテ
ストもしくはバーインテストが容易でない、ということ
である。
【０００９】その理由は、ＢＧＡを用いたパッケージは
入出力端子が基板底面にあるため、テスタのプローブピ
ンで触れることができない、からである。このため、専
用のテスト用のソケットが必要になる。
入出力端子が基板底面にあるため、テスタのプローブピ
ンで触れることができない、からである。このため、専
用のテスト用のソケットが必要になる。
【００１０】したがって、本発明は、上記した問題点に
鑑みてなされたものであって、その目的は、従来のＢＧ
Ａに代表される底面に端子を設けたパッケージよりも製
造検査、電気検査性を向上し、多ピンのＬＳＩパッケー
ジの製造検査と電気検査を容易に行うことを可能とした
ＬＳＩパッケージの構造を提供することにある。
鑑みてなされたものであって、その目的は、従来のＢＧ
Ａに代表される底面に端子を設けたパッケージよりも製
造検査、電気検査性を向上し、多ピンのＬＳＩパッケー
ジの製造検査と電気検査を容易に行うことを可能とした
ＬＳＩパッケージの構造を提供することにある。
【００１１】また、本発明は、上記目的に加えて、複数
のチップを搭載することが可能としモジュール化を可能
として高集積化を図るマルチチップモジュールの構造を
提供することもその目的としている。
のチップを搭載することが可能としモジュール化を可能
として高集積化を図るマルチチップモジュールの構造を
提供することもその目的としている。
【００１２】
【課題を解決するための手段】 前記目的を達成するた
め、本発明のＬＳＩパッケージの構造は、フレキシブル
基板と、該フレキシブル基板と一体形成される銅張積層
板よりなるリジッド基板とを有し、少なくとも内層に信
号層を一層以上有する、リジッド・フレキシブル基板に
おいて、前記銅張積層板はエポキシ系樹脂を含浸させた
ガラスクロスを用いて構成され、フレキシブル基板がリ
ジッド基板四辺の端面から出ている構造とされ、前記フ
レキシブル基板上に接続用のアウターリードが前記リジ
ッド基板から外へ向かう方向へ形成され、前記アウター
リードと直交するように前記フレキシブル基板に溝孔が
設けられ、前記溝孔を跨いだ前記アウターリードが矩形
の銅箔で終端されており、前記リジッド基板上に、一つ
のベアチップが実装される。
め、本発明のＬＳＩパッケージの構造は、フレキシブル
基板と、該フレキシブル基板と一体形成される銅張積層
板よりなるリジッド基板とを有し、少なくとも内層に信
号層を一層以上有する、リジッド・フレキシブル基板に
おいて、前記銅張積層板はエポキシ系樹脂を含浸させた
ガラスクロスを用いて構成され、フレキシブル基板がリ
ジッド基板四辺の端面から出ている構造とされ、前記フ
レキシブル基板上に接続用のアウターリードが前記リジ
ッド基板から外へ向かう方向へ形成され、前記アウター
リードと直交するように前記フレキシブル基板に溝孔が
設けられ、前記溝孔を跨いだ前記アウターリードが矩形
の銅箔で終端されており、前記リジッド基板上に、一つ
のベアチップが実装される。
【００１３】 また、本発明のマルチチップモジュール
の構造は、フレキシブル基板と、該フレキシブル基板と
一体に形成される銅張積層板よりなるリジッド基板とを
有し、少なくとも内層に信号層を一層以上有する、リジ
ッド・フレキシブル基板において、前記銅張積層板はエ
ポキシ系樹脂を含浸させたガラスクロスを用いて構成さ
れ、前記フレキシブル基板が前記リジッド基板四辺の端
面から出ている構造とされ、前記フレキシブル基板上に
接続用のアウターリードが、前記リジッド基板から外へ
向かう方向へ形成され、前記アウターリードと直交する
ように前記フレキシブル基板に溝孔が設けられ、前記溝
孔を跨いだアウターリードが矩形の銅箔で終端されてお
り、前記リジッド基板上に、少なくとも一つのベアチッ
プと１又は複数のＬＳＩが実装されている。
の構造は、フレキシブル基板と、該フレキシブル基板と
一体に形成される銅張積層板よりなるリジッド基板とを
有し、少なくとも内層に信号層を一層以上有する、リジ
ッド・フレキシブル基板において、前記銅張積層板はエ
ポキシ系樹脂を含浸させたガラスクロスを用いて構成さ
れ、前記フレキシブル基板が前記リジッド基板四辺の端
面から出ている構造とされ、前記フレキシブル基板上に
接続用のアウターリードが、前記リジッド基板から外へ
向かう方向へ形成され、前記アウターリードと直交する
ように前記フレキシブル基板に溝孔が設けられ、前記溝
孔を跨いだアウターリードが矩形の銅箔で終端されてお
り、前記リジッド基板上に、少なくとも一つのベアチッ
プと１又は複数のＬＳＩが実装されている。
【００１４】［発明の概要］上記のように構成されてな
る本発明のリジッド・フレキシブル基板を使ったＬＳＩ
パッケージは、製造検査性、電気検査性を改善したもの
である。すなわち、本発明においては、フレキシブル基
板にアウターリードを形成し、プリント基板外周からそ
のアウターリードが出ており、フレキシブル基板にアウ
ターリードと直交するアウターリードホールを有し、ア
ウターリードが検査用パッドで終端されていることを特
徴としたものである。
る本発明のリジッド・フレキシブル基板を使ったＬＳＩ
パッケージは、製造検査性、電気検査性を改善したもの
である。すなわち、本発明においては、フレキシブル基
板にアウターリードを形成し、プリント基板外周からそ
のアウターリードが出ており、フレキシブル基板にアウ
ターリードと直交するアウターリードホールを有し、ア
ウターリードが検査用パッドで終端されていることを特
徴としたものである。
【００１５】パッケージの検査にはフレキシブル基板に
設けられたアウターリードを週端している検査用パッド
を用いる。
設けられたアウターリードを週端している検査用パッド
を用いる。
【００１６】マザーボードに実装する場合は、アウター
リードホールで切断し、マザーボード上に実装し、アウ
ターリードとパッドを半田接続する。このため接続確認
の外観検査が容易である。
リードホールで切断し、マザーボード上に実装し、アウ
ターリードとパッドを半田接続する。このため接続確認
の外観検査が容易である。
【００１７】
【発明の実施の形態】本発明の好ましい実施の形態につ
いて以下に図面を参照して説明する。図１（Ａ）は、本
発明の実施の形態の構成を示す斜視図である。また図１
（Ｂ）は、本発明の実施の形態の構成を示す上面図であ
る。
いて以下に図面を参照して説明する。図１（Ａ）は、本
発明の実施の形態の構成を示す斜視図である。また図１
（Ｂ）は、本発明の実施の形態の構成を示す上面図であ
る。
【００１８】図１を参照すると、本発明の実施の形態
は、配線層を内側に有し、フレキシブル基板２に形成し
たアウターリード４を基板外周から外方向へ出し、フレ
キシブル基板にアウターリード４と直交する向きに開口
したアウターリードホール６を設け、このホール６を跨
いだアウターリード２が検査用のパッド５で終端され、
リジッド基板３上に一つのベアチップが実装されてい
る。
は、配線層を内側に有し、フレキシブル基板２に形成し
たアウターリード４を基板外周から外方向へ出し、フレ
キシブル基板にアウターリード４と直交する向きに開口
したアウターリードホール６を設け、このホール６を跨
いだアウターリード２が検査用のパッド５で終端され、
リジッド基板３上に一つのベアチップが実装されてい
る。
【００１９】また、このＬＳＩパッケージはアウターリ
ード４を接続端子としてマザーボード上のパッドと半田
接続される。
ード４を接続端子としてマザーボード上のパッドと半田
接続される。
【００２０】また、上記リジッド・フレキシブル基板上
に少なくとも一つ以上のベアチップと複数の封止された
ＩＣを実装し、マルチチップモジュールを構成する。
に少なくとも一つ以上のベアチップと複数の封止された
ＩＣを実装し、マルチチップモジュールを構成する。
【００２１】このマルチチップモジュールはアウターリ
ードを接続端子としてマザーボード上のパッドと半田接
続される。
ードを接続端子としてマザーボード上のパッドと半田接
続される。
【００２２】
【実施例】上記した実施の形態について更に詳細に説明
すべく、本発明の実施例について図面を参照して以下に
説明する。
すべく、本発明の実施例について図面を参照して以下に
説明する。
【００２３】図１を参照すると、本発明の一実施例は、
少なくとも内層に配線層を有するフレキシブル・リジッ
ド基板１において、一つ又は複数のＬＳＩ７が実装さ
れ、基板外周から入出力端子としてフレキシブル基板２
に形成されたアウターリード４が外方向に並置され、ア
ウターリード４はフレキシブル基板２に設けられたアウ
ターリードホール６と直交し、検査用パッド５で終端さ
れている。
少なくとも内層に配線層を有するフレキシブル・リジッ
ド基板１において、一つ又は複数のＬＳＩ７が実装さ
れ、基板外周から入出力端子としてフレキシブル基板２
に形成されたアウターリード４が外方向に並置され、ア
ウターリード４はフレキシブル基板２に設けられたアウ
ターリードホール６と直交し、検査用パッド５で終端さ
れている。
【００２４】フレキシブル・リジッド基板１は、両面に
導体がラミネートされたフレキシブル基板２と、リジッ
ド基板３を構成する少なくとも一層以上の銅張積層板１
０とをプリプレグ１１（図２参照）を介して積層したプ
リント基板である。
導体がラミネートされたフレキシブル基板２と、リジッ
ド基板３を構成する少なくとも一層以上の銅張積層板１
０とをプリプレグ１１（図２参照）を介して積層したプ
リント基板である。
【００２５】本実施例では、フレキシブル基板２は、厚
さ５０μｍのポリイミドフィルムを用いている。ここで
使用されるフィルムは、耐熱性があり、寸法安定性が良
好で、導体との密着が必要とされる。このため他の材料
としては、フッ素系フィルムやエポキシ系フィルムが適
用できる。
さ５０μｍのポリイミドフィルムを用いている。ここで
使用されるフィルムは、耐熱性があり、寸法安定性が良
好で、導体との密着が必要とされる。このため他の材料
としては、フッ素系フィルムやエポキシ系フィルムが適
用できる。
【００２６】このフレキシブル基板２のサイズは、積層
時に４０ｍｍ□のリジッド基板３の四辺からこのフィル
ムが均等に露出する大きさにする。本実施例ではフレキ
シブル基板２のサイズは６０ｍｍ□としている。
時に４０ｍｍ□のリジッド基板３の四辺からこのフィル
ムが均等に露出する大きさにする。本実施例ではフレキ
シブル基板２のサイズは６０ｍｍ□としている。
【００２７】このフレキシブル基板２の両面には、厚さ
３５μｍの銅箔９（図２参照）がラミネートされてい
る。
３５μｍの銅箔９（図２参照）がラミネートされてい
る。
【００２８】リジッド基板３を構成する銅張積層板１０
との積層前に、このフレキシブル基板２に、あらかじめ
パターン形成しておき、１．５μｍのスズメッキ仕上げ
をする。
との積層前に、このフレキシブル基板２に、あらかじめ
パターン形成しておき、１．５μｍのスズメッキ仕上げ
をする。
【００２９】複数の銅張積層板１０を積層した後に、貫
通スルーホール１２を介してリジッド基板３の導体パタ
ーンと電気的に接続される。
通スルーホール１２を介してリジッド基板３の導体パタ
ーンと電気的に接続される。
【００３０】本実施例の銅張積層板は、エポキシ系の樹
脂を含浸させたガラスクロスを用いている。これはポリ
イミド樹脂でもよい。
脂を含浸させたガラスクロスを用いている。これはポリ
イミド樹脂でもよい。
【００３１】基板四辺から外部端子として出すアウター
リード４は、フレキシブル基板２の導体９をパターニン
グして形成する。アウターリード４は５００μｍ幅で
１．２７ｍｍピッチで並ぶ。このアウターリード４の終
端は、途中アウターリードホール６を跨いで検査用のパ
ッド５に接続される。
リード４は、フレキシブル基板２の導体９をパターニン
グして形成する。アウターリード４は５００μｍ幅で
１．２７ｍｍピッチで並ぶ。このアウターリード４の終
端は、途中アウターリードホール６を跨いで検査用のパ
ッド５に接続される。
【００３２】ＬＳＩチップ７は、この実施例では、１４
×１４ｍｍの形状で、５００の入出力端子を有し、フリ
ップチップ実装される。なお、ＬＳＩチップは半導体チ
ップの一例であり、ＩＣチップの他、半導体デバイスで
あればよい。
×１４ｍｍの形状で、５００の入出力端子を有し、フリ
ップチップ実装される。なお、ＬＳＩチップは半導体チ
ップの一例であり、ＩＣチップの他、半導体デバイスで
あればよい。
【００３３】次に本発明の実施例のパッケージの製造方
法並びに実装方法について図２及び図３を参照して詳細
に説明する。図２及び図３は、本発明の一実施例のリジ
ッド・フレキシブル基板の主要製造工程を工程順に示し
た断面図である。なお、図２及び図３は単に図面作成の
都合で分図されたものである。
法並びに実装方法について図２及び図３を参照して詳細
に説明する。図２及び図３は、本発明の一実施例のリジ
ッド・フレキシブル基板の主要製造工程を工程順に示し
た断面図である。なお、図２及び図３は単に図面作成の
都合で分図されたものである。
【００３４】フレキシブル基板２は、５０μｍ厚のポリ
イミドフィルム８の両面に３５μｍ厚の導体９がラミネ
ートされている（図２（Ａ）参照）。
イミドフィルム８の両面に３５μｍ厚の導体９がラミネ
ートされている（図２（Ａ）参照）。
【００３５】その銅箔９の全面にドライフィルムレジス
トをラミネートし、アウターリードホール６領域の銅箔
をドライフィルムを露光・現像で露出させ、塩化第２銅
で露出した銅箔を除去する。ドライフィルムレジストは
例えば旭化成のＭＶＡシリーズが用いられる（図２
（Ｂ）参照）。
トをラミネートし、アウターリードホール６領域の銅箔
をドライフィルムを露光・現像で露出させ、塩化第２銅
で露出した銅箔を除去する。ドライフィルムレジストは
例えば旭化成のＭＶＡシリーズが用いられる（図２
（Ｂ）参照）。
【００３６】次に銅箔９をマスクとして、アウターリー
ドホール６領域のポリイミドフィルム８をプラズマガス
で除去する。この場合プラズマガスの成分はＣＦ4とＯ2
の混合ガスである（図２（Ｃ）参照）。
ドホール６領域のポリイミドフィルム８をプラズマガス
で除去する。この場合プラズマガスの成分はＣＦ4とＯ2
の混合ガスである（図２（Ｃ）参照）。
【００３７】図２（Ｂ）と同様に、湿式法によりパター
ン形成する。その後、リジッド基板３端面から出るアウ
ターリード４に選択的に１〜２μｍのスズメッキを行う
（図２（Ｄ）参照）。
ン形成する。その後、リジッド基板３端面から出るアウ
ターリード４に選択的に１〜２μｍのスズメッキを行う
（図２（Ｄ）参照）。
【００３８】パターン形成したフレキシブル基板２の上
下にプリプレグ１１を介して、同じく湿式法でパターン
形成した厚さ０．１ｍｍの銅張積層板１０を積層し、熱
プレスする。プリプレグ１１は例えば熱硬化性半硬化樹
脂含浸ガラスクロスである。
下にプリプレグ１１を介して、同じく湿式法でパターン
形成した厚さ０．１ｍｍの銅張積層板１０を積層し、熱
プレスする。プリプレグ１１は例えば熱硬化性半硬化樹
脂含浸ガラスクロスである。
【００３９】積層熱プレスは、温度１５０〜３００℃、
圧力１０〜４０ｋｇｆ／ｃｍの条件で行う（図３（Ｅ）
参照）。
圧力１０〜４０ｋｇｆ／ｃｍの条件で行う（図３（Ｅ）
参照）。
【００４０】積層後に所定の穴位置にドリル加工等で貫
通スルーホール１２を形成する。スルーホール１２の径
は０．３５ｍｍである（図３（Ｆ）参照）。
通スルーホール１２を形成する。スルーホール１２の径
は０．３５ｍｍである（図３（Ｆ）参照）。
【００４１】更にスルーホール１２内に銅メッキを施
し、内層と外層の電気的な導通を得る。この時アウター
リード４に銅メッキがされないようにアウターリード６
にマスキングテープを施す必要がある（図３（Ｇ）参
照）。
し、内層と外層の電気的な導通を得る。この時アウター
リード４に銅メッキがされないようにアウターリード６
にマスキングテープを施す必要がある（図３（Ｇ）参
照）。
【００４２】図４は、本発明の一実施例をなすリジッド
・フレキシブル基板１への部品実装工程を説明する断面
図である。図４を参照して、リジッド・フレキシブル基
板１への部品実装工程を説明する。
・フレキシブル基板１への部品実装工程を説明する断面
図である。図４を参照して、リジッド・フレキシブル基
板１への部品実装工程を説明する。
【００４３】図２及び図３に示した製造工程により得ら
れたリジッド・フレキシブル基板１のリジッド基板３上
の搭載パッドにクリーム状の共晶半田を印刷により供給
し、フラックス塗布後ＬＳＩチップ７を所定の位置に位
置合わせして実装する。
れたリジッド・フレキシブル基板１のリジッド基板３上
の搭載パッドにクリーム状の共晶半田を印刷により供給
し、フラックス塗布後ＬＳＩチップ７を所定の位置に位
置合わせして実装する。
【００４４】本実施例では、ＬＳＩチップ７の回路面に
エリアアレイ状の半田ボール１３を供給し、リジッド基
板３上にフリップチップ実装し、リフローする。リフロ
ー温度は２００〜２５０℃である。リフローした後フラ
ックスを洗浄除去する（図４（Ａ）参照）。
エリアアレイ状の半田ボール１３を供給し、リジッド基
板３上にフリップチップ実装し、リフローする。リフロ
ー温度は２００〜２５０℃である。リフローした後フラ
ックスを洗浄除去する（図４（Ａ）参照）。
【００４５】次に接続が完全に行われているか、インサ
ーキットテストを行う。
ーキットテストを行う。
【００４６】本実施例では、プローブカード方式でプロ
ーブ１５をフレキシブル基板周囲にある検査用パッド５
に接触させて行う（図４（Ｂ）参照）。
ーブ１５をフレキシブル基板周囲にある検査用パッド５
に接触させて行う（図４（Ｂ）参照）。
【００４７】接合の確認をした後、チップ７とリジッド
基板３の間を有機樹脂１６で封止して、チップ７とリジ
ッド基板３の熱膨張係数の差による応力を吸収する。本
実施例では、封止樹脂はエポキシを用いた（図４（Ｃ）
参照）。
基板３の間を有機樹脂１６で封止して、チップ７とリジ
ッド基板３の熱膨張係数の差による応力を吸収する。本
実施例では、封止樹脂はエポキシを用いた（図４（Ｃ）
参照）。
【００４８】図５乃至図７は、本発明の一実施例のマザ
ーボード基板への実装を説明するための図である。図５
乃至図７を参照して、マザーボードへの実装について以
下に説明する。
ーボード基板への実装を説明するための図である。図５
乃至図７を参照して、マザーボードへの実装について以
下に説明する。
【００４９】検査が終了し、完全良品と判定された、リ
ジッド・フレキシブル基板パッケージは、アウターリー
ドホール６端から所定の位置で切断し、同時にアウター
リード４の成型を行う（図５（Ａ）参照）。
ジッド・フレキシブル基板パッケージは、アウターリー
ドホール６端から所定の位置で切断し、同時にアウター
リード４の成型を行う（図５（Ａ）参照）。
【００５０】マザーボード１８上の搭載パッド１７にク
リーム状の半田供給を印刷等で行い、フラックス塗布の
後チップ７を実装したリジッド・フレキシブル基板１パ
ッケージを実装する。２００℃から２５０℃の温度でリ
フローした後、洗浄する（図６（Ｂ）参照）。
リーム状の半田供給を印刷等で行い、フラックス塗布の
後チップ７を実装したリジッド・フレキシブル基板１パ
ッケージを実装する。２００℃から２５０℃の温度でリ
フローした後、洗浄する（図６（Ｂ）参照）。
【００５１】半田の接続確認を目視で行い、問題なけれ
ばアウターリード４の保護のため有機樹脂１９で封止す
る。本実施例では、有機樹脂１９はエポキシ樹脂を用い
た（図６（Ｃ）参照）。図７（Ｄ）は、有機樹脂１９で
アウターリード４を封止した状態の一例を示す断面図で
ある。
ばアウターリード４の保護のため有機樹脂１９で封止す
る。本実施例では、有機樹脂１９はエポキシ樹脂を用い
た（図６（Ｃ）参照）。図７（Ｄ）は、有機樹脂１９で
アウターリード４を封止した状態の一例を示す断面図で
ある。
【００５２】上記実施例では、フレキシブル基板の製造
工程でポリイミドフィルムの除去をプラズマガスで行っ
たが、ＣＯ2エキシマレーザーでも可能である。
工程でポリイミドフィルムの除去をプラズマガスで行っ
たが、ＣＯ2エキシマレーザーでも可能である。
【００５３】上記実施例では、パッケージとマザーボー
ドの接続を共晶半田としたが、異方性導電シートによる
接着も可能である。
ドの接続を共晶半田としたが、異方性導電シートによる
接着も可能である。
【００５４】
【発明の効果】以上説明したように、本発明によれば、
下記記載の効果を奏する。
下記記載の効果を奏する。
【００５５】（１）本発明の第１の効果は、マザーボー
ドへの実装後の接続確認が容易に行える、ということで
ある。
ドへの実装後の接続確認が容易に行える、ということで
ある。
【００５６】その理由は、本発明においては、リジッド
・フレキシブル基板のフレキシブル基板にマザーボード
と接続する端子をパターンで設け、これにより、パッケ
ージの入出力端子が基板外周から取れるため、確認を行
いやすい、ためである。
・フレキシブル基板のフレキシブル基板にマザーボード
と接続する端子をパターンで設け、これにより、パッケ
ージの入出力端子が基板外周から取れるため、確認を行
いやすい、ためである。
【００５７】（２）本発明の第２の効果は、専用の検査
用ソケットを用いずに多ピンのパッケージの検査が容易
に行える、ということである。
用ソケットを用いずに多ピンのパッケージの検査が容易
に行える、ということである。
【００５８】その理由は、本発明においては、リジッド
・フレキシブル基板のフレキシブル基板にマザーボード
と接続する端子をパターンで設け、これにより、フレキ
シブル基板に形成したアウターリードの延在した領域
に、検査用のパッドを設けることができるからである。
・フレキシブル基板のフレキシブル基板にマザーボード
と接続する端子をパターンで設け、これにより、フレキ
シブル基板に形成したアウターリードの延在した領域
に、検査用のパッドを設けることができるからである。
【００５９】（３）本発明の第３の効果は、複数のＬＳ
Ｉを搭載可能とし、高集積化が可能となる、ということ
である。
Ｉを搭載可能とし、高集積化が可能となる、ということ
である。
【００６０】その理由は、本発明においては、リジッド
・フレキシブル基板のフレキシブル基板に、マザーボー
ドと接続する端子をパターンで設けたことによる。
・フレキシブル基板のフレキシブル基板に、マザーボー
ドと接続する端子をパターンで設けたことによる。
【図１】本発明の一実施例の構成を示す図であり、
（Ａ）は、リジッド・フレキシブル基板の斜視図、
（Ｂ）は、リジッド・フレキシブル基板の上面図であ
る。
（Ａ）は、リジッド・フレキシブル基板の斜視図、
（Ｂ）は、リジッド・フレキシブル基板の上面図であ
る。
【図２】本発明の一実施例のリジッド・フレキシブル基
板の製造工程を工程順に示した断面図である。
板の製造工程を工程順に示した断面図である。
【図３】本発明の一実施例のリジッド・フレキシブル基
板の製造工程を工程順に示した断面図である。
板の製造工程を工程順に示した断面図である。
【図４】本発明の一実施例のリジッド・フレキシブル基
板へのＬＳＩ実装の様子を説明するための断面図であ
る。
板へのＬＳＩ実装の様子を説明するための断面図であ
る。
【図５】本発明の一実施例のマザーボードへの実装を模
式的に示した斜視図である。
式的に示した斜視図である。
【図６】（Ｂ）、（Ｃ）は本発明の一実施例のマザーボ
ードへの実装を示した斜視図である。
ードへの実装を示した斜視図である。
【図７】（Ｄ）は本発明の一実施例のマザーボードへの
実装を示した部分断面図である。
実装を示した部分断面図である。
【図８】従来技術を示す図であり、（Ａ）は従来のＢＧ
Ａの断面を示す図、（Ｂ）はＭＣＭを示す断面図であ
る。
Ａの断面を示す図、（Ｂ）はＭＣＭを示す断面図であ
る。
１ リジッド・フレキシブル基板 ２ フレキシブル基板 ３ リジッド基板 ４ アウターリード ５ 検査用パッド ６ アウターリードホール ７ ＬＳＩ ８ ポリイミドフィルム ９ 銅箔 １０ 銅張積層板 １１ プリプレグ １２ 貫通スルーホール １３ 半田ボール １４ プローブカード １５ プローブ １６、１９ 封止樹脂 １７ 搭載パッド １８ マザーボード
Claims (6)
- 【請求項１】 フレキシブル基板と一体形成される銅張
積層板よりなるリジッド基板に半導体装置が搭載され、前記銅張積層板はエポキシ系樹脂を含浸させたガラスク
ロスを用いて構成され、 前記リジッド基板の外周端から外側に前記フレキシブル
基板が突設されており、 前記フレキシブル基板上には入出力端子であるアウター
リードがパターン形成され、 前記アウターリードは検査パッドで終端されていること
を特徴とする半導体パッケージの構造。 - 【請求項２】 フレキシブル基板と、該フレキシブル基
板と一体形成される銅張積層板よりなるリジッド基板と
を有し、少なくとも内層に信号層を一層以上有する、リ
ジッド・フレキシブル基板において、前記銅張積層板はエポキシ系樹脂を含浸させたガラスク
ロスを用いて構成され、 前記フレキシブル基板が前記リジッド基板四辺の端面か
ら出ている構造とされ、 前記フレキシブル基板上に接続用のアウターリードが前
記リジッド基板から外へ向かう方向へ形成され、 前記アウターリードと直交するように前記フレキシブル
基板に溝孔が設けられ、 前記溝孔を跨いだ前記アウターリードが矩形の銅箔で終
端されており、 前記リジッド基板上に一つのベアチップが実装されたこ
とを特徴とするＬＳＩパッケージの構造。 - 【請求項３】フレキシブル基板と、該フレキシブル基板
と一体に形成される銅張積層板よりなるリジッド基板と
を有し、少なくとも内層に信号層を一層以上有する、リ
ジッド・フレキシブル基板において、前記銅張積層板はエポキシ系樹脂を含浸させたガラスク
ロスを用いて構成され、 前記フレキシブル基板が前記リジッド基板四辺の端面か
ら出ている構造とされ、 前記フレキシブル基板上に接続用のアウターリードが、
前記リジッド基板から外へ向かう方向へ形成され、 前記アウターリードと直交するように前記フレキシブル
基板に溝孔が設けられ、 前記溝孔を跨いだアウターリードが矩形の銅箔で終端さ
れており、 前記リジッド基板上に、少なくとも一つのベアチップと
１又は複数のＬＳＩが実装されたことを特徴とするマル
チチップモジュールの構造。 - 【請求項４】フレキシブル基板と、該フレキシブル基板
と一体形成される銅張積層板よりなるリジッド基板とを
有するリジッド・フレキシブル基板において、前記銅張積層板はエポキシ系樹脂を含浸させたガラスク
ロスを用いて構成され、 前記フレキシブル基板が前記リジッド基板の外周に突設
され、 前記突出したフレキシブル基板には、複数のアウターリ
ードが前記リジッド基板の辺に直交する方向に延在して
並置され、 前記アウターリードの長手方向と直交する方向に、前記
突設したフレキシブル基板に溝孔が設けられ、 前記アウターリードは前記溝孔を跨いで前記突設したフ
レキシブル基板の縁部に設けられた検査用パッドで終端
し、 前記リジッド基板上に搭載した少なくとも一つの半導体
装置のパッドと前記アウターリードとが電気的に接続さ
れていることを特徴とする半導体パッケージの構造。 - 【請求項５】マザーボードへの実装時には、前記アウタ
ーリード端部から所定の位置で、好ましくは前記溝孔部
で切断され、且つ前記アウターリードが成型され、前記
アウターリードの端部が前記マザーボードの搭載パッド
と接合される、ことを特徴とする請求項４記載の半導体
パッケージの構造。 - 【請求項６】請求項１乃至５のいずれか一に記載の半導
体パッケージの構造において、前記リジッド基板が前記
フレキシブル基板に熱プレスで一体に形成されてなる半
導体パッケージの構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14354897A JP3019027B2 (ja) | 1997-05-16 | 1997-05-16 | リジッド・フレキシブル基板を用いたｉｃパッケージの構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14354897A JP3019027B2 (ja) | 1997-05-16 | 1997-05-16 | リジッド・フレキシブル基板を用いたｉｃパッケージの構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10321760A JPH10321760A (ja) | 1998-12-04 |
| JP3019027B2 true JP3019027B2 (ja) | 2000-03-13 |
Family
ID=15341314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14354897A Expired - Fee Related JP3019027B2 (ja) | 1997-05-16 | 1997-05-16 | リジッド・フレキシブル基板を用いたｉｃパッケージの構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3019027B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007183164A (ja) * | 2006-01-06 | 2007-07-19 | Fujitsu Ltd | 半導体集積回路装置及びその試験方法 |
| JP5333577B2 (ja) | 2009-03-19 | 2013-11-06 | 株式会社村田製作所 | 回路基板及びマザー積層体 |
-
1997
- 1997-05-16 JP JP14354897A patent/JP3019027B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10321760A (ja) | 1998-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5969945A (en) | Electronic package assembly | |
| JP2595909B2 (ja) | 半導体装置 | |
| KR20010072583A (ko) | 적층화 집적 회로 패키지 | |
| KR20000048471A (ko) | 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지 | |
| JP2005512335A (ja) | ボールグリッドアレイパッケージ | |
| JPH09283695A (ja) | 半導体実装構造 | |
| JP2000031327A (ja) | 半導体装置及びその製造方法 | |
| JP2000294720A (ja) | 半導体集積回路パッケージ | |
| US6507118B1 (en) | Multi-metal layer circuit | |
| US20060097370A1 (en) | Stepped integrated circuit packaging and mounting | |
| JP4484176B2 (ja) | ボールグリッドアレイ型パッケージの接続構造 | |
| JPH05129366A (ja) | 集積回路用ｔａｂ実装構造 | |
| US7759795B2 (en) | Printed circuit board having reliable bump interconnection structure, method of fabricating the same, and semiconductor package using the same | |
| JP3019027B2 (ja) | リジッド・フレキシブル基板を用いたｉｃパッケージの構造 | |
| KR100199286B1 (ko) | 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지 | |
| JP2792494B2 (ja) | 集積回路の実装構造 | |
| JP2000124366A (ja) | 電子部品の実装構造 | |
| JP2000022019A (ja) | ピン付きプリント配線板およびその製造方法 | |
| EP0413542A2 (en) | Direct mount semiconductor package | |
| JP3279765B2 (ja) | セラミックパッケージ | |
| JPH0645763A (ja) | 印刷配線板 | |
| JP2500404B2 (ja) | 回路基板の実装構造 | |
| JP2000031315A (ja) | Ｂｇａパッケージ及びその製造方法 | |
| JPS62244156A (ja) | 表面実装用パツケ−ジ | |
| JPH0697344A (ja) | 電子部品搭載用基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990713 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991130 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080107 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100107 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |