JPH09283695A - 半導体実装構造 - Google Patents

半導体実装構造

Info

Publication number
JPH09283695A
JPH09283695A JP8115818A JP11581896A JPH09283695A JP H09283695 A JPH09283695 A JP H09283695A JP 8115818 A JP8115818 A JP 8115818A JP 11581896 A JP11581896 A JP 11581896A JP H09283695 A JPH09283695 A JP H09283695A
Authority
JP
Japan
Prior art keywords
rigid
lsi
flex
semiconductor
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8115818A
Other languages
English (en)
Other versions
JP2910670B2 (ja
Inventor
Masayoshi Miyoshi
正義 三好
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8115818A priority Critical patent/JP2910670B2/ja
Priority to FR9704487A priority patent/FR2747509B1/fr
Priority to CA002202426A priority patent/CA2202426C/en
Priority to US08/834,163 priority patent/US5838546A/en
Publication of JPH09283695A publication Critical patent/JPH09283695A/ja
Application granted granted Critical
Publication of JP2910670B2 publication Critical patent/JP2910670B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/184—Components including terminals inserted in holes through the printed circuit board and connected to printed contacts on the walls of the holes or at the edges thereof or protruding over or into the holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0397—Tab
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the PCB or at the walls of large holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10704—Pin grid array [PGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】小型高密度化、大規模化、及び高速化に適する
テープキャリアを用いたＬＳＩの実装構造の提供、及び
ＭＣＭを低コストで提供する。 【解決手段】ＴＡＢ技術を応用したテープ・キャリア・
パッケージにおいて、テープ・キャリアとしてフレック
スリジッドＰＷＢ用いる。フレキシブル部に半導体接続
端子を設け、ＬＳＩを直接接続して搭載し、リジッド部
には、部品搭載用の電極及び、外部入出力用の電極を設
ける。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体実装構造に関
し、特に高速処理、高密度実装方式に関する。
【０００２】
【従来の技術】この種の実装構造としては、例えば刊行
物（畑田賢造著、「ＴＡＢ技術入門」、１９９０年１月
２５日発行、第２８６〜２８９頁、１２．３補聴器、図
１２．７ 補聴器用モジュールの構成断面）等が参照さ
れる。
【０００３】従来、ＬＳＩの実装構造は、ＬＳＩを１つ
ずつチップキャリアに搭載し、チップキャリアを実装基
板に搭載していた。
【０００４】図１０を参照して、従来構造について説明
する。ＬＳＩ２０（ＩＣ）は、ボンディングワイヤ３
１、ＴＡＢ等によりリードフレーム３２と電気的に接続
（ＩＬＢ：インナー・リード・ボンディング）され、保
護樹脂２３で封止されている。これを「モールドパッケ
ージ」と呼んでいる。
【０００５】このモールドパッケージのリードフレーム
３２のアウターリードを実装基板のパッド１９とはんだ
付けして、実装基板に搭載している。
【０００６】ＩＬＢ（インナーリードボンディング）技
術において、ＴＡＢ接続については、接続技術としてだ
けでなく、ＴＡＢテープをチップキャリアとして用いた
ＴＣＰ（テープ・キャリア・パッケージ）がある。
【０００７】また、テープキャリアに複数個のＬＳＩを
搭載してＭＣＭ（マルチ・チップ・モジュール）とする
場合もある。
【０００８】更に、ＴＣＰを発展させて、テープキャリ
ア上に他の電子部品も搭載して１つのモジュールを形成
する等の応用も可能である。
【０００９】上記刊行物（「ＴＡＢ技術入門」、第２８
７頁、図１２．７）には、ＴＡＢ技術を用いたモジュー
ルとして補聴器として、図１１に示すような構成例が記
載されている。
【００１０】図１１を参照して、フィルムキャリア１２
の上に配線パターン１３が設けてある。デバイスホール
（フィルムキャリアに設けられたＩＣ搭載のための穴）
に、配線パターンと一体になっているインナーリード１
５があり、インナーリード１５がＩＣ２０にＩＬＢされ
て搭載されている。その後、ＩＣ２０とインナーリード
１５は、保護樹脂２３により樹脂封止される。また、フ
ィルムキャリア１２上には、部品搭載用の電極１９が設
けられ、この電極１９にチップコンデンサ、チップ抵抗
２４がはんだ付けされている。
【００１１】ＭＣＭとしては、セラミック基板を用いた
ものが、配線の高密度化、大規模化からは有利であるた
め、一般的である。
【００１２】
【発明が解決しようとする課題】上記した従来の実装構
造においては、ＬＳＩを１つずつチップキャリアに搭載
して、そのチップキャリアを実装基板に搭載した場合、
チップキャリアの寸法はＬＳＩと比較して大きいため
に、小型化には不向きである。
【００１３】また、信号の伝送経路には、ＬＳＩのボン
ディングパッドとボンディングワイヤの接続、ボンディ
ングワイヤとリードフレームの接続、リードフレームと
実装基板の電極の接続というように、いくつもの接続箇
所がある。そして、これらの接続箇所は信頼性を低下さ
せる大きな原因になる。すなわち、歩留りを悪化させた
り、寿命を短くする原因になる。このため、接続箇所は
少ない方がよい。
【００１４】また、従来の実装構造においては、信号の
伝達経路が長くなるという問題も抱えている。
【００１５】今日、ＬＳＩの内部処理速度の著しい高速
化に伴い、ＬＳＩの外部、すなわちチップキャリアや基
板の配線、における信号の遅延の影響が大きな割合を占
めることになる。このため、ＬＳＩ外部における信号遅
延を少しでも短縮することが、モジュール全体を高速処
理化するために要求されている。
【００１６】特に、複数個のＬＳＩが搭載されている場
合では、配線長が長くなることによって生じるＬＳＩ間
の信号伝達の遅延時間は大きな問題となる。すなわち、
演算処理速度を速くするための足かせになっている。
【００１７】テープキャリアを用いたＭＣＭやモジュー
ルでは、一見、これらの問題を解決しているかに見え
る。しかしながら、従来のテープキャリアにおいては、
多層化して配線密度を上げることが難しく、このため、
ＬＳＩ間の配線は単純なものに限られ、より高密度なモ
ジュールをつくることは困難とされている。
【００１８】また、テープキャリアは可撓性があるため
に、ＬＳＩが多ピン化したり、ＭＣＭ化して、ＴＣＰが
大型化すると、実装基板に搭載するときに、ＴＣＰが反
ってしまい、一括リフローが困難となり、このため、量
産に不向きになる。
【００１９】さらに、テープキャリアにチップ抵抗やチ
ップコンデンサを搭載することは、上記した従来技術に
示されたように可能ではあるが、剛性をもつ基板と比較
して可撓性があるために、余り得意とするところではな
く、大規模化に不利である。
【００２０】一方、セラミック基板を用いたＭＣＭで
は、テープキャリアと比較して高価になる。また、直接
ＬＳＩ用の接続端子を設けることは、テープキャリアの
場合と相違して、不可能であるため、接続箇所も増える
ことになる。すなわち、信頼性を低下することになる。
【００２１】従って、本発明は、上記問題点に鑑みて為
されたものであって、その目的は、小型高密度化、大規
模化、及び高速化に好適とされるテープキャリアを用い
たＬＳＩの実装構造を提供すること、及び低コストのＭ
ＣＭを提供することにある。
【００２２】
【課題を解決するための手段】前記目的を達成するた
め、本発明の半導体実装構造は、フレックスリジッド基
板において、フレックス部に半導体集積回路接続用端子
を備え、半導体集積回路が、前記半導体回路接続用端子
に直接接続されて、搭載されてなることを特徴とするも
のである。
【００２３】本発明においては、前記半導体集積回路
が、搭載後に、樹脂封止されてなることを特徴とする。
【００２４】また、本発明においては、前記フレックス
リジッド基板のリジッド部に電子部品搭載用の電極を備
え、前記電子部品搭載用接続端子に電子部品が搭載され
ていることを特徴とする。
【００２５】さらに、本発明においては、前記フレック
ス部に複数の半導体集積回路が搭載されることを特徴と
する。
【００２６】
【発明の実施の形態】本発明の実施の形態について図面
を参照して以下に説明する。本発明の実施の形態は、フ
レックス・リジッドＰＷＢを用いたテープキャリアを用
いる。フレックス・リジッドＰＷＢ（プリント配線板）
とは、可撓性に優れたフレキシブルＰＷＢと、部品搭載
のためのリジットＰＷＢとをスルーホールで電気的に接
続し、一体化した複合基板のことをいう。
【００２７】本発明の実施の形態においては、このフレ
ックス・リジッド基板のフレックス部（図１及び図２の
符号１１）に、半導体用接続端子（ＴＡＢと同様なイン
ナーリード）（図２の符号１５）を設けてＬＳＩ（図２
の符号２０）を直接接続し、これによりＬＳＩを搭載し
ている。
【００２８】フレックス・リジッドＰＷＢによるチップ
キャリアは、フレックス部（図２の１１）にＬＳＩが直
接接続されて搭載されているため、接続箇所が少なく信
頼性が向上する。
【００２９】また、ＬＳＩは、フレックス部に直接接続
されているので、配線長が短くなり、信号の伝達遅延時
間が短くなる。このため、特に複数のＬＳＩを搭載した
場合に大きな効果を発揮することになる。すなわち、１
つのチップキャリアに複数のＬＳＩを搭載することで
（図７及び図８参照）、ＬＳＩ間の電気的な距離は短縮
され、このため信号伝達の遅延時間も短縮され、高速処
理に適したものとなる。また、同時に小型化、軽量化も
実現されている。
【００３０】さらに、本発明の実施の形態におけるチッ
プキャリアはリジッド部（図２の符号１６）を持つこと
で、多層化が容易に実現でき、複雑で高密度の配線が可
能になる。
【００３１】そして、剛性を持つリジッド部１６に部品
搭載用の電極を設けることで、チップコンデンサやチッ
プ抵抗などの電子部品をチップキャリアの上に搭載しや
すくする。この結果、大規模化、高密度化を実現してい
る。
【００３２】さらに、本発明の実施の形態においては、
剛性をもつリジッド部を具備したことにより、実装基板
に搭載するときに、チップキャリアが大型化しても反り
の問題が解消されるため、一括リフローによるはんだ付
けが可能になり、量産が容易になる。
【００３３】そしてＰＷＢは、セラミックと比較して安
価に入手できるので、ＭＣＭのコスト削減につながる。
【００３４】本発明のセラミックＭＣＭに対する優位性
を以下に説明する。複数のＬＳＩを１つのチップキャリ
アに搭載したＭＣＭとしては、チップキャリアの材料と
して一般にセラミック基板が用いられるが、セラミック
基板の場合、ＬＳＩとチップキャリアを接続するため
に、ＬＳＩのボンディングパッドとボンディングワイ
ヤ、ボンディングワイヤとチップキャリアの電極の２ケ
所の接続が必要である。
【００３５】これに対して、本発明のチップキャリアに
おいては、ＬＳＩのボンディングパッドとインナーリー
ドのＩＬＢだけでチップキャリアとＬＳＩが接続でき
る。このため、信頼性が向上すると同時に、ＬＳＩ間の
信号伝送時間も短縮され高速処理に適したものとなる。
また、ＰＷＢは、セラミック基板と比較して安価であ
り、軽量であることから、小型、軽量で高性能なＭＣＭ
を安価に提供できることになる。
【００３６】本発明の、ＴＣＰに対する優位性を以下に
説明する。ＴＣＰを使ったＭＣＭやモジュールは小型・
軽量で安価であるが、多層化が困難であった。
【００３７】本発明によれば、チップキャリアはリジッ
ド部が多層化されているため、複雑で高密度な配線を可
能とする。このため、ＬＳＩの組み合わせとして、複数
のＥＰＵや、ＥＰＵとメモリ等の多様な組み合わせが可
能である。
【００３８】本発明のチップキャリアは、剛性を持つリ
ジッド部があることから、チップコンデンサやチップ抵
抗などの受動部品や、場合によってはパッケージされた
（メモリ等の）ＬＳＩを搭載することが容易に行える。
【００３９】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
【００４０】図１は、本発明の第１の実施例を示す分解
斜視図、図２は図１のａ−ａ線断面図である。
【００４１】図１を参照して、本発明の実施の形態に係
る実装構造は、可撓性をもつフレックス部１１と、剛性
を持ち多層化が可能なリジッド部１６から構成されるフ
レックスリジッド基板を用いてある。
【００４２】図２を参照して、フレックス部１１は、柔
軟性を持ったポリイミドフィルム１２と、銅からなる導
体層１３と、から構成されている。
【００４３】ポリイミドフィルム１２には、ＬＳＩチッ
プ２０の外形寸法よりもやや大きめのデバイスホール１
４が設けてある。
【００４４】銅からなる導体層１３のデバイスホール１
４の内側に突き出した部分を、インナーリード１５と呼
び、金メッキが施されている。
【００４５】このインナーリード１５をＬＳＩ２０のボ
ンディングパッド２１にインナーリードボンディング
（ＩＬＢ）することで、ＬＳＩ２０と配線パターン（導
電層パターン）１３とは電気的に接続され、また、固定
される。このＩＬＢのみで、ＬＳＩ２０が導体層１３と
接続されている、すなわちアウターリードボンディング
（ＯＬＢ）が不要としたことが、本発明の実施の形態の
特徴の一つである。これにより部品点数及び製造工程数
を低減し、コスト低減を実現している。
【００４６】リジッド部１６は、ポリイミドフィルム１
２と導体層１３からなるフィルムキャリアを挟み込む形
で、ガラスエポキシ１７と導体層（配線パターン）１８
とが交互に積層されて形成されている。そして、各々の
導体層１８の間はスルーホール２６で電気的に接続され
ている。
【００４７】図１及び図２を参照して、リジッド部１６
の表面には、電子部品をはんだ付けするための電極１９
が設けられ、チップコンデンサや、チップ抵抗などの受
動部品２４がはんだ付けされ搭載されている。また、受
動部品２４はリジッド部１６の裏面にも搭載することが
ある。
【００４８】また、図２及び図３（Ａ）に示すように、
リジッド部１６の裏面には、実装基板と接続するための
電極１９′が設けられており、外部入出力端子２５とし
て、導体ピンがはんだ付けされている。この導体ピン２
５は、実装基板に設けられたソケットに差し込む他、ス
ルーホール実装やバットリード実装（表面実装）等が可
能である。
【００４９】外部出力端子２５としては、この他に、例
えば図３に示すように、電極のみの場合（図３（Ｂ）参
照）、金属バンプの場合（図３（Ｃ）参照）や、ソケッ
トにリジッド部を差し込んで接続を取る構造（図４参
照）、リジッド部にコネクタを設ける構造、リジッド部
の貫通スルーホールに端子を差し込み、はんだ付けする
構造、加勢部接続用にフレックス部を引き出す構造等が
可能である。
【００５０】ＩＬＢの構造として、図１においては、デ
バイスホール１４に、フェイスアップにより、ＬＳＩ２
０がインナーリードボンディングされているが、これ以
外に、フェイスダウンや、あるいは図５（Ａ）及び図５
（Ｂ）に示すように、デバイスホールを設けないエリア
ＴＡＢ方式など、ＴＡＢに用いられている接続技術を用
いることも可能である。
【００５１】ＩＬＢ構造の信頼性を向上させるため、及
びＬＳＩ回路面を保護するために、エポキシ樹脂やシリ
コーン樹脂で封止して保護することがある。この樹脂封
止する構造についても、図６（Ａ）から図６（Ｃ）に示
すように、ＴＡＢと同様な封止構造が可能である。すな
わち、導体層１３のインナーリード１５部を樹脂２３で
封止（図６（Ａ）参照）、インナーリード１５及びＬＳ
Ｉ２０のボンディングパッドを備えた面側を樹脂２３で
封止する構造（図６（Ｂ）参照）、インナーリード１５
及びＬＳＩ２０全体を樹脂２３で封止する構造（図６
（Ｃ）参照）等が用いられる。
【００５２】また、リジッド部１６の絶縁材としてガラ
スポリイミドを用いた場合は、耐熱性に優れているた
め、信頼性を上げることができる。
【００５３】次に、本発明の第２の実施例について図７
を参照して説明する。図７は、本発明の第２の実施例を
説明するための斜視図であり、図８は、図７のｂ−ｂ線
の断面図である。
【００５４】図７に示すように、本実施例の実装構造
は、ＬＳＩが複数個搭載されていることを特徴としたも
のである。このように、１つのフレックスリジッド基板
１０のフレックス部１１に複数のＬＳＩ搭載部を設け、
複数個のＬＳＩを搭載することにより、ＬＳＩ間の信号
伝達距離を短くすることができる。
【００５５】そして、図８に示すように、本実施例の実
装構造は、フレックスリジッド基板のフレキシブル（フ
レックス）部１１（ポリイミドフィルム１２、導体層１
３）にＬＳＩ２０が直付けされているため、ＬＳＩ間の
電気的な距離が短くなり、ＬＳＩ間の信号遅延を小さく
するという効果が特に大きい。また、リジッド部１６の
多層化により、複雑で高密度な配線が可能であるため、
大規模化が容易であり、ＬＳＩの組み合わせとして複数
の演算処理部（ＥＰＵ）や、ＥＰＵとメモリの組み合わ
せも可能にしている。
【００５６】また、例えば、高速処理を要求するＥＰＵ
のみをフレキシブル部１１に直付けし、メモリは、量産
されているために安く入手できるモールドパッケージ品
３０をリジッド部１６に搭載することで、性能とコスト
をバランスさせることも可能である。
【００５７】次に、本発明の第３の実施例について図９
を参照して説明する。
【００５８】発熱量が大きい半導体集積回路を使う場合
は冷却構造が必要になる。
【００５９】本実施例においては、図９に示すように、
冷却効率を上げるために、ヒートシンク３３は筐体３５
側面に設け、放熱フィン３４を筐体３５の外に出す構造
になっている。
【００６０】また、本実施例においては、半導体集積回
路（ＬＳＩ）２０が、可撓性のあるフレキシブル部１１
に搭載されていることを利用して、ＬＳＩ搭載部は、基
板と一体とされたまま折り曲げて、筐体３５側面の冷却
構造３３に半導体集積回路２０を接触させている。ま
た、リジッド部１６は、筐体３５の底面に配置してい
る。
【００６１】
【発明の効果】以上説明したように、本発明によれば、
フレックス・リジッドＰＷＢによるチップキャリアは、
フレックス部に設けたＬＳＩ用接続端子により、ＬＳＩ
が直接接続して搭載されているために、接続箇所が少な
く信頼性が向上する。そして、本発明によれば、アウタ
ーリードボンディングを不要とし、部品点数及び製造工
程数を低減し、コスト低減を実現している。
【００６２】また、本発明によれば、ＬＳＩは直接接続
されているので、配線長が短くなり、信号の伝達遅延時
間が短くなる。
【００６３】さらに、チップキャリアをはんだ付けリフ
ローで基板に実装する場合に、ＴＣＰの場合は大型化す
ると反りの問題があったが、本発明に係るチップキャリ
アはリジッド部を具備するために剛性を持ち、上記問題
点を解消している。このため、一括リフローによるはん
だ付けが可能になり、量産が容易になる。
【００６４】さらにまた、本発明によれば、リジッド部
を具備するために、チップキャリアに電子部品を容易に
はんだ付けして搭載できるという利点を有する。
【００６５】そして、本発明によれば、チップキャリア
を自由に折り曲げることが可能であるため、自由なレイ
アウトが可能である。高発熱量のＬＳＩの場合は、冷却
しやすい配置を簡単に配置できるため、特に効果が大き
い。
【００６６】本発明のセラミックＭＣＭに対する優位性
を以下に説明する。
【００６７】複数のＬＳＩを１つのチップキャリアに搭
載したＭＣＭとしては、チップキャリアの材料として一
般にセラミック基板が使われるが、セラミック基板の場
合、ＬＳＩとチップキャリアを接続するために、ＬＳＩ
のボンディングパッドとボンディングワイヤ、ボンディ
ングワイヤとチップキャリアの電極の２ケ所の接続が必
要である。本発明のチップキャリアでは、ＬＳＩのボン
ディングパッドとインナーリードのＩＬＢだけでチップ
キャリアとＬＳＩが接続できる。このため、信頼性が向
上すると同時に、ＬＳＩ間の信号伝送時間も短縮され高
速処理に適したものとなる。
【００６８】また、ＰＷＢは、セラミック基板と比較し
て安価であり、軽量であることから、小型、軽量で高性
能なＭＣＭを安価に提供できることになる。
【００６９】本発明の、ＴＣＰに対する優位性を以下に
説明する。
【００７０】ＴＣＰを使ったＭＣＭやモジュールは小型
・軽量で安価であるが、多層化が困難であった。
【００７１】本発明によれば、チップキャリアはリジッ
ド部が多層化されているため、複雑で高密度な配線を可
能とする。このため、ＬＳＩの組み合わせとして、複数
のＥＰＵや、ＥＰＵとメモリ等の多様な組み合わせが可
能である。
【００７２】本発明のチップキャリアは、剛性を持つリ
ジッド部があることから、チップコンデンサやチップ抵
抗などの受動部品や、場合によってはパッケージされた
（メモリ等の）ＬＳＩを搭載することが容易に行える。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す斜視図である。
【図２】図１のａ−ａ線の断面図である。
【図３】本発明の第１の実施形態の外部入出力端子の他
の例を示す図である。
【図４】本発明の第１の実施形態の外部入出力端子のさ
らに別の例を示す図である。
【図５】本発明の第１の実施形態のＩＬＢ構造の他の例
を示す図である。
【図６】本発明の第１の実施形態の封止構造の例を示す
図である。
【図７】本発明の第２の実施形態を示す斜視図である。
【図８】図７のｂ−ｂ線の断面図である。
【図９】本発明の第３の実施形態を示す斜視図である。
【図１０】従来技術を示す図である。
【図１１】他の従来技術を示す図である。
【符号の説明】
１０ フレックス・リジッド基板（Ｆｌｅｘ−Ｒｉｇｉ
ｄ ＰＷＢ） １１ フレックス部（フレキシブル部） １２ フィルムキャリア １３ 導体層（配線パターン） １４ デバイスホール １５ インナーリード １６ リジッド部 １７ 絶縁層 １８ 導体層（配線パターン） １９ パッド（部品搭載用電極） ２０ 半導体集積回路（ＬＳＩ、ＩＣ） ２１ ボンディングパッド ２２ ＩＬＢ ２３ 保護樹脂 ２４ 受動部品（チップコンデンサ、チップ抵抗） ２５ 外部入出力端子（Ｉ／Ｏピン、金属バンプ、パッ
ド） ２６ スルーホール ３０ モールドパッケージ型ＬＳＩ ３１ ボンディングワイヤ ３２ リードフレーム ３３ 冷却構造（ヒートシンク） ３４ 放熱フィン ３５ 筐体

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】フレックスリジッド基板において、フレッ
    クス部に半導体集積回路接続用端子を備え、 半導体集積回路が、前記半導体回路接続用端子に直接接
    続されて、搭載されてなることを特徴とする半導体実装
    構造。
  2. 【請求項２】前記半導体集積回路が、搭載後に、樹脂封
    止されてなることを特徴とする請求項１記載の半導体実
    装構造。
  3. 【請求項３】前記フレックスリジッド基板のリジッド部
    に電子部品搭載用の電極を備え、前記電子部品搭載用接
    続端子に電子部品が搭載されてなることを特徴とする請
    求項１又は２記載の半導体実装構造。
  4. 【請求項４】前記フレックス部に複数の半導体集積回路
    が搭載されることを特徴とする請求項１〜３のいずれか
    一に記載の半導体実装構造。
  5. 【請求項５】請求項１〜４のいずれか一に記載の半導体
    実装構造において、前記フレックスリジッド基板のリジ
    ッド部に外部入出力端子を備え、前記外部入出力端子に
    より、実装基板に接続、及び搭載されることを特徴とす
    る半導体実装構造。
  6. 【請求項６】前記フレックス部の半導体集積回路の搭載
    部を、基板と一体に冷却手段に近接するように配設し前
    記半導体集積回路を前記冷却手段に近接又は接触させた
    ことを特徴とする請求項１〜３のいずれか一に記載の半
    導体実装構造。
  7. 【請求項７】可撓性を有するフレックス配線板と、剛性
    を備えたリジッド配線板からなるフレックスリジッド配
    線板において、 前記フレックス配線板を構成する導体層を延在してなる
    突出部をインナーリードとして半導体集積回路の電極に
    接合し、これにより前記半導体集積回路が前記導体層に
    電気的に接続されると共に固定されたことを特徴とする
    半導体実装構造。
  8. 【請求項８】少なくとも前記インナーリードと前記パッ
    ドの接合部が樹脂で封止され、且つ、前記リジッド配線
    板に外部入出力用の電極を備えたことを特徴とする請求
    項７記載の半導体実装構造。
JP8115818A 1996-04-12 1996-04-12 半導体実装構造 Expired - Fee Related JP2910670B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP8115818A JP2910670B2 (ja) 1996-04-12 1996-04-12 半導体実装構造
FR9704487A FR2747509B1 (fr) 1996-04-12 1997-04-11 Structure de montage pour un circuit a semi-conducteur
CA002202426A CA2202426C (en) 1996-04-12 1997-04-11 Mounting structure for a semiconductor circuit
US08/834,163 US5838546A (en) 1996-04-12 1997-04-14 Mounting structure for a semiconductor circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8115818A JP2910670B2 (ja) 1996-04-12 1996-04-12 半導体実装構造

Publications (2)

Publication Number Publication Date
JPH09283695A true JPH09283695A (ja) 1997-10-31
JP2910670B2 JP2910670B2 (ja) 1999-06-23

Family

ID=14671870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8115818A Expired - Fee Related JP2910670B2 (ja) 1996-04-12 1996-04-12 半導体実装構造

Country Status (4)

Country Link
US (1) US5838546A (ja)
JP (1) JP2910670B2 (ja)
CA (1) CA2202426C (ja)
FR (1) FR2747509B1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10244791A (ja) * 1997-03-07 1998-09-14 Fujitsu Ltd カード型電子装置
KR100269947B1 (ko) * 1997-09-13 2000-10-16 윤종용 인쇄회로기판및이를이용한엘씨디모듈
US6617671B1 (en) * 1999-06-10 2003-09-09 Micron Technology, Inc. High density stackable and flexible substrate-based semiconductor device modules
US6425179B1 (en) * 1999-10-12 2002-07-30 Lsi Logic Corporation Method for assembling tape ball grid arrays
US20020127771A1 (en) * 2001-03-12 2002-09-12 Salman Akram Multiple die package
SG95637A1 (en) * 2001-03-15 2003-04-23 Micron Technology Inc Semiconductor/printed circuit board assembly, and computer system
US6441483B1 (en) * 2001-03-30 2002-08-27 Micron Technology, Inc. Die stacking scheme
US7217597B2 (en) 2004-06-22 2007-05-15 Micron Technology, Inc. Die stacking scheme
US7323968B2 (en) * 2005-12-09 2008-01-29 Sony Corporation Cross-phase adapter for powerline communications (PLC) network
WO2007100644A2 (en) * 2006-02-27 2007-09-07 Edwards Lifesciences Corporation Method and apparatus for using flex circuit technology to create a reference electrode channel
CN101360450A (zh) * 2006-02-27 2009-02-04 爱德华兹生命科学公司 用于静脉电流计生物传感器的流量限制膜
US20100305420A1 (en) * 2006-02-27 2010-12-02 Edwards Lifesciences Corporation Flexible circuit and method for forming the same
DE602007006433D1 (de) 2006-02-27 2010-06-24 Edwards Lifesciences Corp Verfahren zur herstellung einer aktiven elektrode unter verwendung von flexibler schaltungstechnologie und flexible schaltung umfassend eine solche elektrode
CN101355980A (zh) * 2006-02-27 2009-01-28 爱德华兹生命科学公司 带有集成生物传感器的导管
WO2007100588A1 (en) * 2006-02-27 2007-09-07 Edwards Lifesciences Corporation Hydrogel for an intravenous amperometric biosensor
US8000918B2 (en) 2007-10-23 2011-08-16 Edwards Lifesciences Corporation Monitoring and compensating for temperature-related error in an electrochemical sensor
US20090188811A1 (en) 2007-11-28 2009-07-30 Edwards Lifesciences Corporation Preparation and maintenance of sensors
WO2010027771A1 (en) 2008-08-27 2010-03-11 Edwards Lifesciences Corporation Analyte sensor
USD795262S1 (en) * 2009-01-07 2017-08-22 Samsung Electronics Co., Ltd. Memory device
USD794643S1 (en) * 2009-01-07 2017-08-15 Samsung Electronics Co., Ltd. Memory device
USD794642S1 (en) * 2009-01-07 2017-08-15 Samsung Electronics Co., Ltd. Memory device
USD794644S1 (en) * 2009-01-07 2017-08-15 Samsung Electronics Co., Ltd. Memory device
USD795261S1 (en) * 2009-01-07 2017-08-22 Samsung Electronics Co., Ltd. Memory device
USD794641S1 (en) * 2009-01-07 2017-08-15 Samsung Electronics Co., Ltd. Memory device
USD794034S1 (en) * 2009-01-07 2017-08-08 Samsung Electronics Co., Ltd. Memory device
US8836094B1 (en) * 2013-03-14 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package device including an opening in a flexible substrate and methods of forming the same
CN104103531A (zh) * 2013-04-09 2014-10-15 宏启胜精密电子(秦皇岛)有限公司 封装结构及其制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0337485A3 (en) * 1988-04-15 1991-04-03 Nippon Telegraph And Telephone Corporation Film carrier for rf ic
JP3033227B2 (ja) * 1990-05-08 2000-04-17 セイコーエプソン株式会社 半導体装置
US5206463A (en) * 1990-07-24 1993-04-27 Miraco, Inc. Combined rigid and flexible printed circuits and method of manufacture
US5262594A (en) * 1990-10-12 1993-11-16 Compaq Computer Corporation Multilayer rigid-flex printed circuit boards for use in infrared reflow oven and method for assembling same
US5276590A (en) * 1991-10-24 1994-01-04 International Business Machines Corporation Flex circuit electronic cards
JPH0828396B2 (ja) * 1992-01-31 1996-03-21 株式会社東芝 半導体装置
JPH06275677A (ja) * 1993-03-23 1994-09-30 Shinko Electric Ind Co Ltd 半導体装置用パッケージおよび半導体装置
US5527998A (en) * 1993-10-22 1996-06-18 Sheldahl, Inc. Flexible multilayer printed circuit boards and methods of manufacture
US5616888A (en) * 1995-09-29 1997-04-01 Allen-Bradley Company, Inc. Rigid-flex circuit board having a window for an insulated mounting area

Also Published As

Publication number Publication date
FR2747509A1 (fr) 1997-10-17
CA2202426A1 (en) 1997-10-12
US5838546A (en) 1998-11-17
CA2202426C (en) 2001-09-18
JP2910670B2 (ja) 1999-06-23
FR2747509B1 (fr) 2003-08-01

Similar Documents

Publication Publication Date Title
JP2910670B2 (ja) 半導体実装構造
JP3110922B2 (ja) マルチチップ・モジュール
US6396136B2 (en) Ball grid package with multiple power/ground planes
US6440770B1 (en) Integrated circuit package
US7709943B2 (en) Stacked ball grid array package module utilizing one or more interposer layers
JP2001085602A (ja) 多重チップ半導体モジュールとその製造方法
KR20020061812A (ko) 볼 그리드 어레이형 멀티 칩 패키지와 적층 패키지
JPH11312756A (ja) 半導体装置
JP2907127B2 (ja) マルチチップモジュール
JP2001168233A (ja) 多重回線グリッド・アレイ・パッケージ
JP3312611B2 (ja) フィルムキャリア型半導体装置
US20060103032A1 (en) Die attach material for TBGA or flexible circuitry
JP3450477B2 (ja) 半導体装置及びその製造方法
JPH04290258A (ja) マルチチップモジュール
KR100546359B1 (ko) 동일 평면상에 횡 배치된 기능부 및 실장부를 구비하는 반도체 칩 패키지 및 그 적층 모듈
JP2722451B2 (ja) 半導体装置
JPH10256413A (ja) 半導体パッケージ
JPH11112121A (ja) 回路モジュール及び回路モジュールを内蔵した電子機器
JPH10321670A (ja) 半導体装置
JPH0645763A (ja) 印刷配線板
JPH11177015A (ja) 半導体パッケージおよび半導体パッケージ実装用中間基板
JPS6219072B2 (ja)
JP3149836B2 (ja) 半導体装置
JPH05335364A (ja) 電子部品搭載用多層基板
JPH02199859A (ja) 電子部品装置及びその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19981020

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990309

LAPS Cancellation because of no payment of annual fees