JP3279765B2 - セラミックパッケージ - Google Patents
セラミックパッケージInfo
- Publication number
- JP3279765B2 JP3279765B2 JP24013793A JP24013793A JP3279765B2 JP 3279765 B2 JP3279765 B2 JP 3279765B2 JP 24013793 A JP24013793 A JP 24013793A JP 24013793 A JP24013793 A JP 24013793A JP 3279765 B2 JP3279765 B2 JP 3279765B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- wiring board
- mounting
- mounting carrier
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
に関するものである。
にICチップ等を搭載し、かつそのICチップをキャッ
プで気密に封止した容器(半導体素子パッケージ)とし
て、様々なものが知られている。なかでも、パッケージ
を構成する絶縁基板にアルミナ基板や窒化アルミニウム
基板等の高熱伝導材料を使用した、いわゆるセラミック
パッケージに対する期待が近年特に高まっている。
に端子を有するDIP(デュアル・インライン・パッケ
ージ)やQFP(クアッド・フラット・パッケージ)、
下面に端子を有するPGA(ピン・グリッド・アレイ)
等がある。そして、これらのパッケージは、通常、樹脂
等からなるプリント配線板に実装されると共にプリント
配線板側の導体部との電気的接続が図られた状態で使用
される。
パッケージでは、下面側に突出した多数のピンを被実装
側であるプリント配線板側の貫通スルーホール内に挿入
するという実装方法が採られている。そして、ピンのピ
ッチとしては、2.54mm(100mil),1.27mm(50
mil )が従来までの主流となっている。
チップ自体の高機能化・高集積化等に伴って、それを搭
載するためのパッケージについても、ピン数の増加や、
ピン及び配線パターンのピッチを狭くすること(ファイ
ン化)等が要求されている。また、このような配線のフ
ァイン化に伴うパッケージサイズの小型化は、高価なセ
ラミックス材料を用いたパッケージの製造コストを下げ
るうえでも好ましいと考えられている。
ピッチを1.0mm以下に狭くすると、ピン立てや貫通ス
ルーホールの形成を精度良く行うことが難しくなり、プ
リント配線板へのパッケージの実装が極めて困難になっ
てしまう。
ジと樹脂材料からなるプリント配線板(いわゆるマザー
ボード)とでは、熱膨張係数に差があるという問題があ
る。このため、ピンや配線パターンが周囲の温度変化等
による応力の影響を受け、接続不良等の不具合が生じる
場合がある。
であり、その目的は、ファイン化したときでもマザーボ
ードであるプリント配線板に対して容易にかつ確実に実
装することが可能であり、しかも温度変化等による応力
の影響を緩和でき、かつ低コスト化をも実現することが
できるセラミックパッケージを提供することにある。
めに、本発明では、半導体素子を搭載するための窒化ア
ルミニウム製のセラミックス配線基板と、可撓性を有す
る樹脂基体の少なくともいずれかの面に放射状に広がる
複数本の金属リードを備えた実装用キャリアとからな
り、前記各金属リードの内端を前記セラミックス配線基
板側との電気的接続をとるための端子とし、前記各金属
リードの外端をマザーボード側との電気的接続をとるた
めの脚部としたことを特徴とするセラミックパッケージ
をその要旨としている。
分に端子を設け、前記端子と各金属リード側の端子とを
はんだバンプを介して接合したり、樹脂基体をフィルム
状のものとしても良い。また、金属リードの脚部または
脚部よりも外端側となる部分に導通検査用パッドを設け
ても良い。
ミックス配線基板側の導体部分は、被実装側であるマザ
ーボードの導体部分にじかに接続されるわけではなく、
実装用キャリアの金属リードを介して間接的に接続され
ることになる。このため、ファイン化への対応が容易に
なり、かつそのような場合であっても、ピンを用いたと
きのように実装が困難になることはない。
ム製のセラミックス配線基板とマザーボードとの熱膨張
係数差が大きくても、両者間に介在する実装用キャリア
によって応力が緩衝され、接続不良等の発生が防止され
る。
分に端子を設け、前記端子と金属リードの端子とをはん
だバンプを介して接合することが望ましい。この接合方
法は、一般にピン接合のときほど厳密な精度は要求され
ず、ピン立てや基板側の貫通スルーホールの形成も不要
なため、パッケージがファイン化したときの接合方法と
して適している。
望ましい。その理由は、このような形状にすると可撓性
が増すため、セラミックス配線基板と被実装側のプリン
ト配線板との間の応力をより確実に緩衝できるからであ
る。
外端側となる部分に導通検査用パッドを設けておくこと
により、搭載された後における電子部品の導通検査が容
易になる。
N)製のセラミックパッケージに具体化した実施例を図
1〜図5に基づき詳細に説明する。
ックパッケージ15は、主としてセラミックス配線基板
としてのAlN多層配線基板(以下、単に多層板とい
う)5と実装用キャリア1とによって構成されている。
び多層板5の構成についてそれぞれ説明する。図1に示
されるように、実装用キャリア1は、主として絶縁体部
分である樹脂基体としてのポリイミドフィルム2と、導
体部分である金属リード4とからなる。ポリイミドフィ
ルム2は略正方形状であり、その外縁部には台形状ホー
ル2bが4つ設けられている。ポリイミドフィルム2の
片面(本実施例では上面)には、放射状に広がる複数本
の金属リード4が形成されている。
ィルム2の中心側の端部には、多層板5側の導体部分と
の電気的接続をとるための端子として、正方形状の接続
用パッド4aが形成されている。接続用パッド4aは、
図1に示されるようにポリイミドフィルム2の上面にお
いて等間隔にかつ規則的に配列されている。一方、各金
属リード4の外端、即ちポリイミドフィルム2の外縁側
の端部は、マザーボード16側との電気的接続をとるた
めの脚部4bとなっている。ポリイミドフィルム2の上
面には、はんだバンプ17による金属リード4間のショ
ートを未然に防止するために、ソルダーレジスト12が
形成されている。図1に示されるように、被覆された金
属リード4の内端側部分のうち、接続用パッド4aの部
分のみがソルダーレジスト12から露出した状態となっ
ている。
導通試験等に使用される長方形状の導通検査用パッド4
cとなっている。なお、本実施例の導通検査用パッド4
cは、プリント配線板16の実装時に実装用キャリア1
から除去されるようになっている。
ときの一般的な手順を図4(a)〜図4(f)に基づい
て述べる。実装用キャリア1は、厚さ100μm前後の
ポリイミドフィルム(商品名:IEL−L120)2を
出発材料として作製される。このポリイミドフィルム2
の片面には、図4(a)に示されるように、予め厚さ約
20μmの接着剤層Bが形成されている。次に、図4
(b)に示されるように、ポリイミドフィルム2をルー
ター加工することによって、その外縁部に台形状ホール
2bを形成する。次に、図4(c)に示されるように、
接着剤層Bを有する面に厚さ35μmの銅箔Cをラミネ
ートする。そして、図4(d)に示されるように、銅箔
Cの表面に更に感光性樹脂製のドライフィルムDfをラ
ミネートする。また、ポリイミドフィルム2の裏側に液
体レジストLrを塗布することにより、台形状ホール2
bを暫定的に穴埋めしておく。
いマスクを配置して露光・現像を行った後、銅を溶解し
得るエッチング液で銅箔Cを処理することよって、銅箔
Cを部分的に除去する。この工程を経ると、ポリイミド
フィルム2の所定部分に接続用パッド4a、脚部4b及
び導通検査用パッド4cを有する金属リード4が形成さ
れる。この後、図4(e)に示されるように、不要とな
ったドライフィルムDf及び液体レジストLrを金属リ
ード4から剥離する。更に、ポリイミドフィルム2の上
面にソルダーレジスト12を塗布し、露光・現像を行う
ことにより、図4(f)に示されるように、接続用パッ
ド4aの部分に開口を形成する。以上の手順を経ること
によって、実装用キャリア1が得られる。
上面中央部には、半導体素子としてのICチップ9が搭
載されている。このような多層板5は、例えばグリーン
シートに導体ペーストを印刷したものを積層した後、そ
の積層体を高温条件下において焼成することによって得
ることができる。多層板5には複数のスルーホール8が
形成されている。スルーホール8の上部開口には、ボン
ディングパッド6が接合されている。ボンディングパッ
ド6とICチップ9側のボンディングパッド(図示略)
とは、金ワイヤ10を介してボンディングされている。
ワイヤボンディングされたICチップ9は、それよりも
ひとまわり大きなAlN製のキャップ11によって気密
に封止される。
ャリア1との接合時に使用される端子としての接続用パ
ッド7が接合されている。実装用キャリア1側の接続用
パッド4aと多層板5側の接続用パッド7とは、同数で
ありかつ互いに対応する位置関係となっている。
は多層板5の下面に取付けられる。そして、接続用パッ
ド4a,7同士の接合は、多層板5の接続用パッド7上
に予め設けられたはんだバンプ17をリフローすること
によって行われる。その結果、実装用キャリア1側の金
属リード4と多層板5側の導体部分とが、はんだバンプ
17を介して電気的に接続された状態となる。この後、
金型等を用いた加工によって実装用キャリア1が所定位
置(図4(f) の破線の位置)で切断され、実装用キャリ
ア1から導通検査用パッド4cが除去される。このと
き、金型によって各金属リード4の脚部4bがガルウィ
ング状に屈曲される。
ケージ15は、マザーボード(本実施例ではエポキシ樹
脂等からなるプリント配線板)16に実装された状態で
使用される。このとき、図5に示されるように、屈曲さ
れた脚部4bとマザーボード16側の導体パターン16
aとは、はんだ付け等により接合される。
側の導体部分は、マザーボード16側の導体パターン1
6aにじかに接続されないことを特徴とする。つまり、
前記導体部分は、実装用キャリア1の周辺部から四方に
放射状に広がった金属リード4を介して、導体パターン
16aに間接的に接続されることになる。それゆえ、従
来のセラミックパッケージとは異なり、狭いスペースに
多数のピンを立てたり、マザーボード16側にピン実装
用の貫通スルーホールを多数設けることも不要となる。
よって、従来においてファイン化の障壁となっていた諸
問題が解消されることとなる。
及びその狭ピッチ化などが実現可能になり、ひいては製
造コストの低減が達成可能になる。また、実施例のよう
なはんだバンプ17による接合方法によると、ピンを貫
通スルーホールに挿入するという従来の接合方法のとき
ほど厳密な寸法精度が要求されないという利点がある。
このため、ファイン化したセラミックパッケージ15を
マザーボード16に実装する場合でも、従来と比較して
実装作業を容易にかつ確実に行うことが可能となる。
ド4cを設けた実施例の構成によると、接続用パッド4
a,7の数が増えたり狭ピッチ化した場合であっても、
それらに無関係に導通検査等を実施できるという利点が
ある。
る樹脂基体として、可撓性に優れたポリイミドフィルム
2を選択している。このため、多層板5とマザーボード
16との間の熱膨張係数差が大きくても、周囲の温度変
化等に起因する応力は、両者間に介在する実装用キャリ
ア1によって緩衝される。その結果、接続不良等の発生
等を未然に防止することが可能となる。そして、このよ
うなフィルム状のものであれば、セラミックパッケージ
15の肉厚化または高コスト化をもたらすという不利益
もない。 〔実施例2〕次に、図6〜図8に基づき実施例2のセラ
ミックパッケージ20を詳細に説明する。
ケージ20を構成する実装用キャリア21が示されてい
る。本実施例の実装用キャリア21は、ポリイミドフィ
ルム2の片面に放射状に広がる複数本の金属リード4が
形成されてなることが実施例1との共通点である。ま
た、接続用パッド4a、脚部4b、導通検査用パッド4
c、台形状ホール2bの形状・配列等は基本的に実施例
1のときと同じであるため、ここではそれらの詳細な説
明を省略する。
されるように金属リード4がポリイミドフィルム2の下
面に配置されている。そして、この点が実施例1の実装
用キャリア1の構成との大きな相違点になっている。従
って、この実装用キャリア21のポリイミドフィルム2
には、ショート防止用のソルダーレジスト12が形成さ
れていない。また、ポリイミドフィルム2において各接
続用パッド4aが形成された部分には、ポリイミドフィ
ルム2の表裏を貫通するめっきスルーホール22が形成
されている。即ち、接続用パッド4aが下面側になるこ
の実装用キャリア21の場合、実質的にはめっきスルー
ホール22の上部開口22aが接続用の端子として機能
することになる。
例1の実装用キャリア1と基本構造が同一であることか
ら、基本的には実施例1にて示した手順に準拠して作製
することができる。但し、本実施例の場合、めっきスル
ーホール22形成用の穴あけ工程及びその部分への無電
解銅めっき工程が必要になる。また、ソルダーレジスト
12形成工程が不要になる。
1は多層板5の下面に取付けられる。そして、接続用パ
ッド4aとめっきスルーホール22の上部開口22aと
の接合は、多層板5の接続用パッド7上に予め設けられ
たはんだバンプ17をリフローすることによって行われ
る。その結果、実装用キャリア21側の金属リード4と
多層板5側の導体部分とが、はんだバンプ17を介して
電気的に接続された状態となる。この後、金型等を用い
た加工によって実装用キャリア21が所定位置(図7の
破線の位置)で切断され、実装用キャリア21から導通
検査用パッド4cが除去される。このとき、金型によっ
て各金属リード4の脚部4bがガルウィング状に屈曲さ
れる。そして、屈曲された脚部4bは、マザーボード1
6側の導体パターン16aに対してはんだ等により接合
される。
側の導体部分は、マザーボード16側の導体パターン1
6aにじかに接続されず、四方に放射状に広がった金属
リード4を介して間接的に接続されることになる。それ
ゆえ、実施例1のときと同じく、従来の諸問題(狭いス
ペースに多数のピンを立てること、マザーボード16側
にピン実装用の貫通スルーホールを多数設けること等)
が解消される。この結果、接続用パッド4a,7数の増
加及びその狭ピッチ化などが実現可能になり、ひいては
製造コストの低減が達成可能になる。
ほど厳密な寸法精度が要求されないため、ファイン化し
たセラミックパッケージ20をマザーボード16に実装
する作業が容易かつ確実なものとなる。更に、導通検査
用パッド4cを設けていることから、狭ピッチ化したと
きなどの導通検査が容易になる。
れたポリイミドフィルム2を使用していることから、多
層板5とマザーボード16との間の熱膨張係数差に起因
する応力も確実に緩衝される。その結果、接続不良等の
発生等が未然に防止される。しかも、このようなフィル
ム状のものであれば、セラミックパッケージ20の肉厚
化または高コスト化をもたらすという不利益もない。
合、金属リード4が多層板5側に配置されていないた
め、はんだバンプ17をリフローさせることによるショ
ートが発生し難いという利点がある。従って、ショート
を防止するためのソルダーレジスト12が不要になる。
このため、実施例1のときよりも更に製造コストを易く
することが可能になる。
定されることはなく、以下のような構成に変更すること
が可能である。
ャリア1の上面側に取付ける場合、実施例1,2のよう
に、いわゆるフェースアップ式にするばかりでなく、フ
ェースダウン式にしても良い。また、セラミックス配線
基板5を実装用キャリア1の下面側に取付けた状態でマ
ザーボード16に実装するという方法を採用することも
可能である。
基板5上に複数個のICチップ9が搭載されたマルチチ
ップモジュールのようなものに具体化することもでき
る。また、本発明をICチップ9以外の半導体部品を搭
載・封止したセラミックパッケージに具体化することも
勿論可能である。
ア1側の接続用パッド4a上または実装用キャリア21
側のめっきスルーホール22の上部開口22a上に設け
ても良い。
等を用いてバンプを形成しても良い。また、接続用パッ
ド4a,7同士の接合または接続用パッド4aと上部開
口22aとの接合をするにあたり、バンプ以外の接合方
法を採用しても勿論良い。
イミドフィルム2のみに限定されることはなく、例えば
エポキシやその他の樹脂からなるフィルムを用いても良
い。また、その形状もフィルム状のみに限られず、例え
ば板状等のその他の形状に変更することが勿論可能であ
る。また、ある程度の可撓性を有するものであれば、そ
の材質も適宜変更することが可能である。
1としては、例えば周知のTABテープのように、長尺
状であって複数個が連続しており、しかもスプロケット
用ホールが形成されているようなものを使用することが
好ましい。このようなTABテープ様の実装用キャリア
を使用すると、自動化等に好都合である。加えて、リー
ドフレームを備えたプリント配線板等を樹脂基体2とし
て用いることも可能である。
1,2のような多層板のみに限定されることはなく両面
板であっても良い。 (h)キャップ11の形状は、実施例1,2のものに限
定されることはない。例えば、セラミックス配線基板5
の略中央部にICチップ9を収容するためのキャビティ
を形成したような場合には、板状のキャップにて封止す
るようにしても良い。この場合、キャップによる封止に
代えて、樹脂による封止を採用しても良い。
ジ15,20が実装されるべきマザーボード16は、必
ずしも樹脂製のプリント配線板16であることに限られ
ない。例えば、セラミックス焼結体やアルミニウム等の
金属板に導体パターンが印刷された配線板等であっても
良い。
線板の熱膨張係数と、セラミック配線基板5の熱膨張係
数とが異なるようなき合には、前述したマザーボード1
6のときと同様に熱膨張係数差による応力が緩衝される
ことになる。
銅箔以外の金属箔を用いても勿論良い。また、金属リー
ド4において脚部4bとなる部分以外(接続用パッド4
a等)については、例えばタングステンペーストのよう
な導電性金属ペーストの印刷や、めっきなどによっても
形成することが可能である。
2の両面に設けても良い。このような構成にすれば、よ
りファイン化したセラミック配線基板5との組み合わせ
によって高密度なセラミックパッケージを実現すること
ができる。つまり、この構成であると、接続用パッド4
aとめっきスルーホール22の上部開口22aとをポリ
イミドフィルム2の全面に多数個設けることが可能だか
らである。
枚の実装用キャリア1,21に載せた状態でマザーボー
ド16に実装するという方式を採用しても良い。 (m)実施例2の構成を採る場合、必ずしもめっきスル
ーホール22を完全に無電解銅めっきで充填する必要は
なく、例えばめっきスルーホール22内に多少の空隙を
残した状態としても良い。この場合、リフローによって
接合を行うときのはんだバンプ17の分量制御が容易に
なる。
成を採用する場合、以下に示すような構成に代えても良
い。例えば、図9(a)に示される別例1のように、ポ
リイミドフィルム2の外周部に窓部23を設けることに
より、各導通検査用パッド4cを上面側に露出させても
良い。また、図9(b)に示される別例2のように、金
属リード4の脚部4b自体に導通検査用パッド24を設
けても良い。上記のような構成とすると、上面側から導
通検査を行うことができ好都合である。
クパッケージによれば、ファイン化したときでもマザー
ボードであるプリント配線板に対して容易にかつ確実に
実装することができるという優れた効果を奏する。しか
も、本発明のセラミックパッケージによれば、温度変化
等による応力の影響を緩和することができ、かつ低コス
ト化を実現することができるという優れた効果も奏す
る。
る。
製手順を説明するための正断面図である。
ドに実装した状態を示す部分概略正断面図である。
る。
ドに実装した状態を示す部分概略正断面図である。
(b)は別例2の実装用キャリアを示す部分拡大平面図
である。
イミドフィルム、4…金属リード、4a…端子としての
接続用パッド、4b…脚部、4c,24…導通検査用パ
ッド、5…セラミックス配線基板としてのAlN多層配
線基板(=多層板)、7…端子としての接続用パッド、
9…半導体素子としてのICチップ、16…マザーボー
ド、17…はんだバンプ。
Claims (4)
- 【請求項1】半導体素子を搭載するための窒化アルミニ
ウム製のセラミックス配線基板と、 可撓性を有する樹脂基体の少なくともいずれかの面に放
射状に広がる複数本の金属リードを備えた実装用キャリ
アと からなり、前記各金属リードの内端を前記セラミックス
配線基板側との電気的接続をとるための端子とし、前記
各金属リードの外端をマザーボード側との電気的接続を
とるための脚部としたことを特徴とするセラミックパッ
ケージ。 - 【請求項2】前記セラミックス配線基板の導体部分に端
子を設け、前記端子と前記各金属リード側の端子とをは
んだバンプを介して接合したことを特徴とする請求項1
に記載のセラミックパッケージ。 - 【請求項3】前記樹脂基体はフィルム状であることを特
徴とした請求項1または2に記載のセラミックパッケー
ジ。 - 【請求項4】前記金属リードの脚部または前記脚部より
も外端側となる部分に導通検査用パッドを設けたことを
特徴とする請求項1乃至3のいずれか1項に記載のセラ
ミックパッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24013793A JP3279765B2 (ja) | 1993-03-08 | 1993-09-27 | セラミックパッケージ |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5-46894 | 1993-03-08 | ||
JP4689493 | 1993-03-08 | ||
JP24013793A JP3279765B2 (ja) | 1993-03-08 | 1993-09-27 | セラミックパッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06318666A JPH06318666A (ja) | 1994-11-15 |
JP3279765B2 true JP3279765B2 (ja) | 2002-04-30 |
Family
ID=26387041
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24013793A Expired - Lifetime JP3279765B2 (ja) | 1993-03-08 | 1993-09-27 | セラミックパッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3279765B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020048315A (ko) * | 2002-03-16 | 2002-06-22 | 김영선 | 이미지 센서 시스템을 위한 반도체 모듈 패캐지 |
JP6623508B2 (ja) | 2014-09-30 | 2019-12-25 | 日亜化学工業株式会社 | 光源及びその製造方法、実装方法 |
-
1993
- 1993-09-27 JP JP24013793A patent/JP3279765B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH06318666A (ja) | 1994-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5474957A (en) | Process of mounting tape automated bonded semiconductor chip on printed circuit board through bumps | |
JP3560488B2 (ja) | マルチチップ用チップ・スケール・パッケージ | |
US20090140415A1 (en) | Combination substrate | |
US20030222344A1 (en) | Semiconductor device having a heat spreader exposed from a seal resin | |
KR20050007394A (ko) | 반도체장치 및 그 제조방법 | |
JPH08288424A (ja) | 半導体装置 | |
TW200845350A (en) | Dual or multiple row package | |
JP2000003980A (ja) | 半導体搭載用回路基板及びその製造方法 | |
JP3927783B2 (ja) | 半導体部品 | |
JP2000323610A (ja) | フィルムキャリア型半導体装置 | |
JP3279765B2 (ja) | セラミックパッケージ | |
JPH01256161A (ja) | 印刷配線板装置 | |
JP3166490B2 (ja) | Bga型半導体装置 | |
JP3334958B2 (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
JP3024596B2 (ja) | フィルムキャリアテープを用いたbga型半導体装置 | |
JPH09116045A (ja) | リードフレームを用いたbgaタイプの樹脂封止型半導体装置およびその製造方法 | |
JP2652222B2 (ja) | 電子部品搭載用基板 | |
JPH10154768A (ja) | 半導体装置及びその製造方法 | |
JP3019027B2 (ja) | リジッド・フレキシブル基板を用いたicパッケージの構造 | |
JPH0645763A (ja) | 印刷配線板 | |
JP3508739B2 (ja) | インターポーザ基板 | |
JP2001024033A (ja) | 半導体素子実装用テープ、半導体装置及びそれらの製造方法 | |
JP2500404B2 (ja) | 回路基板の実装構造 | |
JP3033541B2 (ja) | Tabテープ、半導体装置及び半導体装置の製造方法 | |
JP2000299399A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080222 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20090222 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100222 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140222 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term |