JP3013824B2 - クロック再生方法および装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、クロック再生方法
およびクロック再生装置に関し、例えば基地局に同期し
て動作する中継局用の受信機に用いて好適な、幅広い同
期範囲および高い周波数安定度を両立できるクロック再
生方法およびクロック再生装置に関する。

【０００２】

【従来の技術】１つの基準基地局に対し複数の固定基地
局がスター状に接続されたＴＤＭＡシステム内の中継局
は、通常、交換機等に接続された基地局の受信信号から
クロック情報を抽出し、このクロック情報に同期して動
作する。このとき、前記基地局のクロック供給源により
高い安定度のクロックが供給される場合と、比較的、安
定度の低いクロックが供給される場合がある。中継局の
性能としては、これらいずれの場合に対しても確実に前
記基地局に同期して動作することが要求され、広い同期
範囲が必要になる。このため中継局用の受信機のクロッ
ク再生用に使用される発振器としては、前記広い同期範
囲を実現するのに見合った広い周波数可変範囲を有して
いなければならない。

【０００３】また、通常、中継局は基地局に同期して動
作しているのでフリーラン時の周波数は問題にならない
が、基地局と中継局との間に障害が発生し（無線装置で
はこのような障害が発生する状況は特殊ではない）、基
地局と中継局との間の回線が遮断された場合、中継局配
下の通信だけでも正常な通信を維持するため、前記中継
局が仮親となって動作する必要が生じる。この場合、前
記中継局配下のシステム全体のマスタークロックは前記
中継局のフリーラン時の発振器の出力となり、このとき
には高い安定度が要求されることになる。しかしなが
ら、広い周波数可変範囲とフリーラン時の高い周波数安
定度とは相反するものであり、広い周波数可変範囲を有
した発振器は、一般的にフリーラン時の周波数安定度が
充分に高いとはいえない。

【０００４】このような基地局に同期して動作する中継
局用の受信機に用いられるクロック再生装置として、例
えば特開平７−１９３５６４号公報に開示されたクロッ
ク再生装置およびクロック再生方法がある。

【０００５】

【発明が解決しようとする課題】従来のクロック再生方
法およびクロック再生装置は、上述したように広い周波
数可変範囲とフリーラン時の高い周波数安定度とを両立
させるのが容易でなく、上述したように基地局と中継局
との間に障害が発生したような場合を想定すれば広い周
波数可変範囲とフリーラン時の高い周波数安定度とを両
立させる性能が求められる課題があった。

【０００６】そこで本発明の目的は、上位システムに同
期して動作している場合には広い周波数可変範囲を実現
し、また前記上位システムから切り離された状況下では
フリーラン時の高い周波数安定度を実現できる、広い周
波数可変範囲とフリーラン時の高い周波数安定度とを両
立し得るクロック再生方法およびクロック再生装置を提
供することにある。

【０００７】

【課題を解決するための手段】本発明は上記目的を達成
するため、入力データのキャリア同期はずれを検出する
と、再生クロック信号の位相情報を生成するためのタイ
ミング信号と再生クロック信号との位相誤差を無効にし
て、前記位相情報を一定の量で増加させることを特徴と
する。

【０００８】本発明はまた、入力データのキャリア同期
はずれを検出するキャリア同期状態検出回路と、該キャ
リア同期状態検出回路がキャリア同期はずれを検出する
と、位相情報生成回路が再生クロック信号の位相情報を
生成する際の位相誤差を無効にする位相誤差無効回路と
を備え、前記位相誤差無効回路が前記位相誤差を無効に
すると、前記入力データに対し非同期の再生クロック信
号を再生するための一定の量で増加する位相情報を位相
情報生成回路が生成することを特徴とする。

【０００９】本発明に係るクロック再生方法は、入力デ
ータのキャリア同期はずれを検出すると、入力データに
同期する再生クロック信号の位相情報を生成するための
タイミング信号と再生クロック信号との位相誤差を無効
にして、前記位相情報を一定の量で増加させ、前記位相
誤差に関係なく一定の周期の周波数安定度の高い前記入
力データに対し非同期の再生クロック信号を発生し、ま
た、キャリア同期はずれが生じていないときには前記位
相誤差をもとに前記入力データに広い周波数範囲で同期
した再生クロック信号を生成し、広い周波数可変範囲と
フリーラン時の高い周波数安定度とを両立する。

【００１０】本発明に係るクロック再生装置は、入力デ
ータのキャリア同期はずれをキャリア同期状態検出回路
が検出すると、入力データに同期する再生クロック信号
の位相情報を生成するためのタイミング信号と再生クロ
ック信号との位相誤差を位相誤差無効回路が無効にし、
一定の量で増加する再生クロック信号の位相情報を位相
情報生成回路が生成し、当該位相情報をもとにメモリか
ら読み出した正弦波形の振幅情報をアナログ信号に変換
し、該アナログ信号を所定の値と比較することで、前記
位相誤差に関係なく一定の周期の周波数安定度の高い前
記入力データに対し非同期の再生クロック信号を発生
し、また、キャリア同期はずれが生じていないときには
前記位相誤差をもとに前記入力データに広い周波数範囲
で同期した再生クロック信号を生成し、広い周波数可変
範囲とフリーラン時の高い周波数安定度とを両立する。

【００１１】

【発明の実施の形態】次に、本発明によるクロック再生
方法およびクロック再生装置の実施の一形態について説
明する。先ず、本実施の形態のクロック再生装置の構成
について説明する。図１は、本実施の形態によるクロッ
ク再生方法が適用されるクロック再生装置の一例を示す
ブロック図である。このクロック再生装置は、タイミン
グ抽出および位相比較回路１、ループフィルタ２、積分
器３、正弦波再生用ＲＯＭ４、Ｄ／Ａコンバータ５、ロ
ーパスフィルタ６、コンパレータ７、キャリア再生回路
８、キャリア非同期検出回路９などを備えており、キャ
リア同期モードとキャリア非同期モードの２つのモード
が存在する。

【００１２】タイミング抽出および位相比較回路１は、
正常なデータ列が入力されているときに受信した信号を
サンプリングして複数ビット（例えば、８ビット）で量
子化したデータからクロックタイミングを抽出し、クロ
ックタイミング信号と再生クロックとの位相誤差を出力
する。

【００１３】ループフィルタ２は、通常、低域通過型の
特性を有しており、タイミング抽出および位相比較回路
１からの位相誤差信号に含まれる不要な高域成分を抑圧
する機能を有し、ループの応答特性を決定する。

【００１４】積分器３は、ループフィルタ２通過後の位
相誤差信号を所定のサンプリング周期で積分し、再生ク
ロックの位相情報を算出する。正弦波再生用ＲＯＭ４
は、前記位相情報をもとにその位相に対応する正弦波の
振幅をディジタル情報として発生する機能を有し、再生
クロックの発生源となるメモリである。

【００１５】Ｄ／Ａコンバータ５は、前記ディジタル情
報として発生された正弦波の振幅情報をアナログ信号に
変換する機能を有している。ローパスフィルタ６は、折
り返し雑音を削除して基本波成分を抽出し正弦波を出力
する。コンパレータ７は、ローパスフィルタ６から出力
された正弦波をクロック波形へ変換する。

【００１６】キャリア再生回路８は、入力データからキ
ャリア成分を抽出し、タイミング抽出および位相比較回
路１からコンパレータ７までの各回路ブロックにより構
成される一巡のＰＬＬループと同様な原理で、入力デー
タに同期した再生キャリアを生成する回路であり、前記
抽出した前記キャリア成分に同期した再生キャリアを生
成する過程においてキャリア再生ＰＬＬ内のＶＣＯを制
御するための制御電圧ＡＰＣＶを生成する。

【００１７】キャリア非同期検出回路９は、前記制御電
圧ＡＰＣＶを常に監視してその値が規定範囲外になった
こと、すなわち正常なデータ列が失われたりすることに
よりキャリア同期が外れたことを検出すると、キャリア
同期モードからキャリア非同期モードへ切り換えるため
の制御信号を積分器３へ出力し、積分器３のＦ０固定制
御（サンプル毎に加算する位相誤差データを“０”に固
定する制御）を行う。

【００１８】図２は、タイミング抽出および位相比較回
路１の構成を示す回路図であり、Ｄフリップフロップ２
０１，２０２，２０４，２０５と、インバータ回路２０
３と、ＥＸＯＲ回路ブロック２０６と、ＥＸＯＲ回路２
０７と、選択回路２０８とを備えている。Ｄフリップフ
ロップ２０１は、受信した源信号をサンプリングして量
子化したデータの符号ビットを除くビットデータを、イ
ンバータ回路２０３が出力する再生クロックを反転した
反転再生クロックの立ち上がりエッジで読み込んで出力
する。

【００１９】Ｄフリップフロップ２０２は、前記Ｄフリ
ップフロップ２０１の出力したビットデータを１／２周
期遅れた前記再生クロックの立ち上がりエッジのタイミ
ングで読み込んで出力する。Ｄフリップフロップ２０４
は、前記データの符号ビットを再生クロックの立ち上が
りエッジで読み込んで出力する。Ｄフリップフロップ２
０５は、前記Ｄフリップフロップ２０４の出力を再生ク
ロックの立ち上がりエッジで読み込んで出力する。

【００２０】ＥＸＯＲ回路２０７は、Ｄフリップフロッ
プ２０４の出力とＤフリップフロップ２０５の出力との
排他的論理和演算を行い、その演算結果を出力する。こ
の場合、ＥＸＯＲ回路２０７の排他的論理和演算出力
は、前記符号ビットに関して現在の値であるＤフリップ
フロップ２０５の出力と、再生クロックの１ビット前の
値の比較結果であり、ＥＸＯＲ回路２０７は、前記符号
ビットに変化があった場合には“１”、変化がなかった
場合には“０”といった値を出力する。ＥＸＯＲ回路ブ
ロック２０６は、Ｄフリップフロップ２０２から出力さ
れた前記データのビットデータと前記Ｄフリップフロッ
プ２０５の反転出力との排他的論理和演算を行い、その
演算結果を出力する。選択回路２０８は、ＥＸＯＲ回路
２０７の排他的論理和演算出力に従い、符号ビットに変
化があった場合のみ位相誤差情報を出力し、また符号ビ
ットに変化がない場合には例えば８ビットで表わされる
位相誤差情報“±０レベル”を出力する。

【００２１】図５は、積分器３の構成を示すブロック図
であり、ＡＤＤＥＲ回路３０１，３０２と、Ｄフリップ
フロップ３０３と、“０”固定回路３０４を備えてい
る。“０”固定回路３０４は、キャリア同期モードでは
位相誤差データを“０”に固定せず、入力された位相誤
差データを通過させＡＤＤＥＲ回路３０１へ出力し、キ
ャリア非同期モードでは位相誤差データを“０”に固定
する。ＡＤＤＥＲ回路３０１は、ループフィルタ２から
出力される位相誤差に対応するアドレスの増加分と基準
クロックの１クロックに対応する再生クロックが中心値
Ｆ０時の位相増加分△θ０とを加算し、位相補正後のア
ドレス増加分として出力する。Ｄフリップフロップ３０
３は基準クロックの１クロック分を遅延させ、現在のア
ドレス値（位相値）を出力する。ＡＤＤＥＲ回路３０２
は、Ｄフリップフロップ３０３の出力である現在のアド
レス値（位相値）に、ＡＤＤＥＲ回路３０１の出力であ
る位相誤差と前記増加分Δθ０の加算結果を加算し次の
位相情報として出力する。

【００２２】図６は、キャリア再生回路８およびキャリ
ア非同期検出回路９の構成を示すブロック図である。キ
ャリア再生回路８は位相検出器４０１、ループフィルタ
４０２、積分器４０３および正弦波再生用ＲＯＭ４０４
を備えている。また、キャリア非同期検出回路９は上限
比較器４０５と下限比較器４０６と２入力ＡＮＤ回路４
０７とを備えている。位相検出器４０１は、入力された
データからキャリア位相情報を検出する。ループフィル
タ４０２は低域通過型の特性を有しており、ループフィ
ルタ４０２の積分器の出力は、前記入力されたデータの
キャリア周波数がある一定の範囲内に規定されていて、
かつ、ＰＬＬループが前記入力されたデータに同期して
いればある一定の範囲内で安定している。積分器４０３
と正弦波再生用ＲＯＭ４０４は、前記積分器３および前
記正弦波再生用ＲＯＭ４などを有した再生クロックのク
ロック再生ループと同様な原理で再生キャリアの生成を
行う。

【００２３】上限比較器４０５は、キャリア再生回路８
から出力された制御電圧ＡＰＣＶを常に監視してその値
が規定範囲の上限値を上回ったことを検出する。下限比
較器４０６は、キャリア再生回路８から出力された制御
電圧ＡＰＣＶを常に監視してその値が規定範囲の下限値
を下回ったことを検出する。２入力ＡＮＤ回路４０７
は、前記制御電圧ＡＰＣＶが規定範囲の上限値を上回っ
たことを上限比較器４０５が検出するか、または制御電
圧ＡＰＣＶが規定範囲の下限値を下回ったことを下限比
較器４０６が検出するとキャリア同期モードからキャリ
ア非同期モードへ切り換える制御信号を積分器３の
“０”固定回路３０４へ出力する。

【００２４】次に、キャリア同期モードにおける本実施
の形態のクロック再生装置の動作について説明する。図
３は、キャリア同期モードにおけるタイミング抽出およ
び位相比較回路１の動作を示すタイミングチャートであ
る。このキャリア同期モードは、キャリア非同期検出回
路９から出力された制御信号により、積分器３がループ
フィルタ２の出力する位相誤差信号を取り込むように動
作して、タイミング抽出および位相比較回路１からコン
パレータ７までの各回路ブロックにより構成される一巡
のＰＬＬループにより、入力データに同期した再生クロ
ックを生成するモードである。

【００２５】このキャリア同期モードでは、前記ＰＬＬ
ループがロックしているとき、再生クロックの立ち上が
りはデータのほぼ中心に位置している。タイミング抽出
および位相比較回路１のＤフリップフロップ２０１に
は、インバータ回路２０３より再生クロックを反転した
反転再生クロックが入力されており、図３のタイミング
チャートに示すように前記反転再生クロックの立ち上が
りは前記データの変化点付近にある。この際、前記デー
タが“０”から“１”、または“１”から“０”へ変化
すれば、Ｄフリップフロップ２０１の出力は前記データ
のゼロクロス点からのずれに応じた振幅情報を示す。Ｄ
フリップフロップ２０２は、前記振幅情報を半ビット分
遅らせる。また、これと同時にＤフリップフロップ２０
４，２０５によりデータの符号ビットを遅延させる。

【００２６】ＥＸＯＲ回路ブロック２０６は、Ｄフリッ
プフロップ２０５の反転出力によりＤフリップフロップ
２０２の出力の符号を操作して、前記データの位相に対
し再生クロックの位相が進んでいるときには負の値、遅
れているときには正の値になるようにする。このとき、
振幅の絶対値は位相誤差が小さい範囲では線形に変化す
ると考えられるので、ＥＸＯＲ回路ブロック２０６の出
力は再生クロックのデータのゼロクロス点からの位相の
ずれに比例した値を出力する。このようにして位相誤差
情報が得られる。

【００２７】図５に示す積分器３の“０”固定回路３０
４では、キャリア同期モードであることからタイミング
抽出および位相比較回路１で得られた位相誤差データを
“０”に固定せず、入力された位相誤差データを通過さ
せＡＤＤＥＲ回路３０１へ出力し、ＡＤＤＥＲ回路３０
１により、ループフィルタ２から出力される位相誤差に
対応するアドレスの増加分と基準クロックの１クロック
に対応する再生クロックが中心値Ｆ０時の位相増加分△
θ０とを加算し、位相補正後のアドレス増加分として出
力する。Ｄフリップフロップ３０３は基準クロックの１
クロック分を遅延させて現在のアドレス値（位相値）を
出力し、ＡＤＤＥＲ回路３０２により、Ｄフリップフロ
ップ３０３の出力である現在のアドレス値（位相値）
に、ＡＤＤＥＲ回路３０１の出力である位相誤差と前記
増加分Δθ０の加算結果を加算し、次の位相情報として
出力する。このようにして正弦波再生用ＲＯＭ４へ与え
る再生クロックの位相情報が生成される。

【００２８】正弦波再生用ＲＯＭ４には、予め例えばア
ドレス“００００”番地から“ＦＦＦＦ”番地までに正
弦波の１周期の振幅情報が書き込まれており、前記積分
器３で生成された前記位相情報は、正弦波再生用ＲＯＭ
４から前記正弦波の対応する振幅情報を読み出すための
アドレス値である。このため、正弦波再生用ＲＯＭ４か
らは、図４に示すように前記積分器３で生成された前記
位相情報により対応する正弦波の振幅情報が読み出され
てＤ／Ａコンバータ５へ出力される。

【００２９】Ｄ／Ａコンバータ５は、前記正弦波再生用
ＲＯＭ４から読み出されたディジタル表現された正弦波
の振幅情報をアナログ電圧へ変換し出力する。すなわ
ち、Ｄ／Ａコンバータ５からは前記位相誤差により周期
が変化する離散的正弦波が出力される。ローパスフィル
タ６は、前記Ｄ／Ａコンバータ５から出力された離散的
正弦波から基本波成分を抽出し出力する。コンパレータ
７は、ローパスフィルタ６から出力された前記基本波成
分による正弦波信号を基準電圧と比較してレベル判定
し、入力された前記データに同期したクロックを再生す
る。この再生されたクロックの周波数の可変範囲は広
く、例えば基準クロックとして再生クロックの中心値
（Ｆ０）の４倍を選択すると、原理的には２×Ｆ０、す
なわち±１００００００ｐｐｍの可変範囲を実現でき
る。

【００３０】次に、キャリア非同期モードにおける本実
施の形態のクロック再生装置の動作について説明する。
このキャリア非同期モードは、キャリア非同期検出回路
９から出力された制御信号により、積分器３がループフ
ィルタ２の出力する位相誤差信号を無視するように動作
し、入力データとは無関係に高安定のクロックを再生す
る。

【００３１】キャリア再生回路８の位相検出器４０１
が、入力されたデータからキャリア位相情報を検出す
る。ループフィルタ４０２の積分器の出力は、前記入力
されたデータのキャリア周波数がある一定の範囲内に規
定されていて、かつ、ＰＬＬループが前記入力されたデ
ータに同期していればある一定の範囲内で安定している
が、キャリア非同期モードにおいてキャリアの同期はず
れが生じると前記範囲を外れた値になる。積分器４０３
と正弦波再生用ＲＯＭ４０４は、前記積分器３および前
記正弦波再生用ＲＯＭ４などを有した再生クロックのク
ロック再生ループと同様な原理で再生キャリアの生成を
行なっている。キャリア再生回路８のループフィルタ４
０２の積分器の前記出力である制御電圧ＡＰＣＶが前記
範囲の上限値を上回ったことを上限比較器４０５が検出
するか、または前記制御電圧ＡＰＣＶが前記範囲の下限
値を下回ったことを下限比較器４０６が検出すると、２
入力ＡＮＤ回路４０７はキャリア非同期モードへ切り換
える制御信号を積分器３の“０”固定回路３０４へ出力
する。

【００３２】キャリア同期モードからキャリア非同期モ
ードへ切り換える制御信号が２入力ＡＮＤ回路４０７か
ら出力されると、図５に示す積分器３の“０”固定回路
３０４は位相誤差データを“０”に固定する。この結
果、ＡＤＤＥＲ回路３０１は、毎周期、固定値Δθ０に
“０”を加算して出力する。Ｄフリップフロップ３０３
は基準クロック、１クロック分を遅延させ、ＡＤＤＥＲ
回路３０２により、ＡＤＤＥＲ回路３０３の出力である
現在の位相値にＡＤＤＥＲ回路３０１の出力である固定
の位相増加分を加算して次の位相情報として出力する。
このようにして、キャリア非同期モードでは正弦波発生
用ＲＯＭ４には常に一定の値で増加する位相情報が与え
られる。その後は、キャリア同期モードの場合と同様に
再生クロックが生成されるが、このとき再生されるクロ
ックの周波数安定度は非常に高く、基準クロックの周波
数安定度と同様の高い周波数安定度が確保できる。

【００３３】以上説明したように、この実施の形態によ
れば、キャリア再生回路８から出力される制御電圧ＡＰ
ＣＶをキャリア非同期検出回路９が常に監視し、キャリ
ア同期が外れたことを検出すると、キャリア非同期検出
回路９がキャリア同期モードからキャリア非同期モード
へ切り換える制御信号を積分器３の“０”固定回路３０
４へ出力し、積分器３のＦ０固定制御を行う構成である
から、基地局と中継局との間の回線が遮断された場合に
は、前記中継局配下のシステム全体に対する周波数安定
度の高いマスタークロックを当該中継局で生成すること
が可能である。また、基地局のクロック供給源により高
い安定度のクロックが供給される場合、あるいは比較
的、安定度の低いクロックが供給される場合いずれであ
っても、入力データに同期した再生キャリアを生成する
過程における制御電圧ＡＰＣＶをもとに、キャリア非同
期検出回路９がキャリア非同期モードからキャリア同期
モードへ切り換えを行い、さらにタイミング抽出および
位相比較回路１からコンパレータ７までの各回路ブロッ
クにより構成される一巡のＰＬＬループにより広い周波
数可変範囲を実現して、前記基地局からの入力データに
同期した再生クロックを生成することが出来る。

【００３４】

【発明の効果】以上説明したように、本発明のクロック
再生方法および装置によれば、入力データのキャリア同
期はずれを検出すると、前記入力データに同期する再生
クロック信号を生成するための位相誤差を無効にして、
一定の量で増加する位相情報を生成し、当該位相情報に
対応する正弦波形の振幅情報をアナログ信号に変換し、
該アナログ信号を所定の値と比較することで再生クロッ
ク信号を生成する構成を備えたので、正常な入力データ
列が失われるようなキャリア非同期の状況下では、前記
位相誤差に関係なく一定の周期の周波数安定度の高い前
記入力データに対し非同期の再生クロック信号を発生す
ることが可能になり、また、キャリア同期はずれが生じ
ていないキャリア同期時には前記位相誤差をもとに前記
入力データに広い周波数範囲で同期した再生クロック信
号を生成でき、再生クロック信号の広い周波数可変範囲
とフリーラン時の高い周波数安定度とを両立できる効果
がある。

【図面の簡単な説明】

【図１】本発明の実施の一形態によるクロック再生方法
が適用されるクロック再生装置を示すブロック図であ
る。

【図２】本発明の実施の一形態によるクロック再生方法
が適用されるクロック再生装置のタイミング抽出および
位相比較回路の構成を示す回路図である。

【図３】本発明の実施の一形態によるクロック再生方法
が適用されるクロック再生装置のキャリア同期モードに
おけるタイミング抽出および位相比較回路の動作を示す
タイミングチャートである。

【図４】本発明の実施の一形態によるクロック再生方法
が適用されるクロック再生装置の積分器で生成された位
相情報により読み出される正弦波の振幅情報を示す説明
図である。

【図５】本発明の実施の一形態によるクロック再生方法
が適用されるクロック再生装置の積分器の構成を示す回
路図である。

【図６】本発明の実施の一形態によるクロック再生方法
が適用されるクロック再生装置のキャリア再生回路およ
びキャリア非同期検出回路の構成を示すブロック図であ
る。

【符号の説明】

３……積分器（位相情報生成回路）、４……正弦波再生
用ＲＯＭ（メモリ）、９……キャリア非同期検出回路
（キャリア同期状態検出回路）、３０４……“０”固定
回路（位相誤差無効回路）、４０１……位相検出器（キ
ャリア同期状態検出回路）。

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】 入力データから抽出したタイミング信号
   と再生クロック信号との位相誤差に対応した位相誤差信
   号を順次積分し、前記入力データに同期する前記再生ク
   ロック信号の位相情報を生成する位相情報生成ステップ
   を有し、 該位相情報生成ステップで生成した前記位相情報に対応
   する正弦波形の振幅情報をアナログ信号に変換し、該ア
   ナログ信号を所定の値と比較することで前記再生クロッ
   ク信号を生成するクロック再生方法において、 前記入力データのキャリア同期はずれを検出するキャリ
   ア同期はずれ検出ステップと、 該キャリア同期はずれ検出ステップでキャリア同期はず
   れを検出すると、前記位相情報生成ステップで前記位相
   情報を生成する際の前記タイミング信号と前記再生クロ
   ック信号との前記位相誤差を無効にする位相誤差無効ス
   テップとを備え、 前記位相情報生成ステップは、 前記位相誤差無効ステップで前記位相誤差が無効にされ
   ると、前記入力データに対し非同期の再生クロック信号
   を再生する一定の量で増加する位相情報を生成すること
   を特徴とするクロック再生方法。
2. 【請求項２】 前記位相誤差無効ステップは、 キャリア同期はずれ検出ステップでキャリア同期はずれ
   を検出すると、前記位相情報生成ステップで前記位相情
   報を生成する際の前記位相誤差を零に固定することを特
   徴とする請求項１記載のクロック再生方法。
3. 【請求項３】 前記キャリア同期はずれ検出ステップ
   は、 入力データのキャリア位相情報を検出するキャリア位相
   情報検出ステップと、 該キャリア位相情報検出ステップで検出したキャリア位
   相情報をもとに、再生するキャリア信号の位相を前記入
   力データに同期させる制御信号が所定の範囲内にあるか
   ないかを検出し、前記制御信号が前記所定の範囲外にな
   ると位相情報生成ステップで位相情報を生成する際の前
   記位相誤差を無効にするための位相誤差無効信号を出力
   する位相誤差無効信号出力ステップとを備えていること
   を特徴とする請求項１または請求項２記載のクロック再
   生方法。
4. 【請求項４】 入力データから抽出したタイミング信号
   と再生クロック信号との位相誤差に対応した位相誤差信
   号を順次積分し、前記入力データに同期した再生クロッ
   ク信号の位相情報を生成する位相情報生成回路と、 前記再生クロックの発生源となる正弦波形の振幅情報を
   位相情報に対応させて記憶したメモリとを有し、 前記位相情報生成回路が生成した前記位相情報に対応す
   る、前記メモリから読み出された前記正弦波形の振幅情
   報をアナログ信号に変換し、該アナログ信号を所定の値
   と比較することで前記再生クロック信号を生成するクロ
   ック再生装置において、 前記入力データのキャリア同期はずれを検出するキャリ
   ア同期状態検出回路と、 該キャリア同期状態検出回路がキャリア同期はずれを検
   出すると、前記位相情報生成回路が前記位相情報を生成
   する際の前記タイミング信号と前記再生クロック信号と
   の前記位相誤差を無効にする位相誤差無効回路とを備
   え、 前記位相情報生成回路は、 前記位相誤差無効回路が前記位相誤差を無効にすると、
   前記入力データに対し非同期の再生クロック信号を再生
   する一定の量で増加する位相情報を生成することを特徴
   とするクロック再生装置。
5. 【請求項５】 前記位相誤差無効回路は、 キャリア同期状態検出回路がキャリア同期はずれを検出
   すると、前記位相情報生成回路が前記位相情報を生成す
   る際の前記位相誤差を零に固定することを特徴とする請
   求項４記載のクロック再生装置。
6. 【請求項６】 前記キャリア同期状態検出回路は、 入力データのキャリア位相情報を検出する位相検出器
   と、 該位相検出器が検出したキャリア位相情報をもとに、再
   生するキャリア信号の位相を前記入力データに同期させ
   る制御信号が所定の範囲内にあるかないかを検出し、前
   記制御信号が前記所定の範囲外になると位相情報生成回
   路が位相情報を生成する際の前記位相誤差を無効にする
   ための位相誤差無効信号を出力するキャリア非同期検出
   回路とを備えていることを特徴とする請求項４または請
   求項５記載のクロック再生装置。