JPH09116575A - データ復号回路、電圧制御発振回路、データ復号装置及び電子機器 - Google Patents
データ復号回路、電圧制御発振回路、データ復号装置及び電子機器Info
- Publication number
- JPH09116575A JPH09116575A JP8220486A JP22048696A JPH09116575A JP H09116575 A JPH09116575 A JP H09116575A JP 8220486 A JP8220486 A JP 8220486A JP 22048696 A JP22048696 A JP 22048696A JP H09116575 A JPH09116575 A JP H09116575A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- circuit
- inverting amplifier
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 title claims description 106
- 238000005070 sampling Methods 0.000 claims abstract description 62
- 238000003708 edge detection Methods 0.000 claims abstract description 25
- 230000008859 change Effects 0.000 claims abstract description 12
- 238000012546 transfer Methods 0.000 claims description 64
- 238000001514 detection method Methods 0.000 claims description 22
- 230000007704 transition Effects 0.000 claims description 15
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 13
- 238000012544 monitoring process Methods 0.000 claims description 12
- 230000003321 amplification Effects 0.000 claims description 10
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 10
- 238000012545 processing Methods 0.000 claims description 10
- 230000001360 synchronised effect Effects 0.000 claims description 10
- 230000001419 dependent effect Effects 0.000 claims description 3
- 230000004044 response Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 claims 1
- 230000004069 differentiation Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 34
- 230000006870 function Effects 0.000 description 22
- 230000005540 biological transmission Effects 0.000 description 20
- 230000000630 rising effect Effects 0.000 description 9
- 238000004891 communication Methods 0.000 description 7
- 238000013500 data storage Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4904—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S331/00—Oscillators
- Y10S331/03—Logic gate active element oscillator
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Theoretical Computer Science (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
対して高性能を要求することなく、受信回路で受信した
スプリットフェーズ符号やマンチェスター符号等を精度
よく復号するデータ復号回路を提供すること。 【解決手段】 ビット区間の中央エリアの電位の遷移に
より2進値を検出できる符号を用いた受信データからビ
ット同期信号を再生し、受信データをシリアルバイナリ
データに変換する。受信データ101の変化点を検出す
るエッジ検出部1と、エッジ検出部の出力に同期して、
データ転送周波数fsを基準に略1/(4×fs)のパ
ルス幅の位相比較用タイミング信号103及び略1/
(2×fs)のパルス幅の受信データ再生信号104を
生成するパルス生成部3と、位相比較用タイミング信号
103と位相同期し、データ転送周波数fsのn倍の周
波数の信号を出力する位相同期発振部4と、位相同期発
振部の出力を1/n分周することでビット同期信号を生
成し、ビット同期信号に基づいて受信データ再生信号を
サンプリングし、サンプリングした信号をシリアルバイ
ナリデータに変換するサンプリング部5を含む。
Description
ズ符号やマンチェスタ符号等のビット区間の中央エリア
の電位の遷移により2進値を検出できる符号の受信デー
タからビット同期信号を再生し、シリアルバイナリデー
タに変換するデータ復号回路に関する。
プリットフェーズ符号やマンチェスタ符号等のデータを
復号する場合以下のように行われていた。すなわち、受
信データのエッジを検出し、エッジ検出回路出力をもと
に、ビット同期信号を生成する。そして、前記受信デー
タを該ビット同期信号でサンプリングすることによりシ
リアルバイナリデータを得ていた。
アナログの位相ロックループ回路を用いたビット同期回
路を構成することにより、生成されていた。
のとしては、例えば特開昭60-227541、アナログ位相ロ
ックループ回路を用いたものとしては、例えば特開平5-
14333が有る。
のビット同期回路に関して特開昭63-191433、特公平3-3
429等が有る。
チェスタ符号を復号する場合の重要な課題として以下の
事項をあげることができる。
ブルデータ)受信時の、同期回復時間(同期回復までに
必要なデータビット数)を短かくすること。
力した時に同期が外れないこと。
3規格に従うネットワークにおいては10MHzの転送
周波数においては±18nsec)があっても復号でき
る事。
平5-14333) また、データ通信を行う場合、送信データを或規格に基
づき符号化し、該符号化データを送信するため、信号伝
搬の媒体を駆動する送信機、該符号化データを伝搬する
媒体、前記媒体を介した後の受信信号を入力し、該受信
信号に基づき受信回路で生成される受信データを復号化
し元のデータに再現する受信機を用いる。一般に媒体を
介した信号は或規格の範囲内で歪みを有している。
回路でデジタル化したRZの受信データを、直接ビット
同期信号でサンプリングしていた。従って前記受信回路
は、受信信号のパルス幅、周期等、正確に再現した受信
データを生成することを要求された。言い換えると、受
信回路に用いるコンパレータの応答性の速さ、受信回路
に用いるコンパレータのオフセットを限りなくゼロにす
ることを要求されていた。
電流が大きくなるとか、回路規模が大きくなり半導体装
置として高価になる等の問題点を有していた。
て生成する場合、VCOを用いるが、該VCOの発振周
波数を低くしても高精度の位相同期用タイミングをとれ
ることが望ましい。
し、かつ媒体中を伝搬した信号を受信する受信回路に対
して高性能を要求することなく、該受信回路で受信した
スプリットフェーズ符号やマンチェスター符号等を精度
よく復号するデータ復号回路を提供することである。
低くしても精度よく位相同期用タイミングをとることの
出来る電圧制御発信回路(VCO)を提供することであ
る。
め、請求項1の発明は、ビット区間の中央エリアの電位
の遷移により2進値を検出できる符号を用いた受信デー
タからビット同期信号を再生し、該受信データをシリア
ルバイナリデータに変換するデータ復号回路であって、
前記受信データの変化点を検出するエッジ検出手段と、
前記エッジ検出手段の出力に同期して、データ転送周波
数fsを基準に略1/(4×fs)のパルス幅の位相比
較用タイミング信号及び略1/(2×fs)のパルス幅
の受信データ再生信号を生成するパルス生成手段と、前
記位相比較用タイミング信号と位相同期し、前記データ
転送周波数fsのn倍の周波数の信号を出力する位相同
期発振手段と、前記位相同期発振手段の出力を1/n分
周することでビット同期信号を生成する手段と、該ビッ
ト同期信号に基づいて前記受信データ再生信号をサンプ
リングする手段と、サンプリングした信号をシリアルバ
イナリデータに変換する手段とを含むサンプリング手段
と、を含むことを特徴とする。
り2進値を検出できる符号には、マンチェスター符号や
スプリットフェーズ符号等がある。
信データの変化点から生成することかつ前記符号の受信
データは少なくともデータ転送周波数fsの1/2の周
波数成分を持つことにより、同一の符号が連続してもず
っとビット同期をとることが可能になる。
幅の受信データ再生信号を略1/(4×fs)のパルス
幅を持つ位相比較用タイミング信号に同期したビット同
期信号でサンプリングするため、受信データのジッタが
±1/(4×fs)までは正確にデータ復号できること
になる。ここにおいて前記パルス幅は、多少の誤差は許
容範囲であるという意味で、略を付している。
ビット同期信号を生成し、該生成した2つの信号に基づ
きシリアルバイナリデータを生成するため、受信信号を
デジタル信号に変換する受信回路に用いられるコンパレ
ータに高い精度を求める必要が無いという効果も有す
る。
もデータ転送周波数の1/2の周波数でビット同期が取
れる為、同期がはずれないという効果を有する。
アの電位の遷移により2進値を検出できる符号を用いた
受信データからビット同期信号を再生し、該受信データ
をシリアルバイナリデータに変換するデータ復号回路で
あって、前記受信データの変化点を検出するエッジ検出
手段と、動作制御入力信号により発振の停止及び開始が
制御される第一の電圧制御発振回路と、該第一の電圧制
御発振回路をデータ転送周波数fsのn倍の周波数で発
振させる手段と、該第一の電圧制御発振回路の制御電圧
に依存した基準電圧を出力する手段とを含む基準電圧生
成手段と、前記第一の電圧制御発振回路と同一構成であ
り前記基準電圧生成手段の出力に基づき制御電圧が供給
され前記エッジ検出手段の出力に基づき動作制御入力信
号が供給される第二の電圧制御発振回路と、前記データ
転送周波数fsを基準に略1/(4×fs)のパルス幅
の位相比較用タイミング信号及び略1/(2×fs)の
パルス幅の受信データ再生信号を生成する手段とを含む
パルス生成手段と、前記第一の電圧制御発振回路と同一
構成であり前記基準電圧生成手段の出力に基づき制御電
圧が供給される第三の電圧制御発振回路と、前記タイミ
ング信号と該第三の電圧制御発振回路の出力とを同期さ
せる手段と、前記タイミング信号と位相同期し前記転送
周波数fsのn倍の周波数を持つ信号を出力する手段と
を含む位相同期発振手段と、前記位相同期発振手段の出
力を1/n分周することでビット同期信号を生成する手
段と、該ビット同期信号に基づいて前記受信データ再生
信号をサンプリングする手段と、サンプリングした信号
をシリアルバイナリデータに変換する手段とを含むサン
プリング手段と、を含むことを特徴とする。
信号を受信データの変化点から生成することかつ前記符
号の受信データは少なくともデータ転送周波数fsの1
/2の周波数成分を持つことにより、同一の符号が連続
してもずっとビット同期をとることが可能になる。
ス幅の受信データ再生信号を略1/(4×fs)のパル
ス幅を持つ位相比較用タイミング信号に同期したビット
同期信号でサンプリングするため、受信データのジッタ
が±1/(4×fs)までは正確にデータ復号できるこ
とになる。
ビット同期信号を生成し、該生成した2つの信号に基づ
きシリアルバイナリデータを生成するため、受信信号を
デジタル信号に変換するために、受信回路に用いられる
コンパレータに高い精度を求める必要が無いという効果
も有する。
もデータ転送周波数の1/2の周波数でビット同期が取
れる為、同期がはずれないという効果を有する。
手段が付加されている。すなわち、パルス生成手段が有
する第二の電圧制御発信回路及び位相同期発振手段が有
する第三の電圧制御発信回路は、第一の電圧制御発信回
路と同一構成であり、該電圧制御発信回路は、動作制御
入力信号により発信停止及び開始が制御されること、ま
た、前記第一の電圧制御発信回路の制御電圧に依存した
電圧である基準電圧を、第二の電圧制御発信回路及び第
三の電圧制御発信回路の制御電圧としていることであ
る。
制御発信回路の出力を分周等する事により容易に精度の
良いパルス幅の信号を生成する事ができる。
ータ転送周波数fsのn倍と同一である。従って、位相
比較用タイミング信号に対し位相のみを合わせるだけで
ビット同期がとれる為、ビット同期をすばやく実現する
事ができる。
アの電位の遷移により2進値を検出できる符号を用いた
受信データからビット同期信号を再生し、該受信データ
をシリアルバイナリデータに変換するデータ復号回路で
あって、前記受信データの変化点を検出するエッジ検出
手段と、前記エッジ検出手段の出力に基づき無信号状態
と受信状態を検出する回線監視手段と、動作制御入力信
号により発振の停止及び開始が制御される第一の電圧制
御発振回路と、前記回線監視手段が無信号状態を検出し
たのを受け、前記第一の電圧制御発振回路を、前記受信
データのデータ転送周波数fsのn倍の周波数で発振さ
せる手段と、前記回線監視手段が受信状態を検出したの
を受け、前記第一の電圧制御発振回路を、受信データに
同期した位相比較用タイミング信号に同期させると共に
前記データ転送周波数のn倍の周波数で発振させる手段
とを含む基準信号生成手段と、前記第一の電圧制御発振
回路と同一構成であり前記第一の電圧制御発振回路の出
力に基づき制御電圧が供給され前記エッジ検出手段の出
力に基づき動作制御入力信号が供給される第二の電圧制
御発振回路と、前記データ転送周波数fsを基準に略1
/(4×fs)のパルス幅の前記受信データに同期した
位相比較用タイミング信号及び略1/(2×fs)のパ
ルス幅の受信データ再生信号を生成する手段とを含むパ
ルス生成手段と、前記基準信号生成手段の出力を1/n
分周することでビット同期信号を生成する手段と、該ビ
ット同期信号に基づいて前記受信データ再生信号をサン
プリングする手段と、サンプリングした信号をシリアル
バイナリデータに変換する手段とを含むサンプリング手
段と、を含むことを特徴とする。
個で前述した発明と同一の機能、効果を有することが可
能となる。従って、データ復号回路の回路構成を簡単に
することが可能となり、該データ復号回路作成のコスト
を削減することができる。
請求項1又は請求項2において、前記位相同期発振手段
は、データ転送周波数のn=2m(mは自然数)倍の周
波数の信号を出力し、前記サンプリング手段は、前記位
相同期発振手段の出力を1/m分周した、データ転送周
波数fsの2倍の周波数を有するプリアンブルサンプリ
ング信号を生成する手段と、前記プリアンブルサンプリ
ング信号で前記受信データ再生信号をサンプリングし、
サンプリングしたデータを複数個記憶する手段と、該記
憶データが特定のデータになった事を検出することで、
フレーム同期データと同期した事を検出するフレーム同
期検出手段と、前記フレーム同期検出手段の出力に同期
して前記プリアンブルサンプリング信号を1/2分周
し、データ転送周波数fsと同一周波数のビット同期信
号を生成するビット同期信号生成手段と、フレーム同期
検出の後に該ビット同期信号で該受信データ再生信号を
サンプリングしNRZのシリアルバイナリデータに変換
する手段と、含むことを特徴とする。
て、前記基準信号生成手段は、データ転送周波数のn=
2m(mは自然数)倍の周波数の信号を出力し、前記サ
ンプリング手段は、前記基準信号生成手段の出力を1/
m分周した、データ転送周波数fsの2倍の周波数を有
するプリアンブルサンプリング信号を生成する手段と、
前記プリアンブルサンプリング信号で前記受信データ再
生信号をサンプリングし、サンプリングしたデータを複
数個記憶する手段と、該記憶データが特定のデータにな
った事を検出することで、フレーム同期データと同期し
た事を検出するフレーム同期検出手段と、前記フレーム
同期検出手段の出力に同期して前記プリアンブルサンプ
リング信号を1/2分周し、データ転送周波数fsと同
一周波数のビット同期信号を生成するビット同期信号生
成手段と、フレーム同期検出の後に該ビット同期信号で
該受信データ再生信号をサンプリングしNRZのシリア
ルバイナリデータに変換する手段と、を含むことを特徴
とする。
数で受信データ再生信号をサンプリングし、該サンプリ
ングされたデータがフレーム同期データと同期したこと
を検出すると、受信信号にノイズがのった場合でも、正
規の受信フレーム同期信号が入った時にフレーム同期信
号を正確に検出することが可能となる。
項2、3、5、6のいずれかにおいて、前記電圧制御発
振回路は、環状に接続された(2×k+1)個(0<
k)の反転増幅回路と、該環状に接続された反転増幅回
路による発振の周波数を外部制御電圧により制御する手
段と、前記(2×k+1)個の反転増幅回路の中の第N
1の反転増幅回路と次段の第(N1+1)の反転増幅回路
との間を、動作制御入力信号が第一の状態にある場合に
電気的に遮断し第二の状態にある場合に電気的に導通す
る第一のスイッチ手段と、第N2の反転増幅回路と次段
の第(N2+1)の反転増幅回路との間を、動作制御入
力信号が第一の状態にある場合に電気的に遮断し第二の
状態にある場合に電気的に導通する第二のスイッチ手段
と・・・・・第Nmの反転増幅回路と次段の第(Nm+
1)の反転増幅回路との間を、動作制御入力信号が第一
の状態にある場合に電気的に遮断し第二の状態にある場
合に電気的に導通する第m(mは3以上)のスイッチ手
段と、前記第N1及び第(N1+1)の反転増幅回路の入
力を前記第一の状態において同一の電位に設定する第一
の電位設定手段と、前記第N2及び第(N2+1)の反転
増幅回路の入力を前記第一の状態において同一の電位に
設定する第二の電位設定手段と・・・・・前記第Nm及
び第(Nm+1)の反転増幅回路の入力を前記第一の状
態において同一の電位に設定する第mの電位設定手段
と、を含むことを特徴とする。
御発信回路の構成を特定したものである。すなわち、本
発明のように電圧制御発信回路を構成すると、第N1〜
第Nmの反転増幅回路と、その次段の反転増幅回路の間
の電位は、スイッチ導通直後に、中間電位からスタート
する。この結果、発振開始時から定常的に発振したとき
に極めて近い周波数で発振させる事が可能となる。従っ
て、電圧制御発信回路の発振周波数を低くしても高精度
の位相同期用タイミング及び受信データ再生データを生
成することができデータ復号回路の消費電流を小さくす
ることを可能とする。
項7において、前記第N1の反転増幅回路の出力負荷容
量と前記第(N1+1)の反転増幅回路の入力負荷容量
との比、前記第N2の反転増幅回路の出力負荷容量と前
記第(N2+1)の反転増幅回路の入力負荷容量との比
・・・・・前記第Nmの反転増幅回路の出力負荷容量と
前記第(Nm+1)の反転増幅回路の入力負荷容量との
比の少なくとも1つを異ならせることを特徴とする。
の反転増幅回路の間の電位が発振開始時に取り得る値
が、定常発振時のある時間においてとり得る電位に近い
値になるほど、発振開始直後から定常状態の発振周波数
に近い周波数で発振させることができる。ここにおいて
定常発振時のある時間においてとり得る電位は、経験上
3つの点(m=3の場合)のうちの一つの点の中間電位
が必ず他の点と異なる。したがって、発振開始直後の周
波数を定常発振の周波数に近づける為には必ず2つ以上
の異なった中間電位を必要とする。
転増幅回路と、その次段の反転増幅回路の間の電位を、
スイッチ導通直後に、異なる中間電位からスタートさせ
ることができる。従って、発振開始直後からさらに定常
状態の発振周波数に近い周波数で発振させることができ
る。
項8において、前記第N1の反転増幅回路の出力負荷容
量と前記第(N1+1)の反転増幅回路の入力負荷容量
との和、前記第N2の反転増幅回路の出力負荷容量と前
記第(N2+1)の反転増幅回路の入力負荷容量との和
・・・・・前記第Nmの反転増幅回路の出力負荷容量と
前記第(Nm+1)の反転増幅回路の入力負荷容量との
和を全て等しくすることを特徴とする。
しくすることが出来る。更に、スイッチ機能を不要とす
る2つの反転増幅回路の中間点にも、発振状態において
他の反転増幅回路の出力負荷容量と同一の負荷容量が付
くようにスイッチを導通した状態で設けることが望まし
い。
リアの電位の遷移により2進値を検出できる符号を、2
つの差動信号として入力し、前記2つの差動信号に基づ
きデジタル信号の受信データを生成する受信データ生成
手段と、前記受信データを入力し、該受信データからビ
ット同期信号を生成し、シリアルバイナリデータに変換
する本発明のデータ復号回路とを含むデータ復号装置で
あって、前記受信データを生成手段は、2つの差動信号
に基づき比較入力用電位を生成する比較入力用電位生成
手段と、前記比較入力用電位生成手段により生成された
比較入力用電位と、前記差動入力信号の一方の信号の電
位とを比較することにより前記デジタル信号の受信デー
タを生成する手段とを含むことを特徴とする。
ると、受信データ生成手段のコンパレータが一つで、小
振幅のノイズに対する耐ノイズ性の向上した受信データ
を生成することができるデータ復号装置を提供すること
が出来る。
求項10において、前記比較入力用電位生成手段は、2
つの差動信号を入力して中間電位を生成する手段と、前
記中間電位と第一の電源電位との間で電位分割を行う手
段と、を含むことを特徴とする。
生成することができる。
リアの電位の遷移により2進値を検出できる符号を受信
信号として入力する電子機器において、前記受信信号を
復号化するデータ復号化手段と、該データ復号化手段に
より復号化されたデータを入力して、処理を行う処理手
段とを含み、前記データ復号化手段は、請求項1〜請求
項9記載のデータ復号回路を含むことを特徴とする。
リアの電位の遷移により2進値を検出できる符号を、2
つの差動信号として入力する電子機器において、前記2
つの差動信号を入力して、該差動信号のデータ復号化を
行う請求項10〜請求項11記載のデータ復号装置と、
該データ復号装置により復号化されたデータを入力し
て、処理を行う処理手段と、を含むことを特徴とする。
ータ復号装置を各種の電子機器に用いることにより、安
価で耐ノイズ性に富み、消費電力が少なくて済む電子機
器を提供することが出来る。
環状に接続された(2×k+1)個(0<k)の反転増
幅回路と、該環状に接続された反転増幅回路による発振
の周波数を外部制御電圧により制御する手段と、前記
(2×k+1)個の反転増幅回路の中の第N1の反転増
幅回路と次段の第(N1+1)の反転増幅回路との間
を、動作制御入力信号が第一の状態にある場合に電気的
に遮断し第二の状態にある場合に電気的に導通する第一
のスイッチ手段と、第N2の反転増幅回路と次段の第
(N2+1)の反転増幅回路との間を、動作制御入力信
号が第一の状態にある場合に電気的に遮断し第二の状態
にある場合に電気的に導通する第二のスイッチ手段と・
・・・・第Nmの反転増幅回路と次段の第(Nm+1)の
反転増幅回路との間を、動作制御入力信号が第一の状態
にある場合に電気的に遮断し第二の状態にある場合に電
気的に導通する第m(mは3以上)のスイッチ手段と、
前記第N1及び第(N1+1)の反転増幅回路の入力を前
記第一の状態において同一の電位に設定する第一の電位
設定手段と、前記第N2及び第(N2+1)の反転増幅回
路の入力を前記第一の状態において同一の電位に設定す
る第二の電位設定手段と・・・・・前記第Nm及び第
(Nm+1)の反転増幅回路の入力を前記第一の状態に
おいて同一の電位に設定する第mの電位設定手段と、を
含むことを特徴とする。
幅回路と、その次段の反転増幅回路の間の電位は、スイ
ッチ導通直後に、中間電位からスタートする。この結
果、発振開始時から定常的に発振したときに極めて近い
周波数で発振させる事が可能となる。従って、電圧制御
発信回路の発振周波数を低くしても、発信開始直後から
定常状態に近い高精度の発信周波数を得ることができる
ため、消費電流が小さくてすむ電圧制御発信回路を提供
することが出来る。
請求項14において、前記第N1の反転増幅回路の出力
負荷容量と前記第(N1+1)の反転増幅回路の入力負
荷容量との比、前記第N2の反転増幅回路の出力負荷容
量と前記第(N2+1)の反転増幅回路の入力負荷容量
との比・・・・・前記第Nmの反転増幅回路の出力負荷
容量と前記第(Nm+1)の反転増幅回路の入力負荷容
量との比の少なくとも1つを異ならせることを特徴とす
る。
の反転増幅回路の間の電位が発振開始時に取り得る値
が、定常発振時のある時間においてとり得る電位に近い
値になるほど、発振開始直後から定常状態の発振周波数
に近い周波数で発振させることができる。ここにおいて
定常発振時のある時間においてとり得る電位は、経験上
3つの点のうちの一つの点の中間電位が必ず他の点と異
なる。したがって、発振開始直後の周波数を定常発振の
周波数に近づける為には必ず2つ以上の異なった中間電
位を必要とする。
転増幅回路と、その次段の反転増幅回路の間の電位を、
スイッチ導通直後に、異なる中間電位からスタートさせ
ることができる。従って、発振開始直後からさらに定常
状態の発振周波数に近い周波数で発振させることができ
る。
請求項15において、前記第N1の反転増幅回路の出力
負荷容量と前記第(N1+1)の反転増幅回路の入力負
荷容量との和、前記第N2の反転増幅回路の出力負荷容
量と前記第(N2+1)の反転増幅回路の入力負荷容量
との和・・・・・前記第Nmの反転増幅回路の出力負荷
容量と前記第(Nm+1)の反転増幅回路の入力負荷容
量との和を全て等しくすることを特徴とする。
しくすることが出来る。更に、スイッチ機能を不要とす
る2つの反転増幅回路の中間点にも、発振状態において
他の反転増幅回路の出力負荷容量と同一の負荷容量が付
くようにスイッチを導通した状態で設けることが望まし
い。
に基づき説明する。
号回路の機能ブロック図である。図2は、前記データ復
号回路におけるタイミングチャートを示した図である。
図2の信号101〜107は、図1における各信号部の
101〜107に対応する。又、図2の100は転送す
るデータであり、101はスプリットフェーズ符号化さ
れた受信データであり、108は復号化されたデータで
ある。
受信した受信信号をRZのデジタルデータとして出力し
たものである。該受信データ101は当初フレーム同期
のための同期データが現れる。ここではフレーム同期信
号として”1010・・・”のデータを用いている。
回路は、エッジ検出部1、パルス生成部3、位相同期発
信部4、サンプリング部5とを含んで構成されている。
入力する。エッジ検出部1は受信データの変化点を検出
する微分回路からなり、受信データ101の立ち上がり
を検出してエッジ検出出力信号102を生成している。
部3のトリガ入力となる。
号102の立ち上がりをトリガとして、略1/(2×f
s)のパルス幅の受信データ再生信号104と略1/
(4×fs)のパルス幅の位相比較用タイミング信号1
03とを出力する。
は、受信データの立ち上がりに同期してエッジ検出出力
信号102を出力しているが、受信データの立ち上が
り、立ち下がりのいずれに同期してエッジ検出出力信号
102を出力してもよい。また、パルス生成部3の出力
する位相比較用タイミング信号103及び受信データ再
生信号104も、エッジ検出出力信号102の立ち上が
り、立ち下がりのいずれに同期して出力してもよい。
び受信データ再生信号104のエッジ検出出力信号10
2との位相差は、図2の場合に限られない。すなわち、
エッジ検出出力に同期して略1/(4×fs)パルス幅
の位相比較用タイミング信号103及び略1/(2×f
s)のパルス幅の受信データ再生信号104を生成する
際に、受信データ再生信号104の略1/(2×fs)
のパルス幅の中心エリアに、略1/(4×fs)パルス
幅の位相比較用タイミング信号103の立ち上がり又は
立ち下がりエッジのタイミングを有することが肝要であ
る。
信号103と位相同期し、データ転送周波数fsの2×
n倍で発振する。図2の位相同期信号105は2×fs
(n=1)の場合の発信周波数を示している。位相同期
信号105は、図2に示すように、エッジ検出出力信号
102に同期して発振出力が出ている。このようにする
と、受信データが無信号状態のとき位相同期発振部4の
発振を止め消費電流を減らすという効果がある。又、サ
ンプリング部5の後述するフレーム同期回路において、
無信号状態に初期状態を設定する際の、設定が容易に可
能となり、ビット同期信号を作りやすくなるという効果
もある。
状態でないとき(受信状態)には、前記位相比較用タイ
ミング103に同期して前記位相同期信号105が得ら
れる。従って、受信データが無信号時には、位相同期信
号105発振が継続されていても構わないが、無信号状
態から受信状態に変化したことに同期してサンプリング
回路部5が制御される必要がある。
から1/(2×n)分周して得られた信号をビット同期
信号106として出力する。また、前記ビット同期信号
106で、前記パルス生成部3の出力である受信データ
再生信号104をサンプリングし、NRZのシリアルバ
イナリデータ107を出力する。
に、位相同期用タイミング信号103は受信データ10
1の変化点から生成され、かつスプリットフェーズ符号
の受信データ101は少なくともデータ転送周波数fs
の1/2の周波数成分を持つ為、同一の符号が連続して
もずっとビット同期をとることが可能になる。
ス幅の受信データ再生信号104を略1/(4×fs)
のパルス幅を持つ位相比較用タイミング信号103に同
期したビット同期信号106でサンプリングするため、
受信データ101のジッタが略±1/(4×fs)まで
は正確にデータ復号できることになる。また受信データ
101から略1/(2×fs)のパルス幅の信号の受信
データ再生信号104を生成し、該データ再生信号10
4をビット同期信号106でサンプリングする為、受信
信号をデジタル信号に変換するために、受信回路に用い
られるコンパレータに高い精度を求める必要が無いとい
う効果も有する。ここにおいて、コンパレータの精度と
は、コンパレータの有する応答速度/周波数特性、デジ
タル値に変換する際のしきい値電位等をさす。
回路の機能ブロック図である。図1と同一の機能を有す
るブロックには同一の番号を付している。本実施例は、
前記実施例1に、正確な時間軸を生成する機能を付加、
特定した実施例である。
sの2×n倍で発振する第一の電圧制御発振器(以降、
「VCO」という)を含んでおり、基準電圧109を出
力している。前記VCOは、動作制御入力信号により発
振停止、開始制御可能な機能(以降リスタート機能と呼
ぶ)を有しており、動作状態時には常に発振状態になる
よう制御されている。
である。該回路は、分周器212、214、位相比較器
210、ローパルスフィルタ216、VCO204を有
し、一般的なフェイズロックループ(以降、「PLL」
という)を構成する回路である。202は、外部から供
給されるfsのm倍周波数をもつ基準クロック信号であ
る。VCO204の出力を1/k分周した信号206と
前記基準クロック信号202を1/j分周した信号20
8とを、位相比較器210で比較し、VCOの制御電圧
を合わせるよう構成されている(2×n×j=m×
k)。
O204をデータ転送周波数の2×n倍で発振させ、こ
の時の制御電圧に依存した電圧(制御電圧そのものでも
良い)を基準電圧109とし、出力する。
構成されており、データ転送周波数fsに対し、略1/
(4×fs)のパルス幅の位相比較用タイミング信号1
03と、略1/(2×fs)のパルス幅の受信データ再
生信号104との2つの信号を生成する。
含んで構成されており、位相比較用タイミング信号10
3と位相同期し、データ転送周波数fsの2×n倍で発
振する機能を有する。
位相同期発振部4が有する第三のVCOは第一のVCO
と同一構成でありリスタート機能を有する。また、前記
第一のVCOの制御電圧に依存した電圧である基準電圧
109を、第二のVCO及び第三のVCOの制御電圧と
している。
圧109を第二のVCOの制御電圧としている為、第二
のリスタート機能付きVCOの出力はデータ転送周波数
fsの2×n倍で発振する。従って、発振出力を分周等
する事により容易に精度の良いパルス幅の信号を生成す
る事ができる。
109を第三のVCOの制御電圧としているため、位相
同期信号105の周波数は、基本的にデータ転送周波数
fsの2×n倍と同一である。従って、位相比較用タイ
ミング信号103に対し位相のみを合わせるだけでビッ
ト同期がとれる為、ビット同期をすばやく実現する事が
できる。
5から1/(2×n)分周して得られた信号をビット同
期信号106として出力する。また、該ビット同期信号
106で、前記パルス生成部の出力である受信データ再
生信号104をサンプリングし、NRZのシリアルバイ
ナリデータ107を出力する。
号回路の機能ブロック図である。図1と同一の機能を有
するブロックには同一の番号を付している。本実施例
は、前記実施例2より回路規模を少なくすることを目的
としたものである。
基準電圧生成部2と位相同期発信部4にかえて、無信号
状態と受信状態を検出する回線監視部10と、受信デー
タ101に同期してデータ転送周波数のfsの2×n倍
の周波数で発振する機能を有する基準信号生成部9を有
している。
力信号102は、前記実施例と同様にパルス生成部3の
入力となると共に、回線監視部10の入力となる。回線
監視部10の出力110は基準信号生成部9の入力とな
る。
の出力が無信号状態を示しているとき、前記第一のVC
Oをデータ転送周波数fsの2×n倍の周波数で発振さ
せる手段を備えている。また、前記回線監視部10の出
力が受信状態の検出を示しているとき、位相比較用タイ
ミング信号103に同期して、前記VCOをデータ転送
周波数のfsの2×n倍の周波数で発振させる手段を備
えている。基準信号生成部9の発振出力である位相同期
信号105は、サンプリング部5の入力となる。又、基
準信号生成部9はパルス生成部3のVCOの基準電圧1
09も出力する。
2と同一の機能、特性を有することが可能となる。
である。該回路は、位相比較器20、21、ローパスフ
ィルタ22、電圧加減算回路23、VCO24、分周器
25を有している。前記VCO24は、リスタート機能
付きの第一のVCOである。800はデータ転送周波数
fsの2倍の周波数を有する信号である。103はパル
ス生成部の位相比較用タイミング信号である。位相比較
器20は、無信号状態に動作し、受信状態には動作が停
止するように、位相比較器21は、その逆になるよう構
成されており、各々800、103の各信号に対し、位
相の同期をとるための信号として遅れ/進みの信号80
1及び804を出力する。
L”電位)には、位相比較器21が動作していない為、
VCO24が入力800に同期して発振する事を妨げな
い。一方、位相比較器20は動作を開始し、VCO24
の分周出力702の位相と、データ転送周波数fsの2
倍の周波数を有する信号800と位相を合わせるよう遅
れ/進みの信号801を出力する。従って無信号状態に
は、VCO24はデータ転送周波数fsの2倍の周波数
で発振する。
2の出力電圧109は、前記第二の実施例における基準
電圧生成部出力電圧109と対応し、無信号状態には電
圧加減算部23の出力802はLPFの出力109と同
一の電圧になっている。
較器20、ローパスフィルタ22、ローパスフィルタ2
2の出力電圧で発振周波数を制御されるVCO24、V
CO24の出力803を1/n分周する分周段25で一
般的なPLLを構成している。
H”電位)の時、位相比較器20は動作を停止し、LP
F22の出力109は無信号状態時の電圧を保持する。
一方位相比較器21は動作を開始し、VCO24の分周
出力702の位相と、パルス生成部出力の位相比較タイ
ミング信号103と位相を合わせるよう遅れ/進みの信
号804を出力する。電圧加減算部23はLPF22の
出力電圧に遅れ/進みの信号804に従った電圧を加減
算する。このようにして、VCO24は、データ転送周
波数fsの2×n倍の周波数で、位相同期用タイミング
信号103に同期した発振を行うことが可能となる。
ある。本回路は実施例1、実施例2のデータ復号回路の
パルス生成部3にも共通して用いることができる。図7
は、図6の各信号のタイミングチャート図である。該パ
ルス生成部3は、リスタート機能付きVCO501とリ
セット付きフリップフロップ(以降FF)502〜50
4を有し、エッジ検出出力信号102を入力とする。V
CO501の入力511には、前記基準電圧109が接
続され、VCO501の発信周波数制御電圧となる。ま
た、VCO501の入力514はVCOの動作を制御す
るリスタート制御信号である。
位で動作が開始される。非動作時のVCO501の出力
が”L”電位であるとして、本回路の動作について述べ
る。エッジ検出出力信号102の立ち上がりエッジで、
FF504のデータ反転出力が”L”になり、FF50
2及びFF503がリセットされる。FF502とFF
503がリセットされた事を検出し、FF504はリセ
ットされる。
501のリスタート信号514が”L”になる。VCO
501は、入力511に接続された基準電圧109を制
御電圧として発振を開始する。そして、発振周波数の周
期の1/2だけ遅れてVCO出力517が立ち上がり、
周期の1/2の”H”区間の後、”L”電位に遷移す
る。
03が”L”電位に変化する。又、VCO出力517の
立ち下がりによりFF502の出力104が”L”電位
に変化する。このようにしてデータ転送周波数fsを基
準に略1/(2×fs)のパルス幅の受信データ再生信
号104と略1/(4×fs)の位相比較用タイミング
信号103を生成する。
周波数fsの2倍としたときの回路であるが、2×n倍
であってもVCO出力を1/n分周することで同様の機
能を実現することができる。
相比較用タイミング信号103との位相比較器(図5中
では21)の回路図の一例である。同図の回路は、実施
例1及び実施例2の位相同期発振部4に用いる位相比較
器、実施例2の基準電圧生成部2の位相比較器(図21
中では210)にも共通して用いることが出来る。図9
及び図10は、この位相比較器のタイミングチャート図
である。
するか否かの制御信号であり、動作時には”L”電位に
固定される。入力信号103は、パルス生成回路部3で
生成されたデータ転送周波数fsを基準に略1/(4×
fs)のパルス幅を有する位相比較用タイミング信号で
ある。入力信号702はVCOの出力を1/n分周した
2×fsの周波数の信号である。
3の立ち下がりに入力702の立ち上がりを合わせる形
で位相のロックが行われる。
較用タイミング信号103より位相が進んでいるきにV
COの位相を遅らせる信号である。図9はVCOの分周
出力702が位相比較用タイミング信号103より位相
が進んでいるときの図8の回路のタイミングチャート図
である。
比較用タイミング信号103より遅いときにVCOの位
相を進める信号である。図10は、VCOの分周出力7
02が位相比較用タイミング信号103より遅いときの
図8の回路のタイミングチャート図である。
能付きVCOの回路例である。入力304はリスタート
制御信号であり”L”電位で発振開始となる。また、リ
スタート制御信号304が”H”電位で発振停止とな
り、出力306は”L”電位に固定される。301は発
振制御電圧入力である。
反転増幅回路である。該反転増幅回路各々の低電位側の
定電流源の電界効果型トランジスタのゲート電極は短絡
され発振周波数制御の為の入力電位301に接続されて
いる。又、前記反転増幅回路各々の高電位側の定電流源
トランジスタのゲートは310部で電位シフトされた電
位305に短絡している。
出力と次段の反転増幅回路入力との間をリスタート制御
信号304に従いオン/オフするスイッチである。A3
・B3・C3は前記スイッチがオフ状態の時に反転増幅
回路の入力が浮かないようにする為のスイッチである。
ャート図である。
とき、図11における3A・3B・3C点は各々”L”
・”H”・”L”電位に、出力306は”L”電位に固
定される。
なる直前の3B点の電位及び3C点は各々前段の反転増
幅回路の出力と同一なため、リスタート制御信号304
が”L”電位になった直後は、3B点の電位及び3C点
の電位は各々”H”・”L”電位となっている。
端の電位はオフ時に異なる為スイッチがオンした瞬間ス
イッチの両端の容量比で電位分割され図12に示すよう
に中間電位となる。スイッチ両端の容量は、トランジス
タのドレイン容量・ゲート容量等の寄生容量と、VCO
の周波数と制御電圧との関係を調整する為の意識して付
加した容量等により決定される。
的に発振している時に比べ高くなる。これは、”H”又
は”L”に固定された電位からゲート電位がスタートす
る為、トランジスタの能力が大きくなりインピーダンス
が低くなる事により、出力の遷移が速くなるからであ
る。図12の中にVCOの出力306を示しているが、
発振開始時から出力が”L”になるまでの時間t1がt
2より小さくなっている事がわかる。
た信号を分周し、略1/(4×fs)又は略1/(2×
fs)のパルスを生成するときnが大きければ大きほど
発振開始時の発振周波数ずれによる影響がへり、得られ
る精度は高くなる。しかし発振周波数が高いと消費電流
が大きくなり、またノイズも大きくなる。
る。実施例4のVCOはリスタート直後から精度の良い
発振を得る事が可能である。図13と図12との相違点
は、リスタート制御信号が”H”電位の時に三段目の反
転増幅回路入力を2段めの反転増幅回路の出力電位と逆
にした点である。
ート図である。ここで図12と異なるのは、リスタート
信号が”L”電位になり発振開始した直後、3A・3B
・3C点が中間電位からスタートする点である。しかも
3A・3C点の発振開始時中間電位があきらかに異なる
点である。これは、A2・C2の各スイッチのオフ時の
両端の電位が異なり、且つ両端の容量比が異なる事によ
って可能となる。
B・3C点の電位が定常発振時にある時間(t=t2)
においてとり得る電位に近い値になっていることがわか
る。この結果、発振開始時から定常的に発振したときに
極めて近い周波数で発振させる事が可能となる。
VCOの回路図である。図16は、図14の回路のタイ
ミングチャート図である。
反転増幅回路で構成した電圧制御発振回路である。な
お、簡易化の為、反転増幅回路は単純に否定論理の形式
で表してある。
電位のとき、各反転増幅回路の入力と出力との間にある
スイッチの両端の電位が異なる状態が3ヶ所存在する。
この様にすると、図16中に示すように、リスタート信
号304が”L”電位になり発振開始した直後には、5
A・5C・5Dは各々異なった中間電位をとることが可
能となる。従って、定常的に発振している時のある時間
(t=t2)に各点5A・5B・5C・5D・5Eがと
り得る電圧に近い電位から発振開始することができ、発
振開始当初より定常発振周波数に近い周波数で発振させ
る事が可能となる。5A・5C・5Dの発振開始時の電
位を異ならせる方法は、図13のVCOの場合で説明し
たのと同様である。
近い周波数で発振させる為には、定常状態の発振におい
て、前記3点の電位は以下のようになっていることが好
ましい。すなわち、出力306を生成するバッファの入
力ロジックレベルによっては、ある2つの点の電位が交
差し、同一の電位をとり得るが、もう一つの点の電位は
必ず離れる。例えば図15におけるt=3点の3A、3
B、3Cの各点の電位のごとくである。
電位は必ず他の点と異なる為、発振開始直後の周波数を
定常発振の周波数に近づける為には必ず2つ以上の異な
った中間電位を必要とする。これは、中間電位になる点
の両端の容量比を少なくとも1組異ならせることにより
実現することが出来る。
否定論理回路で示したが、入力信号を反転し、増幅する
機能を有する回路であれば、同様の事がいえる。
振状態において各反転増幅回路の各出力容量を等しくす
ることが好ましい。即ち図13におけるスイッチA2・
B2・C2の両端の寄生容量の和を等しくすることによ
り発振のデュ−ティを等しくすることが可能となる。更
に、スイッチ機能を不要とする点(図14における5B
・5E)にも、スイッチを導通した状態で設けることが
望ましい。発振状態において他の反転増幅回路の出力負
荷容量と同一の負荷容量が付くようにするためである。
波数を定常発振時とほぼ同一にする為の構成ではある
が、発振開始時の初期電位をスイッチの両端の容量比で
変えられる為、発振開始直後のタイミング調整に応用す
る事も可能である。
ータ復号回路のVCOとして用いることも出来る。この
様にすると、パルス生成部のリスタート機能付きVCO
の発振開始直後の発振周波数が精度良く得られる為、受
信データ再生信号104及び位相比較タイミング信号1
03の時間軸がより正確に得られ、受信データのジッタ
ーマージンを大きく取ることができる。
数を得られる事から、データ転送周波数fsの2×n倍
の発振する基準となるVCOの発振周波数を低くしても
精度の良いデータ再生信号104及び位相比較タイミン
グ信号103を得る事ができる。従って、nを1にする
事が可能となり、データ復号回路全体の消費電流を極め
て小さくする事ができる。消費電流が小さいと、電源ノ
イズが小さくなり、転送されてきた信号をデジタルデー
タに変換するコンパレータ等の受信部アナログの特性劣
化を抑制するという効果を有する。又、消費電流が小さ
くてすむため、携帯機器等のバッテリー駆動機器にも搭
載が可能となる。
例3のデータ復号回路のサンプリング部の構成を特定し
た実施例である。図17は、実施例6のデータ復号回路
のサンプリング部5の機能ブロック図である。サンプリ
ング部5は、1/n分周部11、データ記憶部12、フ
レーム同期検出部13、ビット同期信号生成部14、N
RZ変換部15とを含んでいる。
fsの2×n倍の周波数のクロック信号である位相同期
信号105を入力し、該位相同期信号105を1/n分
周し、2×fsの周波数を有する信号を出力する。
周波数を有する信号と、受信データ再生信号104を入
力し、2×fsの周波数で受信データ再生信号104を
サンプリングし、複数個のデータを記憶する。
憶手段12に記憶された複数個のデータを入力および前
記2×fsの周波数を有する信号と入力し、前記複数個
のデータがフレーム同期信号で決定される特定のデータ
列に一致した事を検出するフレーム同期検出信号を出力
する。
期検出信号と前記2×fsの周波数を有する信号とを入
力し、フレーム同期検出信号に同期し前記2×fsの周
波数を有する信号を1/2分周し、ビット同期信号10
6を生成する。
104と、ビット同期信号106を入力して、前記ビッ
ト同期信号106で受信データ再生信号104をサンプ
リングし、NRZのシリアルバイナリデータ107を出
力する。
路図の一例である。本回路は、前記データ記憶部12に
相当するFF41〜45と、前記フレーム同期検出部1
3に相当する論理回路46と、ビット同期信号生成部1
4に相当するFF47・48・49と、NRZ変換部に
相当するFF50とで構成されている。
り、受信データが無信号状態になった時、前記データ記
憶部12に相当するFF41〜45を初期状態にする。
ート図である。
・・・”の場合であり、データ転送周波数2倍のクロッ
クでサンプリングされたフレーム同期検出用の特定デー
タとして”10001”を用いている。
データ101の410の信号は、外来要因により受信信
号にノイズがのった場合の一例を示している。同図の1
402及び1403は、フレーム同期を検出する際にデ
ータ転送周波数fsでサンプリングし、フレーム同期検
出用特定データを”101”としたときの記憶部初段デ
ータ及びフレーム同期検出信号のタイミングチャートで
ある。同図よりノイズが入った場合に、その後正規のフ
レーム同期信号が入力されても同期がとれないという問
題を有することが明瞭である。
サンプリングし、フレーム同期を検出した場合、受信信
号にノイズがのった場合でも、正規の受信フレーム同期
信号が入った時にフレーム同期信号を正確に検出するこ
とが可能となる。
復号装置の受信データ生成回路の回路図である。実施例
7のデータ復号回路31には、本発明のデータ復号回路
が用いられている。
力である。抵抗33・34で差動入力信号の中心電位を
求めインピーダンス変換した後、抵抗35・36で信号
の中心電位と一電源系との間を抵抗分割し、差動信号の
中心からのオフセット電位903を生成する。この部分
が比較入力用電位生成手段として機能し、前記オフセッ
ト電位903が比較入力用電位に該当する。32はコン
パレータであり、1の差動入力信号901と前記オフセ
ット電位903を比較し差分を増幅し出力する。
ート図である。905は、差動信号901、902の中
心電位を示している。903は、前記中心電位905に
オフセットを付加したオフセット電位を示している。9
04は、前記オフセット電位903を1の差動信号90
1と比較した場合のコンパレータ32の出力を示してい
る。この様にコンパレータにオフセット電位903を入
力する事により、受信信号が正規の振幅を持たないよう
なノイズの場合に、コンパレータ出力904が反応しな
いようにする事ができるため、耐ノイズ性を高めること
ができる。
比較して得られる理想的なコンパレータ出力を示してい
る。ここでコンパレータ出力904は、オフセット電圧
903と比較した出力である為、前記理想的なコンパレ
ータ出力906に対しパルス幅が小さくなる。しかし、
実施例1〜実施例3又は実施例6のデータ復号回路の性
能は、受信データのパルス幅が小さくなる事には影響さ
れない。該データ復号回路は、コンパレータ出力の受信
データから、受信データ再生信号を生成し、該受信デー
タ再生信号をサンプリングする為である。従って、該デ
ータ復号回路を用いた事により、受信データ生成回路の
コンパレータが一つで、小振幅のノイズに対する耐ノイ
ズ性の向上した受信データを生成することができるデー
タ復号装置を提供することが出来る。
路又はデータ復号装置を各種の電子機器に用いることに
より、安価で耐ノイズ性に富み、消費電力が少なくて済
む電子機器を提供することが出来る。
ード1100の機能ブロック図である。本PCカード1
100は、パルストランス1104、1106、フィル
タ1108、1110、データ符号回路1112、デー
タ復号回路1114、コントロール部1116、メモリ
1118を含む。前記データ復号回路1114には、本
発明のデータ復号回路が用いられている。
102からの受信信号を入力する。パルストランス11
06及びフィルタ1110は該受信号から、RZの受信
データを生成する。データ復号回路1114は、該RZ
の受信データを入力し、NRZのデータに復号する。コ
ントロール部1106は、該NRZのデータを入力し、
メモリ1118及び外部のPCバス1120に出力す
る。
ネットのSwitch Hubに用いることもできる。
化されたデータを援用し得る通信機器、データ転送手段
のRZデータからNRZデータへの変換に利用可能であ
る。例えば、赤外線通信、無線LANの受信回路、デジ
タル記憶装置の読み出し回路等である。
等の通信機器の機能ブロック図である。本通信機器12
00は、送受信部1202、ベースバンド信号処理部1
204、データ符号回路1206、データ復号回路12
08、コントロール部1210を含む。前記データ復号
回路1208には、本発明のデータ復号回路が用いられ
ている。
は、受信信号を入力し、増幅搬送波を出力する。ベース
バンド信号処理部1204は、前記増幅搬送波を入力
し、RZの受信データを出力する。データ復号回路12
08は該受信データを入力し、NRZのデータに復号す
る。コントロール部1210は、該NRZのデータを入
力する。
である。
ート図である。
である。
である。
ート図である。
ャート図である。
ある。
る。
る。
る。
る。
る。
の機能ブロック図である。
ある。
る。
回路の回路図である。
る。
ロック図である。
る。
Claims (16)
- 【請求項1】 ビット区間の中央エリアの電位の遷移に
より2進値を検出できる符号を用いた受信データからビ
ット同期信号を再生し、該受信データをシリアルバイナ
リデータに変換するデータ復号回路であって、 前記受信データの変化点を検出するエッジ検出手段と、 前記エッジ検出手段の出力に同期して、データ転送周波
数fsを基準に略1/(4×fs)のパルス幅の位相比
較用タイミング信号及び略1/(2×fs)のパルス幅
の受信データ再生信号を生成するパルス生成手段と、 前記位相比較用タイミング信号と位相同期し、前記デー
タ転送周波数fsのn倍の周波数の信号を出力する位相
同期発振手段と、 前記位相同期発振手段の出力を1/n分周することでビ
ット同期信号を生成する手段と、該ビット同期信号に基
づいて前記受信データ再生信号をサンプリングする手段
と、サンプリングした信号をシリアルバイナリデータに
変換する手段とを含むサンプリング手段と、を含むこと
を特徴とするデータ復号回路。 - 【請求項2】 ビット区間の中央エリアの電位の遷移に
より2進値を検出できる符号を用いた受信データからビ
ット同期信号を再生し、該受信データをシリアルバイナ
リデータに変換するデータ復号回路であって、 前記受信データの変化点を検出するエッジ検出手段と、 動作制御入力信号により発振の停止及び開始が制御され
る第一の電圧制御発振回路と、該第一の電圧制御発振回
路をデータ転送周波数fsのn倍の周波数で発振させる
手段と、該第一の電圧制御発振回路の制御電圧に依存し
た基準電圧を出力する手段とを含む基準電圧生成手段
と、 前記第一の電圧制御発振回路と同一構成であり前記基準
電圧生成手段の出力に基づき制御電圧が供給され前記エ
ッジ検出手段の出力に基づき動作制御入力信号が供給さ
れる第二の電圧制御発振回路と、前記データ転送周波数
fsを基準に略1/(4×fs)のパルス幅の位相比較
用タイミング信号及び略1/(2×fs)のパルス幅の
受信データ再生信号を生成する手段とを含むパルス生成
手段と、 前記第一の電圧制御発振回路と同一構成であり前記基準
電圧生成手段の出力に基づき制御電圧が供給される第三
の電圧制御発振回路と、前記タイミング信号と該第三の
電圧制御発振回路の出力とを同期させる手段と、前記タ
イミング信号と位相同期し前記転送周波数fsのn倍の
周波数を持つ信号を出力する手段とを含む位相同期発振
手段と、 前記位相同期発振手段の出力を1/n分周することでビ
ット同期信号を生成する手段と、該ビット同期信号に基
づいて前記受信データ再生信号をサンプリングする手段
と、サンプリングした信号をシリアルバイナリデータに
変換する手段とを含むサンプリング手段と、を含むこと
を特徴とするデータ復号回路。 - 【請求項3】 ビット区間の中央エリアの電位の遷移に
より2進値を検出できる符号を用いた受信データからビ
ット同期信号を再生し、該受信データをシリアルバイナ
リデータに変換するデータ復号回路であって、 前記受信データの変化点を検出するエッジ検出手段と前
記エッジ検出手段の出力に基づき無信号状態と受信状態
を検出する回線監視手段と、 動作制御入力信号により発振の停止及び開始が制御され
る第一の電圧制御発振回路と、前記回線監視手段が無信
号状態を検出したのを受け、前記第一の電圧制御発振回
路を、前記受信データのデータ転送周波数fsのn倍の
周波数で発振させる手段と、前記回線監視手段が受信状
態を検出したのを受け、前記第一の電圧制御発振回路
を、受信データに同期した位相比較用タイミング信号に
同期させると共に前記データ転送周波数のn倍の周波数
で発振させる手段とを含む基準信号生成手段と、 前記第一の電圧制御発振回路と同一構成であり前記第一
の電圧制御発振回路の出力に基づき制御電圧が供給され
前記エッジ検出手段の出力に基づき動作制御入力信号が
供給される第二の電圧制御発振回路と、前記データ転送
周波数fsを基準に略1/(4×fs)のパルス幅の前
記受信データに同期した位相比較用タイミング信号及び
略1/(2×fs)のパルス幅の受信データ再生信号を
生成する手段とを含むパルス生成手段と、 前記基準信号生成手段の出力を1/n分周することでビ
ット同期信号を生成する手段と、該ビット同期信号に基
づいて前記受信データ再生信号をサンプリングする手段
と、サンプリングした信号をシリアルバイナリデータに
変換する手段とを含むサンプリング手段と、を含むこと
を特徴とするデータ復号回路。 - 【請求項4】 請求項1において、 前記位相同期発振手段は、 データ転送周波数のn=2m(mは自然数)倍の周波数
の信号を出力し、 前記サンプリング手段は、 前記位相同期発振手段の出力を1/m分周した、データ
転送周波数fsの2倍の周波数を有するプリアンブルサ
ンプリング信号を生成する手段と、 前記プリアンブルサンプリング信号で前記受信データ再
生信号をサンプリングし、サンプリングしたデータを複
数個記憶する手段と、 該記憶データが特定のデータになった事を検出すること
で、フレーム同期データと同期した事を検出するフレー
ム同期検出手段と、 前記フレーム同期検出手段の出力に同期して前記プリア
ンブルサンプリング信号を1/2分周し、データ転送周
波数fsと同一周波数のビット同期信号を生成するビッ
ト同期信号生成手段と、 フレーム同期検出の後に該ビット同期信号で該受信デー
タ再生信号をサンプリングしNRZのシリアルバイナリ
データに変換する手段と、を含むことを特徴とするデー
タ復号回路。 - 【請求項5】 請求項2において、 前記位相同期発信手段は、 データ転送周波数のn=2m(mは自然数)倍の周波数
の信号を出力し、前記サンプリング手段は、 前記位相同期発振手段の出力を1/m分周した、データ
転送周波数fsの2倍の周波数を有するプリアンブルサ
ンプリング信号を生成する手段と、 前記プリアンブルサンプリング信号で前記受信データ再
生信号をサンプリングし、サンプリングしたデータを複
数個記憶する手段と、 該記憶データが特定のデータになった事を検出すること
で、フレーム同期データと同期した事を検出するフレー
ム同期検出手段と、 前記フレーム同期検出手段の出力に同期して前記プリア
ンブルサンプリング信号を1/2分周し、データ転送周
波数fsと同一周波数のビット同期信号を生成するビッ
ト同期信号生成手段と、 フレーム同期検出の後に該ビット同期信号で該受信デー
タ再生信号をサンプリングしNRZのシリアルバイナリ
データに変換する手段と、を含むことを特徴とするデー
タ復号回路。 - 【請求項6】 請求項3において、 前記基準信号生成手段は、 データ転送周波数のn=2m(mは自然数)倍の周波数
の信号を出力し、前記サンプリング手段は、 前記基準信号生成手段の出力を1/m分周した、データ
転送周波数fsの2倍の周波数を有するプリアンブルサ
ンプリング信号を生成する手段と、 前記プリアンブルサンプリング信号で前記受信データ再
生信号をサンプリングし、サンプリングしたデータを複
数個記憶する手段と、 該記憶データが特定のデータになった事を検出すること
で、フレーム同期データと同期した事を検出するフレー
ム同期検出手段と、 前記フレーム同期検出手段の出力に同期して前記プリア
ンブルサンプリング信号を1/2分周し、データ転送周
波数fsと同一周波数のビット同期信号を生成するビッ
ト同期信号生成手段と、 フレーム同期検出の後に該ビット同期信号で該受信デー
タ再生信号をサンプリングしNRZのシリアルバイナリ
データに変換する手段と、を含むことを特徴とするデー
タ復号回路。 - 【請求項7】 請求項2、3、5、6のいずれかにおい
て、 前記電圧制御発振回路は、 環状に接続された(2×k+1)個(0<k)の反転増
幅回路と、 該環状に接続された反転増幅回路による発振の周波数を
外部制御電圧により制御する手段と、 前記(2×k+1)個の反転増幅回路の中の第N1の反
転増幅回路と次段の第(N1+1)の反転増幅回路との
間を、動作制御入力信号が第一の状態にある場合に電気
的に遮断し第二の状態にある場合に電気的に導通する第
一のスイッチ手段と、第N2の反転増幅回路と次段の第
(N2+1)の反転増幅回路との間を、動作制御入力信
号が第一の状態にある場合に電気的に遮断し第二の状態
にある場合に電気的に導通する第二のスイッチ手段と・
・・・・第Nmの反転増幅回路と次段の第(Nm+1)の
反転増幅回路との間を、動作制御入力信号が第一の状態
にある場合に電気的に遮断し第二の状態にある場合に電
気的に導通する第m(mは3以上)のスイッチ手段と、 前記第N1及び第(N1+1)の反転増幅回路の入力を前
記第一の状態において同一の電位に設定する第一の電位
設定手段と、前記第N2及び第(N2+1)の反転増幅回
路の入力を前記第一の状態において同一の電位に設定す
る第二の電位設定手段と・・・・・前記第Nm及び第
(Nm+1)の反転増幅回路の入力を前記第一の状態に
おいて同一の電位に設定する第mの電位設定手段と、を
含むことを特徴とするデータ復号回路。 - 【請求項8】 請求項7において、 前記第N1の反転増幅回路の出力負荷容量と前記第(N1
+1)の反転増幅回路の入力負荷容量との比、前記第N
2の反転増幅回路の出力負荷容量と前記第(N2+1)の
反転増幅回路の入力負荷容量との比・・・・・前記第N
mの反転増幅回路の出力負荷容量と前記第(Nm+1)の
反転増幅回路の入力負荷容量との比の少なくとも1つを
異ならせることを特徴とするデータ復号回路。 - 【請求項9】 請求項8において、 前記第N1の反転増幅回路の出力負荷容量と前記第(N1
+1)の反転増幅回路の入力負荷容量との和、前記第N
2の反転増幅回路の出力負荷容量と前記第(N2+1)の
反転増幅回路の入力負荷容量との和・・・・・前記第N
mの反転増幅回路の出力負荷容量と前記第(Nm+1)の
反転増幅回路の入力負荷容量との和を全て等しくするこ
とを特徴とするデータ復号回路。 - 【請求項10】 ビット区間の中央エリアの電位の遷移
により2進値を検出できる符号を、2つの差動信号とし
て入力し、前記2つの差動信号に基づきデジタル信号の
受信データを生成する受信データ生成手段と、 前記受信データを入力し、該受信データからビット同期
信号を生成し、シリアルバイナリデータに変換する請求
項1〜請求項9記載のデータ復号回路とを含むデータ復
号装置であって、 前記受信データを生成手段は、 2つの差動信号に基づき比較入力用電位を生成する比較
入力用電位生成手段と、 前記比較入力用電位生成手段により生成された比較入力
用電位と、前記差動入力信号の一方の信号の電位とを比
較することにより前記デジタル信号の受信データを生成
する手段とを含むことを特徴としたデータ復号装置。 - 【請求項11】 請求項10において、 前記比較入力用電位生成手段は、 2つの差動信号を入力して中間電位を生成する手段と、 前記中間電位と第一の電源電位との間で電位分割を行う
手段と、を含むことを特徴とするデータ復号装置。 - 【請求項12】 ビット区間の中央エリアの電位の遷移
により2進値を検出できる符号を受信信号として入力す
る電子機器において、 前記受信信号を復号化するデータ復号化手段と、 該データ復号化手段により復号化されたデータを入力し
て、処理を行う処理手段とを含む電子機器において、 前記データ復号化手段は、 請求項1〜請求項9記載のデータ復号回路を含むことを
特徴とする電子機器。 - 【請求項13】 ビット区間の中央エリアの電位の遷移
により2進値を検出できる符号を、2つの差動信号とし
て入力する電子機器において、 前記2つの差動信号を入力して、該差動信号のデータ復
号化を行う請求項10〜請求項11記載のデータ復号装
置と、 該データ復号装置により復号化されたデータを入力し
て、処理を行う処理手段と、を含むことを特徴とする電
子機器。 - 【請求項14】 環状に接続された(2×k+1)個
(0<k)の反転増幅回路と、 該環状に接続された反転増幅回路による発振の周波数を
外部制御電圧により制御する手段と、 前記(2×k+1)個の反転増幅回路の中の第N1の反
転増幅回路と次段の第(N1+1)の反転増幅回路との
間を、動作制御入力信号が第一の状態にある場合に電気
的に遮断し第二の状態にある場合に電気的に導通する第
一のスイッチ手段と、第N2の反転増幅回路と次段の第
(N2+1)の反転増幅回路との間を、動作制御入力信
号が第一の状態にある場合に電気的に遮断し第二の状態
にある場合に電気的に導通する第二のスイッチ手段と・
・・・・第Nmの反転増幅回路と次段の第(Nm+1)の
反転増幅回路との間を、動作制御入力信号が第一の状態
にある場合に電気的に遮断し第二の状態にある場合に電
気的に導通する第m(mは3以上)のスイッチ手段と、 前記第N1及び第(N1+1)の反転増幅回路の入力を前
記第一の状態において同一の電位に設定する第一の電位
設定手段と、前記第N2及び第(N2+1)の反転増幅回
路の入力を前記第一の状態において同一の電位に設定す
る第二の電位設定手段と・・・・・前記第Nm及び第
(Nm+1)の反転増幅回路の入力を前記第一の状態に
おいて同一の電位に設定する第mの電位設定手段と、を
含むことを特徴とする電圧制御発振回路。 - 【請求項15】 請求項14において、 前記第N1の反転増幅回路の出力負荷容量と前記第(N1
+1)の反転増幅回路の入力負荷容量との比、前記第N
2の反転増幅回路の出力負荷容量と前記第(N2+1)の
反転増幅回路の入力負荷容量との比・・・・・前記第N
mの反転増幅回路の出力負荷容量と前記第(Nm+1)の
反転増幅回路の入力負荷容量との比の少なくとも1つを
異ならせることを特徴とする電圧制御発振回路。 - 【請求項16】 請求項15において、 前記第N1の反転増幅回路の出力負荷容量と前記第(N1
+1)の反転増幅回路の入力負荷容量との和、前記第N
2の反転増幅回路の出力負荷容量と前記第(N2+1)の
反転増幅回路の入力負荷容量との和・・・・・前記第N
mの反転増幅回路の出力負荷容量と前記第(Nm+1)の
反転増幅回路の入力負荷容量との和を全て等しくするこ
とを特徴とする電圧制御発振回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22048696A JP3508412B2 (ja) | 1995-08-10 | 1996-08-02 | データ復号回路、電圧制御発振回路、データ復号装置及び電子機器 |
US08/691,033 US5905759A (en) | 1995-08-10 | 1996-08-07 | Data decoding circuit, voltage-controlled oscillation circuit, data decoding system and electronic equipment |
KR1019960033385A KR100186859B1 (ko) | 1995-08-10 | 1996-08-07 | 데이터 복호회로, 전압 제어 발진회로, 데이터 복호장치 및 전자기기 |
TW085109698A TW325620B (en) | 1995-08-10 | 1996-08-09 | Data decoding circuit, voltage control oscillating circuit, data decoding device and electronic machine |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20454595 | 1995-08-10 | ||
JP7-204545 | 1995-08-10 | ||
JP22048696A JP3508412B2 (ja) | 1995-08-10 | 1996-08-02 | データ復号回路、電圧制御発振回路、データ復号装置及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09116575A true JPH09116575A (ja) | 1997-05-02 |
JP3508412B2 JP3508412B2 (ja) | 2004-03-22 |
Family
ID=26514525
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22048696A Expired - Fee Related JP3508412B2 (ja) | 1995-08-10 | 1996-08-02 | データ復号回路、電圧制御発振回路、データ復号装置及び電子機器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5905759A (ja) |
JP (1) | JP3508412B2 (ja) |
KR (1) | KR100186859B1 (ja) |
TW (1) | TW325620B (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6952276B2 (en) * | 1997-01-27 | 2005-10-04 | Seiko Epson Corporation | Printer detecting data precisely in response to change in data transmission speed |
EP0855641B1 (en) * | 1997-01-27 | 2003-11-26 | Seiko Epson Corporation | Printer detecting data precisely in response to change in data transmission speed |
JPH10260742A (ja) * | 1997-03-19 | 1998-09-29 | Advantest Corp | 精密電圧発生装置 |
JPH10322404A (ja) * | 1997-05-19 | 1998-12-04 | Sharp Corp | シリアルデータ通信方法および装置 |
JP2990171B1 (ja) * | 1998-08-24 | 1999-12-13 | 日本電気アイシーマイコンシステム株式会社 | Pll回路とその制御方法 |
KR100318842B1 (ko) * | 1998-11-26 | 2002-04-22 | 윤종용 | 디지털위상제어루프에서의주파수검출방법 |
EP1061703A3 (de) * | 1999-06-16 | 2003-12-03 | Infineon Technologies AG | Schaltungsanordnung zur Übertragung von Impulsen über eine Übertragungsstrecke |
US20020093994A1 (en) * | 2000-12-30 | 2002-07-18 | Norm Hendrickson | Reverse data de-skew method and system |
US20020093986A1 (en) * | 2000-12-30 | 2002-07-18 | Norm Hendrickson | Forward data de-skew method and system |
US20020090045A1 (en) * | 2001-01-10 | 2002-07-11 | Norm Hendrickson | Digital clock recovery system |
WO2002062004A1 (en) * | 2001-02-01 | 2002-08-08 | Vitesse Semiconductor Corporation | Rz recovery |
JP4320139B2 (ja) | 2001-11-13 | 2009-08-26 | 株式会社アドバンテスト | タイミング発生装置、及び試験装置 |
EP1419365B1 (de) * | 2002-02-21 | 2005-01-12 | Fraunhofer-Gesellschaft Zur Förderung Der Angewandten Forschung E.V. | Vorrichtung und verfahren zum auslesen einer differentialkapazität mit einer ersten und zweiten teilkapazität |
US7760835B2 (en) | 2002-10-02 | 2010-07-20 | Battelle Memorial Institute | Wireless communications devices, methods of processing a wireless communication signal, wireless communication synchronization methods and a radio frequency identification device communication method |
JP4417989B2 (ja) * | 2007-09-13 | 2010-02-17 | Okiセミコンダクタ株式会社 | 電流源装置、オシレータ装置およびパルス発生装置 |
US7633414B1 (en) * | 2008-06-27 | 2009-12-15 | Silicon Laboratories Inc. | Circuit and method for Manchester decoding with automatic leading phase discovery and data stream correction |
US20100045389A1 (en) * | 2008-08-20 | 2010-02-25 | Pengfei Hu | Ring oscillator |
JP4602461B1 (ja) * | 2009-07-16 | 2010-12-22 | 株式会社東芝 | 受信装置 |
JP5358349B2 (ja) | 2009-08-26 | 2013-12-04 | ザインエレクトロニクス株式会社 | データ送信回路及びデータ通信装置 |
JP4829337B2 (ja) * | 2009-11-30 | 2011-12-07 | 株式会社東芝 | 信号受信装置及び信号処理方法 |
KR102329802B1 (ko) | 2015-07-23 | 2021-11-22 | 삼성전자주식회사 | 테스트 인터페이스 보드, 테스트 장비, 테스트 시스템 및 테스트 방법 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4584695A (en) * | 1983-11-09 | 1986-04-22 | National Semiconductor Corporation | Digital PLL decoder |
JPS62241435A (ja) * | 1986-03-14 | 1987-10-22 | Sanyo Electric Co Ltd | スプリツトフエ−ズ符号復号回路 |
JPS63191433A (ja) * | 1987-02-04 | 1988-08-08 | Fujitsu Ltd | ビツト同期回路 |
JPH03233429A (ja) * | 1990-02-08 | 1991-10-17 | Mitsubishi Electric Corp | 液晶表示素子の製造方法 |
EP0480597B1 (en) * | 1990-10-10 | 1998-04-29 | Advanced Micro Devices, Inc. | Phase lock loop |
US5363366A (en) * | 1993-01-11 | 1994-11-08 | Forte Networks, Inc. | Token ring local area network testing apparatus for obtaining beacon domain information |
KR960011125B1 (ko) * | 1993-01-30 | 1996-08-20 | 삼성전자 주식회사 | 시분할 다중 통신 채널용 디지탈 복조 회로 |
JP2752030B2 (ja) * | 1993-04-16 | 1998-05-18 | 沖電気工業株式会社 | ローカルエリアネットワーク回線における信号送受信装置 |
US5646562A (en) * | 1993-07-21 | 1997-07-08 | Seiko Epson Corporation | Phase synchronization circuit, one-shot pulse generating circuit and signal processing system |
-
1996
- 1996-08-02 JP JP22048696A patent/JP3508412B2/ja not_active Expired - Fee Related
- 1996-08-07 KR KR1019960033385A patent/KR100186859B1/ko not_active IP Right Cessation
- 1996-08-07 US US08/691,033 patent/US5905759A/en not_active Expired - Lifetime
- 1996-08-09 TW TW085109698A patent/TW325620B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100186859B1 (ko) | 1999-04-15 |
TW325620B (en) | 1998-01-21 |
KR970013790A (ko) | 1997-03-29 |
JP3508412B2 (ja) | 2004-03-22 |
US5905759A (en) | 1999-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3508412B2 (ja) | データ復号回路、電圧制御発振回路、データ復号装置及び電子機器 | |
US7542533B2 (en) | Apparatus and method for calibrating the frequency of a clock and data recovery circuit | |
US9270287B2 (en) | Apparatus and method for recovering burst-mode pulse width modulation (PWM) and non-return-to-zero (NRZ) data | |
US7142624B2 (en) | Analog unidirectional serial link architecture | |
US4608702A (en) | Method for digital clock recovery from Manchester-encoded signals | |
US7242733B2 (en) | Clock recovery circuit | |
US5841323A (en) | Digital PLL using phase and frequency error calculating circuits | |
US9054689B2 (en) | Phase comparison circuit and data receiving unit | |
EP1199805B1 (en) | PLL circuit and optical communication reception apparatus | |
JPH07202874A (ja) | Cmos技術高速デジタル信号トランシーバ | |
JP3000334B2 (ja) | デジタル・デコード装置及び方法 | |
JPS61208318A (ja) | マンチエスタ符号化データのためのデコーダ | |
US5550878A (en) | Phase comparator | |
US4752942A (en) | Method and circuitry for extracting clock signal from received biphase modulated signal | |
JP3346445B2 (ja) | 識別・タイミング抽出回路 | |
US20060062339A1 (en) | Linear half-rate clock and data recovery (CDR) circuit | |
JP2001156758A (ja) | 光受信器用cdr回路 | |
US11398826B1 (en) | Half rate bang-bang phase detector | |
JP2003134096A (ja) | データ抽出回路 | |
JP2002094494A (ja) | クロック回復回路 | |
Jeon et al. | Area Efficient 4Gb/s Clock Data Recovery Using Improved Phase Interpolator with Error Monitor | |
KR19980019934A (ko) | 멀티위상 클럭을 이용한 클럭/데이터 복원용 피엘엘 | |
JP2002232406A (ja) | 周波数比較器 | |
JP2006333262A (ja) | クロックリカバリ回路 | |
US6356612B1 (en) | Clock signal reproducing apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031202 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031215 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100109 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140109 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |