JPH11145943A - クロック再生方法および装置 - Google Patents
クロック再生方法および装置Info
- Publication number
- JPH11145943A JPH11145943A JP9329444A JP32944497A JPH11145943A JP H11145943 A JPH11145943 A JP H11145943A JP 9329444 A JP9329444 A JP 9329444A JP 32944497 A JP32944497 A JP 32944497A JP H11145943 A JPH11145943 A JP H11145943A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- carrier
- phase information
- signal
- input data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】 広い周波数可変範囲とフリーラン時の高い周
波数安定度とを両立させることである。 【解決手段】 入力データのキャリア同期はずれをキャ
リア非同期検出回路9が検出すると、入力データに同期
する再生クロック信号の位相情報を生成するためのタイ
ミング信号と再生クロック信号との位相誤差を“0”固
定回路304が無効にし、一定の量で増加する再生クロ
ック信号の位相情報を積分器3が生成し、当該位相情報
によりメモリから読み出した正弦波形の振幅情報をもと
に、前記位相誤差に関係なく一定の周期の周波数安定度
の高い、前記入力データに対し非同期の再生クロック信
号を発生する。
波数安定度とを両立させることである。 【解決手段】 入力データのキャリア同期はずれをキャ
リア非同期検出回路9が検出すると、入力データに同期
する再生クロック信号の位相情報を生成するためのタイ
ミング信号と再生クロック信号との位相誤差を“0”固
定回路304が無効にし、一定の量で増加する再生クロ
ック信号の位相情報を積分器3が生成し、当該位相情報
によりメモリから読み出した正弦波形の振幅情報をもと
に、前記位相誤差に関係なく一定の周期の周波数安定度
の高い、前記入力データに対し非同期の再生クロック信
号を発生する。
Description
【0001】
【発明の属する技術分野】本発明は、クロック再生方法
およびクロック再生装置に関し、例えば基地局に同期し
て動作する中継局用の受信機に用いて好適な、幅広い同
期範囲および高い周波数安定度を両立できるクロック再
生方法およびクロック再生装置に関する。
およびクロック再生装置に関し、例えば基地局に同期し
て動作する中継局用の受信機に用いて好適な、幅広い同
期範囲および高い周波数安定度を両立できるクロック再
生方法およびクロック再生装置に関する。
【0002】
【従来の技術】1つの基準基地局に対し複数の固定基地
局がスター状に接続されたTDMAシステム内の中継局
は、通常、交換機等に接続された基地局の受信信号から
クロック情報を抽出し、このクロック情報に同期して動
作する。このとき、前記基地局のクロック供給源により
高い安定度のクロックが供給される場合と、比較的、安
定度の低いクロックが供給される場合がある。中継局の
性能としては、これらいずれの場合に対しても確実に前
記基地局に同期して動作することが要求され、広い同期
範囲が必要になる。このため中継局用の受信機のクロッ
ク再生用に使用される発振器としては、前記広い同期範
囲を実現するのに見合った広い周波数可変範囲を有して
いなければならない。
局がスター状に接続されたTDMAシステム内の中継局
は、通常、交換機等に接続された基地局の受信信号から
クロック情報を抽出し、このクロック情報に同期して動
作する。このとき、前記基地局のクロック供給源により
高い安定度のクロックが供給される場合と、比較的、安
定度の低いクロックが供給される場合がある。中継局の
性能としては、これらいずれの場合に対しても確実に前
記基地局に同期して動作することが要求され、広い同期
範囲が必要になる。このため中継局用の受信機のクロッ
ク再生用に使用される発振器としては、前記広い同期範
囲を実現するのに見合った広い周波数可変範囲を有して
いなければならない。
【0003】また、通常、中継局は基地局に同期して動
作しているのでフリーラン時の周波数は問題にならない
が、基地局と中継局との間に障害が発生し(無線装置で
はこのような障害が発生する状況は特殊ではない)、基
地局と中継局との間の回線が遮断された場合、中継局配
下の通信だけでも正常な通信を維持するため、前記中継
局が仮親となって動作する必要が生じる。この場合、前
記中継局配下のシステム全体のマスタークロックは前記
中継局のフリーラン時の発振器の出力となり、このとき
には高い安定度が要求されることになる。しかしなが
ら、広い周波数可変範囲とフリーラン時の高い周波数安
定度とは相反するものであり、広い周波数可変範囲を有
した発振器は、一般的にフリーラン時の周波数安定度が
充分に高いとはいえない。
作しているのでフリーラン時の周波数は問題にならない
が、基地局と中継局との間に障害が発生し(無線装置で
はこのような障害が発生する状況は特殊ではない)、基
地局と中継局との間の回線が遮断された場合、中継局配
下の通信だけでも正常な通信を維持するため、前記中継
局が仮親となって動作する必要が生じる。この場合、前
記中継局配下のシステム全体のマスタークロックは前記
中継局のフリーラン時の発振器の出力となり、このとき
には高い安定度が要求されることになる。しかしなが
ら、広い周波数可変範囲とフリーラン時の高い周波数安
定度とは相反するものであり、広い周波数可変範囲を有
した発振器は、一般的にフリーラン時の周波数安定度が
充分に高いとはいえない。
【0004】このような基地局に同期して動作する中継
局用の受信機に用いられるクロック再生装置として、例
えば特開平7−193564号公報に開示されたクロッ
ク再生装置およびクロック再生方法がある。
局用の受信機に用いられるクロック再生装置として、例
えば特開平7−193564号公報に開示されたクロッ
ク再生装置およびクロック再生方法がある。
【0005】
【発明が解決しようとする課題】従来のクロック再生方
法およびクロック再生装置は、上述したように広い周波
数可変範囲とフリーラン時の高い周波数安定度とを両立
させるのが容易でなく、上述したように基地局と中継局
との間に障害が発生したような場合を想定すれば広い周
波数可変範囲とフリーラン時の高い周波数安定度とを両
立させる性能が求められる課題があった。
法およびクロック再生装置は、上述したように広い周波
数可変範囲とフリーラン時の高い周波数安定度とを両立
させるのが容易でなく、上述したように基地局と中継局
との間に障害が発生したような場合を想定すれば広い周
波数可変範囲とフリーラン時の高い周波数安定度とを両
立させる性能が求められる課題があった。
【0006】そこで本発明の目的は、上位システムに同
期して動作している場合には広い周波数可変範囲を実現
し、また前記上位システムから切り離された状況下では
フリーラン時の高い周波数安定度を実現できる、広い周
波数可変範囲とフリーラン時の高い周波数安定度とを両
立し得るクロック再生方法およびクロック再生装置を提
供することにある。
期して動作している場合には広い周波数可変範囲を実現
し、また前記上位システムから切り離された状況下では
フリーラン時の高い周波数安定度を実現できる、広い周
波数可変範囲とフリーラン時の高い周波数安定度とを両
立し得るクロック再生方法およびクロック再生装置を提
供することにある。
【0007】
【課題を解決するための手段】本発明は上記目的を達成
するため、入力データのキャリア同期はずれを検出する
と、再生クロック信号の位相情報を生成するためのタイ
ミング信号と再生クロック信号との位相誤差を無効にし
て、前記位相情報を一定の量で増加させることを特徴と
する。
するため、入力データのキャリア同期はずれを検出する
と、再生クロック信号の位相情報を生成するためのタイ
ミング信号と再生クロック信号との位相誤差を無効にし
て、前記位相情報を一定の量で増加させることを特徴と
する。
【0008】本発明はまた、入力データのキャリア同期
はずれを検出するキャリア同期状態検出回路と、該キャ
リア同期状態検出回路がキャリア同期はずれを検出する
と、位相情報生成回路が再生クロック信号の位相情報を
生成する際の位相誤差を無効にする位相誤差無効回路と
を備え、前記位相誤差無効回路が前記位相誤差を無効に
すると、前記入力データに対し非同期の再生クロック信
号を再生するための一定の量で増加する位相情報を位相
情報生成回路が生成することを特徴とする。
はずれを検出するキャリア同期状態検出回路と、該キャ
リア同期状態検出回路がキャリア同期はずれを検出する
と、位相情報生成回路が再生クロック信号の位相情報を
生成する際の位相誤差を無効にする位相誤差無効回路と
を備え、前記位相誤差無効回路が前記位相誤差を無効に
すると、前記入力データに対し非同期の再生クロック信
号を再生するための一定の量で増加する位相情報を位相
情報生成回路が生成することを特徴とする。
【0009】本発明に係るクロック再生方法は、入力デ
ータのキャリア同期はずれを検出すると、入力データに
同期する再生クロック信号の位相情報を生成するための
タイミング信号と再生クロック信号との位相誤差を無効
にして、前記位相情報を一定の量で増加させ、前記位相
誤差に関係なく一定の周期の周波数安定度の高い前記入
力データに対し非同期の再生クロック信号を発生し、ま
た、キャリア同期はずれが生じていないときには前記位
相誤差をもとに前記入力データに広い周波数範囲で同期
した再生クロック信号を生成し、広い周波数可変範囲と
フリーラン時の高い周波数安定度とを両立する。
ータのキャリア同期はずれを検出すると、入力データに
同期する再生クロック信号の位相情報を生成するための
タイミング信号と再生クロック信号との位相誤差を無効
にして、前記位相情報を一定の量で増加させ、前記位相
誤差に関係なく一定の周期の周波数安定度の高い前記入
力データに対し非同期の再生クロック信号を発生し、ま
た、キャリア同期はずれが生じていないときには前記位
相誤差をもとに前記入力データに広い周波数範囲で同期
した再生クロック信号を生成し、広い周波数可変範囲と
フリーラン時の高い周波数安定度とを両立する。
【0010】本発明に係るクロック再生装置は、入力デ
ータのキャリア同期はずれをキャリア同期状態検出回路
が検出すると、入力データに同期する再生クロック信号
の位相情報を生成するためのタイミング信号と再生クロ
ック信号との位相誤差を位相誤差無効回路が無効にし、
一定の量で増加する再生クロック信号の位相情報を位相
情報生成回路が生成し、当該位相情報をもとにメモリか
ら読み出した正弦波形の振幅情報をアナログ信号に変換
し、該アナログ信号を所定の値と比較することで、前記
位相誤差に関係なく一定の周期の周波数安定度の高い前
記入力データに対し非同期の再生クロック信号を発生
し、また、キャリア同期はずれが生じていないときには
前記位相誤差をもとに前記入力データに広い周波数範囲
で同期した再生クロック信号を生成し、広い周波数可変
範囲とフリーラン時の高い周波数安定度とを両立する。
ータのキャリア同期はずれをキャリア同期状態検出回路
が検出すると、入力データに同期する再生クロック信号
の位相情報を生成するためのタイミング信号と再生クロ
ック信号との位相誤差を位相誤差無効回路が無効にし、
一定の量で増加する再生クロック信号の位相情報を位相
情報生成回路が生成し、当該位相情報をもとにメモリか
ら読み出した正弦波形の振幅情報をアナログ信号に変換
し、該アナログ信号を所定の値と比較することで、前記
位相誤差に関係なく一定の周期の周波数安定度の高い前
記入力データに対し非同期の再生クロック信号を発生
し、また、キャリア同期はずれが生じていないときには
前記位相誤差をもとに前記入力データに広い周波数範囲
で同期した再生クロック信号を生成し、広い周波数可変
範囲とフリーラン時の高い周波数安定度とを両立する。
【0011】
【発明の実施の形態】次に、本発明によるクロック再生
方法およびクロック再生装置の実施の一形態について説
明する。先ず、本実施の形態のクロック再生装置の構成
について説明する。図1は、本実施の形態によるクロッ
ク再生方法が適用されるクロック再生装置の一例を示す
ブロック図である。このクロック再生装置は、タイミン
グ抽出および位相比較回路1、ループフィルタ2、積分
器3、正弦波再生用ROM4、D/Aコンバータ5、ロ
ーパスフィルタ6、コンパレータ7、キャリア再生回路
8、キャリア非同期検出回路9などを備えており、キャ
リア同期モードとキャリア非同期モードの2つのモード
が存在する。
方法およびクロック再生装置の実施の一形態について説
明する。先ず、本実施の形態のクロック再生装置の構成
について説明する。図1は、本実施の形態によるクロッ
ク再生方法が適用されるクロック再生装置の一例を示す
ブロック図である。このクロック再生装置は、タイミン
グ抽出および位相比較回路1、ループフィルタ2、積分
器3、正弦波再生用ROM4、D/Aコンバータ5、ロ
ーパスフィルタ6、コンパレータ7、キャリア再生回路
8、キャリア非同期検出回路9などを備えており、キャ
リア同期モードとキャリア非同期モードの2つのモード
が存在する。
【0012】タイミング抽出および位相比較回路1は、
正常なデータ列が入力されているときに受信した信号を
サンプリングして複数ビット(例えば、8ビット)で量
子化したデータからクロックタイミングを抽出し、クロ
ックタイミング信号と再生クロックとの位相誤差を出力
する。
正常なデータ列が入力されているときに受信した信号を
サンプリングして複数ビット(例えば、8ビット)で量
子化したデータからクロックタイミングを抽出し、クロ
ックタイミング信号と再生クロックとの位相誤差を出力
する。
【0013】ループフィルタ2は、通常、低域通過型の
特性を有しており、タイミング抽出および位相比較回路
1からの位相誤差信号に含まれる不要な高域成分を抑圧
する機能を有し、ループの応答特性を決定する。
特性を有しており、タイミング抽出および位相比較回路
1からの位相誤差信号に含まれる不要な高域成分を抑圧
する機能を有し、ループの応答特性を決定する。
【0014】積分器3は、ループフィルタ2通過後の位
相誤差信号を所定のサンプリング周期で積分し、再生ク
ロックの位相情報を算出する。正弦波再生用ROM4
は、前記位相情報をもとにその位相に対応する正弦波の
振幅をディジタル情報として発生する機能を有し、再生
クロックの発生源となるメモリである。
相誤差信号を所定のサンプリング周期で積分し、再生ク
ロックの位相情報を算出する。正弦波再生用ROM4
は、前記位相情報をもとにその位相に対応する正弦波の
振幅をディジタル情報として発生する機能を有し、再生
クロックの発生源となるメモリである。
【0015】D/Aコンバータ5は、前記ディジタル情
報として発生された正弦波の振幅情報をアナログ信号に
変換する機能を有している。ローパスフィルタ6は、折
り返し雑音を削除して基本波成分を抽出し正弦波を出力
する。コンパレータ7は、ローパスフィルタ6から出力
された正弦波をクロック波形へ変換する。
報として発生された正弦波の振幅情報をアナログ信号に
変換する機能を有している。ローパスフィルタ6は、折
り返し雑音を削除して基本波成分を抽出し正弦波を出力
する。コンパレータ7は、ローパスフィルタ6から出力
された正弦波をクロック波形へ変換する。
【0016】キャリア再生回路8は、入力データからキ
ャリア成分を抽出し、タイミング抽出および位相比較回
路1からコンパレータ7までの各回路ブロックにより構
成される一巡のPLLループと同様な原理で、入力デー
タに同期した再生キャリアを生成する回路であり、前記
抽出した前記キャリア成分に同期した再生キャリアを生
成する過程においてキャリア再生PLL内のVCOを制
御するための制御電圧APCVを生成する。
ャリア成分を抽出し、タイミング抽出および位相比較回
路1からコンパレータ7までの各回路ブロックにより構
成される一巡のPLLループと同様な原理で、入力デー
タに同期した再生キャリアを生成する回路であり、前記
抽出した前記キャリア成分に同期した再生キャリアを生
成する過程においてキャリア再生PLL内のVCOを制
御するための制御電圧APCVを生成する。
【0017】キャリア非同期検出回路9は、前記制御電
圧APCVを常に監視してその値が規定範囲外になった
こと、すなわち正常なデータ列が失われたりすることに
よりキャリア同期が外れたことを検出すると、キャリア
同期モードからキャリア非同期モードへ切り換えるため
の制御信号を積分器3へ出力し、積分器3のF0固定制
御(サンプル毎に加算する位相誤差データを“0”に固
定する制御)を行う。
圧APCVを常に監視してその値が規定範囲外になった
こと、すなわち正常なデータ列が失われたりすることに
よりキャリア同期が外れたことを検出すると、キャリア
同期モードからキャリア非同期モードへ切り換えるため
の制御信号を積分器3へ出力し、積分器3のF0固定制
御(サンプル毎に加算する位相誤差データを“0”に固
定する制御)を行う。
【0018】図2は、タイミング抽出および位相比較回
路1の構成を示す回路図であり、Dフリップフロップ2
01,202,204,205と、インバータ回路20
3と、EXOR回路ブロック206と、EXOR回路2
07と、選択回路208とを備えている。Dフリップフ
ロップ201は、受信した源信号をサンプリングして量
子化したデータの符号ビットを除くビットデータを、イ
ンバータ回路203が出力する再生クロックを反転した
反転再生クロックの立ち上がりエッジで読み込んで出力
する。
路1の構成を示す回路図であり、Dフリップフロップ2
01,202,204,205と、インバータ回路20
3と、EXOR回路ブロック206と、EXOR回路2
07と、選択回路208とを備えている。Dフリップフ
ロップ201は、受信した源信号をサンプリングして量
子化したデータの符号ビットを除くビットデータを、イ
ンバータ回路203が出力する再生クロックを反転した
反転再生クロックの立ち上がりエッジで読み込んで出力
する。
【0019】Dフリップフロップ202は、前記Dフリ
ップフロップ201の出力したビットデータを1/2周
期遅れた前記再生クロックの立ち上がりエッジのタイミ
ングで読み込んで出力する。Dフリップフロップ204
は、前記データの符号ビットを再生クロックの立ち上が
りエッジで読み込んで出力する。Dフリップフロップ2
05は、前記Dフリップフロップ204の出力を再生ク
ロックの立ち上がりエッジで読み込んで出力する。
ップフロップ201の出力したビットデータを1/2周
期遅れた前記再生クロックの立ち上がりエッジのタイミ
ングで読み込んで出力する。Dフリップフロップ204
は、前記データの符号ビットを再生クロックの立ち上が
りエッジで読み込んで出力する。Dフリップフロップ2
05は、前記Dフリップフロップ204の出力を再生ク
ロックの立ち上がりエッジで読み込んで出力する。
【0020】EXOR回路207は、Dフリップフロッ
プ204の出力とDフリップフロップ205の出力との
排他的論理和演算を行い、その演算結果を出力する。こ
の場合、EXOR回路207の排他的論理和演算出力
は、前記符号ビットに関して現在の値であるDフリップ
フロップ205の出力と、再生クロックの1ビット前の
値の比較結果であり、EXOR回路207は、前記符号
ビットに変化があった場合には“1”、変化がなかった
場合には“0”といった値を出力する。EXOR回路ブ
ロック206は、Dフリップフロップ202から出力さ
れた前記データのビットデータと前記Dフリップフロッ
プ205の反転出力との排他的論理和演算を行い、その
演算結果を出力する。選択回路208は、EXOR回路
207の排他的論理和演算出力に従い、符号ビットに変
化があった場合のみ位相誤差情報を出力し、また符号ビ
ットに変化がない場合には例えば8ビットで表わされる
位相誤差情報“±0レベル”を出力する。
プ204の出力とDフリップフロップ205の出力との
排他的論理和演算を行い、その演算結果を出力する。こ
の場合、EXOR回路207の排他的論理和演算出力
は、前記符号ビットに関して現在の値であるDフリップ
フロップ205の出力と、再生クロックの1ビット前の
値の比較結果であり、EXOR回路207は、前記符号
ビットに変化があった場合には“1”、変化がなかった
場合には“0”といった値を出力する。EXOR回路ブ
ロック206は、Dフリップフロップ202から出力さ
れた前記データのビットデータと前記Dフリップフロッ
プ205の反転出力との排他的論理和演算を行い、その
演算結果を出力する。選択回路208は、EXOR回路
207の排他的論理和演算出力に従い、符号ビットに変
化があった場合のみ位相誤差情報を出力し、また符号ビ
ットに変化がない場合には例えば8ビットで表わされる
位相誤差情報“±0レベル”を出力する。
【0021】図5は、積分器3の構成を示すブロック図
であり、ADDER回路301,302と、Dフリップ
フロップ303と、“0”固定回路304を備えてい
る。“0”固定回路304は、キャリア同期モードでは
位相誤差データを“0”に固定せず、入力された位相誤
差データを通過させADDER回路301へ出力し、キ
ャリア非同期モードでは位相誤差データを“0”に固定
する。ADDER回路301は、ループフィルタ2から
出力される位相誤差に対応するアドレスの増加分と基準
クロックの1クロックに対応する再生クロックが中心値
F0時の位相増加分△θ0とを加算し、位相補正後のア
ドレス増加分として出力する。Dフリップフロップ30
3は基準クロックの1クロック分を遅延させ、現在のア
ドレス値(位相値)を出力する。ADDER回路302
は、Dフリップフロップ303の出力である現在のアド
レス値(位相値)に、ADDER回路301の出力であ
る位相誤差と前記増加分Δθ0の加算結果を加算し次の
位相情報として出力する。
であり、ADDER回路301,302と、Dフリップ
フロップ303と、“0”固定回路304を備えてい
る。“0”固定回路304は、キャリア同期モードでは
位相誤差データを“0”に固定せず、入力された位相誤
差データを通過させADDER回路301へ出力し、キ
ャリア非同期モードでは位相誤差データを“0”に固定
する。ADDER回路301は、ループフィルタ2から
出力される位相誤差に対応するアドレスの増加分と基準
クロックの1クロックに対応する再生クロックが中心値
F0時の位相増加分△θ0とを加算し、位相補正後のア
ドレス増加分として出力する。Dフリップフロップ30
3は基準クロックの1クロック分を遅延させ、現在のア
ドレス値(位相値)を出力する。ADDER回路302
は、Dフリップフロップ303の出力である現在のアド
レス値(位相値)に、ADDER回路301の出力であ
る位相誤差と前記増加分Δθ0の加算結果を加算し次の
位相情報として出力する。
【0022】図6は、キャリア再生回路8およびキャリ
ア非同期検出回路9の構成を示すブロック図である。キ
ャリア再生回路8は位相検出器401、ループフィルタ
402、積分器403および正弦波再生用ROM404
を備えている。また、キャリア非同期検出回路9は上限
比較器405と下限比較器406と2入力AND回路4
07とを備えている。位相検出器401は、入力された
データからキャリア位相情報を検出する。ループフィル
タ402は低域通過型の特性を有しており、ループフィ
ルタ402の積分器の出力は、前記入力されたデータの
キャリア周波数がある一定の範囲内に規定されていて、
かつ、PLLループが前記入力されたデータに同期して
いればある一定の範囲内で安定している。積分器403
と正弦波再生用ROM404は、前記積分器3および前
記正弦波再生用ROM4などを有した再生クロックのク
ロック再生ループと同様な原理で再生キャリアの生成を
行う。
ア非同期検出回路9の構成を示すブロック図である。キ
ャリア再生回路8は位相検出器401、ループフィルタ
402、積分器403および正弦波再生用ROM404
を備えている。また、キャリア非同期検出回路9は上限
比較器405と下限比較器406と2入力AND回路4
07とを備えている。位相検出器401は、入力された
データからキャリア位相情報を検出する。ループフィル
タ402は低域通過型の特性を有しており、ループフィ
ルタ402の積分器の出力は、前記入力されたデータの
キャリア周波数がある一定の範囲内に規定されていて、
かつ、PLLループが前記入力されたデータに同期して
いればある一定の範囲内で安定している。積分器403
と正弦波再生用ROM404は、前記積分器3および前
記正弦波再生用ROM4などを有した再生クロックのク
ロック再生ループと同様な原理で再生キャリアの生成を
行う。
【0023】上限比較器405は、キャリア再生回路8
から出力された制御電圧APCVを常に監視してその値
が規定範囲の上限値を上回ったことを検出する。下限比
較器406は、キャリア再生回路8から出力された制御
電圧APCVを常に監視してその値が規定範囲の下限値
を下回ったことを検出する。2入力AND回路407
は、前記制御電圧APCVが規定範囲の上限値を上回っ
たことを上限比較器405が検出するか、または制御電
圧APCVが規定範囲の下限値を下回ったことを下限比
較器406が検出するとキャリア同期モードからキャリ
ア非同期モードへ切り換える制御信号を積分器3の
“0”固定回路304へ出力する。
から出力された制御電圧APCVを常に監視してその値
が規定範囲の上限値を上回ったことを検出する。下限比
較器406は、キャリア再生回路8から出力された制御
電圧APCVを常に監視してその値が規定範囲の下限値
を下回ったことを検出する。2入力AND回路407
は、前記制御電圧APCVが規定範囲の上限値を上回っ
たことを上限比較器405が検出するか、または制御電
圧APCVが規定範囲の下限値を下回ったことを下限比
較器406が検出するとキャリア同期モードからキャリ
ア非同期モードへ切り換える制御信号を積分器3の
“0”固定回路304へ出力する。
【0024】次に、キャリア同期モードにおける本実施
の形態のクロック再生装置の動作について説明する。図
3は、キャリア同期モードにおけるタイミング抽出およ
び位相比較回路1の動作を示すタイミングチャートであ
る。このキャリア同期モードは、キャリア非同期検出回
路9から出力された制御信号により、積分器3がループ
フィルタ2の出力する位相誤差信号を取り込むように動
作して、タイミング抽出および位相比較回路1からコン
パレータ7までの各回路ブロックにより構成される一巡
のPLLループにより、入力データに同期した再生クロ
ックを生成するモードである。
の形態のクロック再生装置の動作について説明する。図
3は、キャリア同期モードにおけるタイミング抽出およ
び位相比較回路1の動作を示すタイミングチャートであ
る。このキャリア同期モードは、キャリア非同期検出回
路9から出力された制御信号により、積分器3がループ
フィルタ2の出力する位相誤差信号を取り込むように動
作して、タイミング抽出および位相比較回路1からコン
パレータ7までの各回路ブロックにより構成される一巡
のPLLループにより、入力データに同期した再生クロ
ックを生成するモードである。
【0025】このキャリア同期モードでは、前記PLL
ループがロックしているとき、再生クロックの立ち上が
りはデータのほぼ中心に位置している。タイミング抽出
および位相比較回路1のDフリップフロップ201に
は、インバータ回路203より再生クロックを反転した
反転再生クロックが入力されており、図3のタイミング
チャートに示すように前記反転再生クロックの立ち上が
りは前記データの変化点付近にある。この際、前記デー
タが“0”から“1”、または“1”から“0”へ変化
すれば、Dフリップフロップ201の出力は前記データ
のゼロクロス点からのずれに応じた振幅情報を示す。D
フリップフロップ202は、前記振幅情報を半ビット分
遅らせる。また、これと同時にDフリップフロップ20
4,205によりデータの符号ビットを遅延させる。
ループがロックしているとき、再生クロックの立ち上が
りはデータのほぼ中心に位置している。タイミング抽出
および位相比較回路1のDフリップフロップ201に
は、インバータ回路203より再生クロックを反転した
反転再生クロックが入力されており、図3のタイミング
チャートに示すように前記反転再生クロックの立ち上が
りは前記データの変化点付近にある。この際、前記デー
タが“0”から“1”、または“1”から“0”へ変化
すれば、Dフリップフロップ201の出力は前記データ
のゼロクロス点からのずれに応じた振幅情報を示す。D
フリップフロップ202は、前記振幅情報を半ビット分
遅らせる。また、これと同時にDフリップフロップ20
4,205によりデータの符号ビットを遅延させる。
【0026】EXOR回路ブロック206は、Dフリッ
プフロップ205の反転出力によりDフリップフロップ
202の出力の符号を操作して、前記データの位相に対
し再生クロックの位相が進んでいるときには負の値、遅
れているときには正の値になるようにする。このとき、
振幅の絶対値は位相誤差が小さい範囲では線形に変化す
ると考えられるので、EXOR回路ブロック206の出
力は再生クロックのデータのゼロクロス点からの位相の
ずれに比例した値を出力する。このようにして位相誤差
情報が得られる。
プフロップ205の反転出力によりDフリップフロップ
202の出力の符号を操作して、前記データの位相に対
し再生クロックの位相が進んでいるときには負の値、遅
れているときには正の値になるようにする。このとき、
振幅の絶対値は位相誤差が小さい範囲では線形に変化す
ると考えられるので、EXOR回路ブロック206の出
力は再生クロックのデータのゼロクロス点からの位相の
ずれに比例した値を出力する。このようにして位相誤差
情報が得られる。
【0027】図5に示す積分器3の“0”固定回路30
4では、キャリア同期モードであることからタイミング
抽出および位相比較回路1で得られた位相誤差データを
“0”に固定せず、入力された位相誤差データを通過さ
せADDER回路301へ出力し、ADDER回路30
1により、ループフィルタ2から出力される位相誤差に
対応するアドレスの増加分と基準クロックの1クロック
に対応する再生クロックが中心値F0時の位相増加分△
θ0とを加算し、位相補正後のアドレス増加分として出
力する。Dフリップフロップ303は基準クロックの1
クロック分を遅延させて現在のアドレス値(位相値)を
出力し、ADDER回路302により、Dフリップフロ
ップ303の出力である現在のアドレス値(位相値)
に、ADDER回路301の出力である位相誤差と前記
増加分Δθ0の加算結果を加算し、次の位相情報として
出力する。このようにして正弦波再生用ROM4へ与え
る再生クロックの位相情報が生成される。
4では、キャリア同期モードであることからタイミング
抽出および位相比較回路1で得られた位相誤差データを
“0”に固定せず、入力された位相誤差データを通過さ
せADDER回路301へ出力し、ADDER回路30
1により、ループフィルタ2から出力される位相誤差に
対応するアドレスの増加分と基準クロックの1クロック
に対応する再生クロックが中心値F0時の位相増加分△
θ0とを加算し、位相補正後のアドレス増加分として出
力する。Dフリップフロップ303は基準クロックの1
クロック分を遅延させて現在のアドレス値(位相値)を
出力し、ADDER回路302により、Dフリップフロ
ップ303の出力である現在のアドレス値(位相値)
に、ADDER回路301の出力である位相誤差と前記
増加分Δθ0の加算結果を加算し、次の位相情報として
出力する。このようにして正弦波再生用ROM4へ与え
る再生クロックの位相情報が生成される。
【0028】正弦波再生用ROM4には、予め例えばア
ドレス“0000”番地から“FFFF”番地までに正
弦波の1周期の振幅情報が書き込まれており、前記積分
器3で生成された前記位相情報は、正弦波再生用ROM
4から前記正弦波の対応する振幅情報を読み出すための
アドレス値である。このため、正弦波再生用ROM4か
らは、図4に示すように前記積分器3で生成された前記
位相情報により対応する正弦波の振幅情報が読み出され
てD/Aコンバータ5へ出力される。
ドレス“0000”番地から“FFFF”番地までに正
弦波の1周期の振幅情報が書き込まれており、前記積分
器3で生成された前記位相情報は、正弦波再生用ROM
4から前記正弦波の対応する振幅情報を読み出すための
アドレス値である。このため、正弦波再生用ROM4か
らは、図4に示すように前記積分器3で生成された前記
位相情報により対応する正弦波の振幅情報が読み出され
てD/Aコンバータ5へ出力される。
【0029】D/Aコンバータ5は、前記正弦波再生用
ROM4から読み出されたディジタル表現された正弦波
の振幅情報をアナログ電圧へ変換し出力する。すなわ
ち、D/Aコンバータ5からは前記位相誤差により周期
が変化する離散的正弦波が出力される。ローパスフィル
タ6は、前記D/Aコンバータ5から出力された離散的
正弦波から基本波成分を抽出し出力する。コンパレータ
7は、ローパスフィルタ6から出力された前記基本波成
分による正弦波信号を基準電圧と比較してレベル判定
し、入力された前記データに同期したクロックを再生す
る。この再生されたクロックの周波数の可変範囲は広
く、例えば基準クロックとして再生クロックの中心値
(F0)の4倍を選択すると、原理的には2×F0、す
なわち±1000000ppmの可変範囲を実現でき
る。
ROM4から読み出されたディジタル表現された正弦波
の振幅情報をアナログ電圧へ変換し出力する。すなわ
ち、D/Aコンバータ5からは前記位相誤差により周期
が変化する離散的正弦波が出力される。ローパスフィル
タ6は、前記D/Aコンバータ5から出力された離散的
正弦波から基本波成分を抽出し出力する。コンパレータ
7は、ローパスフィルタ6から出力された前記基本波成
分による正弦波信号を基準電圧と比較してレベル判定
し、入力された前記データに同期したクロックを再生す
る。この再生されたクロックの周波数の可変範囲は広
く、例えば基準クロックとして再生クロックの中心値
(F0)の4倍を選択すると、原理的には2×F0、す
なわち±1000000ppmの可変範囲を実現でき
る。
【0030】次に、キャリア非同期モードにおける本実
施の形態のクロック再生装置の動作について説明する。
このキャリア非同期モードは、キャリア非同期検出回路
9から出力された制御信号により、積分器3がループフ
ィルタ2の出力する位相誤差信号を無視するように動作
し、入力データとは無関係に高安定のクロックを再生す
る。
施の形態のクロック再生装置の動作について説明する。
このキャリア非同期モードは、キャリア非同期検出回路
9から出力された制御信号により、積分器3がループフ
ィルタ2の出力する位相誤差信号を無視するように動作
し、入力データとは無関係に高安定のクロックを再生す
る。
【0031】キャリア再生回路8の位相検出器401
が、入力されたデータからキャリア位相情報を検出す
る。ループフィルタ402の積分器の出力は、前記入力
されたデータのキャリア周波数がある一定の範囲内に規
定されていて、かつ、PLLループが前記入力されたデ
ータに同期していればある一定の範囲内で安定している
が、キャリア非同期モードにおいてキャリアの同期はず
れが生じると前記範囲を外れた値になる。積分器403
と正弦波再生用ROM404は、前記積分器3および前
記正弦波再生用ROM4などを有した再生クロックのク
ロック再生ループと同様な原理で再生キャリアの生成を
行なっている。キャリア再生回路8のループフィルタ4
02の積分器の前記出力である制御電圧APCVが前記
範囲の上限値を上回ったことを上限比較器405が検出
するか、または前記制御電圧APCVが前記範囲の下限
値を下回ったことを下限比較器406が検出すると、2
入力AND回路407はキャリア非同期モードへ切り換
える制御信号を積分器3の“0”固定回路304へ出力
する。
が、入力されたデータからキャリア位相情報を検出す
る。ループフィルタ402の積分器の出力は、前記入力
されたデータのキャリア周波数がある一定の範囲内に規
定されていて、かつ、PLLループが前記入力されたデ
ータに同期していればある一定の範囲内で安定している
が、キャリア非同期モードにおいてキャリアの同期はず
れが生じると前記範囲を外れた値になる。積分器403
と正弦波再生用ROM404は、前記積分器3および前
記正弦波再生用ROM4などを有した再生クロックのク
ロック再生ループと同様な原理で再生キャリアの生成を
行なっている。キャリア再生回路8のループフィルタ4
02の積分器の前記出力である制御電圧APCVが前記
範囲の上限値を上回ったことを上限比較器405が検出
するか、または前記制御電圧APCVが前記範囲の下限
値を下回ったことを下限比較器406が検出すると、2
入力AND回路407はキャリア非同期モードへ切り換
える制御信号を積分器3の“0”固定回路304へ出力
する。
【0032】キャリア同期モードからキャリア非同期モ
ードへ切り換える制御信号が2入力AND回路407か
ら出力されると、図5に示す積分器3の“0”固定回路
304は位相誤差データを“0”に固定する。この結
果、ADDER回路301は、毎周期、固定値Δθ0に
“0”を加算して出力する。Dフリップフロップ303
は基準クロック、1クロック分を遅延させ、ADDER
回路302により、ADDER回路303の出力である
現在の位相値にADDER回路301の出力である固定
の位相増加分を加算して次の位相情報として出力する。
このようにして、キャリア非同期モードでは正弦波発生
用ROM4には常に一定の値で増加する位相情報が与え
られる。その後は、キャリア同期モードの場合と同様に
再生クロックが生成されるが、このとき再生されるクロ
ックの周波数安定度は非常に高く、基準クロックの周波
数安定度と同様の高い周波数安定度が確保できる。
ードへ切り換える制御信号が2入力AND回路407か
ら出力されると、図5に示す積分器3の“0”固定回路
304は位相誤差データを“0”に固定する。この結
果、ADDER回路301は、毎周期、固定値Δθ0に
“0”を加算して出力する。Dフリップフロップ303
は基準クロック、1クロック分を遅延させ、ADDER
回路302により、ADDER回路303の出力である
現在の位相値にADDER回路301の出力である固定
の位相増加分を加算して次の位相情報として出力する。
このようにして、キャリア非同期モードでは正弦波発生
用ROM4には常に一定の値で増加する位相情報が与え
られる。その後は、キャリア同期モードの場合と同様に
再生クロックが生成されるが、このとき再生されるクロ
ックの周波数安定度は非常に高く、基準クロックの周波
数安定度と同様の高い周波数安定度が確保できる。
【0033】以上説明したように、この実施の形態によ
れば、キャリア再生回路8から出力される制御電圧AP
CVをキャリア非同期検出回路9が常に監視し、キャリ
ア同期が外れたことを検出すると、キャリア非同期検出
回路9がキャリア同期モードからキャリア非同期モード
へ切り換える制御信号を積分器3の“0”固定回路30
4へ出力し、積分器3のF0固定制御を行う構成である
から、基地局と中継局との間の回線が遮断された場合に
は、前記中継局配下のシステム全体に対する周波数安定
度の高いマスタークロックを当該中継局で生成すること
が可能である。また、基地局のクロック供給源により高
い安定度のクロックが供給される場合、あるいは比較
的、安定度の低いクロックが供給される場合いずれであ
っても、入力データに同期した再生キャリアを生成する
過程における制御電圧APCVをもとに、キャリア非同
期検出回路9がキャリア非同期モードからキャリア同期
モードへ切り換えを行い、さらにタイミング抽出および
位相比較回路1からコンパレータ7までの各回路ブロッ
クにより構成される一巡のPLLループにより広い周波
数可変範囲を実現して、前記基地局からの入力データに
同期した再生クロックを生成することが出来る。
れば、キャリア再生回路8から出力される制御電圧AP
CVをキャリア非同期検出回路9が常に監視し、キャリ
ア同期が外れたことを検出すると、キャリア非同期検出
回路9がキャリア同期モードからキャリア非同期モード
へ切り換える制御信号を積分器3の“0”固定回路30
4へ出力し、積分器3のF0固定制御を行う構成である
から、基地局と中継局との間の回線が遮断された場合に
は、前記中継局配下のシステム全体に対する周波数安定
度の高いマスタークロックを当該中継局で生成すること
が可能である。また、基地局のクロック供給源により高
い安定度のクロックが供給される場合、あるいは比較
的、安定度の低いクロックが供給される場合いずれであ
っても、入力データに同期した再生キャリアを生成する
過程における制御電圧APCVをもとに、キャリア非同
期検出回路9がキャリア非同期モードからキャリア同期
モードへ切り換えを行い、さらにタイミング抽出および
位相比較回路1からコンパレータ7までの各回路ブロッ
クにより構成される一巡のPLLループにより広い周波
数可変範囲を実現して、前記基地局からの入力データに
同期した再生クロックを生成することが出来る。
【0034】
【発明の効果】以上説明したように、本発明のクロック
再生方法および装置によれば、入力データのキャリア同
期はずれを検出すると、前記入力データに同期する再生
クロック信号を生成するための位相誤差を無効にして、
一定の量で増加する位相情報を生成し、当該位相情報に
対応する正弦波形の振幅情報をアナログ信号に変換し、
該アナログ信号を所定の値と比較することで再生クロッ
ク信号を生成する構成を備えたので、正常な入力データ
列が失われるようなキャリア非同期の状況下では、前記
位相誤差に関係なく一定の周期の周波数安定度の高い前
記入力データに対し非同期の再生クロック信号を発生す
ることが可能になり、また、キャリア同期はずれが生じ
ていないキャリア同期時には前記位相誤差をもとに前記
入力データに広い周波数範囲で同期した再生クロック信
号を生成でき、再生クロック信号の広い周波数可変範囲
とフリーラン時の高い周波数安定度とを両立できる効果
がある。
再生方法および装置によれば、入力データのキャリア同
期はずれを検出すると、前記入力データに同期する再生
クロック信号を生成するための位相誤差を無効にして、
一定の量で増加する位相情報を生成し、当該位相情報に
対応する正弦波形の振幅情報をアナログ信号に変換し、
該アナログ信号を所定の値と比較することで再生クロッ
ク信号を生成する構成を備えたので、正常な入力データ
列が失われるようなキャリア非同期の状況下では、前記
位相誤差に関係なく一定の周期の周波数安定度の高い前
記入力データに対し非同期の再生クロック信号を発生す
ることが可能になり、また、キャリア同期はずれが生じ
ていないキャリア同期時には前記位相誤差をもとに前記
入力データに広い周波数範囲で同期した再生クロック信
号を生成でき、再生クロック信号の広い周波数可変範囲
とフリーラン時の高い周波数安定度とを両立できる効果
がある。
【図1】本発明の実施の一形態によるクロック再生方法
が適用されるクロック再生装置を示すブロック図であ
る。
が適用されるクロック再生装置を示すブロック図であ
る。
【図2】本発明の実施の一形態によるクロック再生方法
が適用されるクロック再生装置のタイミング抽出および
位相比較回路の構成を示す回路図である。
が適用されるクロック再生装置のタイミング抽出および
位相比較回路の構成を示す回路図である。
【図3】本発明の実施の一形態によるクロック再生方法
が適用されるクロック再生装置のキャリア同期モードに
おけるタイミング抽出および位相比較回路の動作を示す
タイミングチャートである。
が適用されるクロック再生装置のキャリア同期モードに
おけるタイミング抽出および位相比較回路の動作を示す
タイミングチャートである。
【図4】本発明の実施の一形態によるクロック再生方法
が適用されるクロック再生装置の積分器で生成された位
相情報により読み出される正弦波の振幅情報を示す説明
図である。
が適用されるクロック再生装置の積分器で生成された位
相情報により読み出される正弦波の振幅情報を示す説明
図である。
【図5】本発明の実施の一形態によるクロック再生方法
が適用されるクロック再生装置の積分器の構成を示す回
路図である。
が適用されるクロック再生装置の積分器の構成を示す回
路図である。
【図6】本発明の実施の一形態によるクロック再生方法
が適用されるクロック再生装置のキャリア再生回路およ
びキャリア非同期検出回路の構成を示すブロック図であ
る。
が適用されるクロック再生装置のキャリア再生回路およ
びキャリア非同期検出回路の構成を示すブロック図であ
る。
3……積分器(位相情報生成回路)、4……正弦波再生
用ROM(メモリ)、9……キャリア非同期検出回路
(キャリア同期状態検出回路)、304……“0”固定
回路(位相誤差無効回路)、401……位相検出器(キ
ャリア同期状態検出回路)。
用ROM(メモリ)、9……キャリア非同期検出回路
(キャリア同期状態検出回路)、304……“0”固定
回路(位相誤差無効回路)、401……位相検出器(キ
ャリア同期状態検出回路)。
Claims (6)
- 【請求項1】 入力データから抽出したタイミング信号
と再生クロック信号との位相誤差に対応した位相誤差信
号を順次積分し、前記入力データに同期する前記再生ク
ロック信号の位相情報を生成する位相情報生成ステップ
を有し、 該位相情報生成ステップで生成した前記位相情報に対応
する正弦波形の振幅情報をアナログ信号に変換し、該ア
ナログ信号を所定の値と比較することで前記再生クロッ
ク信号を生成するクロック再生方法において、 前記入力データのキャリア同期はずれを検出するキャリ
ア同期はずれ検出ステップと、 該キャリア同期はずれ検出ステップでキャリア同期はず
れを検出すると、前記位相情報生成ステップで前記位相
情報を生成する際の前記タイミング信号と前記再生クロ
ック信号との前記位相誤差を無効にする位相誤差無効ス
テップとを備え、 前記位相情報生成ステップは、 前記位相誤差無効ステップで前記位相誤差が無効にされ
ると、前記入力データに対し非同期の再生クロック信号
を再生する一定の量で増加する位相情報を生成すること
を特徴とするクロック再生方法。 - 【請求項2】 前記位相誤差無効ステップは、 キャリア同期はずれ検出ステップでキャリア同期はずれ
を検出すると、前記位相情報生成ステップで前記位相情
報を生成する際の前記位相誤差を零に固定することを特
徴とする請求項1記載のクロック再生方法。 - 【請求項3】 前記キャリア同期はずれ検出ステップ
は、 入力データのキャリア位相情報を検出するキャリア位相
情報検出ステップと、 該キャリア位相情報検出ステップで検出したキャリア位
相情報をもとに、再生するキャリア信号の位相を前記入
力データに同期させる制御信号が所定の範囲内にあるか
ないかを検出し、前記制御信号が前記所定の範囲外にな
ると位相情報生成ステップで位相情報を生成する際の前
記位相誤差を無効にするための位相誤差無効信号を出力
する位相誤差無効信号出力ステップとを備えていること
を特徴とする請求項1または請求項2記載のクロック再
生方法。 - 【請求項4】 入力データから抽出したタイミング信号
と再生クロック信号との位相誤差に対応した位相誤差信
号を順次積分し、前記入力データに同期した再生クロッ
ク信号の位相情報を生成する位相情報生成回路と、 前記再生クロックの発生源となる正弦波形の振幅情報を
位相情報に対応させて記憶したメモリとを有し、 前記位相情報生成回路が生成した前記位相情報に対応す
る、前記メモリから読み出された前記正弦波形の振幅情
報をアナログ信号に変換し、該アナログ信号を所定の値
と比較することで前記再生クロック信号を生成するクロ
ック再生装置において、 前記入力データのキャリア同期はずれを検出するキャリ
ア同期状態検出回路と、 該キャリア同期状態検出回路がキャリア同期はずれを検
出すると、前記位相情報生成回路が前記位相情報を生成
する際の前記タイミング信号と前記再生クロック信号と
の前記位相誤差を無効にする位相誤差無効回路とを備
え、 前記位相情報生成回路は、 前記位相誤差無効回路が前記位相誤差を無効にすると、
前記入力データに対し非同期の再生クロック信号を再生
する一定の量で増加する位相情報を生成することを特徴
とするクロック再生装置。 - 【請求項5】 前記位相誤差無効回路は、 キャリア同期状態検出回路がキャリア同期はずれを検出
すると、前記位相情報生成回路が前記位相情報を生成す
る際の前記位相誤差を零に固定することを特徴とする請
求項4記載のクロック再生装置。 - 【請求項6】 前記キャリア同期状態検出回路は、 入力データのキャリア位相情報を検出する位相検出器
と、 該位相検出器が検出したキャリア位相情報をもとに、再
生するキャリア信号の位相を前記入力データに同期させ
る制御信号が所定の範囲内にあるかないかを検出し、前
記制御信号が前記所定の範囲外になると位相情報生成回
路が位相情報を生成する際の前記位相誤差を無効にする
ための位相誤差無効信号を出力するキャリア非同期検出
回路とを備えていることを特徴とする請求項4または請
求項5記載のクロック再生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9329444A JP3013824B2 (ja) | 1997-11-12 | 1997-11-12 | クロック再生方法および装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9329444A JP3013824B2 (ja) | 1997-11-12 | 1997-11-12 | クロック再生方法および装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11145943A true JPH11145943A (ja) | 1999-05-28 |
JP3013824B2 JP3013824B2 (ja) | 2000-02-28 |
Family
ID=18221450
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9329444A Expired - Fee Related JP3013824B2 (ja) | 1997-11-12 | 1997-11-12 | クロック再生方法および装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3013824B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017055251A (ja) * | 2015-09-09 | 2017-03-16 | 富士通株式会社 | 信号再生回路、電子装置および信号再生方法 |
US10277387B2 (en) | 2016-07-15 | 2019-04-30 | Fujitsu Limited | Signal recovery circuit, electronic device, and signal recovery method |
-
1997
- 1997-11-12 JP JP9329444A patent/JP3013824B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017055251A (ja) * | 2015-09-09 | 2017-03-16 | 富士通株式会社 | 信号再生回路、電子装置および信号再生方法 |
US10277387B2 (en) | 2016-07-15 | 2019-04-30 | Fujitsu Limited | Signal recovery circuit, electronic device, and signal recovery method |
Also Published As
Publication number | Publication date |
---|---|
JP3013824B2 (ja) | 2000-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3292521B2 (ja) | 位相ロックループ及び復号回路 | |
WO2005093443A1 (ja) | 試験装置及び試験方法 | |
KR100447913B1 (ko) | 재생장치및재생방법 | |
JPH10107623A (ja) | 変換装置および方法、並びに、pll演算装置および方法 | |
JPH09284127A (ja) | Efmデータ復元用クロックの発生方法及びその方法を実行する位相同期ループ | |
JPH07193564A (ja) | クロック再生装置および再生方法 | |
JP3013824B2 (ja) | クロック再生方法および装置 | |
JPH02183642A (ja) | ディジタル伝送端局装置 | |
JP2728069B2 (ja) | 位相同期回路および該位相同期回路を用いる位相同期方法 | |
KR100261287B1 (ko) | 신호 천이 방식에 의한 위상 비교 검출기 및 검출방법 | |
JP2698455B2 (ja) | ビット同期回路 | |
JPH0669972A (ja) | 周波数掃引回路 | |
JP3850761B2 (ja) | 多値復調装置のクロック再生回路 | |
JPH11191270A (ja) | Pll回路 | |
JP2630057B2 (ja) | ディジタル同期網のデスタッフ回路 | |
JPH11168456A (ja) | クロック信号再生装置 | |
JP2004266723A (ja) | ネットワークシステム、データ送受信装置、およびデータ送受信方法 | |
KR20000061191A (ko) | 이.에프.엠 신호 복조를 위한 t보정장치 및 보정방법 | |
JP2801292B2 (ja) | クロック発生回路 | |
JP2669068B2 (ja) | Pll回路 | |
JP4034131B2 (ja) | ディジタルpll回路 | |
JP3177394B2 (ja) | ディジタルpll回路 | |
JPS6025940B2 (ja) | 基準搬送波再生装置 | |
JPH10190752A (ja) | バイポーラ/ユニポーラ変換回路 | |
JPH071884B2 (ja) | スタツフ同期方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071217 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |