JP2985496B2 - Ｄｍａ転送方式 - Google Patents
Ｄｍａ転送方式Info
- Publication number
- JP2985496B2 JP2985496B2 JP4105918A JP10591892A JP2985496B2 JP 2985496 B2 JP2985496 B2 JP 2985496B2 JP 4105918 A JP4105918 A JP 4105918A JP 10591892 A JP10591892 A JP 10591892A JP 2985496 B2 JP2985496 B2 JP 2985496B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- main
- dma
- data
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bus Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明はＤＭＡ転送方式に関し、
特にメインメモリと複数の周辺装置間のＤＭＡ転送方式
に関する。
特にメインメモリと複数の周辺装置間のＤＭＡ転送方式
に関する。
【０００２】
【従来の技術】ダイレクト・メモリ・アクセス転送方式
（以下、ＤＭＡ転送方式という）では、周辺装置などが
メインバスに接続されたセントラル・プロセッシング・
ユニット（以下、ＣＰＵという）を介さずに直接メイン
メモリとデータの転送処理を行なうことができる。従来
のＤＭＡ転送方式では、図２に示すようにメインバス２
７に、メインメモリ２２、複数の周辺装置２５，２６、
メインバス使用権を調停する調停回路２３、周辺装置２
５，２６とメインメモリ２２との間のＤＭＡ転送を制御
するＤＭＡコントローラ２４およびＣＰＵ２１が接続さ
れている。周辺装置２５，２６とメインメモリ２２間で
ＤＭＡ転送を行なうには、まず周辺装置２５，２６内の
マイクロプロセッサ２８が周辺装置内のローカルバス調
停回路３１に対してリクエストＳ１４を出す。このリク
エストＳ１４を受けて調停回路３１がローカルバス３２
の使用権を獲得すると、メインバス調停回路２３にリク
エストＳ１０を出す。調停回路２３がメインバス２７の
使用権を獲得すると、調停回路３１に対してアクノリッ
ジＳ１１を返す。調停回路３１はこれを受けてマイクロ
プロセッサ２８にアクノリッジＳ１５を返す。マイクロ
プロセッサ２８はアクノリッジＳ１５が返ると、ＤＭＡ
コントローラ２４に起動Ｓ１２をかけて、ＤＭＡコント
ローラ２４に接続されているレジスタＥに内部メモリ２
９のアドレスを書き込むとともに、レジスタＦにメイン
メモリ２２のアドレスを書き込み、レジスタＧにデータ
長を書き込んで、ゲート３０を開き、ＤＭＡ転送を開始
する。これにより内部メモリ２９からメインメモリ２２
に対して直接データＳ１３が転送される。ＤＭＡ転送が
終了すると、ローカルバス３２およびメインバス２７の
使用権のリクエストＳ１４，Ｓ１０が解除され、ゲート
３０が閉じられてバス２７，３２がリリースされる。
（以下、ＤＭＡ転送方式という）では、周辺装置などが
メインバスに接続されたセントラル・プロセッシング・
ユニット（以下、ＣＰＵという）を介さずに直接メイン
メモリとデータの転送処理を行なうことができる。従来
のＤＭＡ転送方式では、図２に示すようにメインバス２
７に、メインメモリ２２、複数の周辺装置２５，２６、
メインバス使用権を調停する調停回路２３、周辺装置２
５，２６とメインメモリ２２との間のＤＭＡ転送を制御
するＤＭＡコントローラ２４およびＣＰＵ２１が接続さ
れている。周辺装置２５，２６とメインメモリ２２間で
ＤＭＡ転送を行なうには、まず周辺装置２５，２６内の
マイクロプロセッサ２８が周辺装置内のローカルバス調
停回路３１に対してリクエストＳ１４を出す。このリク
エストＳ１４を受けて調停回路３１がローカルバス３２
の使用権を獲得すると、メインバス調停回路２３にリク
エストＳ１０を出す。調停回路２３がメインバス２７の
使用権を獲得すると、調停回路３１に対してアクノリッ
ジＳ１１を返す。調停回路３１はこれを受けてマイクロ
プロセッサ２８にアクノリッジＳ１５を返す。マイクロ
プロセッサ２８はアクノリッジＳ１５が返ると、ＤＭＡ
コントローラ２４に起動Ｓ１２をかけて、ＤＭＡコント
ローラ２４に接続されているレジスタＥに内部メモリ２
９のアドレスを書き込むとともに、レジスタＦにメイン
メモリ２２のアドレスを書き込み、レジスタＧにデータ
長を書き込んで、ゲート３０を開き、ＤＭＡ転送を開始
する。これにより内部メモリ２９からメインメモリ２２
に対して直接データＳ１３が転送される。ＤＭＡ転送が
終了すると、ローカルバス３２およびメインバス２７の
使用権のリクエストＳ１４，Ｓ１０が解除され、ゲート
３０が閉じられてバス２７，３２がリリースされる。
【０００３】
【発明が解決しようとする課題】上述した従来のＤＭＡ
転送方式では、ローカルバス３２の使用権を得てもメイ
ンバス２７の使用権が得られなければ、ローカルバス３
２をホールドしたまま何も行なえないため、ローカルバ
ス３２の効率が悪いという問題点があった。また、レジ
スタＧに書き込んだデータ長分の転送が終わるまで、メ
インバス２７をホールドし続けるため、このデータ長が
長い場合、途中で他の周辺装置からデータを転送しよう
としても、前のデータが転送し終わるまで待たなければ
ならず、その間処理が停止してしまい、処理効率が悪い
という問題点があった。さらに、メインバス２７のバス
幅とローカルバス３２のバス幅が異なる場合、１回のＤ
ＭＡ転送により送れるデータ量はバス幅が狭いローカル
バス３２のバス幅に制限されてしまうという問題があっ
た。
転送方式では、ローカルバス３２の使用権を得てもメイ
ンバス２７の使用権が得られなければ、ローカルバス３
２をホールドしたまま何も行なえないため、ローカルバ
ス３２の効率が悪いという問題点があった。また、レジ
スタＧに書き込んだデータ長分の転送が終わるまで、メ
インバス２７をホールドし続けるため、このデータ長が
長い場合、途中で他の周辺装置からデータを転送しよう
としても、前のデータが転送し終わるまで待たなければ
ならず、その間処理が停止してしまい、処理効率が悪い
という問題点があった。さらに、メインバス２７のバス
幅とローカルバス３２のバス幅が異なる場合、１回のＤ
ＭＡ転送により送れるデータ量はバス幅が狭いローカル
バス３２のバス幅に制限されてしまうという問題があっ
た。
【０００４】本発明は、このような従来の技術が有する
課題を解決するために提案されたものであり、周辺装置
とメインバス間のＤＭＡ転送の際にローカルバスの効率
を上げられるとともに、複数の周辺装置の並列処理を可
能とし、さらにメインバスとローカルバスのバス幅が異
なっていて各バス幅を十分に活用できるＤＭＡ転送方式
を提供することを目的とする。
課題を解決するために提案されたものであり、周辺装置
とメインバス間のＤＭＡ転送の際にローカルバスの効率
を上げられるとともに、複数の周辺装置の並列処理を可
能とし、さらにメインバスとローカルバスのバス幅が異
なっていて各バス幅を十分に活用できるＤＭＡ転送方式
を提供することを目的とする。
【０００５】
【課題を解決するための手段】この目的を達成するため
に本発明によるＤＭＡ転送方式は、メインバスにメイン
メモリと、メインバスの使用権を調停する調停回路と、
このメインメモリとＤＭＡ転送を行なう複数の周辺装置
が接続され、この複数の周辺装置内には、装置の内部動
作を制御するマイクロプロセッサと、転送データが記憶
される内部メモリと、上記メインメモリにＤＭＡ転送す
るデータを一時的に蓄えるデータ蓄積手段と、上記内部
メモリとこのデータ蓄積手段との間のＤＭＡ転送を制御
する第１のＤＭＡコントローラと、上記メインメモリと
上記データ蓄積手段との間のＤＭＡ転送を制御する第２
のＤＭＡコントローラとがローカルバスによって接続さ
れて設けられており、かつ、上記データ蓄積手段からメ
インメモリへのＤＭＡ転送を、第２のＤＭＡコントロー
ラが、転送データの１ワード分ごとに上記調停回路に対
してメインバスのリクエストを出して行なうことによ
り、前記複数の周辺装置の並列処理を行なう構成として
ある。
に本発明によるＤＭＡ転送方式は、メインバスにメイン
メモリと、メインバスの使用権を調停する調停回路と、
このメインメモリとＤＭＡ転送を行なう複数の周辺装置
が接続され、この複数の周辺装置内には、装置の内部動
作を制御するマイクロプロセッサと、転送データが記憶
される内部メモリと、上記メインメモリにＤＭＡ転送す
るデータを一時的に蓄えるデータ蓄積手段と、上記内部
メモリとこのデータ蓄積手段との間のＤＭＡ転送を制御
する第１のＤＭＡコントローラと、上記メインメモリと
上記データ蓄積手段との間のＤＭＡ転送を制御する第２
のＤＭＡコントローラとがローカルバスによって接続さ
れて設けられており、かつ、上記データ蓄積手段からメ
インメモリへのＤＭＡ転送を、第２のＤＭＡコントロー
ラが、転送データの１ワード分ごとに上記調停回路に対
してメインバスのリクエストを出して行なうことによ
り、前記複数の周辺装置の並列処理を行なう構成として
ある。
【０００６】
【作用】このような構成からなる本発明によれば、メイ
ンメモリと周辺装置内の内部メモリの間でＤＭＡ転送を
行なう際に、内部メモリとデータ蓄積手段との間のＤＭ
Ａ転送と、データ蓄積手段とメインメモリとの間のＤＭ
Ａ転送とに別けて行なうことができるので、同時にメイ
ンバスとローカルバスの使用権を得る必要がなく、ロー
カルバス内におけるデータ転送の効率を上げられる。ま
た、転送データの１ワードごとにメインバスの使用権を
調停回路に返しながらＤＭＡ転送を行なうようにしたこ
とで、一つの周辺装置だけがメインバスを専 有しなくな
り、別の周辺装置がメインバスのリクエストを出してい
れば、その周辺装置にメインバスの使用権を移すことが
できる。これにより、複数の周辺装置による並列処理が
可能となる。
ンメモリと周辺装置内の内部メモリの間でＤＭＡ転送を
行なう際に、内部メモリとデータ蓄積手段との間のＤＭ
Ａ転送と、データ蓄積手段とメインメモリとの間のＤＭ
Ａ転送とに別けて行なうことができるので、同時にメイ
ンバスとローカルバスの使用権を得る必要がなく、ロー
カルバス内におけるデータ転送の効率を上げられる。ま
た、転送データの１ワードごとにメインバスの使用権を
調停回路に返しながらＤＭＡ転送を行なうようにしたこ
とで、一つの周辺装置だけがメインバスを専 有しなくな
り、別の周辺装置がメインバスのリクエストを出してい
れば、その周辺装置にメインバスの使用権を移すことが
できる。これにより、複数の周辺装置による並列処理が
可能となる。
【０００７】
【実施例】以下、本発明によるＤＭＡ転送方式の具体的
な実施例を図面に基づき詳細に説明する。図１のブロッ
ク図に、このＤＭＡ転送方式の一実施例を示す。この図
で、メインバス６には、ＣＰＵ１、メインメモリ２、メ
インバス調停回路３および複数の周辺装置４，５が接続
されている。これら周辺装置４，５は同様な内部構成と
なっている。また、周辺装置４，５内はローカルバス１
３により、マイクロプロセッサ７、内部メモリ８が接続
され、さらに周辺装置とメインメモリ２との間のＤＭＡ
転送データを一時的に蓄えるデータ蓄積手段となるフリ
ップフロップ９、内部メモリ８とフリップフロップ９の
間のＤＭＡ転送を制御する第１のＤＭＡコントローラ１
１、フリップフロップ９とメインメモリ２の間のＤＭＡ
転送を制御する第２のＤＭＡコントローラ１２およびロ
ーカルバス使用権調停回路１８がローカルバス１２によ
り接続されている。ここで、フリップフロップ９はゲー
ト１０を介してメインバス２に接続されている。
な実施例を図面に基づき詳細に説明する。図１のブロッ
ク図に、このＤＭＡ転送方式の一実施例を示す。この図
で、メインバス６には、ＣＰＵ１、メインメモリ２、メ
インバス調停回路３および複数の周辺装置４，５が接続
されている。これら周辺装置４，５は同様な内部構成と
なっている。また、周辺装置４，５内はローカルバス１
３により、マイクロプロセッサ７、内部メモリ８が接続
され、さらに周辺装置とメインメモリ２との間のＤＭＡ
転送データを一時的に蓄えるデータ蓄積手段となるフリ
ップフロップ９、内部メモリ８とフリップフロップ９の
間のＤＭＡ転送を制御する第１のＤＭＡコントローラ１
１、フリップフロップ９とメインメモリ２の間のＤＭＡ
転送を制御する第２のＤＭＡコントローラ１２およびロ
ーカルバス使用権調停回路１８がローカルバス１２によ
り接続されている。ここで、フリップフロップ９はゲー
ト１０を介してメインバス２に接続されている。
【０００８】 つぎに、このような構成のＤＭＡ転送方式
において周辺装置４，５とメインメモリ２間でＤＭＡ転
送を行なう場合の動作手順を説明する。まず、周辺装置
からメインメモリ２にＤＭＡ転送を行なうには、マイク
ロプロセッサ７がＤＭＡコントローラ１１に対して起動
Ｓ１をかけ、レジスタＡに内部メモリアドレスを書き込
むとともに、レジスタＢにデータ長を書き込む。続い
て、ＤＭＡコントローラ１１がローカルバス使用権調停
回路１８にリクエストＳ２を出し、バス１３の使用権が
得られると調停回路１８はＤＭＡコントローラ１１にア
クノリッジＳ３を返し、内部メモリ８からフリップフロ
ップ９にデータＳ４が転送される。このときマイクロプ
ロセッサ７がメインメモリ２に送信したいデータの全デ
ータ長をフリップフロップ９に転送する。続いて、マイ
クロプロセッサ７はＤＭＡコントローラ１２に起動をか
け、レジスタＣにメインメモリアドレスを書き込むとと
もに、レジスタＤにデータ長を書き込む。すると、ＤＭ
Ａコントローラ１２はメインバス使用権調停回路３にリ
クエストＳ５を出し、バス６の使用権が得られると調停
回路３はＤＭＡコントローラ１２にアクノリッジＳ６を
返す。これによりゲート１０が開き、フリップフロップ
９からメインメモリ２にデータＳ７が転送される。
において周辺装置４，５とメインメモリ２間でＤＭＡ転
送を行なう場合の動作手順を説明する。まず、周辺装置
からメインメモリ２にＤＭＡ転送を行なうには、マイク
ロプロセッサ７がＤＭＡコントローラ１１に対して起動
Ｓ１をかけ、レジスタＡに内部メモリアドレスを書き込
むとともに、レジスタＢにデータ長を書き込む。続い
て、ＤＭＡコントローラ１１がローカルバス使用権調停
回路１８にリクエストＳ２を出し、バス１３の使用権が
得られると調停回路１８はＤＭＡコントローラ１１にア
クノリッジＳ３を返し、内部メモリ８からフリップフロ
ップ９にデータＳ４が転送される。このときマイクロプ
ロセッサ７がメインメモリ２に送信したいデータの全デ
ータ長をフリップフロップ９に転送する。続いて、マイ
クロプロセッサ７はＤＭＡコントローラ１２に起動をか
け、レジスタＣにメインメモリアドレスを書き込むとと
もに、レジスタＤにデータ長を書き込む。すると、ＤＭ
Ａコントローラ１２はメインバス使用権調停回路３にリ
クエストＳ５を出し、バス６の使用権が得られると調停
回路３はＤＭＡコントローラ１２にアクノリッジＳ６を
返す。これによりゲート１０が開き、フリップフロップ
９からメインメモリ２にデータＳ７が転送される。
【０００９】 フリップフロップ９からメインメモリ２間
の転送においては、１ワード分の転送が終了すると、一
度メインバス使用権のリクエストを解除し、バス６をリ
リースする。転送すべきデータが残っていれば、再びバ
ス６のリクエストを出し、データがなくなるまでこれを
繰り返す。メインバス６上でＤＭＡ転送中であるとき
は、マイクロプロセッサ７とローカルバス１３は独自の
処理を実行できる。
の転送においては、１ワード分の転送が終了すると、一
度メインバス使用権のリクエストを解除し、バス６をリ
リースする。転送すべきデータが残っていれば、再びバ
ス６のリクエストを出し、データがなくなるまでこれを
繰り返す。メインバス６上でＤＭＡ転送中であるとき
は、マイクロプロセッサ７とローカルバス１３は独自の
処理を実行できる。
【００１０】 一方、メインメモリ２から周辺装置４，５
にＤＭＡ転送を行なう場合は、上述した手順とは逆に、
まずメインメモリ２からフリップフロップ９にデータを
転送し、つぎにフリップフロップ９から内部メモリ８に
データを転送する。
にＤＭＡ転送を行なう場合は、上述した手順とは逆に、
まずメインメモリ２からフリップフロップ９にデータを
転送し、つぎにフリップフロップ９から内部メモリ８に
データを転送する。
【００１１】 メインバス６とローカルバス１３のバス幅
が異なる場合は、たとえばメインバス６が３２ビット
で、ローカルバス１３が１６ビットであるような場合、
フリップフロップ９を２面設けることで、内部メモリ８
とフリップフロップ間は１６ビットずつ、フリップフロ
ップ第１面と第２面で交互に転送し、メインメモリ２と
フリップフロップ間はフリップフロップ第１面と第２面
に一度に３２ビットのデータを転送することができる。
が異なる場合は、たとえばメインバス６が３２ビット
で、ローカルバス１３が１６ビットであるような場合、
フリップフロップ９を２面設けることで、内部メモリ８
とフリップフロップ間は１６ビットずつ、フリップフロ
ップ第１面と第２面で交互に転送し、メインメモリ２と
フリップフロップ間はフリップフロップ第１面と第２面
に一度に３２ビットのデータを転送することができる。
【００１２】 なお、本発明は上述した実施例に限定され
ず、要旨の範囲内で種々の変更実施が可能である。
ず、要旨の範囲内で種々の変更実施が可能である。
【００１３】
【発明の効果】以上説明したように本発明によれば、メ
インメモリと周辺装置内の内部メモリとの間でＤＭＡ転
送を行なうにあたって、ローカルバスとメインバスとの
間に設けたデータ蓄積手段を介してデータの転送を行な
えるので、ローカルバスとメインバスの使用権を同時に
獲得する必要がなく、ローカルバスの効率を上げること
ができる。また、メインバスの使用権は１ワード分の転
送が終了するごとにリリースされるので、他の周辺装置
がリクエストを出していれば使用権を移すことができ、
複数の周辺装置の並列処理が可能になるという利点があ
る。さらに、メインバスとローカルバスのバス幅が異な
る場合は、一時的なデータ蓄積手段となるフリップフロ
ップを複数面設けることにより、各バスのバス幅を十分
に活用した転送を行なえるという利点がある。
インメモリと周辺装置内の内部メモリとの間でＤＭＡ転
送を行なうにあたって、ローカルバスとメインバスとの
間に設けたデータ蓄積手段を介してデータの転送を行な
えるので、ローカルバスとメインバスの使用権を同時に
獲得する必要がなく、ローカルバスの効率を上げること
ができる。また、メインバスの使用権は１ワード分の転
送が終了するごとにリリースされるので、他の周辺装置
がリクエストを出していれば使用権を移すことができ、
複数の周辺装置の並列処理が可能になるという利点があ
る。さらに、メインバスとローカルバスのバス幅が異な
る場合は、一時的なデータ蓄積手段となるフリップフロ
ップを複数面設けることにより、各バスのバス幅を十分
に活用した転送を行なえるという利点がある。
【図１】本発明によるＤＭＡ転送方式の一実施例を示す
ブロック図である。
ブロック図である。
【図２】従来のＤＭＡ転送方式を示すブロック図であ
る。
る。
１ ＣＰＵ ２ メインメモリ ３ メインバス調停回路 ４，５ 周辺装置 ６ メインバス ７ マイクロプロセッサ ８ 内部メモリ ９ フリップフロップ １０ ゲート １１ 第１のＤＭＡコントローラ １２ 第２のＤＭＡコントローラ １３ ローカルバス
Claims (1)
- 【請求項１】 メインバスにメインメモリと、メインバ
スの使用権を調停する調停回路と、このメインメモリと
ＤＭＡ転送を行なう複数の周辺装置が接続され、 この複数の周辺装置内には、装置の内部動作を制御する
マイクロプロセッサと、転送データが記憶される内部メ
モリと、上記メインメモリにＤＭＡ転送するデータを一
時的に蓄えるデータ蓄積手段と、上記内部メモリとこの
データ蓄積手段との間のＤＭＡ転送を制御する第１のＤ
ＭＡコントローラと、上記メインメモリと上記データ蓄
積手段との間のＤＭＡ転送を制御する第２のＤＭＡコン
トローラとがローカルバスによって接続されて設けられ
ており、かつ、上記データ蓄積手段からメインメモリへ
のＤＭＡ転送を、第２のＤＭＡコントローラが、転送デ
ータの１ワード分ごとに上記調停回路に対してメインバ
スのリクエストを出して行なうことにより、前記複数の
周辺装置の並列処理を行なうＤＭＡ転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4105918A JP2985496B2 (ja) | 1992-03-31 | 1992-03-31 | Ｄｍａ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4105918A JP2985496B2 (ja) | 1992-03-31 | 1992-03-31 | Ｄｍａ転送方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05282239A JPH05282239A (ja) | 1993-10-29 |
| JP2985496B2 true JP2985496B2 (ja) | 1999-11-29 |
Family
ID=14420249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4105918A Expired - Lifetime JP2985496B2 (ja) | 1992-03-31 | 1992-03-31 | Ｄｍａ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2985496B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4864331A (en) * | 1986-10-22 | 1989-09-05 | Markem Corporation | Offset electrostatic imaging process |
| US7287115B2 (en) * | 2003-10-30 | 2007-10-23 | Kabushiki Kaisha Toshiba | Multi-chip package type memory system |
-
1992
- 1992-03-31 JP JP4105918A patent/JP2985496B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05282239A (ja) | 1993-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070174506A1 (en) | Data processing apparatus | |
| JPH0354375B2 (ja) | ||
| JPH08255124A (ja) | データ処理システムおよび方法 | |
| JP2985496B2 (ja) | Ｄｍａ転送方式 | |
| JPS6275860A (ja) | デ−タ転送制御装置 | |
| JP2004227049A (ja) | データ転送装置、半導体集積回路及びマイクロコンピュータ | |
| GB2181578A (en) | Clock delay for microprocessor | |
| US5341508A (en) | Processing unit having multiple synchronous bus for sharing access and regulating system bus access to synchronous bus | |
| JPH051504B2 (ja) | ||
| JPH04323755A (ja) | Ｄｍａ装置 | |
| JPS6217780B2 (ja) | ||
| JP2687716B2 (ja) | 情報処理装置 | |
| KR20010050234A (ko) | 메모리(ｍｅｍ)와 결합한 데이터 처리용 디바이스 | |
| JPH05173936A (ja) | データ転送処理装置 | |
| JPH04225458A (ja) | コンピュータ | |
| JP3797517B2 (ja) | バス拡張システム | |
| JPS5839343B2 (ja) | マルチプロセツサシステム ノ ユウセンセイギヨホウシキ | |
| JPH04280344A (ja) | メモリ装置 | |
| JPH0473181B2 (ja) | ||
| JPH01142962A (ja) | データ転送制御方式 | |
| JPH04116751A (ja) | データ転送方式 | |
| JP2000322377A (ja) | データ転送制御装置 | |
| JPH04209059A (ja) | 半導体集績回路 | |
| JPS62145345A (ja) | 直接メモリアクセス間隔制御方式 | |
| JPS60136853A (ja) | デ−タ転送方式 |