JPH05173936A - データ転送処理装置 - Google Patents
データ転送処理装置Info
- Publication number
- JPH05173936A JPH05173936A JP34372191A JP34372191A JPH05173936A JP H05173936 A JPH05173936 A JP H05173936A JP 34372191 A JP34372191 A JP 34372191A JP 34372191 A JP34372191 A JP 34372191A JP H05173936 A JPH05173936 A JP H05173936A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- dmac
- microcomputer
- dma
- temporary buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】 マイクロコンピュータ側バスとＤＭＡＣバス
を分離するとともにテンポラリバッファをＤＭＡＣバス
と分離することにより、処理速度の速いデータ転送処理
装置を得る。 【構成】 ダイレクトメモリアクセス制御部に対するダ
イレクトアクセス情報をセットした後に第１のバスと第
２のバスを分離するとともに、テンポラリバッファを前
記第２のバスから分離する。
を分離するとともにテンポラリバッファをＤＭＡＣバス
と分離することにより、処理速度の速いデータ転送処理
装置を得る。 【構成】 ダイレクトメモリアクセス制御部に対するダ
イレクトアクセス情報をセットした後に第１のバスと第
２のバスを分離するとともに、テンポラリバッファを前
記第２のバスから分離する。
Description
【０００１】
【産業上の利用分野】本発明は、コンピュータシステム
において、ダイレクトメモリアクセスコントローラを使
用して、外部バスをアクセスする場合のデータ転送処理
装置に関する。
において、ダイレクトメモリアクセスコントローラを使
用して、外部バスをアクセスする場合のデータ転送処理
装置に関する。
【０００２】
【従来の技術】マイクロコンピュータを使用したシステ
ムにおいて、外部バスのメインメモリとの間で、ダイレ
クトアクセスメモリ（ＤＭＡ）を使用してデータを転送
する場合、図３のようになる。すなわち、図３において
１は補助処理部であるマイクロコンピュータ、２は磁気
ディスク、３は入出力ディスク（Ｉ／Ｏ）、４はローカ
ルメモリ、５はバッファ、６はダイレクトアクセスコン
トローラ、７はテンポラリバッファ、８はデータバッフ
ァ、９はアドレスバッファ、１０は外部バス、１１は主
処理部であるメインコンピュータ、１２はメインメモ
リ、１３ａ，１３ｂはバスである。
ムにおいて、外部バスのメインメモリとの間で、ダイレ
クトアクセスメモリ（ＤＭＡ）を使用してデータを転送
する場合、図３のようになる。すなわち、図３において
１は補助処理部であるマイクロコンピュータ、２は磁気
ディスク、３は入出力ディスク（Ｉ／Ｏ）、４はローカ
ルメモリ、５はバッファ、６はダイレクトアクセスコン
トローラ、７はテンポラリバッファ、８はデータバッフ
ァ、９はアドレスバッファ、１０は外部バス、１１は主
処理部であるメインコンピュータ、１２はメインメモ
リ、１３ａ，１３ｂはバスである。
【０００３】図３のデータ転送処理装置において、ロー
カルメモリ４からメインメモリ１１にデータを転送する
場合のフローは図４のようになる。
カルメモリ４からメインメモリ１１にデータを転送する
場合のフローは図４のようになる。
【０００４】すなわち、ステップＳ１で入出力ディスク
３のデータをローカルメモリ４に転送する。ステップＳ
２でマイクロコンピュータ１は、バス１３ｂ（バスＢ）
の使用権を得（ステップＳ２）、ダイナミックアクセス
コントローラ６にダイナミックアクセス（ＤＭＡ）情報
（アドレス，転送数）を書込む（ステップＳ３）。次
に、ステップＳ４でローカルメモリ４のデータをテンポ
ラリバッファ７に転送し、マイクロコンピュータ１は、
バスＢの使用権をＤＭＡＣ６に与える（ステップＳ５）
と共に、外部バス１０の使用権を得る（ステップＳ
６）。しかる後に、ステップＳ７でＤＭＡＣ６がテンポ
ラリメモリ７からメインメモリ１１へのダイナミックメ
モリアクセス（ＤＭＡ）を開始する。このＤＭＡはＤＭ
Ａダミーサイクル（バス確保サイクル，アドレス送出サ
イクル，読出し・書込みサイクル，スレイブ応答待ち，
コマンド終了サイクルの順に繰返す）連続ＤＭＡモード
である。ステップＳ８で外部バス１０の使用権を放すと
共に、バスＢの使用権をマイクロコンピュータ１に与え
る。ステップＳ９で全てのＤＭＡ転送が終了したか否か
を判断し、終了していなければステップＳ４〜Ｓ８を繰
り返す。
３のデータをローカルメモリ４に転送する。ステップＳ
２でマイクロコンピュータ１は、バス１３ｂ（バスＢ）
の使用権を得（ステップＳ２）、ダイナミックアクセス
コントローラ６にダイナミックアクセス（ＤＭＡ）情報
（アドレス，転送数）を書込む（ステップＳ３）。次
に、ステップＳ４でローカルメモリ４のデータをテンポ
ラリバッファ７に転送し、マイクロコンピュータ１は、
バスＢの使用権をＤＭＡＣ６に与える（ステップＳ５）
と共に、外部バス１０の使用権を得る（ステップＳ
６）。しかる後に、ステップＳ７でＤＭＡＣ６がテンポ
ラリメモリ７からメインメモリ１１へのダイナミックメ
モリアクセス（ＤＭＡ）を開始する。このＤＭＡはＤＭ
Ａダミーサイクル（バス確保サイクル，アドレス送出サ
イクル，読出し・書込みサイクル，スレイブ応答待ち，
コマンド終了サイクルの順に繰返す）連続ＤＭＡモード
である。ステップＳ８で外部バス１０の使用権を放すと
共に、バスＢの使用権をマイクロコンピュータ１に与え
る。ステップＳ９で全てのＤＭＡ転送が終了したか否か
を判断し、終了していなければステップＳ４〜Ｓ８を繰
り返す。
【０００５】次に、メインメモリ１１からローカルメモ
リ４へのデータ転送は図５に示すフローで実行される。
すなわち、マイクロコンピュータ１は、ステップＳ１０
でバスＢの使用権を得、ＤＭＡＣ６にＤＭＡ情報を書込
む（ステップＳ１１）。しかる後に、マイクロコンピュ
ータ１は、バス使用権をＤＭＡＣ６に与える（ステップ
Ｓ１２）と共に、ステップＳ１３で外部バス１０の使用
権を得る。ステップＳ１４でＤＭＡＣ６がＤＭＡを開始
し、その後にステップＳ１５で、外部バス１０の使用権
を放すと共に、バスＢの使用権をマイクロコンピュータ
１に与える。ステップＳ１６でテンポラリバッファ７の
データをローカルメモリ４に書込み、ステップＳ１７で
全てのＤＭＡ転送が終了したか否かを判断し、終了して
いなければステップＳ１２に戻る。
リ４へのデータ転送は図５に示すフローで実行される。
すなわち、マイクロコンピュータ１は、ステップＳ１０
でバスＢの使用権を得、ＤＭＡＣ６にＤＭＡ情報を書込
む（ステップＳ１１）。しかる後に、マイクロコンピュ
ータ１は、バス使用権をＤＭＡＣ６に与える（ステップ
Ｓ１２）と共に、ステップＳ１３で外部バス１０の使用
権を得る。ステップＳ１４でＤＭＡＣ６がＤＭＡを開始
し、その後にステップＳ１５で、外部バス１０の使用権
を放すと共に、バスＢの使用権をマイクロコンピュータ
１に与える。ステップＳ１６でテンポラリバッファ７の
データをローカルメモリ４に書込み、ステップＳ１７で
全てのＤＭＡ転送が終了したか否かを判断し、終了して
いなければステップＳ１２に戻る。
【０００６】
【発明が解決しようとする課題】マイクロコンピュータ
システムにおいて、外部バスを通してＤＭＡを行わせよ
うとすると、ＤＭＡＣを使用する場合が多い。しかし、
ＤＭＡＣは、バス使用権確保チェック，アドレスサイク
ル，書込み／読出し（Ｒ／Ｗ）サイクル，スレイブ応
答，終了など時分割で動作しているため、転送要求が出
ても直ぐに動作を開始することが出来ない。ＤＭＡＣで
はなく、ランダムロジックで構成すると、速度は速くな
るが大きなスペースが必要となる。
システムにおいて、外部バスを通してＤＭＡを行わせよ
うとすると、ＤＭＡＣを使用する場合が多い。しかし、
ＤＭＡＣは、バス使用権確保チェック，アドレスサイク
ル，書込み／読出し（Ｒ／Ｗ）サイクル，スレイブ応
答，終了など時分割で動作しているため、転送要求が出
ても直ぐに動作を開始することが出来ない。ＤＭＡＣで
はなく、ランダムロジックで構成すると、速度は速くな
るが大きなスペースが必要となる。
【０００７】図３の構成にすると、マイクロコンピュー
タ１側が、テンポラリバッファ７をアクセスしている間
は、データバスが競合しているため、ＤＭＡＣ６は動作
せずにいる必要がある。
タ１側が、テンポラリバッファ７をアクセスしている間
は、データバスが競合しているため、ＤＭＡＣ６は動作
せずにいる必要がある。
【０００８】また、バスＢの使用権が得られてからＤＭ
ＡＣ６の動作をイネーブルとし、外部バス１０の使用権
を要求し、外部バス使用権が得られた時点にＤＭＡＣ６
からのアドレス情報が出ていれば、外部アクセスを開始
していた。この場合、外部バス１０が直ぐに確保できる
なら、ＤＭＡＣ６がアドレス情報を出すまで待ちとな
る。
ＡＣ６の動作をイネーブルとし、外部バス１０の使用権
を要求し、外部バス使用権が得られた時点にＤＭＡＣ６
からのアドレス情報が出ていれば、外部アクセスを開始
していた。この場合、外部バス１０が直ぐに確保できる
なら、ＤＭＡＣ６がアドレス情報を出すまで待ちとな
る。
【０００９】本発明は上述の問題点に鑑みてなされたも
ので、その目的は、マイクロコンピュータ側バスとＤＭ
ＡＣバスを分離するとともにテンポラリバッファをＤＭ
ＡＣバスと分離することにより、処理速度の速いデータ
転送処理装置を提供することである。
ので、その目的は、マイクロコンピュータ側バスとＤＭ
ＡＣバスを分離するとともにテンポラリバッファをＤＭ
ＡＣバスと分離することにより、処理速度の速いデータ
転送処理装置を提供することである。
【００１０】
【課題を解決するための手段】本発明は、上記目的を達
成するために、補助処理部により、入出力回路部，ロー
カルメモリ，テンポラリバッファ間で、第１のバスを通
してデータの授受を行わせるとともに、第２のバスを通
してダイレクトメモリアクセス制御部を前記補助処理部
により処理してダイレクトメモリアクセス情報を外部バ
スを通して主処理部に転送するデータ転送処理装置にお
いて、前記ダイレクトメモリアクセス制御部に対するダ
イレクトアクセス情報をセットした後に前記第１のバス
と第２のバスを分離するとともに、前記テンポラリバッ
ファを前記第２のバスから分離したことを特徴とする。
成するために、補助処理部により、入出力回路部，ロー
カルメモリ，テンポラリバッファ間で、第１のバスを通
してデータの授受を行わせるとともに、第２のバスを通
してダイレクトメモリアクセス制御部を前記補助処理部
により処理してダイレクトメモリアクセス情報を外部バ
スを通して主処理部に転送するデータ転送処理装置にお
いて、前記ダイレクトメモリアクセス制御部に対するダ
イレクトアクセス情報をセットした後に前記第１のバス
と第２のバスを分離するとともに、前記テンポラリバッ
ファを前記第２のバスから分離したことを特徴とする。
【００１１】
【作用】補助処理部が第２のバスの使用権を得、ＤＭＡ
ＣにＤＭＡ情報を書込む。その後、第２のバスの使用権
をＤＭＡＣに渡し、ＤＭＡサイクルをイネーブルにす
る。
ＣにＤＭＡ情報を書込む。その後、第２のバスの使用権
をＤＭＡＣに渡し、ＤＭＡサイクルをイネーブルにす
る。
【００１２】
【実施例】以下に本発明の実施例を図１と図２を参照し
ながら説明する。
ながら説明する。
【００１３】図１は本発明の実施例によるデータ転送処
理装置を示すもので、図１において図３のものと同一又
は相当部分には同一符号が付されている。
理装置を示すもので、図１において図３のものと同一又
は相当部分には同一符号が付されている。
【００１４】本実施例においては、マイクロコンピュー
タ１にはバス１３ａ（バスＡ）を介して入出力（Ｉ／
Ｏ）ディスク３とローカルメモリ４およびテンポラリバ
ッファ７が接続されており、テンポラリバッファ７は外
部バス１０を介してメインコンピュータ１１とメインメ
モリ１２に接続されている。ダイレクトメモリアクセス
コントローラ（ＤＭＡＣ）６は、バッファ５とバス１３
ａを介してマイクロコンピュータ１に接続されていると
ともに、アドレスバッファ９と外部バス１０を介してメ
インコンピュータ１１とメインメモリ１２に接続されて
いる。
タ１にはバス１３ａ（バスＡ）を介して入出力（Ｉ／
Ｏ）ディスク３とローカルメモリ４およびテンポラリバ
ッファ７が接続されており、テンポラリバッファ７は外
部バス１０を介してメインコンピュータ１１とメインメ
モリ１２に接続されている。ダイレクトメモリアクセス
コントローラ（ＤＭＡＣ）６は、バッファ５とバス１３
ａを介してマイクロコンピュータ１に接続されていると
ともに、アドレスバッファ９と外部バス１０を介してメ
インコンピュータ１１とメインメモリ１２に接続されて
いる。
【００１５】上記構成のデータ転送装置においては、テ
ンポラリバッファ７がＤＭＡＣ６のバス１３ｂから分離
されており、ＤＭＡＣ６をアドレスカウンタと転送数の
格納レジスタとして使用する。ＤＭＡＣ６にダイレクト
メモリアクセス（ＤＭＡ）情報（アドレス，転送数）を
セットしたら、マイクロコンピュータ１側のバス１３ａ
とＤＭＡＣ６側のバス１３ｂを分離し、マイコン側とＤ
ＭＡＣ側の両方を同時に動作できるようになっている。
ンポラリバッファ７がＤＭＡＣ６のバス１３ｂから分離
されており、ＤＭＡＣ６をアドレスカウンタと転送数の
格納レジスタとして使用する。ＤＭＡＣ６にダイレクト
メモリアクセス（ＤＭＡ）情報（アドレス，転送数）を
セットしたら、マイクロコンピュータ１側のバス１３ａ
とＤＭＡＣ６側のバス１３ｂを分離し、マイコン側とＤ
ＭＡＣ側の両方を同時に動作できるようになっている。
【００１６】ＤＭＡＣ６をスレイブ応答サイクルまで進
めておき、外部バス１０を確保できると直ぐに外部バス
サイクルを実行し、スレイブの応答を待つ。スレイブの
応答があると、ＤＭＡＣ６を次のスレイブ応答サイクル
まで進める。この間に１ワード転送ならばマイクロコン
ピュータ１側でテンポラリバッファ７への転送を行わせ
る。このマイクロコンピュータ側の送りが終了したな
ら、外部バス１０を確保しに行き、転送数分上述の動作
を繰り返す。
めておき、外部バス１０を確保できると直ぐに外部バス
サイクルを実行し、スレイブの応答を待つ。スレイブの
応答があると、ＤＭＡＣ６を次のスレイブ応答サイクル
まで進める。この間に１ワード転送ならばマイクロコン
ピュータ１側でテンポラリバッファ７への転送を行わせ
る。このマイクロコンピュータ側の送りが終了したな
ら、外部バス１０を確保しに行き、転送数分上述の動作
を繰り返す。
【００１７】図２は図１のデータ転送処理装置のローカ
ルメモリ４からメインメモリ１２へのデータ転送のフロ
ーを示すもので、ステップＳ１８で入出力ディスク（Ｉ
／Ｏ）のデータをローカルメモリ４に転送する。ステッ
プＳ１９でマイクロコンピュータ１がバスＢの使用権を
得、ステップＳ２０でマイクロコンピュータ１がＤＭＡ
Ｃ６にＤＭＡ情報を書込む。ステップＳ２１でマイクロ
コンピュータ１が、バスＢの使用権をＤＭＡＣ６に渡す
とともに、ＤＭＡサイクルをイネーブルにする。しかる
後にローカルメモリ４のデータをテンポラリバッファ７
に転送し（ステップＳ２２）、ステップＳ２３でマイク
ロコンピュータ１が外部バス１０の使用権を得る。ステ
ップＳ２４で外部バスＤＭＡを実行する。この場合、Ｄ
ＭＡＣ６の動作としては、アドレス送出サイクル，スレ
イブ応答待を行い、スレイブ応答が有れば、再びアドレ
スサイクルに戻る。ステップＳ２５で外部バス１０の使
用権を放し、ステップＳ２６でＤＭＡ転送が終了したか
否かを判断し、終了していなければステップＳ２２から
Ｓ２５を繰返す。
ルメモリ４からメインメモリ１２へのデータ転送のフロ
ーを示すもので、ステップＳ１８で入出力ディスク（Ｉ
／Ｏ）のデータをローカルメモリ４に転送する。ステッ
プＳ１９でマイクロコンピュータ１がバスＢの使用権を
得、ステップＳ２０でマイクロコンピュータ１がＤＭＡ
Ｃ６にＤＭＡ情報を書込む。ステップＳ２１でマイクロ
コンピュータ１が、バスＢの使用権をＤＭＡＣ６に渡す
とともに、ＤＭＡサイクルをイネーブルにする。しかる
後にローカルメモリ４のデータをテンポラリバッファ７
に転送し（ステップＳ２２）、ステップＳ２３でマイク
ロコンピュータ１が外部バス１０の使用権を得る。ステ
ップＳ２４で外部バスＤＭＡを実行する。この場合、Ｄ
ＭＡＣ６の動作としては、アドレス送出サイクル，スレ
イブ応答待を行い、スレイブ応答が有れば、再びアドレ
スサイクルに戻る。ステップＳ２５で外部バス１０の使
用権を放し、ステップＳ２６でＤＭＡ転送が終了したか
否かを判断し、終了していなければステップＳ２２から
Ｓ２５を繰返す。
【００１８】上記実施例によるデータ転送方法によれ
ば、ＤＭＡＣ６に対するＤＭＡ情報（アドレスカウン
タ，転送数）をセットしたら、マイクロコンピュータ１
側のバス１３ａ（バスＡ）とＤＭＡＣ６側のバス１３ｂ
（バスＢ）を分離するものであるから、マイクロコンピ
ュータ１とＤＭＡＣ６が同時に動作可能になるととも
に、ＤＭＡＣ６の動作の開始をＤＭＡ情報のセットが終
了した時点としたから、外部バス要求時にＤＭＡＣ６の
動作を開始する場合に生じるＤＭＡＣ６の動作待ちを無
くすことができて、ＤＭＡＣ６のアドレス送出サイクル
を速めることができる。
ば、ＤＭＡＣ６に対するＤＭＡ情報（アドレスカウン
タ，転送数）をセットしたら、マイクロコンピュータ１
側のバス１３ａ（バスＡ）とＤＭＡＣ６側のバス１３ｂ
（バスＢ）を分離するものであるから、マイクロコンピ
ュータ１とＤＭＡＣ６が同時に動作可能になるととも
に、ＤＭＡＣ６の動作の開始をＤＭＡ情報のセットが終
了した時点としたから、外部バス要求時にＤＭＡＣ６の
動作を開始する場合に生じるＤＭＡＣ６の動作待ちを無
くすことができて、ＤＭＡＣ６のアドレス送出サイクル
を速めることができる。
【００１９】また、テンポラリバッファ７のアクセス競
合を無くすため、テンポラリバッファ７をＤＭＡＣ６の
バスと分離するものであるから、ＤＭＡＣ６の時分割動
作（バス使用権チェック，アドレスサイクル，Ｒ／Ｗコ
マンドサイクル，スレイブ応答，終了）を、他方の処理
の間（マイクロコンピュータ１側がテンポラリバッファ
７をアクセスしている間）に行うことができ、処理速度
が速くなる。
合を無くすため、テンポラリバッファ７をＤＭＡＣ６の
バスと分離するものであるから、ＤＭＡＣ６の時分割動
作（バス使用権チェック，アドレスサイクル，Ｒ／Ｗコ
マンドサイクル，スレイブ応答，終了）を、他方の処理
の間（マイクロコンピュータ１側がテンポラリバッファ
７をアクセスしている間）に行うことができ、処理速度
が速くなる。
【００２０】
【発明の効果】本発明は以上の如くであって、ＤＭＡＣ
の動作とマイクロコンピュータが同時に動くことが可能
なので、ＤＭＡの情報をＤＭＡＣにセットした後は、常
時、ＤＭＡＣのＤＭＡ動作イネーブルとし、時分割サイ
クルをスレイブ応答サイクルまで進めておく。テンポラ
リバッファ→メインメモリへの転送ケースでは、テンポ
ラリバッファにデータが書き込まれたら、外部バスの使
用権を要求し、確保できた時点にすぐ、外部アクセスを
開始できる。次にスレイブから応答がくるとＤＭＡＣ
は、次のアドレスサイクルを実行し、スレイブ応答サイ
クルを行う。ＤＭＡが１ワード転送であれば、マイコン
側がテンポラリバッファにデータを転送する間に、この
ＤＭＡＣの実行は終了しているので、ＤＭＡＣの動作待
ちによる遅れはなくなる。
の動作とマイクロコンピュータが同時に動くことが可能
なので、ＤＭＡの情報をＤＭＡＣにセットした後は、常
時、ＤＭＡＣのＤＭＡ動作イネーブルとし、時分割サイ
クルをスレイブ応答サイクルまで進めておく。テンポラ
リバッファ→メインメモリへの転送ケースでは、テンポ
ラリバッファにデータが書き込まれたら、外部バスの使
用権を要求し、確保できた時点にすぐ、外部アクセスを
開始できる。次にスレイブから応答がくるとＤＭＡＣ
は、次のアドレスサイクルを実行し、スレイブ応答サイ
クルを行う。ＤＭＡが１ワード転送であれば、マイコン
側がテンポラリバッファにデータを転送する間に、この
ＤＭＡＣの実行は終了しているので、ＤＭＡＣの動作待
ちによる遅れはなくなる。
【図面の簡単な説明】
【図１】本発明の実施例によるデータ転送処理装置のブ
ロック図。
ロック図。
【図２】図１の装置の動作フロー図。
【図３】従来のデータ転送処理装置のブロック図。
【図４】図３の装置の動作フロー図。
【図５】図３の装置の動作フロー図。
【符号の説明】 １…補助処理部であるマイクロコンピュータ、３…入出
力ディスク、４…ローカルメモリ、５…バッファ、６…
ダイレクトメモリアクセス制御部であるＤＭＡＣ、７…
テンポラリバッファ、９…アドレスバッファ、１０…外
部バス、１１…主処理部であるメインコンピュータ、１
２…メインメモリ。
力ディスク、４…ローカルメモリ、５…バッファ、６…
ダイレクトメモリアクセス制御部であるＤＭＡＣ、７…
テンポラリバッファ、９…アドレスバッファ、１０…外
部バス、１１…主処理部であるメインコンピュータ、１
２…メインメモリ。
Claims (1)
- 【請求項１】 補助処理部により、入出力回路部，ロー
カルメモリ，テンポラリバッファ間で、第１のバスを通
してデータの授受を行わせるとともに、第２のバスを通
してダイレクトメモリアクセス制御部を前記補助処理部
により処理してダイレクトメモリアクセス情報を外部バ
スを通して主処理部に転送するデータ転送処理装置にお
いて、 前記ダイレクトメモリアクセス制御部に対するダイレク
トアクセス情報をセットした後に前記第１のバスと第２
のバスを分離するとともに、前記テンポラリバッファを
前記第２のバスから分離したことを特徴とするデータ転
送処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34372191A JPH05173936A (ja) | 1991-12-26 | 1991-12-26 | データ転送処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34372191A JPH05173936A (ja) | 1991-12-26 | 1991-12-26 | データ転送処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05173936A true JPH05173936A (ja) | 1993-07-13 |
Family
ID=18363743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34372191A Pending JPH05173936A (ja) | 1991-12-26 | 1991-12-26 | データ転送処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05173936A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5754802A (en) * | 1995-05-14 | 1998-05-19 | Hitachi, Ltd. | Increasing data transfer efficiency for a read operation in a non-split transaction bus environment by substituting a write operation for the read operation |
| US6546019B1 (en) * | 1998-03-09 | 2003-04-08 | Fujitsu Limited | Duplex memory control apparatus |
-
1991
- 1991-12-26 JP JP34372191A patent/JPH05173936A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5754802A (en) * | 1995-05-14 | 1998-05-19 | Hitachi, Ltd. | Increasing data transfer efficiency for a read operation in a non-split transaction bus environment by substituting a write operation for the read operation |
| US6546019B1 (en) * | 1998-03-09 | 2003-04-08 | Fujitsu Limited | Duplex memory control apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| NO321931B1 (no) | Mikroprosesseringsenhet som har programm±rbare ventetilstander | |
| JPH0354375B2 (ja) | ||
| JPH04363746A (ja) | Ｄｍａ機能を有するマイクロコンピュータシステム | |
| JPH05173936A (ja) | データ転送処理装置 | |
| JPH0343804A (ja) | シーケンス制御装置 | |
| JP3240863B2 (ja) | 調停回路 | |
| JPH05282242A (ja) | バス制御方式 | |
| JPH04323755A (ja) | Ｄｍａ装置 | |
| JP2985496B2 (ja) | Ｄｍａ転送方式 | |
| JP3096382B2 (ja) | Ｄｍａ回路 | |
| JP2713204B2 (ja) | 情報処理システム | |
| JP2687716B2 (ja) | 情報処理装置 | |
| JPH04225458A (ja) | コンピュータ | |
| JPH06231032A (ja) | アクセス制御装置 | |
| JPH09259074A (ja) | メモリーアクセス回路 | |
| JP2595808B2 (ja) | 分散処理用メモリ装置 | |
| JPH0764849A (ja) | プロセッサの共有メモリ制御装置 | |
| JPS60136853A (ja) | デ−タ転送方式 | |
| JPH05134980A (ja) | バスシステム | |
| JPS6019023B2 (ja) | デ−タ処理装置 | |
| JPH0142017B2 (ja) | ||
| JPH02211571A (ja) | 情報処理装置 | |
| JPS6341973A (ja) | マルチプロセツサシステム | |
| JPH1195812A (ja) | プログラマブルコントローラ | |
| JPS62168246A (ja) | メモリ書込み制御方式 |