JP2000322377A - データ転送制御装置 - Google Patents

データ転送制御装置

Info

Publication number
JP2000322377A
JP2000322377A JP11126740A JP12674099A JP2000322377A JP 2000322377 A JP2000322377 A JP 2000322377A JP 11126740 A JP11126740 A JP 11126740A JP 12674099 A JP12674099 A JP 12674099A JP 2000322377 A JP2000322377 A JP 2000322377A
Authority
JP
Japan
Prior art keywords
transfer
data
function
master
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11126740A
Other languages
English (en)
Inventor
Tokai Morino
東海 森野
Satoshi Kakizaki
聰 蠣崎
Ryuichi Agawa
隆一 阿川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Advanced Digital Inc
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi Ltd
Hitachi ULSI Systems Co Ltd
Hitachi Video and Information System Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi ULSI Systems Co Ltd, Hitachi Video and Information System Inc filed Critical Hitachi Ltd
Priority to JP11126740A priority Critical patent/JP2000322377A/ja
Publication of JP2000322377A publication Critical patent/JP2000322377A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

(57)【要約】 【課題】本発明の目的は、バスのデータ転送に於いて、
転送要求から実際に転送が開始されるまでの時間を制御
できる、また複数のマスタ機能がある場合にデータの転
送を行える優先度を簡単に制御できるデータ転送制御装
置を提供することにある。 【解決手段】本発明のデータ転送制御装置は以下のよう
な手段を設ける。データの転送を行うバスに接続されデ
ータを入出力する手段と、データの入力もしくは出力が
できる複数の機能と、前記機能のそれぞれに対応した転
送の期間の最大値を保持する手段と、転送の期間の最大
値を超えて転送を行っていて且つその他の機能が転送を
要求している場合に転送中に転送を中断するし転送を要
求している機能の転送を開始する手段とを設けた。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、バスを介してデー
タ転送を行う場合に係わり、特にデータ転送のリアルタ
イム性を保持るのに好適なデータ転送制御装置に関す
る。
【0002】
【従来の技術】近年、マルチメディア技術の進歩によ
り、動画データなどの大量のデータを情報機器内部で効
率よく転送する要求は益々重要度を増している。従来の
技術でデータを再送する場合の動作を説明する。バスを
介してデータを転送する場合一般的に、データ転送を要
求するマスタがデータ転送の種類(メモリ空間かI/O
空間かなど)、データ転送の方向(リードかライト)な
どのコマンドを指定し、アドレス情報を出力して転送相
手のターゲットを指定する。これらをデコードした結果
自分が転送相手であると判断したデバイスが、ターゲッ
トとしてマスタとのデータ転送を行う。このマスタとタ
ーゲットの間でデータ転送を行うときに、マスタが指定
したコマンド、アドレスに対してターゲットが一時的に
データの転送を行えなくなることがある。たとえばDR
AMを用いてシステムでは、メモリセルをリフレッシュ
しているときなどはデータ転送が行えない。このような
時には、ターゲットがデータ転送をすることが可能にな
るまで、マスタを待たせておいて(ウェイトサイクルを
挿入する)、データ転送が可能になったらデータ転送を
行う。しかし、ウェイトサイクルを挿入するとその間
は、データの転送が行われないのでデータ転送レートが
落ちてしまう。そこで、ターゲットが一時的にデータ転
送を行えないときマスタ側にこれを通知して、一旦バス
の転送動作(トランザクション)を中止させ、他のマス
タのデータ転送を行えるようにする。そして、一定の時
間が経過したら再びマスタがターゲットに対してデータ
の転送を要求する。このようにすることで、バスを効率
的に使用することができる。このように、ターゲット側
からバスのトランザクションを終了させることが出きる
バスとして「PCIバスの概要、インターフェース19
97年3月号、CQ出版社、P.100−116」で紹
介されているPCI BUS(Peripheral C
omponent Interconnect BUS)
がある。
【0003】次に、図2を用いて複数のマスタ機能がデ
ータの転送を行う場合について説明する。例えば、マス
タ1機能14がシステムバス1を介して複数のデータを
転送する場合、バスI/F制御部11に対してデータ転
送の要求を行い、バスI/F制御部11はシステムバス
1のバス権を獲得して実際のデータ転送を行う。この
時、マスタ2機能もデータ転送の要求を行った場合、通
常バスI/F制御部11は、まず、マスタ1機能14の
複数のデータが全て転送が終了してから、マスタ2機能
の転送を行う。もし、上述したようにマスタ1機能14
に対するターゲット機能が一時的にデータの転送が受け
入れない場合にはデータの再送が起ったり、マスタ1機
能14がPCI Busのように無限長のバースト転送
が可能なバスで多量のデータ転送を要求していた場合は
再転送が起こらなくても、マスタ2機能15が要求した
転送が実際に行われるのはかなり後になる場合がある。
【0004】
【発明が解決しようとする課題】従来の方法で、複数の
マスタ機能を持つバスデバイスでデータを転送しようと
した時、上述したように転送の要求をしてから実際に転
送が開始されるまでかなりの時間がかかる場合があり、
例えば図2のマスタ2機能15が動画データなどのリア
ルタイム性のあるデータの場合、マスタ2機能15が持
っているバッファなどがオーバフローなどを起こしてデ
ータが欠ける場合やオーバフローを起こさないようにす
るためには、要求を出してから実際に転送が開始される
までの最大の時間を見積もり、その時間に生成されるデ
ータを格納するだけのバッファが最低でも必要になる。
しかし、最大の時間を見積もるためにはターゲットとな
るデバイスの詳細な情報が必要となるり、調査を必要と
するため、通常はかなり大きめのバッファを用いること
になる。また、通常各マスタ機能により、扱うデータの
種類が異なりデータ転送を行う時の優先度を自由に変え
ることでより効率的にデータ転送を行える場合がある。
【0005】本発明の第一の目的は、バスのデータ転送
に於いて、転送要求から実際に転送が開始されるまでの
時間を制御できるデータ転送制御装置を提供することに
ある。本発明の第二の目的は、転送するデータの種類に
より転送を行うマスタ機能の優先度を変更できるデータ
転送制御装置を提供することにある。
【0006】
【課題を解決するための手段】上記の第一の目的を達成
するために、本発明のデータ転送制御装置は以下のよう
な手段を設ける。データの転送を行うバスに接続されデ
ータを入出力する手段と、前記データの入出力する手段
に接続されるデータの入力もしくは出力ができる複数の
機能と、前記機能のそれぞれに対応した転送の期間の最
大値を保持する手段と、転送の期間の最大値を超えて転
送を行っていて且つその他の機能が転送を要求している
場合に転送中に転送を中断するし転送を要求している機
能の転送を開始する手段とを設けた。第二の目的を達成
するために、上述の機能のそれぞれに対応した転送の期
間の最大値を保持する手段を書換可能にした。
【0007】
【発明の実施の形態】次に本発明の実施例について図面
を用いて詳細に説明する。以下、図1を用いて第一の実
施例を説明する。図1は、本発明の一実施例を示すブロ
ック図である。図1において、20は本発明の複数のマ
スタ機能を持ったバスデバイスで、、11はシステムバ
ス1に接続されるバスI/F制御部で、12はトランザ
クションの長さを制御する内部要求制御部で、14はマ
スタ機能を実現するマスタ1機能で、15は別のマスタ
機能を実現するマスタ2機能で、15はマスタ1機能が
トランザクションを継続できる期間を設定できる最大継
続1レジスタで、16はマスタ2機能がトランザクショ
ンを継続できる期間を設定できる最大継続2レジスタで
ある。次にこれらの記号を用いて動作を説明する。ま
ず、マスタ1機能14が転送を要求したとするとマスタ
2機能15はまだ転送を要求してないので内部要求制御
部12はマスタ1機能14の要求を受けつけバスI/F
制御部11に対してマスタ1機能14の転送要求を受け
付けるように指示をする。
【0008】そうするとバスI/F制御部11はシステ
ムバス1に対して転送を要求し、許可されるとマスタ1
機能14の転送を開始する。次にマスタ2機能15も転
送要求を内部要求制御部12に送る。そこで、最大継続
1レジスタ16に設定されている期間を過ぎてもマスタ
1機能の転送が終了しなかった場合は、内部要求制御部
12はバスI/F制御部11に対して一旦マスタ1機能
14の転送を中断するように指示し、マスタ2機能15
の転送要求を受け付けるように指示する。バスI/F制
御部11は、システムバス1で行っているマスタ1機能
14の転送をできる限り早く終了し、マスタ2機能15
の転送を開始する。この様な動作が可能になると、例え
ば一回の要求で複数のデータ転送が行われる場合、ター
ゲットデバイスが一時的にBusy状態にあり転送が行
えなかった場合でも最大継続レジスタに設定された期間
を過ぎれば他のマスタによる転送が行えるのでシステム
バスを有効に使える。システムバスに他のデバイスがな
ければ、それぞれのマスタの最大継続レジスタに設定し
てある値が分かれば転送の要求を出してからその要求が
受け付けられるまでの時間が簡単に分かるので特にリア
ルタイムのデータを転送するのに適している。
【0009】また、図1において最大継続1レジスタ1
6と最大継続2レジスタ17に設定する値を変えること
によってデータ転送に優先度をつけることができる。つ
まり、マスタ1機能14が動画等のリアルタイム性を要
求するデータの転送を行い、マスタ2機能15がリアル
タイム性をあまり必要としないデータの転送を行う場合
には、最大継続1レジスタ16の値を最大継続2レジス
タ17の値より大きくしておきトランザクションを継続
できる期間を長くしておく。このようにすることで、た
とえマスタ2機能15のデータ転送を行っている場合で
も、マスタ1機能14が転送要求をするとマスタ1機能
14が継続できるより短い期間で実際の転送が開始でき
るのでマスタ1機能14の方が優先的にデータ転送が行
えることになる。この時最大継続2レジスタの値を最小
限にしておくと、すぐにマスタ1機能の転送が実行され
ることになり、リアルタイム性が保たれ易くなり、要求
を出してから要求が受け付けられるまでの時間が短くな
りバッファの容量も小さくてすむ。このように最大継続
レジスタの値を変えれば優先度を設定できるので、最大
継続1レジスタ16、最大継続2レジスタの値を書換可
能にしておけば、上記の説明とは逆にマスタ2機能15
の方をマスタ1機能14より優先度をあげることも簡単
にでき、一時的に優先度をかえること等様々な設定がで
きるため便利である。
【0010】次に、本発明の特徴である内部要求制御部
について一例を図3を用いて詳しく説明する。図3にお
いて、31はマスタ1機能の転送を行っている時にカウ
ントアップし、それ以外の時はリセット状態であるカウ
ンタで、32はカウンタ31と最大継続1レジスタを比
較する比較器で、33は優先度を示す優先度1レジスタ
で、34と35と37はAND回路で、36はOR回路
で、38はSET端子が’1’になったら’1’を保持
しRST端子が’1’になったら’0’を保持するF.
F.(フリップフロップ)回路で、41はマスタ2機能
の転送を行っている時にカウントアップしそれ以外の時
はリセット状態であるカウンタで、42はカウンタ41
と最大継続2レジスタを比較する比較器で、43は優先
度を示す優先度2レジスタで、44と45と47はAN
D回路で、46はOR回路で、38はSET端子が’
1’になったら’1’を保持しRST端子が’1’にな
ったら’0’を保持するF.F.(フリップフロップ)
回路である。次にこれらの記号を用いて動作を説明す
る。まず予め、優先度1レジスタ33と優先度2レジス
タ43に排他的になるように値を設定する。つまり、優
先度1レジスタ33に’1’を設定した場合優先度2レ
ジスタには、’0’を設定しておく。マスタ2機能から
要求があり、マスタ1機能から要求がないときは、AN
D回路45の出力が’1’となり、OR回路46の出力
も’1’となりマスタ2機能リクエスト信号56をアク
ティブにする。
【0011】この信号によりバスI/F制御部で転送が
開始されるとマスタ2機能転送信号54がアクティブに
なり、カウンタ41がカウントアップされる。カウンタ
41の値が最大継続2レジスタ17の値より小さければ
比較器42の出力はインアクティブであり、F.F.回
路48はAND回路45が一旦アクティブになっている
ので’1’を保持しておりマスタ2機能リクエスト信号
56はアクティブのままで転送を続けられる。また、こ
のカウンタ41の値が最大継続2レジスタ17の値より
大きくなると比較器42の出力がアクティブになる。こ
のとき、F.F.回路48はRST端子がインアクティ
ブになるので’0’を保持することになる。マスタ1機
能からの転送要求がなければ、AND回路45がアクテ
ィブのままであるので転送を続けられるが、マスタ1機
能からの転送要求があればAND回路45の出力はイン
アクティブになる。優先度1レジスタ33は、マスタ2
機能リクエスト信号56がアクティブになると’1’が
設定され、マスタ1機能リクエスト信号53がアクティ
ブになると’0’が設定されるようにし、同様に優先度
2レジスタ43は、マスタ1機能リクエスト信号53が
アクティブになると’1’が設定され、マスタ2機能リ
クエスト信号56がアクティブになると’0’が設定さ
れるようにする。そうすると優先度1レジスタが’1’
となっているのでAND回路34の出力がアクティブに
なり、F.F.回路38が’1’となりマスタ1機能リ
クエスト信号53がアクティブになり、マスタ1機能の
転送を開始する。このように各マスタ機能は最大継続レ
ジスタの値で設定された期間は転送を継続でき、複数の
マスタ機能から要求があった場合には一旦転送を中断し
て別のマスタ機能の転送が行え、ただ一つのマスタ機能
からしか要求がないときには更に継続して転送を行うこ
とができる。また、転送を行ったマスタ機能の優先度は
低くなるので特定のマスタ機能の転送のみを行うことも
なく各マスタの転送を効率よく行うことができる。
【0012】次に、図4、図5を用いて第二の実施例を
説明する。第一の実施例では、複数のマスタ機能がある
場合についてのみ説明したが図4に示すようにターゲッ
ト機能追加された場合を説明する。図4において、13
は他のデバイスからの転送機能を実現するターゲット機
能で、18はターゲット機能13がトランザクションを
継続できる期間を設定できる最大継続3レジスタで、3
はCPUで、4はCPUバスとシステムバス1を結ぶバ
スブリッジである。次にターゲット機能を中心として動
作を説明する。例えば、CPU3がバスブリッジ2を介
してシステムバス1に接続されるバスデバイス20の中
のターゲット機能13に対してデータの転送を行ってい
る場合、システムバス1のマスタ権の調停を行うアービ
タの作りによっては長時間システムバス1を占有される
場合がある。この様な時、マスタ1機能14やマスタ2
機能15がデータの転送を要求した場合データのリアル
タイム性が失われる可能性があるため、最大継続3レジ
スタ18に設定された期間以上にターゲット機能13に
転送が行われ、かつ少なくとも一つのマスタ機能から転
送要求があった場合にターゲット機能13からバスI/
F制御部11を介して転送中断を要求する。
【0013】このようにすることで一旦システムバス1
を開放して、バス権の調停を要求することでマスタ機能
の要求が許可される可能性がある。システムバス1にバ
スデバイス20とバスブリッジ2しかない場合はマスタ
機能の要求が許可される可能性が非常に高くデータのリ
アルタイム性を維持できる場合がある。次に図5を用い
て、第二の実施例の内部要求制御部について説明する。
図5において、61はターゲット機能の転送を行ってい
る時にカウントアップし、それ以外の時はリセット状態
であるカウンタで、62はカウンタ61と最大継続3レ
ジスタを比較する比較器で、63はOR回路で、64は
AND回路である。ターゲット転送信号65よりターゲ
ット機能13がデータを転送中であればカウンタ61は
カウントアップし、比較器62で最大継続3レジスタの
値と大きさを比較し、カウンタ61の方が大きくかつ、
マスタ1機能もしくはマスタ2機能から転送要求がある
場合はターゲット転送中断信号66をアクティブにして
ターゲット機能から転送の中断を要求する。このように
することでターゲットの転送を一旦中断して、マスタ機
能の転送を行うことが可能になる。
【0014】次に、図6、図7を用いて第三の実施例を
説明する。上記ではシステムバスに接続された場合を説
明したが、図6に示すように例えばパーソナルコンピュ
ータなどの拡張ボード等でバスデバイスに図6のメモリ
102や図7のローカルバス111を介してローカルバ
スデバイス112などが接続され場合もあるが、その図
6のメモリ101や図7のローカルバス111に対して
複数のメモリのマスタ機能がある場合も、データを転送
するのに継続できる最大の期間を設定できる図6のメモ
リ最大継続1レジスタ107、メモリ最大継続2レジス
タ108、図7のローカルバス最大継続1レジスタ11
7、ローカルバス最大継続2レジスタ118と継続でき
る最大の期間を過ぎて転送を行いかつ他のデバイスが転
送の要求をした時に転送を一旦中断し、優先度を変える
ことのできる図6のメモリ要求制御部106、図7のロ
ーカルバス要求制御部116があれは、上記システムバ
スに接続されたバスデバイス同様の制御ができることは
簡単に分かる。
【0015】さらに、拡張ボード等では接続されるマス
タ機能数などは特定されるので簡単に要求を出してから
転送が行えるまでの最大の遅延時間は計算できるのでリ
アルタイム性のあるデータを転送する場合には好適であ
る。
【0016】
【発明の効果】以上説明したように、本発明の一実施態
様によれば、データの再転送の回数に制限を設けること
ができ、またCPUに対しても制限を越えたときにその
事を通知できる。また、本発明の一実施例態様によれば
データの再転送の間隔を設定できるためターゲットが低
速な場合でもシステムバスを占有する率が少なくてす
む。
【0017】この様に少ないハードウェアの追加で、タ
ーゲットが障害を起こしデータ転送が行えなくなっても
障害復帰の処理が行え、低速なターゲットにアクセスし
た場合でも、他のマスタのデータ転送にも影響を与える
ことが少なく動画や音声などのリアルタイムデータを転
送する場合にもバスを効率的に使用することができる。
【図面の簡単な説明】
【図1】本発明の第一の実施例を示すブロック図であ
る。
【図2】従来のデータ転送を行う構成を示すブロック図
である。
【図3】第一の内部要求制御部を示すブロック図であ
る。
【図4】本発明の第二の実施例を示すブロック図であ
る。
【図5】第二の内部要求制御部を示すブロック図であ
る。
【図6】ローカルにメモリを持つ本発明の第三の実施例
を示すブロック図である。
【図7】ローカルバスを持つ本発明の第三の実施例を示
すブロック図である。
【符号の説明】
1…システムバス、 2…バスブリッジ、 3…
CPU、11…バスI/F制御部、12…内部要求制御
部、13…ターゲット機能、14…マスタ1機能、
15…マスタ2機能、16…最大継続1レジスタ、17
…最大継続2レジスタ、18…最大継続3レジスタ、2
0…バスデバイス、 31…カウンタ、 32
…比較器、33…優先度1レジスタ、 34…AND回
路、 35…AND回路、36…OR回路、
37…AND回路、 38…F.F.回路、39…
OR回路、 41…カウンタ、 42…比
較器、43…優先度2レジスタ、 44…AND回路、
45…AND回路、46…OR回路、 4
7…AND回路、 48…F.F.回路、49…OR
回路、 51…マスタ1機能転送信号、52…
マスタ1機能転送中断信号、 53…マスタ1機能転送
要求信号、54…マスタ2機能転送信号、 55…
マスタ2機能転送中断信号、56…マスタ2機能転送要
求信号、 61…カウンタ、62…比較器、63…OR
回路、 64…AND回路、65…タ
ーゲット機能転送信号、 66…ターゲット機能転送
中断信号、101…メモリ、 103
…メモリマスタ1機能、104…メモリマスタ2機能、
105…メモリI/F制御部、106…メモリ要
求制御部、 107…メモリ最大継続1レジス
タ、108…メモリ最大継続1レジスタ、111…ロー
カルバス、112…ローカルバスデバイス、 113
…ローカルバスマスタ1機能、114…ローカルバスマ
スタ2機能、115…ローカルバスI/F制御部、11
6…ローカルバス要求制御部、117…ローカルバス最
大継続1レジスタ、118…ローカルバス最大継続1レ
ジスタ。
フロントページの続き (72)発明者 森野 東海 神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内 (72)発明者 蠣崎 聰 東京都小平市上水本町五丁目22番1号 株 式会社日立超エル・エス・アイ・システム ズ内 (72)発明者 阿川 隆一 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立画像情報システム内 Fターム(参考) 5B061 AA00 BA01 BB13 FF01 GG02 RR02

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】データの転送を行うバスに接続され前記デ
    ータを入出力する手段と、 前記データの入出力する手段に接続され、データの入力
    もしくは出力の要求を出すことができる複数のマスタ機
    能と、前記複数のマスタ機能のそれぞれに対応した転送
    の期間の最大値を保持する手段と、 前記転送の期間の最大値を超えて転送を行っていて、且
    つその他の機能が転送を要求している場合に転送を中断
    し、前記転送を要求している機能の転送を開始する手段
    を有することを特徴とするデータ転送制御装置。
  2. 【請求項2】請求項1記載のデータ転送制御装置におい
    て、 前記複数の機能のそれぞれに対応した転送の期間の最大
    値を保持する手段が書換可能であることを特徴とするデ
    ータ転送制御装置。
  3. 【請求項3】請求項1または請求項2記載のデータ転送
    制御装置において、 前記データの入力もしくは出力以外の要求を出す少なく
    とも1つのターゲット機能と、前記ターゲット機能のそ
    れぞれに対した転送の期間の最大値の期間を保持する手
    段と、 前記ターゲット機能が転送の期間の最大値を超えて転送
    を行っていて、且つその他のマスタ機能が転送を要求し
    ている場合に転送を中断する手段を有することを特徴と
    するデータ転送制御装置。
  4. 【請求項4】データを入出力するデータ入出力手段と、 前記データ入出力手段に接続させ、前記データの書換が
    可能なデータ保持手段と、 前記データ保持手段および前記データ入出力手段に接続
    されるデータの入力もしくは出力の要求を出すことがで
    きる複数のマスタ機能と、前記複数のマスタ機能のそれ
    ぞれに対応した転送の期間の最大値を保持する手段と、 前記転送の期間の最大値を超えて転送を行っていて、且
    つその他の機能が転送を要求している場合に転送を中断
    し、 前記転送を要求している機能の転送を開始する手段を有
    することを特徴とするデータ転送制御装置。
  5. 【請求項5】情報処理装置の拡張ボードであり、 データの転送を行うバスに接続されデータを入出力する
    手段と、 前記バスとは別の前記拡張ボードないで閉じたローカル
    バスに接続されデータを入出力する手段と、 前記ローカルバスに接続されデータの入出力する手段に
    接続されるデータの入力もしくは出力の要求を出すこと
    ができる複数のマスタ機能と、前記複数のマスタ機能の
    それぞれに対応した転送の期間の最大値を保持する手段
    と、 転送の期間の最大値を超えて転送を行っていて且つその
    他の機能が転送を要求している場合に転送中に転送を中
    断するし転送を要求している機能の転送を開始する手段
    を有することを特徴とする情報処理装置の拡張ボード。
JP11126740A 1999-05-07 1999-05-07 データ転送制御装置 Withdrawn JP2000322377A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11126740A JP2000322377A (ja) 1999-05-07 1999-05-07 データ転送制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11126740A JP2000322377A (ja) 1999-05-07 1999-05-07 データ転送制御装置

Publications (1)

Publication Number Publication Date
JP2000322377A true JP2000322377A (ja) 2000-11-24

Family

ID=14942740

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11126740A Withdrawn JP2000322377A (ja) 1999-05-07 1999-05-07 データ転送制御装置

Country Status (1)

Country Link
JP (1) JP2000322377A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010191911A (ja) * 2009-02-20 2010-09-02 Ntt Electornics Corp データ転送装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010191911A (ja) * 2009-02-20 2010-09-02 Ntt Electornics Corp データ転送装置

Similar Documents

Publication Publication Date Title
US5887194A (en) Locking protocol for peripheral component interconnect utilizing master device maintaining assertion of lock signal after relinquishing control of bus such that slave device remains locked
US6134625A (en) Method and apparatus for providing arbitration between multiple data streams
US6763448B1 (en) Microcomputer and microcomputer system
US6397279B1 (en) Smart retry system that reduces wasted bus transactions associated with master retries
JP3514477B2 (ja) 入力/出力装置及びデータ転送方法
JP2008009817A (ja) 半導体装置及びデータ転送方法
US6959354B2 (en) Effective bus utilization using multiple bus interface circuits and arbitration logic circuit
US5948094A (en) Method and apparatus for executing multiple transactions within a single arbitration cycle
JP2000047974A (ja) バス制御コントローラのバス調停方法、バス制御コントローラ及び電子機器のシステム
JP2006113689A (ja) バスブリッジ装置およびデータ転送方法
US20020078282A1 (en) Target directed completion for bus transactions
JP2591502B2 (ja) 情報処理システムおよびそのバス調停方式
US5627968A (en) Data transfer apparatus which allows data to be transferred between data devices without accessing a shared memory
JP2000020451A (ja) 情報処理装置および方法、並びに提供媒体
US7296109B1 (en) Buffer bypass circuit for reducing latency in information transfers to a bus
US6502150B1 (en) Method and apparatus for resource sharing in a multi-processor system
US6205507B1 (en) Memory coherency in a processor-to-bus cycle in a multi-processor system
JP2000322377A (ja) データ転送制御装置
JPH03122745A (ja) Dma制御方式
US6009482A (en) Method and apparatus for enabling cache streaming
JP2003281083A (ja) バスコントロール回路
JP2000082019A (ja) データ転送制御装置
WO1992006432A1 (en) Device for controlling bus
JP2003085125A (ja) メモリ制御器及びメモリ制御方法
KR0176075B1 (ko) 주변소자연결 버스 응답 장치

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060801