JPH05282239A - Dma転送方式 - Google Patents
Dma転送方式Info
- Publication number
- JPH05282239A JPH05282239A JP10591892A JP10591892A JPH05282239A JP H05282239 A JPH05282239 A JP H05282239A JP 10591892 A JP10591892 A JP 10591892A JP 10591892 A JP10591892 A JP 10591892A JP H05282239 A JPH05282239 A JP H05282239A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- main
- transfer
- dma
- main memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】 周辺装置とメインバス間のDMA転送の際に
ローカルバスの効率を上げられるとともに、複数の周辺
装置の並列処理を可能とし、さらにメインバスとローカ
ルバスのバス幅が異なっていて各バス幅を十分に活用で
きるDMA転送方式を提供する。 【構成】 メインバス6にメインメモリ2と、メインバ
ス6の使用権を調停する調停回路3と、このメインメモ
リ2とDMA転送を行なう複数の周辺装置4,5が接続
され、これら周辺装置4,5内には、装置の内部動作を
制御するマイクロプロセッサ7と、転送データが記憶さ
れる内部メモリ8と、メインメモリ2にDMA転送する
データを一時的に蓄えるフリップフロップ9と、内部メ
モリ8とこのフリップフロップ9との間のDMA転送を
制御する第1のDMAコントローラ11と、メインメモ
リ2とフリップフロップ9との間のDMA転送を制御す
る第2のDMAコントローラ12とがローカルバス13
によって接続されて設けられている。
ローカルバスの効率を上げられるとともに、複数の周辺
装置の並列処理を可能とし、さらにメインバスとローカ
ルバスのバス幅が異なっていて各バス幅を十分に活用で
きるDMA転送方式を提供する。 【構成】 メインバス6にメインメモリ2と、メインバ
ス6の使用権を調停する調停回路3と、このメインメモ
リ2とDMA転送を行なう複数の周辺装置4,5が接続
され、これら周辺装置4,5内には、装置の内部動作を
制御するマイクロプロセッサ7と、転送データが記憶さ
れる内部メモリ8と、メインメモリ2にDMA転送する
データを一時的に蓄えるフリップフロップ9と、内部メ
モリ8とこのフリップフロップ9との間のDMA転送を
制御する第1のDMAコントローラ11と、メインメモ
リ2とフリップフロップ9との間のDMA転送を制御す
る第2のDMAコントローラ12とがローカルバス13
によって接続されて設けられている。
Description
【0001】
【産業上の利用分野】本発明はDMA転送方式に関し、
特にメインメモリと複数の周辺装置間のDMA転送方式
に関する。
特にメインメモリと複数の周辺装置間のDMA転送方式
に関する。
【0002】
【従来の技術】ダイレクト・メモリ・アクセス転送方式
(以下、DMA転送方式という)では、周辺装置などが
メインバスに接続されたセントラル・プロセッシング・
ユニット(以下、CPUという)を介さずに直接メイン
メモリとデータの転送処理を行なうことができる。従来
のDMA転送方式では、図2に示すようにメインバス2
7に、メインメモリ22、複数の周辺装置25,26、
メインバス使用権を調停する調停回路23、周辺装置2
5,26とメインメモリ22との間のDMA転送を制御
するDMAコントローラ24およびCPU21が接続さ
れている。周辺装置25,26とメインメモリ22間で
DMA転送を行なうには、まず周辺装置25,26内の
マイクロプロセッサ28が周辺装置内のローカルバス調
停回路31に対してリクエストS14を出す。このリク
エストS14を受けて調停回路31がローカルバス32
の使用権を獲得すると、メインバス調停回路23にリク
エストS10を出す。調停回路23がメインバス27の
使用権を獲得すると、調停回路31に対してアクノリッ
ジS11を返す。調停回路31はこれを受けてマイクロ
プロセッサ28にアクノリッジS15を返す。マイクロ
プロセッサ28はアクノリッジS15が返ると、DMA
コントローラ24に起動S12をかけて、DMAコント
ローラ24に接続されているレジスタEに内部メモリ2
9のアドレスを書き込むとともに、レジスタFにメイン
メモリ22のアドレスを書き込み、レジスタGにデータ
長を書き込んで、ゲート30を開き、DMA転送を開始
する。これにより内部メモリ29からメインメモリ22
に対して直接データS13が転送される。DMA転送が
終了すると、ローカルバス32およびメインバス27の
使用権のリクエストS14,S10が解除され、ゲート
30が閉じられてバス27,32がリリースされる。
(以下、DMA転送方式という)では、周辺装置などが
メインバスに接続されたセントラル・プロセッシング・
ユニット(以下、CPUという)を介さずに直接メイン
メモリとデータの転送処理を行なうことができる。従来
のDMA転送方式では、図2に示すようにメインバス2
7に、メインメモリ22、複数の周辺装置25,26、
メインバス使用権を調停する調停回路23、周辺装置2
5,26とメインメモリ22との間のDMA転送を制御
するDMAコントローラ24およびCPU21が接続さ
れている。周辺装置25,26とメインメモリ22間で
DMA転送を行なうには、まず周辺装置25,26内の
マイクロプロセッサ28が周辺装置内のローカルバス調
停回路31に対してリクエストS14を出す。このリク
エストS14を受けて調停回路31がローカルバス32
の使用権を獲得すると、メインバス調停回路23にリク
エストS10を出す。調停回路23がメインバス27の
使用権を獲得すると、調停回路31に対してアクノリッ
ジS11を返す。調停回路31はこれを受けてマイクロ
プロセッサ28にアクノリッジS15を返す。マイクロ
プロセッサ28はアクノリッジS15が返ると、DMA
コントローラ24に起動S12をかけて、DMAコント
ローラ24に接続されているレジスタEに内部メモリ2
9のアドレスを書き込むとともに、レジスタFにメイン
メモリ22のアドレスを書き込み、レジスタGにデータ
長を書き込んで、ゲート30を開き、DMA転送を開始
する。これにより内部メモリ29からメインメモリ22
に対して直接データS13が転送される。DMA転送が
終了すると、ローカルバス32およびメインバス27の
使用権のリクエストS14,S10が解除され、ゲート
30が閉じられてバス27,32がリリースされる。
【0003】
【発明が解決しようとする課題】上述した従来のDMA
転送方式では、ローカルバス32の使用権を得てもメイ
ンバス27の使用権が得られなければ、ローカルバス3
2をホールドしたまま何も行なえないため、ローカルバ
ス32の効率が悪いという問題点があった。また、レジ
スタGに書き込んだデータ長分の転送が終わるまで、メ
インバス27をホールドし続けるため、このデータ長が
長い場合、途中で他の周辺装置からデータを転送しよう
としても、前のデータが転送し終わるまで待たなければ
ならず、その間処理が停止してしまい、処理効率が悪い
という問題点があった。さらに、メインバス27のバス
幅とローカルバス32のバス幅が異なる場合、1回のD
MA転送により送れるデータ量はバス幅が狭いローカル
バス32のバス幅に制限されてしまうという問題があっ
た。
転送方式では、ローカルバス32の使用権を得てもメイ
ンバス27の使用権が得られなければ、ローカルバス3
2をホールドしたまま何も行なえないため、ローカルバ
ス32の効率が悪いという問題点があった。また、レジ
スタGに書き込んだデータ長分の転送が終わるまで、メ
インバス27をホールドし続けるため、このデータ長が
長い場合、途中で他の周辺装置からデータを転送しよう
としても、前のデータが転送し終わるまで待たなければ
ならず、その間処理が停止してしまい、処理効率が悪い
という問題点があった。さらに、メインバス27のバス
幅とローカルバス32のバス幅が異なる場合、1回のD
MA転送により送れるデータ量はバス幅が狭いローカル
バス32のバス幅に制限されてしまうという問題があっ
た。
【0004】本発明は、このような従来の技術が有する
課題を解決するために提案されたものであり、周辺装置
とメインバス間のDMA転送の際にローカルバスの効率
を上げられるとともに、複数の周辺装置の並列処理を可
能とし、さらにメインバスとローカルバスのバス幅が異
なっていて各バス幅を十分に活用できるDMA転送方式
を提供することを目的とする。
課題を解決するために提案されたものであり、周辺装置
とメインバス間のDMA転送の際にローカルバスの効率
を上げられるとともに、複数の周辺装置の並列処理を可
能とし、さらにメインバスとローカルバスのバス幅が異
なっていて各バス幅を十分に活用できるDMA転送方式
を提供することを目的とする。
【0005】
【課題を解決するための手段】この目的を達成するため
に本発明によるDMA転送方式は、メインバスにメイン
メモリと、メインバスの使用権を調停する調停回路と、
このメインメモリとDMA転送を行なう複数の周辺装置
が接続され、この周辺装置内には、装置の内部動作を制
御するマイクロプロセッサと、転送データが記憶される
内部メモリと、上記メインメモリにDMA転送するデー
タを一時的に蓄えるデータ蓄積手段と、上記内部メモリ
とこのデータ蓄積手段との間のDMA転送を制御する第
1のDMAコントローラと、上記メインメモリと上記デ
ータ蓄積手段との間のDMA転送を制御する第2のDM
Aコントローラとがローカルバスによって接続されて設
けられている。
に本発明によるDMA転送方式は、メインバスにメイン
メモリと、メインバスの使用権を調停する調停回路と、
このメインメモリとDMA転送を行なう複数の周辺装置
が接続され、この周辺装置内には、装置の内部動作を制
御するマイクロプロセッサと、転送データが記憶される
内部メモリと、上記メインメモリにDMA転送するデー
タを一時的に蓄えるデータ蓄積手段と、上記内部メモリ
とこのデータ蓄積手段との間のDMA転送を制御する第
1のDMAコントローラと、上記メインメモリと上記デ
ータ蓄積手段との間のDMA転送を制御する第2のDM
Aコントローラとがローカルバスによって接続されて設
けられている。
【0006】また、本発明によるDMA転送方式は、上
記データ蓄積手段からメインメモリへのDMA転送は、
第2のDMAコントローラが、転送データの1ワード分
ごとに上記調停回路に対してメインバスのリクエストを
出して行なう構成としてある。
記データ蓄積手段からメインメモリへのDMA転送は、
第2のDMAコントローラが、転送データの1ワード分
ごとに上記調停回路に対してメインバスのリクエストを
出して行なう構成としてある。
【0007】また、本発明によるDMA転送方式は、上
記データ蓄積手段がフリップフロップからなり、上記メ
インバスと上記ローカルバスとのバス幅が異なる場合
は、このフリップフロップを複数面設ける構成をとる。
記データ蓄積手段がフリップフロップからなり、上記メ
インバスと上記ローカルバスとのバス幅が異なる場合
は、このフリップフロップを複数面設ける構成をとる。
【0008】
【作用】上述した請求項1に対応する構成によれば、メ
インメモリと周辺装置内の内部メモリの間でDMA転送
を行なう際に、内部メモリとデータ蓄積手段との間のD
MA転送と、データ蓄積手段とメインメモリとの間のD
MA転送とに別けて行なうことができるので、同時にメ
インバスとローカルバスの使用権を得る必要がなく、ロ
ーカルバス内におけるデータ転送の効率を上げられる。
インメモリと周辺装置内の内部メモリの間でDMA転送
を行なう際に、内部メモリとデータ蓄積手段との間のD
MA転送と、データ蓄積手段とメインメモリとの間のD
MA転送とに別けて行なうことができるので、同時にメ
インバスとローカルバスの使用権を得る必要がなく、ロ
ーカルバス内におけるデータ転送の効率を上げられる。
【0009】また、請求項2に対応する構成によれば、
転送データの1ワードごとにメインバスの使用権を調停
回路に返しながらDMA転送を行なうようにしたこと
で、一つの周辺装置だけがメインバスを専有しなくな
り、別の周辺装置がメインバスのリクエストを出してい
れば、その周辺装置にメインバスの使用権を移すことが
できる。これにより、複数の周辺装置による並列処理が
可能となる。
転送データの1ワードごとにメインバスの使用権を調停
回路に返しながらDMA転送を行なうようにしたこと
で、一つの周辺装置だけがメインバスを専有しなくな
り、別の周辺装置がメインバスのリクエストを出してい
れば、その周辺装置にメインバスの使用権を移すことが
できる。これにより、複数の周辺装置による並列処理が
可能となる。
【0010】また、請求項3に対応する構成によれば、
メインバスとローカルバスのバス幅が異なっていたとし
ても、1回のDMA転送によって転送できるデータ量が
ローカルバスのバス幅に制限されなくなり、各バス幅を
有効に活用できる。
メインバスとローカルバスのバス幅が異なっていたとし
ても、1回のDMA転送によって転送できるデータ量が
ローカルバスのバス幅に制限されなくなり、各バス幅を
有効に活用できる。
【0011】
【実施例】以下、本発明によるDMA転送方式の具体的
な実施例を図面に基づき詳細に説明する。図1のブロッ
ク図に、このDMA転送方式の一実施例を示す。この図
で、メインバス6には、CPU1、メインメモリ2、メ
インバス調停回路3および複数の周辺装置4,5が接続
されている。これら周辺装置4,5は同様な内部構成と
なっている。また、周辺装置4,5内はローカルバス1
3により、マイクロプロセッサ7、内部メモリ8が接続
され、さらに周辺装置とメインメモリ2との間のDMA
転送データを一時的に蓄えるデータ蓄積手段となるフリ
ップフロップ9、内部メモリ8とフリップフロップ9の
間のDMA転送を制御する第1のDMAコントローラ1
1、フリップフロップ9とメインメモリ2の間のDMA
転送を制御する第2のDMAコントローラ12およびロ
ーカルバス使用権調停回路18がローカルバス12によ
り接続されている。ここで、フリップフロップ9はゲー
ト10を介してメインバス2に接続されている。
な実施例を図面に基づき詳細に説明する。図1のブロッ
ク図に、このDMA転送方式の一実施例を示す。この図
で、メインバス6には、CPU1、メインメモリ2、メ
インバス調停回路3および複数の周辺装置4,5が接続
されている。これら周辺装置4,5は同様な内部構成と
なっている。また、周辺装置4,5内はローカルバス1
3により、マイクロプロセッサ7、内部メモリ8が接続
され、さらに周辺装置とメインメモリ2との間のDMA
転送データを一時的に蓄えるデータ蓄積手段となるフリ
ップフロップ9、内部メモリ8とフリップフロップ9の
間のDMA転送を制御する第1のDMAコントローラ1
1、フリップフロップ9とメインメモリ2の間のDMA
転送を制御する第2のDMAコントローラ12およびロ
ーカルバス使用権調停回路18がローカルバス12によ
り接続されている。ここで、フリップフロップ9はゲー
ト10を介してメインバス2に接続されている。
【0012】つぎに、このような構成のDMA転送方式
において周辺装置4,5とメインメモリ2間でDMA転
送を行なう場合の動作手順を説明する。まず、周辺装置
からメインメモリ2にDMA転送を行なうには、マイク
ロプロセッサ7がDMAコントローラ11に対して起動
S1をかけ、レジスタAに内部メモリアドレスを書き込
むとともに、レジスタBにデータ長を書き込む。続い
て、DMAコントローラ11がローカルバス使用権調停
回路18にリクエストS2を出し、バス13の使用権が
得られると調停回路18はDMAコントローラ11にア
クノリッジS3を返し、内部メモリ8からフリップフロ
ップ9にデータS4が転送される。このときマイクロプ
ロセッサ7がメインメモリ2に送信したいデータの全デ
ータ長をフリップフロップ9に転送する。続いて、マイ
クロプロセッサ7はDMAコントローラ12に起動をか
け、レジスタCにメインメモリアドレスを書き込むとと
もに、レジスタDにデータ長を書き込む。すると、DM
Aコントローラ12はメインバス使用権調停回路3にリ
クエストS5を出し、バス6の使用権が得られると調停
回路3はDMAコントローラ12にアクノリッジS6を
返す。これによりゲート10が開き、フリップフロップ
9からメインメモリ2にデータS7が転送される。
において周辺装置4,5とメインメモリ2間でDMA転
送を行なう場合の動作手順を説明する。まず、周辺装置
からメインメモリ2にDMA転送を行なうには、マイク
ロプロセッサ7がDMAコントローラ11に対して起動
S1をかけ、レジスタAに内部メモリアドレスを書き込
むとともに、レジスタBにデータ長を書き込む。続い
て、DMAコントローラ11がローカルバス使用権調停
回路18にリクエストS2を出し、バス13の使用権が
得られると調停回路18はDMAコントローラ11にア
クノリッジS3を返し、内部メモリ8からフリップフロ
ップ9にデータS4が転送される。このときマイクロプ
ロセッサ7がメインメモリ2に送信したいデータの全デ
ータ長をフリップフロップ9に転送する。続いて、マイ
クロプロセッサ7はDMAコントローラ12に起動をか
け、レジスタCにメインメモリアドレスを書き込むとと
もに、レジスタDにデータ長を書き込む。すると、DM
Aコントローラ12はメインバス使用権調停回路3にリ
クエストS5を出し、バス6の使用権が得られると調停
回路3はDMAコントローラ12にアクノリッジS6を
返す。これによりゲート10が開き、フリップフロップ
9からメインメモリ2にデータS7が転送される。
【0013】フリップフロップ9からメインメモリ2間
の転送においては、1ワード分の転送が終了すると、一
度メインバス使用権のリクエストを解除し、バス6をリ
リースする。転送すべきデータが残っていれば、再びバ
ス6のリクエストを出し、データがなくなるまでこれを
繰り返す。メインバス6上でDMA転送中であるとき
は、マイクロプロセッサ7とローカルバス13は独自の
処理を実行できる。
の転送においては、1ワード分の転送が終了すると、一
度メインバス使用権のリクエストを解除し、バス6をリ
リースする。転送すべきデータが残っていれば、再びバ
ス6のリクエストを出し、データがなくなるまでこれを
繰り返す。メインバス6上でDMA転送中であるとき
は、マイクロプロセッサ7とローカルバス13は独自の
処理を実行できる。
【0014】一方、メインメモリ2から周辺装置4,5
にDMA転送を行なう場合は、上述した手順とは逆に、
まずメインメモリ2からフリップフロップ9にデータを
転送し、つぎにフリップフロップ9から内部メモリ8に
データを転送する。
にDMA転送を行なう場合は、上述した手順とは逆に、
まずメインメモリ2からフリップフロップ9にデータを
転送し、つぎにフリップフロップ9から内部メモリ8に
データを転送する。
【0015】メインバス6とローカルバス13のバス幅
が異なる場合は、たとえばメインバス6が32ビット
で、ローカルバス13が16ビットであるような場合、
フリップフロップ9を2面設けることで、内部メモリ8
とフリップフロップ間は16ビットずつ、フリップフロ
ップ第1面と第2面で交互に転送し、メインメモリ2と
フリップフロップ間はフリップフロップ第1面と第2面
に一度に32ビットのデータを転送することができる。
が異なる場合は、たとえばメインバス6が32ビット
で、ローカルバス13が16ビットであるような場合、
フリップフロップ9を2面設けることで、内部メモリ8
とフリップフロップ間は16ビットずつ、フリップフロ
ップ第1面と第2面で交互に転送し、メインメモリ2と
フリップフロップ間はフリップフロップ第1面と第2面
に一度に32ビットのデータを転送することができる。
【0016】なお、本発明は上述した実施例に限定され
ず、要旨の範囲内で種々の変更実施が可能である。
ず、要旨の範囲内で種々の変更実施が可能である。
【0017】
【発明の効果】以上説明したように本発明によれば、メ
インメモリと周辺装置内の内部メモリとの間でDMA転
送を行なうにあたって、ローカルバスとメインバスとの
間に設けたデータ蓄積手段を介してデータの転送を行な
えるので、ローカルバスとメインバスの使用権を同時に
獲得する必要がなく、ローカルバスの効率を上げること
ができる。また、メインバスの使用権は1ワード分の転
送が終了するごとにリリースされるので、他の周辺装置
がリクエストを出していれば使用権を移すことができ、
複数の周辺装置の並列処理が可能になるという利点があ
る。さらに、メインバスとローカルバスのバス幅が異な
る場合は、一時的なデータ蓄積手段となるフリップフロ
ップを複数面設けることにより、各バスのバス幅を十分
に活用した転送を行なえるという利点がある。
インメモリと周辺装置内の内部メモリとの間でDMA転
送を行なうにあたって、ローカルバスとメインバスとの
間に設けたデータ蓄積手段を介してデータの転送を行な
えるので、ローカルバスとメインバスの使用権を同時に
獲得する必要がなく、ローカルバスの効率を上げること
ができる。また、メインバスの使用権は1ワード分の転
送が終了するごとにリリースされるので、他の周辺装置
がリクエストを出していれば使用権を移すことができ、
複数の周辺装置の並列処理が可能になるという利点があ
る。さらに、メインバスとローカルバスのバス幅が異な
る場合は、一時的なデータ蓄積手段となるフリップフロ
ップを複数面設けることにより、各バスのバス幅を十分
に活用した転送を行なえるという利点がある。
【図1】本発明によるDMA転送方式の一実施例を示す
ブロック図である。
ブロック図である。
【図2】従来のDMA転送方式を示すブロック図であ
る。
る。
1 CPU 2 メインメモリ 3 メインバス調停回路 4,5 周辺装置 6 メインバス 7 マイクロプロセッサ 8 内部メモリ 9 フリップフロップ 10 ゲート 11 第1のDMAコントローラ 12 第2のDMAコントローラ 13 ローカルバス
Claims (3)
- 【請求項1】 メインバスにメインメモリと、メインバ
スの使用権を調停する調停回路と、このメインメモリと
DMA転送を行なう複数の周辺装置が接続され、この周
辺装置内には、装置の内部動作を制御するマイクロプロ
セッサと、転送データが記憶される内部メモリと、上記
メインメモリにDMA転送するデータを一時的に蓄える
データ蓄積手段と、上記内部メモリとこのデータ蓄積手
段との間のDMA転送を制御する第1のDMAコントロ
ーラと、上記メインメモリと上記データ蓄積手段との間
のDMA転送を制御する第2のDMAコントローラとが
ローカルバスによって接続されて設けられていることを
特徴とするDMA転送方式。 - 【請求項2】 上記データ蓄積手段からメインメモリへ
のDMA転送は、第2のDMAコントローラが、転送デ
ータの1ワード分ごとに上記調停回路に対してメインバ
スのリクエストを出して行なうことを特徴とする請求項
1記載のDMA転送方式。 - 【請求項3】 上記データ蓄積手段がフリップフロップ
からなり、上記メインバスと上記ローカルバスとのバス
幅が異なる場合は、このフリップフロップを複数面設け
ることを特徴とする請求項1または請求項2記載のDM
A転送方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4105918A JP2985496B2 (ja) | 1992-03-31 | 1992-03-31 | Dma転送方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4105918A JP2985496B2 (ja) | 1992-03-31 | 1992-03-31 | Dma転送方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05282239A true JPH05282239A (ja) | 1993-10-29 |
JP2985496B2 JP2985496B2 (ja) | 1999-11-29 |
Family
ID=14420249
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4105918A Expired - Lifetime JP2985496B2 (ja) | 1992-03-31 | 1992-03-31 | Dma転送方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2985496B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4864331A (en) * | 1986-10-22 | 1989-09-05 | Markem Corporation | Offset electrostatic imaging process |
CN1322441C (zh) * | 2003-10-30 | 2007-06-20 | 株式会社东芝 | 多芯片封装型存储器*** |
-
1992
- 1992-03-31 JP JP4105918A patent/JP2985496B2/ja not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4864331A (en) * | 1986-10-22 | 1989-09-05 | Markem Corporation | Offset electrostatic imaging process |
CN1322441C (zh) * | 2003-10-30 | 2007-06-20 | 株式会社东芝 | 多芯片封装型存储器*** |
Also Published As
Publication number | Publication date |
---|---|
JP2985496B2 (ja) | 1999-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5119480A (en) | Bus master interface circuit with transparent preemption of a data transfer operation | |
JPH0354375B2 (ja) | ||
JPH08255124A (ja) | データ処理システムおよび方法 | |
JP2985496B2 (ja) | Dma転送方式 | |
JPH07295947A (ja) | データ転送管理装置及び方法 | |
JPH04323755A (ja) | Dma装置 | |
JP3240863B2 (ja) | 調停回路 | |
JP2583586B2 (ja) | バス制御方法 | |
JPH04225458A (ja) | コンピュータ | |
JP2687716B2 (ja) | 情報処理装置 | |
JPS6217780B2 (ja) | ||
JPH05173936A (ja) | データ転送処理装置 | |
JPS6041157A (ja) | バス争奪制御方式 | |
JPH10301897A (ja) | アービトレーション方法及びその装置 | |
JP2587100B2 (ja) | データ転送制御方法 | |
JP2556290B2 (ja) | バス調停装置 | |
JPH04209059A (ja) | 半導体集績回路 | |
JPS60136853A (ja) | デ−タ転送方式 | |
JPS63182765A (ja) | ダイレクトメモリアクセス制御方式 | |
JPH01250163A (ja) | バス制御装置 | |
JPH0473181B2 (ja) | ||
JPS5975354A (ja) | プロセッサ装置 | |
JPS6341973A (ja) | マルチプロセツサシステム | |
JPH0310354A (ja) | データ転送制御システム | |
JPH01142962A (ja) | データ転送制御方式 |