JP2962586B2 - 半導体装置とその製造方法及びこれに用いる接合体 - Google Patents

半導体装置とその製造方法及びこれに用いる接合体

Info

Publication number
JP2962586B2
JP2962586B2 JP6398891A JP6398891A JP2962586B2 JP 2962586 B2 JP2962586 B2 JP 2962586B2 JP 6398891 A JP6398891 A JP 6398891A JP 6398891 A JP6398891 A JP 6398891A JP 2962586 B2 JP2962586 B2 JP 2962586B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
lead frame
conductor pattern
pattern portion
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6398891A
Other languages
English (en)
Other versions
JPH04277636A (ja
Inventor
克哉 深瀬
正人 田中
清貴 島田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP6398891A priority Critical patent/JP2962586B2/ja
Publication of JPH04277636A publication Critical patent/JPH04277636A/ja
Application granted granted Critical
Publication of JP2962586B2 publication Critical patent/JP2962586B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置とその製造方
法及び半導体装置の製造に用いる接合体に関する。
【０００２】
【従来の技術】半導体チップを搭載するリードフレーム
は半導体チップの高集積化とともに、ますます高密度化
が進んでいる。プレス加工あるいはエッチング加工によ
ってリードフレームを製造する場合は、使用するリード
フレームの材厚によってリードフレームピッチの加工限
界が規定されるから、ファインピッチのリードフレーム
を製造する場合にはより薄厚の材料を使わなければなら
ない。最近では0.1mm 程度の材厚の材料も用いられるよ
うになっている。
【０００３】ところで、材厚が薄くなるとそれに伴って
リードの強度が低下するから、加工後の取り扱い時にリ
ードの変形が生じたりしやすくなるといった問題点があ
る。そこで、ファインピッチを可能とするため薄厚の導
体材料として銅箔を用い、この銅箔を剥離性の接着剤で
キャリアフィルムに貼着し、その後、エッチング加工し
てリードを形成している。
【０００４】
【発明が解決しようとする課題】しかしながら、上記の
従来方法では薄厚の銅箔をキャリアフィルムで支持した
接合体に対してエッチング等の処理を施さなければなら
ず、ワイヤボンディング性を向上させるためにボンディ
ング部にめっきを施したりする場合もこの接合体に対し
てめっき処理をしなければならず、製造工程が厄介であ
るという問題点がある。上記のキャリアフィルム上に導
体パターンを形成した接合体は、図１(e) に示すような
半導体装置（樹脂封止部２の半導体チップ３０搭載側の
外面に接続端子４をグリッド状に配置したもの）の製造
に利用できるが、このような半導体装置を製造する場合
も、樹脂封止を行った後、キャリアフィルムで接続端子
を形成する部位をエッチングし、次に、接続端子を形成
する部位にめっき処理を施したりしなければならず、製
造工程がやはり厄介であるという問題点があった。
【０００５】なお、上記の図１(e) に示す半導体装置
は、半導体チップ３０を樹脂封止した樹脂封止部２の片
面側に接続端子４を配置したものであり、このような樹
脂封止部２の外面に接続端子４を設けた半導体装置は高
密度実装にきわめて有効である。本発明はこのような樹
脂封止部に導体パターンが埋没して封止され、樹脂封止
部の外面側に接続端子が配置される形態の半導体装置及
び半導体装置の製造方法等に関するものであり、リード
パターンが高密度に形成でき、かつ、上記の半導体装置
の製造にあたって製造が容易にでき、それによって製造
コストを効果的に下げることができる半導体装置とその
製造方法及び半導体装置の製造に好適に用いられる接合
体を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、半導体装置にお
いて、リードフレームに設けられた導体パターン部と半
導体チップとが電気的に接続され、前記リードフレーム
の半導体チップが搭載された片面側が、前記半導体チッ
プおよび前記導体パターン部を含めて樹脂封止され、該
樹脂封止された封止範囲に対応する前記リードフレーム
の他面側が、絶縁性フィルムにより被覆され、該絶縁性
フィルムに前記導体パターン部の接続端子を形成する部
位が底面に露出する透孔が形成され、該透孔内に、導体
パターン部と電気的に接続して先端が前記絶縁性フィル
ムの表面から突出する接続端子が形成されていることを
特徴とする。また、リードフレームに設けられた導体パ
ターン部と半導体チップとが電気的に接続され、前記リ
ードフレームの半導体チップが搭載された片面側が、前
記半導体チップおよび前記導体パターン部を含めて樹脂
封止され、該樹脂封止された封止範囲に対応する前記リ
ードフレームの他面側が、保護コーティングにより被覆
され、該保護コーティングに前記導体パターン部の接続
端子を形成する部位が底面に露出する透孔が形成され、
該透孔内に、前記導体パターン部と電気的に接続して先
端が前記保護コーティングの表面から突出する接続端子
が形成されていることを特徴とする。また、前記接続端
子がはんだバンプであることを特徴とする。また、半導
体装置の製造方法において、パッド部および導体パター
ン部が設けられたリードフレームの前記導体パターン部
の外部接続用の接続端子を形成する部位にめっきを施
し、該リードフレームの半導体チップが搭載されて樹脂
封止される片面側とは反対側の他面側に、前記接続端子
を形成する部位にあらかじめ透孔を形成した絶縁性フィ
ルムを、少なくとも前記片面側の樹脂封止される範囲と
対応する範囲にわたり貼着してリードフレームと絶縁性
フィルムとの接合体を形成し、該接合体の前記パッド部
に半導体チップを搭載して該半導体チップと前記導体パ
ターン部とを電気的に接続し、前記接合体の半導体チッ
プを搭載した片面側を前記半導体チップおよび前記導体
パターン部を含めて樹脂封止した後、前記絶縁性フィル
ムを貼着した他面側の前記導体パターン部が底面に露出
する前記透孔内に、前記導体パターン部と電気的に接続
して先端が前記絶縁性フィルムの表面から突出する接続
端子を形成することを特徴とする。また、パッド部およ
び導体パターン部が設けられたリードフレームの前記導
体パターン部の外部接続用の接続端子を形成する部位に
めっきを施し、該リードフレームの半導体チップが搭載
されて樹脂封止される片面側とは反対側の他面側に、少
なくとも前記片面側の樹脂封止される範囲と対応する範
囲にわたり絶縁性フィルムを貼着してリードフレームと
絶縁性フィルムとの接合体を形成し、該接合体の前記パ
ッド部に半導体チップを搭載して該半導体チップと前記
導体パターン部とを電気的に接続し、前記接合体の半導
体チップを搭載した片面側を前記半導体チップおよび前
記導体パターン部を含めて樹脂封止した後、前記絶縁性
フィルムに導体パターン部の接続端子を形成する部位が
底面に露出する透孔を形成し、該透孔内に、前記導体パ
ターン部と電気的に接続して先端が前記絶縁性フィルム
の表面から突出する接続端子を形成することを特徴とす
る。また、パッド部および導体パターン部が設けられた
リードフレームの前記導体パターン部の外部接続用の接
続端子を形成する部位にめっきを施し、該リードフレー
ムの半導体チップが搭載されて樹脂封止される片面側と
は反対側の他面側に、少なくとも前記片面側の樹脂封止
される範囲と対応する範囲にわたり電気的絶縁性を有す
る転写フィルムを貼着してリードフレームと転写フィル
ムとの接合体を形成し、該接合体の前記パッド部に半導
体チップを搭載して該半導体チップと前記導体パターン
部とを電気的に接続し、前記接合体の半導体チップを搭
載した片面側を前記半導体チップおよび前記導体パター
ン部を含めて樹脂封止し、前記転写フィルムを剥離除去
した後、前記リードフレームの転写フィルムが貼着され
ていた範囲にわたり、導体パターン部の接続端子を形成
する部位を除き保護コーティングを施し、該保護コーテ
ィングを施したリードフレームの他面側に露出した前記
導体パターン部の接続端子を形成する部位に、前記導体
パターン部と電気的に接続して先端が前記保護コーティ
ングの表面から突出する接続端子を形成することを特徴
とする。また、パッド部および導体パターン部が設けら
れたリードフレームの前記導体 パターン部のアウターリ
ードにめっきを施し、該リードフレームの半導体チップ
が搭載されて樹脂封止される片面側とは反対側の他面側
に、少なくとも前記片面側の樹脂封止される範囲と対応
する範囲にわたり電気的絶縁性を有する転写フィルムを
貼着してリードフレームと転写フィルムとの接合体を形
成し、該接合体の前記パッド部に半導体チップを搭載し
て該半導体チップと前記導体パターン部とを電気的に接
続し、前記接合体の半導体チップを搭載した片面側を、
樹脂封止される範囲の外方に前記アウターリードを延出
させて前記半導体チップおよび前記導体パターン部を含
めて樹脂封止し、前記転写フィルムを剥離除去した後、
樹脂封止された範囲と対応するリードフレームの他面側
の範囲に保護コーティングを施すことを特徴とする。ま
た、リードフレームと絶縁性フィルムとの接合体におい
て、パッド部および導体パターン部が設けられるととも
に、前記導体パターン部の外部接続用の接続端子を形成
する部位にめっきが施されたリードフレームの、半導体
チップが搭載されて樹脂封止される片面側とは反対側の
他面側に、少なくとも前記片面側の樹脂封止される範囲
と対応する範囲にわたり、前記導体パターン部の接続端
子を形成する部位が底面に露出する透孔が形成された絶
縁性フィルムが貼着されていることを特徴とする。
【０００７】
【実施例】以下、本発明の好適な実施例を添付図面に基
づいて詳細に説明する。本発明に係る半導体装置の製造
方法は、半導体チップを接合するパッド部や導体パター
ン部が形成される導体部とこの導体部を支持する電気的
絶縁性を有するキャリアフィルムとをあらかじめ別体で
形成した後、たがいに貼着して樹脂封止等の加工を施す
ことを特徴とする。図１は半導体装置の製造方法の第１
の実施例を示す。本実施例ではまず、図１(a) に示すよ
うに、薄厚の導体材料にエッチング加工あるいはプレス
加工を施して所定パターンを有するリードフレーム１０
を形成すると共に、リードフレーム１０と別体にリード
フレーム１０に貼着するための絶縁性フィルムであるキ
ャリアフィルム２０を形成する。リードフレーム１０に
は半導体チップを接合するためのパッド部１２および導
体パターン部１４等の所定パターンを形成する。また、
リードフレーム１０にはワイヤボンディングの際にボン
ディング部となる部位に金めっき等を施したり、接続端
子としてバンプを形成する部位にめっき等の所要の表面
処理を施す。また、キャリアフィルム２０には接続端子
を形成する部位にあらかじめ透孔２２を形成しておく。
【０００８】次に、上記のリードフレーム１０とキャリ
アフィルム２０とを位置合わせして接着する（図１(b)
）。この接合体に対し、上記パッド部１２に半導体チ
ップ３０を接合し、ワイヤボンディングによって半導体
チップ３０と導体パターン部１４とを接続する（図１
(c) ）。次いで、半導体チップ３０を樹脂封止する（図
１(d))。このときの樹脂封止は上記の接合体で半導体チ
ップ３０を搭載する片面側のみ樹脂封止するもので、キ
ャリアフィルム２０は樹脂封止部２の外面に露出するよ
うにする。キャリアフィルム２０にはあらかじめ透孔２
２が形成されているから、透孔２２部分の内底面に導体
パターン部１４が露出する。導体パターン部１４の透孔
２２部分にはあらかじめ表面処理が施してあり、そのま
まはんだを盛ることによってバンプ状の接続端子４を形
成することができる（図１(e))。
【０００９】上記実施例の半導体装置の製造方法は、リ
ードフレーム１０に導体パターン部１４等の所要のパタ
ーンを形成するとともに、必要な表面処理をあらかじめ
施した後にキャリアフィルム２０を貼着するから、後工
程で表面処理を施したりする必要がなく、後工程側での
処理が非常に簡単になるという利点がある。また、リー
ドフレーム１０の製造にあたっては、従来のエッチング
加工等の製造方法やめっき等の表面処理方法がそのまま
利用できるから製造も容易である。そして、リードフレ
ーム１０の取り扱いにおいてはキャリアフィルム２０を
リードフレーム１０に貼着して導体パターン部１４等を
支持することで、より薄厚の導体材料を用いることがで
き導体パターンの高密度化にも有効に対処することがで
きるという利点がある。
【００１０】上記実施例においては、リードフレーム１
０に貼着するキャリアフィルム２０としてあらかじめ透
孔２２等の加工を施したフィルムを用いたが、リードフ
レーム１０に貼着する際には単にシート状のキャリアフ
ィルムを用い、樹脂封止後にキャリアフィルム２０にエ
ッチング等の処理を施して透孔２２等を形成するように
してもよい。上記例ではキャリアフィルム２０に透孔２
２を形成して透孔２２部分に接続端子としてバンプを形
成したが、外部接続用として導体パターン部１４から樹
脂封止部２の外方にアウターリードを延設するようにし
てもよい。この場合はキャリアフィルム２０に透孔２２
を形成する必要はなく、樹脂封止後にアウターリードの
カットおよびフォーミング加工を行う。図１(a) でのリ
ードフレーム１０を形成する際にアウターリードに所要
の表面処理を施しておくことによって後工程で表面処理
を行う必要がなくなり、そのまま実装可能となる。
【００１１】図２は上記の半導体装置の製造方法の他の
実施例として、剥離性の接着剤を塗布した転写フィルム
を用いた製造方法を示す説明図である。本実施例では、
まずリードフレーム１０に前記転写フィルム４０を接着
した接合体を形成する。リードフレーム１０は上記実施
例と同様にパッド部１２および導体パターン部１４を形
成すると共に必要な表面処理を施したものである（図２
(a) ）。次に、この接合体に半導体チップ３０を接合
し、ワイヤボンディングによって半導体チップ３０と導
体パターン部１４とを接続する（図２(b) ）。次いで、
半導体チップ３０を樹脂封止する。この樹脂封止も図２
(c) に示すように片面の樹脂封止である。次に、樹脂封
止部２から上記の転写フィルム４０を剥離除去する。転
写フィルム４０は剥離性接着剤によって接着されている
から簡単に剥離できる。図２(d)は転写フィルム４０を
剥離した状態である。転写フィルム４０を剥離すること
によって導体パターン部１４が露出するから、導体パタ
ーン部１４を保護するための保護コーティング５０を施
す。保護コーティング５０はスクリーン印刷法でソルダ
ーレジストを塗布する方法等が利用できる。バンプで接
続端子を形成する場合は接続端子を形成する部位を除い
て保護コーティング５０を施すようにする。保護コーテ
ィング５０を施したら、はんだバンプ等によって接続端
子４を形成する。図２(e) は保護コーティング５０を施
して接続端子４を形成した状態を示している。
【００１２】本実施例の半導体装置の製造方法の場合も
転写フィルム４０に接着するリードフレーム１０に導体
パターン部１４等の所要パターンを形成するとともに、
あらかじめ所要の表面処理を施すから、後工程において
リードの表面処理等を行う必要がなくなり、製造工程に
おける困難さが解消でき容易に製造することが可能にな
る。また、これらの表面処理等は従来のリードフレーム
の製造工程において従来行っている処理内容であり、従
来方法がそのまま利用できて確実な製造が可能であり、
かつ製造コストを低減させることができる。
【００１３】なお、上記実施例においては半導体チップ
３０と導体パターン部１４とはワイヤボンディングによ
って接続したが、半導体チップ３０の接続方法はとくに
問わない。バンプによって半導体チップをじかに導体パ
ターン部に接続する方法であってもかまわない。また、
外部接続用の接続端子の配置なども装置に応じて適宜設
定することができる。
【００１４】
【発明の効果】本発明に係る半導体装置とその製造方法
によれば、上述したように、高密度にリードパターンを
形成することができて多ピン化に好適に対応することが
できるとともに、従来のリードフレームの製造方法を利
用することにより製造コストを下げることができる。ま
た、絶縁性フィルムまたは保護コーティングに設けた透
孔の底面に導体パターン部が露出することから、導体パ
ターン部に直接、外部接続用の接続端子を接合して導体
パターン部と接続端子とを電気的に接続することが可能
になる。また、本発明に係る接合体を使用することによ
って、樹脂封止部の範囲内に接続端子を設けた半導体装
置を容易に製造することができる等の著効を奏する。
【図面の簡単な説明】
【図１】半導体装置の製造方法の一実施例を示す説明図
である。
【図２】半導体装置の製造方法の他の実施例を示す説明
図である。
【符号の説明】
２ 樹脂封止部 ４ 接続端子 １０ リードフレーム １２ パッド部 １４ 導体パターン部 ２０ キャリアフィルム ２２ 透孔 ３０ 半導体チップ ４０ 転写フィルム ５０ 保護コーティング
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−146453（ＪＰ，Ａ) 特開 平３−11641（ＪＰ，Ａ) 特開 平３−99456（ＪＰ，Ａ) 特開 昭63−280477（ＪＰ，Ａ) 特開 平３−94430（ＪＰ，Ａ) 実開 昭62−78751（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/60 301 H01L 23/50

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】 リードフレームに設けられた導体パター
    ン部と半導体チップとが電気的に接続され、前記リード
    フレームの半導体チップが搭載された片面側が、前記半
    導体チップおよび前記導体パターン部を含めて樹脂封止
    され、該樹脂封止された封止範囲に対応する 前記リードフレー
    ムの他面側が、絶縁性フィルムにより被覆され、 該絶縁性フィルムに前記導体パターン部の接続端子を形
    成する部位が底面に露出する透孔が形成され、 該透孔内に、導体パターン部と電気的に接続して先端が
    前記絶縁性フィルムの表面から突出する接続端子が形成
    されていることを特徴とする半導体装置。
  2. 【請求項２】 リードフレームに設けられた導体パター
    ン部と半導体チップとが電気的に接続され、前記リード
    フレームの半導体チップが搭載された片面側が、前記半
    導体チップおよび前記導体パターン部を含めて樹脂封止
    され、該樹脂封止された封止範囲に対応する 前記リードフレー
    ムの他面側が、保護コーティングにより被覆され、 該保護コーティングに前記導体パターン部の接続端子を
    形成する部位が底面に露出する透孔が形成され、 該透孔内に、前記導体パターン部と電気的に接続して先
    端が前記保護コーティングの表面から突出する接続端子
    が形成されていることを特徴とする半導体装置。
  3. 【請求項３】 前記接続端子がはんだバンプであること
    を特徴とする請求項１または２記載の半導体装置。
  4. 【請求項４】 パッド部および導体パターン部が設けら
    れたリードフレームの前記導体パターン部の外部接続用
    の接続端子を形成する部位にめっきを施し、 該リードフレームの 半導体チップが搭載されて樹脂封止
    される片面側とは反対側の他面側に、前記接続端子を形
    成する部位にあらかじめ透孔を形成した絶縁性フィルム
    を、少なくとも前記片面側の樹脂封止される範囲と対応
    する範囲にわたり貼着してリードフレームと絶縁性フィ
    ルムとの接合体を形成し、 該接合体の前記パッド部に半導体チップを搭載して該半
    導体チップと前記導体パターン部とを電気的に接続し、 前記接合体の半導体チップを搭載した片面側を前記半導
    体チップおよび前記導体パターン部を含めて樹脂封止し
    た後、 前記絶縁性フィルムを貼着した他面側の前記導体パター
    ン部が底面に露出する前記透孔内に、前記導体パターン
    部と電気的に接続して先端が前記絶縁性フィルムの表面
    から突出する接続端子を形成することを特徴とする半導
    体装置の製造方法。
  5. 【請求項５】 パッド部および導体パターン部が設けら
    れたリードフレームの前記導体パターン部の外部接続用
    の接続端子を形成する部位にめっきを施し、 該リードフレームの 半導体チップが搭載されて樹脂封止
    される片面側とは反対側の他面側に、少なくとも前記片
    面側の樹脂封止される範囲と対応する範囲にわたり絶縁
    性フィルムを貼着してリードフレームと絶縁性フィルム
    との接合体を形成し、 該接合体の前記パッド部に半導体チップを搭載して該半
    導体チップと前記導体パターン部とを電気的に接続し、 前記接合体の半導体チップを搭載した片面側を前記半導
    体チップおよび前記導体パターン部を含めて樹脂封止し
    た後、前記絶縁性フィルムに導体パターン部の接続端子を形成
    する部位が底面に露出する透孔を形成し、 該透孔内に、前記導体パターン部と電気的に接続して先
    端が前記絶縁性フィルムの表面から突出する接続端子を
    形成することを特徴とする 半導体装置の製造方法。
  6. 【請求項６】 パッド部および導体パターン部が設けら
    れたリードフレームの前記導体パターン部の外部接続用
    の接続端子を形成する部位にめっきを施し、 該リードフレーム の半導体チップが搭載されて樹脂封止
    される片面側とは反対側の他面側に、少なくとも前記片
    面側の樹脂封止される範囲と対応する範囲にわたり電気
    的絶縁性を有する転写フィルムを貼着してリードフレー
    ムと転写フィルムとの接合体を形成し、 該接合体の前記パッド部に半導体チップを搭載して該半
    導体チップと前記導体パターン部とを電気的に接続し、 前記接合体の半導体チップを搭載した片面側を前記半導
    体チップおよび前記導体パターン部を含めて樹脂封止
    し、 前記転写フィルムを剥離除去した後、前記リードフレー
    ムの転写フィルムが貼着されていた範囲にわたり、導体
    パターン部の接続端子を形成する部位を除き保護コーテ
    ィングを施し、 該保護コーティングを施したリードフレームの他面側に
    露出した前記導体パターン部の接続端子を形成する部位
    に、前記導体パターン部と電気的に接続して先端が前記
    保護コーティングの表面から突出する接続端子を形成す
    ることを特徴とする半導体装置の製造方法。
  7. 【請求項７】 パッド部および導体パターン部が設けら
    れたリードフレームの前記導体パターン部のアウターリ
    ードにめっきを施し、 該リードフレームの 半導体チップが搭載されて樹脂封止
    される片面側とは反対側の他面側に、少なくとも前記片
    面側の樹脂封止される範囲と対応する範囲にわたり電気
    的絶縁性を有する転写フィルムを貼着してリードフレー
    ムと転写フィルムとの接合体を形成し、 該接合体の前記パッド部に半導体チップを搭載して該半
    導体チップと前記導体パターン部とを電気的に接続し、 前記接合体の半導体チップを搭載した片面側を、樹脂封
    止される範囲の外方に前記アウターリードを延出させて
    前記半導体チップおよび前記導体パターン部を含めて樹
    脂封止し、 前記転写フィルムを剥離除去した後、樹脂封止された範
    囲と対応するリードフレームの他面側の範囲に保護コー
    ティングを施すことを特徴とする半導体装置の製造方
    法。
  8. 【請求項８】 パッド部および導体パターン部が設けら
    れるとともに、前記導体パターン部の外部接続用の接続
    端子を形成する部位にめっきが施されたリードフレーム
    の、半導体チップが搭載されて樹脂封止される片面側と
    は反対側の他面側に、少なくとも前記片面側の樹脂封止
    される範囲と対応する範囲にわたり、前記導体パターン
    部の接続端子を形成する部位が底面に露出する透孔が形
    成された絶縁性フィルムが貼着されていることを特徴と
    するリードフレームと絶縁性フィルムとの接合体。
JP6398891A 1991-03-05 1991-03-05 半導体装置とその製造方法及びこれに用いる接合体 Expired - Lifetime JP2962586B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6398891A JP2962586B2 (ja) 1991-03-05 1991-03-05 半導体装置とその製造方法及びこれに用いる接合体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6398891A JP2962586B2 (ja) 1991-03-05 1991-03-05 半導体装置とその製造方法及びこれに用いる接合体

Publications (2)

Publication Number Publication Date
JPH04277636A JPH04277636A (ja) 1992-10-02
JP2962586B2 true JP2962586B2 (ja) 1999-10-12

Family

ID=13245176

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6398891A Expired - Lifetime JP2962586B2 (ja) 1991-03-05 1991-03-05 半導体装置とその製造方法及びこれに用いる接合体

Country Status (1)

Country Link
JP (1) JP2962586B2 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3352084B2 (ja) * 1994-03-18 2002-12-03 日立化成工業株式会社 半導体素子搭載用基板及び半導体パッケージ
EP1213754A3 (en) * 1994-03-18 2005-05-25 Hitachi Chemical Co., Ltd. Fabrication process of semiconductor package and semiconductor package
JP3337467B2 (ja) * 1994-03-18 2002-10-21 日立化成工業株式会社 半導体パッケージの製造法及び半導体パッケージ
JP4140555B2 (ja) * 1994-03-18 2008-08-27 日立化成工業株式会社 半導体パッケージの製造方法
JP3413191B2 (ja) * 1994-03-18 2003-06-03 日立化成工業株式会社 半導体パッケージの製造法及び半導体パッケージ
JP3413413B2 (ja) * 1994-03-18 2003-06-03 日立化成工業株式会社 半導体素子搭載用基板及びその製造方法
JP4029910B2 (ja) * 1994-03-18 2008-01-09 日立化成工業株式会社 半導体パッケ−ジの製造法及び半導体パッケ−ジ
JP3352083B2 (ja) * 1994-03-18 2002-12-03 日立化成工業株式会社 半導体パッケージ及び半導体素子搭載用基板の製造方法
JP3617072B2 (ja) * 1994-04-05 2005-02-02 凸版印刷株式会社 チップキャリア
JPH0837252A (ja) * 1994-07-22 1996-02-06 Nec Corp 半導体装置
JP3714979B2 (ja) * 1994-09-05 2005-11-09 イビデン株式会社 パッケージ
JPH0878472A (ja) * 1994-09-05 1996-03-22 Hitachi Cable Ltd 半導体装置用基体および半導体装置
JP3103741B2 (ja) * 1995-02-03 2000-10-30 松下電子工業株式会社 樹脂封止型半導体装置およびその製造方法
JP3475569B2 (ja) * 1995-03-28 2003-12-08 イビデン株式会社 パッケージ及びその製造方法
JP3992301B2 (ja) * 1995-04-26 2007-10-17 シチズン電子株式会社 チップ型発光ダイオード
US5677566A (en) * 1995-05-08 1997-10-14 Micron Technology, Inc. Semiconductor chip package
JP3093960B2 (ja) * 1995-07-06 2000-10-03 株式会社三井ハイテック 半導体回路素子搭載基板フレームの製造方法
JP3392992B2 (ja) * 1995-08-11 2003-03-31 日立化成工業株式会社 半導体パッケージ
JP3304705B2 (ja) * 1995-09-19 2002-07-22 セイコーエプソン株式会社 チップキャリアの製造方法
JP3529915B2 (ja) * 1995-09-28 2004-05-24 大日本印刷株式会社 リードフレーム部材及びその製造方法
JPH09116045A (ja) * 1995-10-13 1997-05-02 Dainippon Printing Co Ltd リードフレームを用いたｂｇａタイプの樹脂封止型半導体装置およびその製造方法
US5663593A (en) * 1995-10-17 1997-09-02 National Semiconductor Corporation Ball grid array package with lead frame
JP3445895B2 (ja) * 1996-02-28 2003-09-08 日立化成工業株式会社 半導体パッケ−ジ用チップ支持基板
JP3695890B2 (ja) * 1997-02-19 2005-09-14 ジャパンゴアテックス株式会社 Ｉｃチップ実装用インターポーザ及びｉｃチップパッケージ
JPH11251484A (ja) * 1998-03-06 1999-09-17 Mitsui High Tec Inc チップサイズ型半導体装置
JP3467410B2 (ja) * 1998-06-01 2003-11-17 松下電器産業株式会社 リードフレームの製造方法
JP3196758B2 (ja) * 1999-03-08 2001-08-06 ソニー株式会社 リードフレームとリードフレームの製造方法と半導体装置と半導体装置の製造方法
JP2003110058A (ja) * 2001-10-01 2003-04-11 Dainippon Printing Co Ltd 半導体パッケージ及びその製造方法体装置用回路部材
JP4173346B2 (ja) * 2001-12-14 2008-10-29 株式会社ルネサステクノロジ 半導体装置
JP3783648B2 (ja) * 2002-04-10 2006-06-07 日立電線株式会社 配線板及びそれを用いた半導体装置の製造方法
JP3760913B2 (ja) * 2002-11-29 2006-03-29 日立化成工業株式会社 半導体パッケージ用基板
JP4605177B2 (ja) * 2007-04-20 2011-01-05 日立化成工業株式会社 半導体搭載基板
TW201613052A (en) * 2014-09-30 2016-04-01 Lingsen Precision Ind Ltd Packaging structure and packaging method without planar leads in all directions
JP6827495B2 (ja) * 2019-05-16 2021-02-10 Ｔｏｗａ株式会社 半導体装置の製造方法
CN117976551A (zh) * 2024-04-02 2024-05-03 新恒汇电子股份有限公司 一种可回收载带的智能卡及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6278751U (ja) * 1985-11-06 1987-05-20
JPS63146453A (ja) * 1986-12-10 1988-06-18 Matsushita Electric Ind Co Ltd 半導体パツケ−ジおよびその製造方法
JP2784209B2 (ja) * 1989-06-08 1998-08-06 新光電気工業株式会社 半導体装置
JP2781020B2 (ja) * 1989-09-06 1998-07-30 モトローラ・インコーポレーテッド 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JPH04277636A (ja) 1992-10-02

Similar Documents

Publication Publication Date Title
JP2962586B2 (ja) 半導体装置とその製造方法及びこれに用いる接合体
US6291271B1 (en) Method of making semiconductor chip package
KR100201924B1 (ko) 반도체 장치
JP2592038B2 (ja) 半導体チップ実装方法および基板構造体
JP2860646B2 (ja) 半導体パッケージ及び製造方法
US6271057B1 (en) Method of making semiconductor chip package
JPH08186151A (ja) 半導体装置及びその製造方法
KR20000048246A (ko) 반도체 장치 제조용 캐리어 기판
JPS61137335A (ja) 半導体装置
JP3499392B2 (ja) 半導体装置
JPH11145322A (ja) 半導体装置
JP2858844B2 (ja) 半導体集積回路装置
JP3672885B2 (ja) 半導体装置
KR100565766B1 (ko) 반도체 칩 패키지 및 그 제조방법
JP3337911B2 (ja) 半導体装置及びその製造方法
JP2784248B2 (ja) 半導体装置の製造方法
JPH03257854A (ja) 半導体装置
JPS63244631A (ja) 混成集積回路装置の製造方法
JP3449097B2 (ja) 半導体装置
JP3057194B2 (ja) 半導体パッケージの製造方法
KR100246848B1 (ko) 랜드 그리드 어레이 및 이를 채용한 반도체 패키지
JP3145892B2 (ja) 樹脂封止型半導体装置
JPH10154766A (ja) 半導体パッケージの製造方法及び半導体パッケージ
JP3076302B2 (ja) 半導体装置
JP3033541B2 (ja) Ｔａｂテープ、半導体装置及び半導体装置の製造方法