JP4173346B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4173346B2
JP4173346B2 JP2002291975A JP2002291975A JP4173346B2 JP 4173346 B2 JP4173346 B2 JP 4173346B2 JP 2002291975 A JP2002291975 A JP 2002291975A JP 2002291975 A JP2002291975 A JP 2002291975A JP 4173346 B2 JP4173346 B2 JP 4173346B2
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
leads
terminal
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002291975A
Other languages
English (en)
Other versions
JP2003243600A5 (ja
JP2003243600A (ja
Inventor
富士夫 伊藤
博通 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2002291975A priority Critical patent/JP4173346B2/ja
Priority to TW091124700A priority patent/TW571421B/zh
Priority to KR1020020071824A priority patent/KR20030051222A/ko
Priority to CN02151384A priority patent/CN1424757A/zh
Priority to US10/299,768 priority patent/US6809405B2/en
Priority to CN2008101863830A priority patent/CN101447438B/zh
Publication of JP2003243600A publication Critical patent/JP2003243600A/ja
Priority to US10/878,269 priority patent/US7160759B2/en
Publication of JP2003243600A5 publication Critical patent/JP2003243600A5/ja
Priority to US11/474,332 priority patent/US7507606B2/en
Application granted granted Critical
Publication of JP4173346B2 publication Critical patent/JP4173346B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49506—Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32052—Shape in top view
    • H01L2224/32055—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4801—Structure
    • H01L2224/48011—Length
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48639—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48663—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48664—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/8212—Aligning
    • H01L2224/82148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/82169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, e.g. nozzle
    • H01L2224/8218—Translational movements
    • H01L2224/82181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置およびその製造技術に関し、特に、樹脂封止型半導体装置の多ピン化に適用して有効な技術に関する。
【０００２】
【従来の技術】
リードフレームに搭載された半導体チップをモールド樹脂からなる封止体によって封止した樹脂パッケージの一種にＱＦＮ(Quad Flat Non-leaded package)がある。
【０００３】
ＱＦＮは、ボンディングワイヤを介して半導体チップと電気的に接続される複数のリードのそれぞれの一端部を封止体の外周部の裏面（下面）から露出させて端子を構成し、前記端子の露出面とは反対側の面、すなわち封止体の内部の端子面にボンディングワイヤを接続して前記端子と半導体チップとを電気的に接続する構造となっている。そして、これらの端子を配線基板の電極（フットプリント）に半田付けすることによって実装される。この構造は、リードがパッケージ（封止体）の側面から横方向に延びて端子を構成するＱＦＰ(Quad Flat Package)に比べて、実装面積が小さくなるという利点を備えている。
【０００４】
上記ＱＦＮについては、例えば特開２００１−１８９４１０号公報や特許第３０７２２９１号などに記載がある。
【０００５】
【発明が解決しようとする課題】
しかしながら、このようなＱＦＮは、半導体チップに形成されるＬＳＩの高機能化、高性能化に伴って端子数を増加（多ピン化）しようとすると、次のような問題が生じる。
【０００６】
すなわち、前述したように、ＱＦＮは、封止体の裏面に露出する端子面とは反対側の面にボンディングワイヤを接続するため、端子ピッチとリードのボンディングワイヤ接続箇所のピッチとが同一となる。また、端子面積は、実装時の信頼性を確保するための所定の面積が必要であることから、あまり小さくすることができない。
【０００７】
従って、パッケージサイズを変えずに多ピン化を図ろうとした場合、端子数をそれほど増やすことができないので、大幅な多ピン化ができない。他方、パッケージサイズを大きくして多ピン化を図ろうとすると、半導体チップとボンディングワイヤ接続箇所との距離が長くなり、ボンディングワイヤ長が長くなってしまうため、ワイヤボンディング工程や樹脂モールド工程で隣り合ったワイヤ同士がショートするなどの問題が発生し、製造歩留まりが低下してしまう。
【０００８】
さらに、製造コストを下げる目的で半導体チップをシュリンクした場合も、半導体チップとボンディングワイヤ接続箇所との距離が長くなり、ボンディングワイヤの接続ができなくなる、という問題も発生する。
【０００９】
本発明の目的は、ＱＦＮの多ピン化を達成することのできる技術を提供することにある。
【００１０】
本発明の他の目的は、チップシュリンクに対応したＱＦＮを得ることのできる技術を提供することにある。
【００１１】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１２】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１３】
本発明の半導体装置は、半導体チップと、前記半導体チップが搭載されたダイパッド部と、前記半導体チップの周囲に配置された複数のリードと、前記半導体チップと前記リードを電気的に接続する複数のワイヤと、前記半導体チップ、前記ダイパッド部、前記複数のリードおよび前記複数のワイヤを封止する封止体とを有し、前記複数のリードは、前記半導体チップに近い一端部側のピッチが前記一端部側とは反対側に位置する他端部側のピッチよりも小さくなるように形成され、前記複数のリードのそれぞれには、前記封止体の裏面から外部に突出する端子が選択的に設けられ、前記端子は、前記封止体の各辺に沿って千鳥状に２列ずつ配置されており、前記複数のリードのうち、前記一端部側に近い方に前記端子が配置されたリードの幅は、前記他端部側に近い方に前記端子が配置されたリードの幅よりも広いものである。
【００１４】
また、本発明の半導体装置は、半導体チップと、前記半導体チップが搭載されたシート状のチップ支持体と、前記半導体チップの周囲に配置された複数のリードと、前記半導体チップと前記リードを電気的に接続する複数のワイヤと、前記半導体チップ、前記チップ支持体、前記複数のリードおよび前記複数のワイヤを封止する封止体とを有する半導体装置であって、前記複数のリードは、前記半導体チップに近い一端部側のピッチが、前記一端部側とは反対側に位置する他端部側のピッチよりも小さくなるように形成され、前記複数のリードのそれぞれには、前記封止体の裏面から外部に突出する端子が選択的に設けられ、前記端子は、前記封止体の各辺に沿って千鳥状に２列ずつ配置されており、前記複数のリードのうち、前記一端部側に近い方に前記端子が配置されたリードの幅は、前記他端部側に近い方に前記端子が配置されたリードの幅よりも広いものである。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００１６】
（実施の形態１）
図１は、本実施の形態のＱＦＮの外観（表面側）を示す平面図、図２は、ＱＦＮの外観（裏面側）を示す平面図、図３は、ＱＦＮの内部構造（表面側）を示す平面図、図４は、ＱＦＮの内部構造（裏面側）を示す平面図、図５は、ＱＦＮの断面図である。
【００１７】
本実施の形態のＱＦＮ１は、１個の半導体チップ２を封止体３によって封止した表面実装型のパッケージ構造を有しており、その外形寸法は、例えば縦×横＝１２ｍｍ×１２ｍｍ、厚さ＝１．０ｍｍである。
【００１８】
上記半導体チップ２は、金属製のダイパッド部４上に搭載された状態で封止体３の中央部に配置されている。この半導体チップ２の一辺のサイズは、例えば４ｍｍである。上記ダイパッド部４は、例えば一辺のサイズが４ｍｍ〜７ｍｍの範囲内にある複数種類の半導体チップ２を搭載可能とするために、その径を半導体チップ２の径よりも小さくした、いわゆる小タブ構造になっており、本実施形態では、３ｍｍの径を有している。ダイパッド部４は、これと一体に形成され、封止体３の四隅に延在する４本の吊りリード５ｂによって支持されている。
【００１９】
上記ダイパッド部４の周囲には、ダイパッド部４および吊りリード５ｂと同一の金属からなる複数本（例えば１１６本）のリード５がダイパッド部４を囲むように配置されている。これらのリード５の一端部側（半導体チップ２に近い側）５ａは、Ａｕワイヤ６を介して半導体チップ２の主面のボンディングパッド７と電気的に接続されており、それとは反対側の他端部側５ｃは、封止体３の側面で終端している。
【００２０】
上記リード５のそれぞれは、半導体チップ２との距離を短くするために、一端部側５ａがダイパッド部４の近傍まで引き回され、その先端のピッチ（Ｐ3）は狭ピッチ（０．１８ｍｍ〜０．２ｍｍ）となっている。このため、隣接するリード５とのピッチは、一端部側５ａの方が他端部側５ｃよりも小さくなっている。リード５の形状をこのようにすることにより、リード５の一端部側５ａとボンディングパッド７を結線するＡｕワイヤ６の長さを短く（本実施形態では３ｍｍ以下）することができるので、多ピン化した場合でも、また多ピン化に伴ってリード５のピッチ、すなわちＡｕワイヤ６の間隔が狭くなった場合でも、ＱＦＮ１の製造工程（例えば、ワイヤボンディング工程や樹脂モールド工程）でＡｕワイヤ６同士が短絡する不良の発生を抑制することができる。
【００２１】
図２に示すように、ＱＦＮ１の裏面（基板実装面）には、複数個（例えば１１６個）の外部接続用端子８が設けられている。これらの端子８は、封止体３の各辺に沿って千鳥状に２列ずつ配置され、それぞれの端子８の先端部分は、封止体３の裏面から露出し、かつ外側に突出している。端子８の径（ｄ）は、０．３ｍｍであり、隣接する端子８とのピッチは、同一列の端子８とのピッチ（Ｐ1）が０．６５ｍｍ、他の列の端子とのピッチ（Ｐ2）が０．３２５ｍｍである。
【００２２】
本実施形態の端子８は、リード５と一体に形成されており、端子８の厚さは、１２５μｍ〜１５０μｍ程度である。また、リード５の端子８以外の部分、すなわち一端部側５ａや他端部側５ｃなどの厚さは６５μｍ〜７５μｍ程度である。また、封止体３の外側に突出した端子８の先端部分には、メッキ法あるいは印刷法によって半田層９が被着されている。本実施形態のＱＦＮ１は、これらの端子８を配線基板の電極（フットプリント）に半田付けすることによって実装される。
【００２３】
次に、上記ＱＦＮ１の製造方法を説明する。最初に、図６に示すようなリードフレームＬＦ1を用意する。このリードフレームＬＦ1は、Ｃｕ、Ｃｕ合金またはＦｅ−Ｎｉ合金などの金属板からなり、前述したダイパッド部４、リード５、吊りリード５ｂなどのパターンが縦および横方向に繰り返し形成された構成になっている。すなわち、リードフレームＬＦ1は、複数個（例えば２４個）の半導体チップ２を搭載する多連構造になっている。
【００２４】
上記リードフレームＬＦ1を製造するには、図７に示すような板厚１２５μｍ〜１５０μｍ程度のＣｕ、Ｃｕ合金またはＦｅ−Ｎｉ合金などからなる金属板１０を用意し、ダイパッド部４、リード５および吊りリード５ｂを形成する箇所の片面をフォトレジスト膜１１で被覆する。また、外部接続用の端子８を形成する箇所は、両面をフォトレジスト膜１１で被覆する。そして、この状態で金属板１０を薬液によってエッチングし、片面がフォトレジスト膜１１で被覆された領域の金属板１０の板厚を半分程度（６５μｍ〜７５μｍ）まで薄くする（ハーフエッチング）。このような方法でエッチングを行うことにより、両面共にフォトレジスト膜１１で被覆されていない領域の金属板１０は完全に消失し、片面がフォトレジスト膜１１で被覆された領域に厚さ６５μｍ〜７５μｍ程度のダイパッド部４、リード５および吊りリード５ｂが形成される。また、両面がフォトレジスト膜１１で被覆された領域の金属板１０は薬液によってエッチングされないので、エッチング前と同じ厚さ（１２５μｍ〜１５０μｍ程度）を有する突起状の端子８が形成される。
【００２５】
次に、フォトレジスト膜１１を除去し、続いてリード５の一端部側５ａの表面にＡｇメッキを施すことによって、前記図６に示したリードフレームＬＦ1が完成する。なお、リード５の一端部側５ａにＡｇメッキを施す手段に代えて、リードフレームＬＦ1の全面にＰｄ（パラジウム）メッキを施してもよい。Ｐｄメッキは、Ａｇメッキに比べてメッキ層の膜厚が薄いので、リード５とＡｕワイヤ６の接合性を向上させることができる。また、リードフレームＬＦ1の全面にメッキを施すことにより、端子８の表面にも同時にメッキ層が形成されるので、メッキ工程を短縮することができる。
【００２６】
このように、リードフレームＬＦ1の母材となる金属板１０の一部の片面をフォトレジスト膜１１で被覆してハーフエッチングを施し、リード５の板厚を金属板１０の半分程度まで薄くすることにより、一端部側５ａのピッチが極めて狭い（本実施形態では０．１８ｍｍ〜０．２ｍｍピッチ）リード５を精度よく加工することができる。また、金属板１０の一部の両面をフォトレジスト膜１１で被覆することにより、ダイパッド部４、リード５および吊りリード５ｂの形成と同時に端子８を形成することができる。
【００２７】
次に、上記のようなリードフレームＬＦ1を使ってＱＦＮ１を製造するには、まず図８および図９に示すように、半導体チップ２の素子形成面を上に向けてダイパッド部４上に搭載し、Ａｕペーストやエポキシ樹脂系の接着剤を使って両者を接着する。
【００２８】
上記作業を行うときは、図９に示すように、リードフレームＬＦ1の裏面側に突起状の端子８が位置するので、リードフレームＬＦ1を支持する治具３０Ａの端子８と対向する箇所に溝３１を形成しておくとよい。このようにすると、リードフレームＬＦ1を安定して支持することができるので、ダイパッド部４上に半導体チップ２を搭載する際にリードフレームＬＦ1が変形したり、ダイパッド部４と半導体チップ２の位置がずれたりする不具合を防ぐことができる。
【００２９】
また、本実施形態のＱＦＮ１は、半導体チップ２を金型に装着して樹脂モールドを行う際、半導体チップ２の上面側と下面側の樹脂の流れを均一化するために、吊りリード５ｂの一部を折り曲げることによってダイパッド部４をリード５よりも高い位置に配置するタブ上げ構造としている。従って、図９に示すように、治具３０Ａのダイパッド部４と対向する箇所に突起３２を形成することにより、リードフレームＬＦ1を安定して支持することができるので、ダイパッド部４上に半導体チップ２を搭載する際にリードフレームＬＦ1が変形したり、ダイパッド部４と半導体チップ２の位置がずれたりする不具合を防ぐことができる。
【００３０】
次に、図１０および図１１に示すように、周知のボールボンディング装置を使って半導体チップ２のボンディングパッド７とリード５の一端部側５ａとの間をＡｕワイヤ６で結線する。この場合も図１１に示すように、リードフレームＬＦ1を支持する治具３０Ｂの端子８と対応する箇所に溝３１を形成したり、ダイパッド部４と対応する箇所に突起３２を形成したりしておくことにより、リードフレームＬＦ1を安定して支持することができるので、Ａｕワイヤ６とリード５の位置ずれや、Ａｕワイヤ６とボンディングパッド７の位置ずれを防ぐことができる。
【００３１】
次に、上記リードフレームＬＦ1を図１２に示す金型４０に装着して半導体チップ２を樹脂封止する。図１２は、金型４０の一部（ＱＦＮ約１個分の領域）を示す断面図である。
【００３２】
この金型４０を使って半導体チップ２を樹脂封止する際には、まず下型４０Ｂの表面に薄い樹脂シート４１を敷き、この樹脂シート４１の上にリードフレームＬＦ1を載置する。リードフレームＬＦ1は、突起状の端子８が形成された面を下に向けて載置し、端子８と樹脂シート４１とを接触させる。そしてこの状態で、樹脂シート４１とリードフレームＬＦ1を上型４０Ａと下型４０Ｂで挟み付ける。このようにすると、図に示すように、リード５の下面に位置する端子８が金型４０（上型４０Ａおよび下型４０Ｂ）の押圧力によって樹脂シート４１を押さえ付けるので、その先端部分が樹脂シート４１の中に食い込む。
【００３３】
この結果、図１３に示すように、上型４０Ａと下型４０Ｂの隙間（キャビティ）に溶融樹脂を注入してモールド樹脂を成型することによって封止体３を形成した後、上型４０Ａと下型４０Ｂを分離すると、樹脂シート４１の中に食い込んでいた端子８の先端部分が封止体３の裏面から外側に突出する。
【００３４】
なお、リードフレームＬＦ1の上面を上型４０Ａで押さえ付けると、リードフレームＬＦ1を構成する金属板のバネ力によって、リード５の先端側である一端部側５ａに上向きの力が作用する。そのため、本実施形態のリードフレームＬＦ1のように、端子８を２列に配置した場合は、リード５の一端部側５ａに近い方に端子８が形成されたリード５と、一端部側５ａから離れた方に端子８が形成されたリード５では、端子８が樹脂シート４１を押さえ付ける力に差が生じる。すなわち、一端部側５ａに近い方に形成された端子８は、一端部５ａから離れた方（＝上型４０Ａとリード５の接触部分に近い方）に形成された端子８に比べて樹脂シート４１を押さえる力が弱くなる。この結果、一端部側５ａに近い方に形成された端子８と、一端部側５ａから離れた方に形成された端子８は、封止体３の裏面から外側に突出する高さに差が生じ、これらの端子８を配線基板の電極（フットプリント）上に半田付けした際に、一部の端子８と電極との間が非接触になるオープン不良が発生する虞れがある。
【００３５】
このような虞れがある場合は、図１４に示すように、一端部側５ａに近い方に端子８が形成されたリード５の幅（Ｗ1）を、一端部側５ａから離れた方に端子８が形成されたリード５の幅（Ｗ2）よりも広くする（Ｗ2＜Ｗ1）とよい。このようにすると、端子８が樹脂シート４１を押さえ付ける力がすべてのリード５でほぼ同じになるので、樹脂シート４１の中に食い込む端子８の量、すなわち封止体３の裏面から外側に突出する端子８の先端部分の高さは、すべてのリード５でほぼ同じになる。
【００３６】
また、前述したように、本実施の形態で使用するリードフレームＬＦ1は、ハーフエッチングによってパターン（ダイパッド部４、リード５、吊りリード５ｂなど）を形成するので、リード５の板厚が通常のリードフレームの半分程度まで薄くなっている。そのため、金型４０（上型４０Ａおよび下型４０Ｂ）がリードフレームＬＦ1を押圧する力は、通常のリードフレームを使用した場合に比べて弱くなるので、端子８が樹脂シート４１を押さえ付ける力が弱くなる結果、封止体３の外側に突出する高さが低くなる。
【００３７】
そこで、封止体３の外側に突出する端子８の高さを大きくしたい場合は、図１５に示すように、上型４０Ａと接触する部分（図の○印で囲んだ部分）のリードフレームＬＦ1をハーフエッチングせず、端子８と同じ厚さにしておくとよい。
【００３８】
図１６は、上記金型４０の上型４０ＡがリードフレームＬＦ1と接触する部分を斜線で示した平面図である。また、図１７は、この金型４０のゲートの位置と、キャビティに注入された樹脂の流れる方向を模式的に示した平面図である。
【００３９】
図１６に示すように、上記金型４０は、リードフレームＬＦ1の外枠部分、およびリード５とリード５の連結部分のみが上型４０Ａと接触し、それ以外の全ての領域は、樹脂が注入されるキャビティとして有効に利用される構造になっている。
【００４０】
また、図１７に示すように、上記金型４０の一辺には複数のゲートＧ1〜Ｇ16が設けられており、例えば図の左端の縦方向に並んだ３つのキャビティＣ1〜Ｃ3には、ゲートＧ1、Ｇ2を通じて樹脂が注入され、これらに隣接する３つのキャビティＣ4〜Ｃ6には、ゲートＧ3、Ｇ4を通じて樹脂が注入される構造になっている。一方、上記ゲートＧ1〜Ｇ16と対向する他の一辺には、ダミーキャビティＤＣ1〜ＤＣ8およびエアベント４２が設けられており、例えばゲートＧ1、Ｇ2を通じてキャビティＣ1〜Ｃ3に樹脂が注入されると、キャビティＣ1〜Ｃ3内のエアーがダミーキャビティＤＣ1に流入し、キャビティＣ3内の樹脂にボイドが生じるのを防止する構造になっている。
【００４１】
図１８は、上記キャビティＣ1〜Ｃ18に樹脂を注入してモールド樹脂を成型することにより封止体３を成形した後、金型４０から取り外したリードフレームＬＦ1の平面図、図１９は、図１８のＸ−Ｘ’線に沿った断面図、図２０は、リードフレームＬＦ1の裏面側の平面図である。
【００４２】
次に、リードフレームＬＦ1の裏面に露出した端子８の表面に半田層（９）を形成し、続いて封止体３の表面に製品名などのマークを印刷した後、図１８に示すダイシングラインＬに沿ってリードフレームＬＦ1およびモールド樹脂の一部を切断することにより、前記図１〜図５に示した本実施形態のＱＦＮ１が２４個完成する。なお、ＱＦＮ１を配線基板に実装する際、ＱＦＮ１と配線基板との隙間を大きくしたい場合、すなわちＱＦＮ１のスタンドオフ量を大きくしたい場合は、端子８の表面に形成する半田層９の膜厚を５０μｍ程度まで厚くする。このような厚い膜厚の半田層９を形成するには、例えばメタルマスクを用いて端子８の表面に半田ペーストを印刷する方法を用いる。
【００４３】
このように、本実施の形態のＱＦＮ１は、リード５の一端部側５ａをダイパッド部４の近傍まで引き回しているので、一端部側５ａと半導体チップ２との間の距離を短くすることができ、それら接続するＡｕワイヤ６の長さも短くすることができる。また、端子８を千鳥状に配置してもリード５の一端部側５ａの長さはほぼ等しいので、一端部側５ａの先端が半導体チップ２の各辺に対してほぼ一列に並ぶ。従って、リード５の一端部側５ａと半導体チップ２とを接続するＡｕワイヤ６の長さをほぼ均等にすることができると共に、Ａｕワイヤ６のループ形状もほぼ均等にすることができる。
【００４４】
これにより、隣接するＡｕワイヤ６同士が短絡したり、特に半導体チップ２の四隅近傍でＡｕワイヤ６同士が交差したりする不具合が生じないので、ワイヤボンディングの作業性が向上する。また、隣接するＡｕワイヤ６間のピッチを狭くすることができるので、ＱＦＮ１の多ピン化を実現することができる。
【００４５】
また、リード５の一端部側５ａをダイパッド部４の近傍まで引き回したことにより、端子８からリード５の一端部側５ａまでの距離が長くなる。これにより、封止体３の外部に露出した端子８を通じて封止体３の内部に浸入する水分が半導体チップ２に到達し難くなるので、水分によるボンディングパッド７の腐食を防止することができ、ＱＦＮ１の信頼性が向上する。
【００４６】
また、リード５の一端部側５ａをダイパッド部４の近傍まで引き回すことにより、半導体チップ２をシュリンクしてもＡｕワイヤ６の長さの増加は極めて僅か（例えば半導体チップ２を４ｍｍ角から３ｍｍ角にシュリンクしても、Ａｕワイヤ６の長さの増加は、平均０．７ｍｍ程度）であるため、半導体チップ２のシュリンクに伴うワイヤボンディングの作業性の低下を防止することができる。
【００４７】
（実施の形態２）
前記実施の形態１では、小タブ構造のリードフレームＬＦ1を使って製造したＱＦＮについて説明したが、例えば図２１および図２２に示すように、リード５の一端部側５ａにシート状のチップ支持体３３を貼り付けたリードフレームＬＦ2を使用して製造することも可能である。本実施形態では、上記チップ支持体３３は、絶縁フィルムからなる。
【００４８】
本実施形態で使用するリードフレームＬＦ2は、前記実施の形態１のリードフレームＬＦ1に準じた方法で製造することができる。すなわち、図２３に示すような板厚１２５μｍ〜１５０μｍ程度の金属板１０を用意し、リード５を形成する箇所の片面をフォトレジスト膜１１で被覆する。また、外部接続用の端子８を形成する箇所には、両面にフォトレジスト膜１１を形成する。そして、前記実施の形態１で説明した方法で金属板１０をハーフエッチングすることによって、厚さ６５μｍ〜７５μｍ程度のリード５と厚さ１２５μｍ〜１５０μｍ程度の端子８を同時に形成した後、リード５の一端部側５ａの表面にＡｇメッキを施し、最後に一端部側５ａの上面に絶縁フィルム３３を接着する。なお、絶縁フィルムに代えて、薄い金属板のような導電材料によってチップ支持体３３を構成してもよい。この場合は、リード５同士のショートを防ぐために、絶縁性の接着剤を使ってリード５と接着すればよい。また、金属箔の表面に絶縁性の樹脂を塗布したシートなどによってチップ支持体３３を構成することもできる。
【００４９】
上記のようなリードフレームＬＦ2を使用する場合も、金属板１０の一部の片面をフォトレジスト膜１１でマスクしてハーフエッチングを施すことにより、リード５の板厚を金属板１０の半分程度まで薄くすることができるので、リード５の一端部側５ａのピッチが極めて狭い（例えば０．１８ｍｍ〜０．２ｍｍピッチ）リード５を精度よく加工することができる。また、金属板１０の一部の両面をフォトレジスト膜１１でマスクすることにより、突起状の端子８をリード５と同時に形成することができる。
【００５０】
上記リードフレームＬＦ2は、実施の形態１で使用したリードフレームＬＦ1とは異なり、ダイパッド部４を支持する吊りリード５ｂが不要となるので、その分、リード５の一端部側５ａの先端ピッチに余裕を持たせることができる。
【００５１】
また、チップ支持体３３をリード５で支持することにより、リード５の一端部側５ａと半導体チップ２の距離が短くなるので、Ａｕワイヤ６の長さをさらに短くすることができる。さらに、ダイパッド部４を４本の吊りリード５Ｂで支持する場合に比べてチップ支持体３３を確実に支持できるので、モールド工程で金型内に溶融樹脂を注入した際、チップ支持体３３の変位が抑制され、Ａｕワイヤ６同士の短絡不良が防止できる。
【００５２】
このリードフレームＬＦ2を使ったＱＦＮ１の製造方法は、図２４に示すように、前記実施の形態１で説明した方法と概略同一である。
【００５３】
（実施の形態３）
前記実施の形態１、２では、外部接続用の端子８をリードフレーム材料で構成したが、次のような方法で端子を形成することもできる。
【００５４】
まず、図２５に示すような板厚７５μｍ程度の金属板１０を用意し、ダイパッド部４、リード５および吊りリード５ｂを形成する箇所の両面をフォトレジスト膜１１で被覆する。そして、この状態で金属板１０をエッチングすることによって、ダイパッド部４、リード５および吊りリード５ｂを形成する。次に、フォトレジスト膜１１を除去し、続いてリード５の一端部側５ａの表面にＡｇメッキを施すことによって、リードフレームＬＦ3を作製する。このリードフレームＬＦ3は、外部接続用の端子８がない点を除けば、前記実施の形態１のリードフレームＬＦ1と同一の構成になっている。なお、リードフレームＬＦ3は、前記実施の形態２のリードフレームＬＦ2と同様、ダイパッド部をチップ支持体３３で構成してもよい。また、リードフレームＬＦ3のダイパッド部４、リード５および吊りリード５ｂは、金属板１０をプレスすることによって形成してもよい。
【００５５】
次に、図２６に示すように、リードフレームＬＦ3の一部に実際の端子としては使用されないダミー端子１２を形成する。ダミー端子１２を形成するには、まず、リードフレームＬＦ3の裏面にスクリーン印刷用のマスク１５を重ね合わせ、後の工程で外部接続用の端子を形成する箇所にポリイミド樹脂１２ａを印刷した後、このポリイミド樹脂１２ａをベークする（図２６（ｂ）〜（ｄ））。ダミー端子１２の大きさは、後の工程で形成する実際の端子の大きさと同程度とする。なお、ここでは、ポリイミド樹脂１２ａをリード５の表面に印刷することによってダミー端子１２を形成する場合について説明したが、これに限定されるものではなく、後の工程でリード５の表面から剥離することができるものであれば、その材質や形成方法は問わない。
【００５６】
次に、前記実施の形態１で説明した方法に従ってダイパッド部４上に半導体チップ２を搭載し、続いてボンディングパッド７とリード５をＡｕワイヤ６で接続する（図２６（ｅ））。
【００５７】
次に、図２７（ａ）に示すように、前記実施の形態１で説明した方法に従い、半導体チップ２をモールド樹脂で成形することによって封止体３を形成する。このとき、リード５の一面に形成された前記ダミー端子１２の先端部分が封止体３の裏面から外側に突出する。
【００５８】
次に、図２７（ｂ）に示すように、上記ダミー端子１２をリード５の一面から剥離する。ダミー端子１２がポリイミド樹脂で構成されている場合は、ヒドラジンなどの有機溶剤でダミー端子１２を溶解することによって剥離することができる。ダミー端子１２を剥離すると、封止体３の裏面には窪み３５が形成され、リード５の一面が露出する。
【００５９】
次に、図２８（ａ）に示すように、封止体３の裏面にスクリーン印刷用のマスク１６を重ね合わせた後、図２８（ｂ）に示すように、窪み３５の内部に半田ペースト１３ａを供給する。
【００６０】
次に、マスク１６を取り除いた後、半田ペースト１３ａを加熱炉内で溶融させる。これにより、図２９に示すように、窪み３５の内部に露出したリード５に電気的に接続され、先端部分が封止体３の裏面から外側に突出する半田バンプ１３が形成される。
【００６１】
なお、ここでは、半田ペースト１３ａをリード５の表面に印刷することによって半田バンプ１３を形成する場合について説明したが、あらかじめ球状に成形した半田ボールを窪み３５の内部に供給した後、この半田ボールをリフローすることによって半田バンプ１３を形成してもよい。
【００６２】
なお、ダミー端子１２を除去して半田バンプ１３を形成する作業は、通常、モールド樹脂の成形が完了した直後に行い、その後、リードフレームＬＦ3を切断してＱＦＮ１を個片化するが、ＱＦＮ１を個片化した後にダミー端子１２を除去して半田バンプ１３を形成することも可能である。
【００６３】
上記した本実施形態の製造方法によれば、リードフレーム（ＬＦ1）をハーフエッチングして端子（８）を形成する方法とは異なり、ＱＦＮ１の用途や実装基板の種類などに適合した材料を使って端子を形成することができる。
【００６４】
（実施の形態４）
外部接続用の端子は、次のような方法で形成することもできる。すなわち、図３０に示すように、板厚が７５μｍ程度の薄い金属板２０を用意し、前記実施の形態３と同様の方法で金属板２０をエッチングすることによって、ダイパッド部４、リード５および同図には示さない吊りリード５ｂを有するリードフレームＬＦ4を作製した後、各リード５の中途部を、断面形状が鋸歯状となるようにプレス成形する。吊りリード５ｂの一部を上方に折り曲げるタブ上げ構造を採用する場合は、吊りリード５ｂの折り曲げとリード５の成形を同時に行えばよい。なお、ダイパッド部４、リード５および吊りリード５ｂは、前記実施の形態１で用いたような厚い金属板１０をハーフエッチングあるいはプレス成形して形成してもよい。
【００６５】
次に、図３１に示すように、上記リードフレームＬＦ4のダイパッド部４上に半導体チップ２を搭載し、続いてボンディングパッド７とリード５の一端部側５ａをＡｕワイヤ６で結線した後、半導体チップ２をモールド樹脂で成形することによって封止体３を形成する。このようにすると、封止体３の裏面には、鋸歯状に成形されたリード５の凸部が露出する。
【００６６】
次に、図３２に示すように、封止体３の裏面に露出したリード５の下端部をグラインダなどの工具で研磨して各リード５の中途部を切断することによって、１本のリード５を複数のリード５、５に分割する。
【００６７】
次に、図３３に示すように、１本のリード５から分割された複数のリード５、５のそれぞれに端子３６を形成する。この端子３６の形成には、導電性ペーストの印刷、半田ボール供給法あるいはメッキ法などを使用すればよい。また、端子３６を形成する作業は、通常、モールド樹脂を成形して封止体３を形成した直後に行い、その後、リードフレームＬＦ4を切断してＱＦＮ１を個片化するが、ＱＦＮ１を個片化した後に端子３６を形成することも可能である。
【００６８】
また、上記した本実施形態の端子形成方法を用いる場合は、例えば図３４に示すように、半導体チップ２から離れた位置と半導体チップ２の近傍とに交互に一端部側５ａを設けた幅の広いリード５を形成し、このリード５の各一端部側５ａにＡｕワイヤをボンディングした後、図３５に示すように、リード５の中途部を研磨、切断することによって、多数のリード５を分割形成することもできる。この方法によれば、隣接するリード５との間隔を実質的に無くすことができるので、ＱＦＮ１の端子数を大幅に増やすことができる。
【００６９】
（実施の形態５）
図３６は、ＱＦＮの製造に用いるリードフレームＬＦ5の一部を示す平面図、図３７は、このリードフレームＬＦ5を用いて製造したＱＦＮの内部構造（表面側）を示す平面図である。
【００７０】
本実施の形態のリードフレームＬＦ5は、ダイパッド部４の周囲を囲む複数本のリード５の先端（一端部側５ａ）の長さを交互に変えた構成になっている。また、このリードフレームＬＦ5を使用する場合は、ダイパッド部４に搭載する半導体チップ２として、その主面の各辺に沿ってボンディングパッド７を２列ずつ千鳥状に配置したものを使用する。
【００７１】
このように、リードフレームＬＦ5のリード５の先端の長さを交互に変え、かつ半導体チップ２のボンディングパッド７を千鳥状に配置した場合は、図３８に示すように、半導体チップ２の外側に近い列のボンディングパッド７と先端の長さが長いリード５とを、ループ高さが低くかつ長さが短いＡｕワイヤ６で接続し、内側の列のボンディングパッド７と先端の長さが短いリード５とを、ループ高さが高くかつ長さが長いＡｕワイヤ６で接続する。
【００７２】
これにより、半導体チップ２の多ピン化に伴ってリード５のピッチ、すなわちＡｕワイヤ６の間隔が狭くなった場合でも、互いに隣接するＡｕワイヤ６同士の干渉を防ぐことができるので、ＱＦＮの製造工程（例えば、ワイヤボンディング工程や樹脂モールド工程）でＡｕワイヤ６同士が短絡する不良の発生を有効に抑制することができる。
【００７３】
上記リードフレームＬＦ5は、図３９に示すように、ボンディングパッド７が一列に配置された半導体チップ２を搭載する場合にも使用することができる。また、半導体チップ２を搭載するダイパッド部４の形状は、円形に限定されるものではなく、例えば図４０に示すリードフレームＬＦ6や、図４１に示すリードフレームＬＦ7のように、ダイパッド部４の幅を吊りリード５ｂの幅よりも広くする、いわゆるクロスタブ構造などを採用することもできる。この場合は、図４０に示すように、ダイパッド部４上の複数箇所に接着剤１４を塗布して半導体チップ２を接着することにより、半導体チップ２の回転方向のずれが有効に防止されるので、ダイパッド部４と半導体チップ２の相対的な位置精度が向上する。また、実質的に吊りリード５ｂの一部としても機能するダイパッド部４の幅が広いことにより、吊りリード５ｂの剛性が向上するという効果も得られる。なお、上記のようなクロスタブ構造のダイパッド部４においても、サイズの異なる複数種類の半導体チップ２を搭載できることはいうまでもない。
【００７４】
（実施の形態６）
ＱＦＮの端子は、次のような方法で形成することもできる。まず、図４２（ａ）に示すように、例えば前記実施の形態３の図２５に示した方法で作製したリードフレームＬＦ3を用意する。次に、図４２（ｂ）〜（ｄ）に示すように、リードフレームＬＦ3の裏面にスクリーン印刷用のマスク１７を重ね合わせ、端子を形成する箇所にＣｕペースト１８ａを印刷した後、このＣｕペースト１８ａをベークすることによってＣｕ端子１８を形成する。
【００７５】
次に、図４２（ｅ）に示すように、前記実施の形態１で説明した方法に従ってダイパッド部４上に半導体チップ２を搭載し、続いてボンディングパッド７とリード５をＡｕワイヤ６で接続する。
【００７６】
次に、図４３に示すように、前記実施の形態１で説明した方法に従い、半導体チップ２をモールド樹脂で成形することによって封止体３を形成する。これにより、リード５の一面に形成された前記Ｃｕ端子１８の先端部分が封止体３の裏面から外側に突出する。
【００７７】
その後、必要に応じてＣｕ端子１８の表面に無電解メッキ法などを用いてＳｎやＡｕのメッキを施してもよい。
【００７８】
上記した本実施形態の製造方法によれば、リード５の一面にダミー端子１２を形成した後、ダミー端子１２を除去して半田バンプ１３を形成する前記実施の形態３の方法に比べて、端子形成工程を簡略化することができる。
【００７９】
（実施の形態７）
図４４に示すＱＦＮ１は、リード５の一端部側（半導体チップ２に近い側）５ａを上方に折り曲げた例である。このようにすると、リード５の一端部側５ａと半導体チップ２の主面との段差が小さくなり、リード５とボンディングパッド７を接続するＡｕワイヤ６のループ高さを低くできるので、その分、封止体３の厚さを薄くすることができる。
【００８０】
また、図４５に示すＱＦＮ１は、リード５の一端部側５ａを上方に折り曲げると共に、ダイパッド部４をリード５の一端部側５ａとほぼ同じ高さにし、このダイパッド部４の下面側に半導体チップ２をフェイスダウン方式で搭載した例である。このようにすると、リード５の一端部側５ａおよびダイパッド部４のそれぞれの上面と封止体３の上面との間の樹脂厚を極めて薄くできるので、封止体３の厚さが０．５ｍｍ程度の超薄型ＱＦＮを実現することができる。
【００８１】
リード５の一端部側５ａを上方に折り曲げる上記方式は、例えば図４６および図４７に示すように、リード５の一端部側５ａに絶縁フィルムからなるチップ支持体３３を貼り付けたリードフレームＬＦ2を使用する場合にも適用することができる。チップ支持体３３と半導体チップ２との接着は、例えばチップ支持体３３の片面に形成した接着剤１９を介して行う。この場合も、前述した理由から、封止体３の厚さを薄くすることができる。
【００８２】
図４８および図４９は、例えばＣｕやＡｌのような熱伝導性の高い材料からなるヒートスプレッダ２３を使ってチップ支持体を構成した例である。ヒートスプレッダ２３をとチップ支持体を兼用することにより、放熱性の良好なＱＦＮを実現することができる。また、ヒートスプレッダ２３を使ってチップ支持体を構成する場合は、図５０に示すように、ヒートスプレッダ２３の一面を封止体３の表面に露出させることも可能であり、これにより、放熱性をさらに向上させることができる。
【００８３】
なお、本実施の形態は、リードフレームをハーフエッチングして形成した端子８を有するＱＦＮに適用したが、これに限定されるものではなく、前述した各種の方法で形成した端子を有するＱＦＮに適用できることはもちろんである。
【００８４】
（実施の形態８）
図５１は、ＱＦＮの製造に用いるリードフレームＬＦ8の一部を示す平面図、図５２は、このリードフレームＬＦ8を用いて製造したＱＦＮの外観（裏面側）を示す平面図である。
【００８５】
ＱＦＮのパッケージサイズを一定にしたままで多ピン化を進めた場合、端子８のピッチが極めて狭くなるため、前記実施の形態１で使用したリードフレームＬＦ1のように、端子８の幅をリード５の幅よりも広くしようとするとリードフレームの加工が非常に困難になる。
【００８６】
その対策としては、本実施の形態のリードフレームＬＦ8のように、端子８の幅をリード５の幅と同じすることが望ましい。これにより、例えば端子８およびリード５の幅（ｄ）が０．１５〜０．１８ｍｍ、隣接する端子８とのピッチは、同一列の端子８とのピッチ（Ｐ1）が０．５ｍｍ、他の列の端子とのピッチ（Ｐ2）が０．２５ｍｍといった狭ピッチ超多ピンののＱＦＮを実現することができる。
【００８７】
この場合、端子８の幅が狭くなったことによって端子８と実装基板との接触面積が小さくなり、接続信頼性が低下するので、これを補償する手段として、端子８の長さを長くすることによって、面積の低下を防ぐことが望ましい。また、リード５の幅が狭くなったことによってリード５の強度も低下するため、リード５の先端にチップ支持体３３を貼り付け、このチップ支持体３３でリード５を支持することにより、リード５の変形を防ぐようにすることが望ましい。チップ支持体３３は、図５３に示すように、リード５の中途部に設けてもよい。端子８の幅をリード５の幅と同じする本実施の形態のリードフレームＬＦ8は、図５４および図５５に示すように、チップ支持体３３を有しないものに適用できることはもちろんである。
【００８８】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００８９】
例えば、前記実施の形態１で説明した金型４０を使用して一枚のリードフレームＬＦ1に搭載された多数の半導体チップ２を同時に樹脂封止する場合は、リードフレームＬＦ1とモールド樹脂との熱膨張係数差に起因してダイシング前のリードフレームＬＦ1に反りや変形が生じる場合がある。
【００９０】
これを防止するには、例えば図５６に示すように、リードフレームＬＦ1の外枠部分にスリット２２を設けることが有効である。また、封止体３を構成するモールド樹脂に含まれるフィラーなどの量を変えることによって、封止体３の熱膨張係数をリードフレームＬＦ1の熱膨張係数に近づけることも有効である。
【００９１】
また、例えば図５７に示すように、封止体３の裏面にダイパッド部４を露出させることによって、放熱性の高いＱＦＮ１を実現することができる。封止体３の裏面にダイパッド部４を露出させるには、例えば厚い板厚の金属板１０をハーフエッチングして薄い板厚のリード５および吊りリード５ｂを形成する際、ダイパッド部４をフォトレジスト膜で覆っておくことにより、厚い板厚のダイパッド部４を形成すればよい。
【００９２】
また、前記実施の形態１では、厚い板厚の金属板１０をハーフエッチングして薄い板厚のダイパッド部４、リード５および吊りリード５ｂを形成したが、薄い板厚の吊りリード５ｂに比較的大きいサイズの半導体チップ２を搭載した場合は、吊りリード５ｂの剛性が不足することがある。その対策としては、例えば図５８に示すように、吊りリード５ｂの一部または全体をハーフエッチングせず、厚い板厚で形成することが有効である。また、この場合は、吊りリード５ｂの一部（または全体）が封止体３の裏面に露出するので、この露出部分を配線基板に半田付けすることによって、ＱＦＮ１と配線基板の接続信頼性やＱＦＮ１の放熱性を向上させることができる。
【００９３】
また、前記実施の形態では、封止体３を形成する際、金型４０（上型４０Ａおよび下型４０Ｂ）の間に樹脂シート４１を挟むモールド成形方法を用いたが、図５９に示すように、樹脂シート４１を使用しないモールド成形方法で封止体３を形成してもよい。この場合は、封止体３を金型４０から取り出した際、図６０（ａ）に示すように、端子８の一部が樹脂で覆われたり、図６０（ｂ）に示すように、端子８の全体が樹脂で覆われたりすることがあるので、図６１に示すように、グラインダなどのバリ取り手段３７を使って端子８の表面の樹脂バリを除去し、その後、端子８の表面に前述した印刷法やメッキ法で金属層を形成すればよい。
【００９４】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００９５】
半導体チップの周囲に配置された複数のリードのそれぞれの一端部側をダイパッド部の近傍まで引き回すことにより、リードとボンディングパッドを結線するワイヤの長さを短くすることができるので、多ピン化に伴ってリードのピッチ、すなわちワイヤの間隔が狭くなった場合でも、製造工程の途中でワイヤ同士が短絡する不良の発生を抑制することが可能となり、ＱＦＮの多ピン化を推進することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である半導体装置の外観（表面側）を示す平面図である。
【図２】本発明の一実施の形態である半導体装置の外観（裏面側）を示す平面図である。
【図３】本発明の一実施の形態である半導体装置の内部構造（表面側）を示す平面図である。
【図４】本発明の一実施の形態である半導体装置の内部構造（裏面側）を示す平面図である。
【図５】本発明の一実施の形態である半導体装置の断面図である。
【図６】本発明の一実施の形態である半導体装置の製造に用いるリードフレームの全体平面図である。
【図７】図６に示すリードフレームの製造方法を示す要部断面図である。
【図８】本発明の一実施の形態である半導体装置の製造方法を示すリードフレームの要部平面図である。
【図９】本発明の一実施の形態である半導体装置の製造方法を示すリードフレームの要部断面図である。
【図１０】本発明の一実施の形態である半導体装置の製造方法を示すリードフレームの要部平面図である。
【図１１】本発明の一実施の形態である半導体装置の製造方法を示すリードフレームの要部断面図である。
【図１２】本発明の一実施の形態である半導体装置の製造方法を示すリードフレームおよび金型の要部断面図である。
【図１３】本発明の一実施の形態である半導体装置の製造方法を示すリードフレームおよび金型の要部断面図である。
【図１４】本発明の一実施の形態である半導体装置の製造方法を示すリードフレームの要部平面図である。
【図１５】本発明の一実施の形態である半導体装置の製造方法を示すリードフレームおよび金型の要部断面図である。
【図１６】本発明の一実施の形態である半導体装置の製造に用いる金型の上型がリードフレームと接触する部分を示した平面図である。
【図１７】本発明の一実施の形態である半導体装置の製造に用いる金型のゲートの位置と、キャビティに注入された樹脂の流れる方向を模式的に示した平面図である。
【図１８】本発明の一実施の形態である半導体装置の製造方法を示すリードフレームの全体平面図（表面側）である。
【図１９】本発明の一実施の形態である半導体装置の製造方法を示すリードフレームの断面図である。
【図２０】本発明の一実施の形態である半導体装置の製造方法を示すリードフレームの全体平面図（裏面側）である。
【図２１】本発明の他の実施の形態である半導体装置の製造に用いるリードフレームの要部平面図である。
【図２２】本発明の他の実施の形態である半導体装置の製造に用いるリードフレームの要部断面図である。
【図２３】本発明の他の実施の形態である半導体装置の製造に用いるリードフレームの製造方法を示す要部断面図である。
【図２４】図２１および図２２に示すリードフレームを使った半導体装置の製造方法を示す要部断面図である。
【図２５】本発明の他の実施の形態である半導体装置の製造方法を示す要部断面図である。
【図２６】（ａ）〜（ｅ）は、本発明の他の実施の形態である半導体装置の製造方法を示す要部断面図である。
【図２７】（ａ）、（ｂ）は、本発明の他の実施の形態である半導体装置の製造方法を示す要部断面図である。
【図２８】（ａ）、（ｂ）は、本発明の他の実施の形態である半導体装置の製造方法を示す要部断面図である。
【図２９】本発明の他の実施の形態である半導体装置の製造方法を示す要部断面図である。
【図３０】本発明の他の実施の形態である半導体装置の製造方法を示す要部断面図である。
【図３１】本発明の他の実施の形態である半導体装置の製造方法を示す要部断面図である。
【図３２】本発明の他の実施の形態である半導体装置の製造方法を示す要部断面図である。
【図３３】本発明の他の実施の形態である半導体装置の製造方法を示す要部断面図である。
【図３４】本発明の他の実施の形態である半導体装置の製造方法を示すリードフレームの要部平面図である。
【図３５】本発明の他の実施の形態である半導体装置の製造方法を示すリードフレームの要部平面図である。
【図３６】本発明の他の実施の形態である半導体装置の製造方法に用いるリードフレームの要部平面図である。
【図３７】本発明の他の実施の形態である半導体装置の内部構造（表面側）を示す平面図である。
【図３８】本発明の他の実施の形態である半導体装置の製造方法を示す説明図である。
【図３９】本発明の他の実施の形態である半導体装置の製造方法を示すリードフレームの要部平面図である。
【図４０】本発明の他の実施の形態である半導体装置の製造方法に用いるリードフレームの要部平面図である。
【図４１】本発明の他の実施の形態である半導体装置の製造方法に用いるリードフレームの要部平面図である。
【図４２】（ａ）〜（ｅ）は、本発明の他の実施の形態である半導体装置の製造方法を示す要部断面図である。
【図４３】本発明の他の実施の形態である半導体装置の製造方法を示す断面図である。
【図４４】本発明の他の実施の形態である半導体装置を示す断面図である。
【図４５】本発明の他の実施の形態である半導体装置を示す断面図である。
【図４６】本発明の他の実施の形態である半導体装置を示す断面図である。
【図４７】本発明の他の実施の形態である半導体装置を示す断面図である。
【図４８】本発明の他の実施の形態である半導体装置を示す断面図である。
【図４９】本発明の他の実施の形態である半導体装置を示す断面図である。
【図５０】（ａ）、（ｂ）は、本発明の他の実施の形態である半導体装置を示す断面図である。
【図５１】本発明の他の実施の形態である半導体装置の製造方法に用いるリードフレームの要部平面図である。
【図５２】本発明の他の実施の形態である半導体装置の外観（裏面側）を示す平面図である。
【図５３】本発明の他の実施の形態である半導体装置の製造方法に用いるリードフレームの要部平面図である。
【図５４】本発明の他の実施の形態である半導体装置の製造方法に用いるリードフレームの要部平面図である。
【図５５】本発明の他の実施の形態である半導体装置の製造方法に用いるリードフレームの要部平面図である。
【図５６】本発明の他の実施の形態である半導体装置の製造に用いるリードフレームの要部平面図である。
【図５７】本発明の他の実施の形態である半導体装置の断面図である。
【図５８】本発明の他の実施の形態である半導体装置の内部構造（裏面側）を示す平面図である。
【図５９】本発明の他の実施の形態である半導体装置の製造方法を示す金型の要部断面図である。
【図６０】（ａ）、（ｂ）は、金型から取り出した封止体の部分拡大断面図である。
【図６１】本発明の他の実施の形態である半導体装置の製造方法を示す断面図である。
【符号の説明】
１ ＱＦＮ
２ 半導体チップ
３ 封止体
４ ダイパッド部
５ リード
５ａ リードの一端部側
５ｂ 吊りリード
５ｃ リードの他端部側
６ Ａｕワイヤ
７ ボンディングパッド
８ 端子
９ 半田層
１０ 金属板
１１ フォトレジスト膜
１２ ダミー端子
１２ａ ポリイミド樹脂
１３ 半田バンプ
１３ａ 半田ペースト
１４ 接着剤
１５、１６、１７ マスク
１８ａ Ｃｕペースト
１８ Ｃｕ端子
１９ 接着剤
２０ 金属板
２１ 端子
２２ スリット
２３ ヒートスプレッダ
３０Ａ、３０Ｂ 治具
３１ 溝
３２ 突起
３３ チップ支持体
３４ ダミー端子
３５ 窪み
３６ 端子
３７ バリ取り手段
４０ 金型
４０Ａ 上型
４０Ｂ 下型
４１ 樹脂シート
４２ エアベント
Ｃ１〜Ｃ２４ キャビティ
ｄ 端子の径
ＤＣ１〜ＤＣ８ ダミーキャビティ
Ｇ１〜Ｇ１６ ゲート
Ｌ ダイシングライン
ＬＦ1〜ＬＦ8 リードフレーム
Ｐ1 端子間ピッチ（同一列）
Ｐ2 端子間ピッチ（異なる列）
Ｐ3 リード一端部側先端ピッチ

Claims (13)

  1. 半導体チップと、前記半導体チップが搭載されたダイパッド部と、前記半導体チップの周囲に配置された複数のリードと、前記半導体チップと前記リードを電気的に接続する複数のワイヤと、前記半導体チップ、前記ダイパッド部、前記複数のリードおよび前記複数のワイヤを封止する封止体とを有する半導体装置であって、
    前記複数のリードは、前記半導体チップに近い一端部側のピッチが、前記一端部側とは反対側に位置する他端部側のピッチよりも小さくなるように形成され、
    前記複数のリードのそれぞれには、前記封止体の裏面から外部に突出する端子が選択的に設けられ、
    前記端子は、前記封止体の各辺に沿って千鳥状に２列ずつ配置されており、
    前記複数のリードのうち、前記一端部側に近い方に前記端子が配置されたリードの幅は、前記他端部側に近い方に前記端子が配置されたリードの幅よりも広いことを特徴とする半導体装置。
  2. 前記端子は、前記リードの一部を前記封止体の裏面から外部に突出させたものであることを特徴とする請求項１記載の半導体装置。
  3. 前記端子は、前記リードとは異なる導電材料からなることを特徴とする請求項１記載の半導体装置。
  4. 前記ダイパッド部の裏面は、前記封止体の裏面から外部に露出していることを特徴とする請求項１記載の半導体装置。
  5. 前記ダイパッド部の面積は、前記半導体チップの面積よりも小さいことを特徴とする請求項１記載の半導体装置。
  6. 前記ダイパッド部は、複数の吊りリードによって支持されていることを特徴とする請求項１記載の半導体装置。
  7. 半導体チップと、前記半導体チップが搭載されたシート状のチップ支持体と、前記半導体チップの周囲に配置された複数のリードと、前記半導体チップと前記リードを電気的に接続する複数のワイヤと、前記半導体チップ、前記チップ支持体、前記複数のリードおよび前記複数のワイヤを封止する封止体とを有する半導体装置であって、
    前記複数のリードは、前記半導体チップに近い一端部側のピッチが、前記一端部側とは反対側に位置する他端部側のピッチよりも小さくなるように形成され、
    前記複数のリードのそれぞれには、前記封止体の裏面から外部に突出する端子が選択的に設けられ、
    前記端子は、前記封止体の各辺に沿って千鳥状に２列ずつ配置されており、
    前記複数のリードのうち、前記一端部側に近い方に前記端子が配置されたリードの幅は、前記他端部側に近い方に前記端子が配置されたリードの幅よりも広いことを特徴とする半導体装置。
  8. 前記チップ支持体は、前記複数のリードによって支持されていることを特徴とする請求項７記載の半導体装置。
  9. 前記複数のリードは、前記一端部側の長さが交互に異なっていることを特徴とする請求項１記載の半導体装置。
  10. 前記複数のリードは、前記一端部側が前記封止体の厚さ方向に折り曲げられていることを特徴とする請求項１または７記載の半導体装置。
  11. 前記端子の径は、前記リードの幅よりも大であることを特徴とする請求項１または７記載の半導体装置。
  12. 前記端子の径は、前記リードの幅と同じであることを特徴とする請求項１または７記載の半導体装置。
  13. 前記チップ支持体は、ヒートスプレッダであることを特徴とする請求項７記載の半導体装置。
JP2002291975A 2001-12-14 2002-10-04 半導体装置 Expired - Fee Related JP4173346B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2002291975A JP4173346B2 (ja) 2001-12-14 2002-10-04 半導体装置
TW091124700A TW571421B (en) 2001-12-14 2002-10-24 Semiconductor device and method of manufacturing the same
KR1020020071824A KR20030051222A (ko) 2001-12-14 2002-11-19 반도체 장치 및 그 제조 방법
US10/299,768 US6809405B2 (en) 2001-12-14 2002-11-20 Semiconductor device and method of manufacturing the same
CN02151384A CN1424757A (zh) 2001-12-14 2002-11-20 半导体器件及其制造方法
CN2008101863830A CN101447438B (zh) 2001-12-14 2002-11-20 半导体器件的制造方法
US10/878,269 US7160759B2 (en) 2001-12-14 2004-06-29 Semiconductor device and method of manufacturing the same
US11/474,332 US7507606B2 (en) 2001-12-14 2006-06-26 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001381427 2001-12-14
JP2001-381427 2001-12-14
JP2002291975A JP4173346B2 (ja) 2001-12-14 2002-10-04 半導体装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2005281609A Division JP4243270B2 (ja) 2001-12-14 2005-09-28 半導体装置の製造方法
JP2008156464A Division JP4747188B2 (ja) 2001-12-14 2008-06-16 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2003243600A JP2003243600A (ja) 2003-08-29
JP2003243600A5 JP2003243600A5 (ja) 2005-11-10
JP4173346B2 true JP4173346B2 (ja) 2008-10-29

Family

ID=26625065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002291975A Expired - Fee Related JP4173346B2 (ja) 2001-12-14 2002-10-04 半導体装置

Country Status (5)

Country Link
US (3) US6809405B2 (ja)
JP (1) JP4173346B2 (ja)
KR (1) KR20030051222A (ja)
CN (1) CN1424757A (ja)
TW (1) TW571421B (ja)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7235868B2 (en) * 2001-07-09 2007-06-26 Sumitomo Metal Mining Co., Ltd. Lead frame and its manufacturing method
CN101447438B (zh) * 2001-12-14 2010-12-01 瑞萨电子株式会社 半导体器件的制造方法
JP2004214233A (ja) * 2002-12-26 2004-07-29 Renesas Technology Corp 半導体装置およびその製造方法
JP2004253706A (ja) * 2003-02-21 2004-09-09 Seiko Epson Corp リードフレーム、半導体チップのパッケージング部材、半導体装置の製造方法、及び、半導体装置
TWI233674B (en) * 2003-07-29 2005-06-01 Advanced Semiconductor Eng Multi-chip semiconductor package and manufacturing method thereof
JP4319892B2 (ja) * 2003-11-07 2009-08-26 株式会社巴川製紙所 半導体装置製造用接着シート及び半導体装置の製造方法
JP4241408B2 (ja) * 2004-01-28 2009-03-18 株式会社デンソー 半導体装置およびその製造方法
US20050248041A1 (en) * 2004-05-05 2005-11-10 Atm Technology Singapore Pte Ltd Electronic device with high lead density
US7332817B2 (en) * 2004-07-20 2008-02-19 Intel Corporation Die and die-package interface metallization and bump design and arrangement
WO2006022024A1 (ja) * 2004-08-24 2006-03-02 Renesas Technology Corp. 半導体装置の製造方法
US7256479B2 (en) * 2005-01-13 2007-08-14 Fairchild Semiconductor Corporation Method to manufacture a universal footprint for a package with exposed chip
US7364945B2 (en) 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
US7354800B2 (en) 2005-04-29 2008-04-08 Stats Chippac Ltd. Method of fabricating a stacked integrated circuit package system
US7456088B2 (en) 2006-01-04 2008-11-25 Stats Chippac Ltd. Integrated circuit package system including stacked die
US7768125B2 (en) 2006-01-04 2010-08-03 Stats Chippac Ltd. Multi-chip package system
US7675157B2 (en) * 2006-01-30 2010-03-09 Marvell World Trade Ltd. Thermal enhanced package
US7947534B2 (en) * 2006-02-04 2011-05-24 Stats Chippac Ltd. Integrated circuit packaging system including a non-leaded package
US7750482B2 (en) 2006-02-09 2010-07-06 Stats Chippac Ltd. Integrated circuit package system including zero fillet resin
US8704349B2 (en) 2006-02-14 2014-04-22 Stats Chippac Ltd. Integrated circuit package system with exposed interconnects
US7863737B2 (en) * 2006-04-01 2011-01-04 Stats Chippac Ltd. Integrated circuit package system with wire bond pattern
JP4799385B2 (ja) * 2006-05-11 2011-10-26 パナソニック株式会社 樹脂封止型半導体装置の製造方法およびそのための配線基板
MY142210A (en) * 2006-06-05 2010-11-15 Carsem M Sdn Bhd Multiple row exposed leads for mlp high density packages
JP5622347B2 (ja) * 2006-08-09 2014-11-12 セイコーエプソン株式会社 慣性センサ装置
JP2008135719A (ja) * 2006-10-31 2008-06-12 Sanyo Electric Co Ltd 半導体モジュール、半導体モジュールの製造方法および携帯機器
US7608482B1 (en) * 2006-12-21 2009-10-27 National Semiconductor Corporation Integrated circuit package with molded insulation
JP4757790B2 (ja) * 2006-12-22 2011-08-24 富士通コンポーネント株式会社 半導体素子の実装構造及びプリント回路基板
US7777310B2 (en) * 2007-02-02 2010-08-17 Stats Chippac Ltd. Integrated circuit package system with integral inner lead and paddle
JP2008294278A (ja) * 2007-05-25 2008-12-04 Fujitsu Microelectronics Ltd 半導体装置、リードフレーム、及び半導体装置の実装構造
JP2009147032A (ja) * 2007-12-13 2009-07-02 Panasonic Corp 半導体装置および光ピックアップ装置
US8492883B2 (en) 2008-03-14 2013-07-23 Advanced Semiconductor Engineering, Inc. Semiconductor package having a cavity structure
TWI382509B (zh) * 2008-07-02 2013-01-11 Powertech Technology Inc 無外接腳式半導體封裝構造
JP4531830B2 (ja) * 2008-08-15 2010-08-25 特新光電科技股▲分▼有限公司 Ｌｅｄリードフレームの製造方法
US20100044850A1 (en) 2008-08-21 2010-02-25 Advanced Semiconductor Engineering, Inc. Advanced quad flat non-leaded package structure and manufacturing method thereof
EP2248161B1 (en) * 2009-03-06 2019-05-01 Kaixin Inc. Leadless integrated circuit package having high density contacts
US8124447B2 (en) 2009-04-10 2012-02-28 Advanced Semiconductor Engineering, Inc. Manufacturing method of advanced quad flat non-leaded package
US8571229B2 (en) * 2009-06-03 2013-10-29 Mediatek Inc. Semiconductor device
JP2011003764A (ja) * 2009-06-19 2011-01-06 Renesas Electronics Corp 半導体装置及びその製造方法
US8455993B2 (en) * 2010-05-27 2013-06-04 Stats Chippac Ltd. Integrated circuit packaging system with multiple row leads and method of manufacture thereof
US8860193B2 (en) * 2010-06-04 2014-10-14 Marvell World Trade Ltd. Pad configurations for an electronic package assembly
JP5479247B2 (ja) 2010-07-06 2014-04-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9263374B2 (en) * 2010-09-28 2016-02-16 Dai Nippon Printing Co., Ltd. Semiconductor device and manufacturing method therefor
JP5333402B2 (ja) * 2010-10-06 2013-11-06 三菱電機株式会社 半導体装置の製造方法
KR101119305B1 (ko) 2010-12-21 2012-03-16 삼성전기주식회사 더미영역을 포함하는 반도체 패키지 기판
US9431317B2 (en) * 2013-11-07 2016-08-30 Cisco Technology, Inc. Power doubler amplifier module with improved solder coverage between a heat sink and a thermal pad of a circuit package
WO2015111623A1 (ja) * 2014-01-22 2015-07-30 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP6607429B2 (ja) * 2014-01-22 2019-11-20 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
DE102014103942B4 (de) 2014-03-21 2024-05-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Gehäuses für ein elektronisches Bauelement und eines elektronischen Bauelements, Gehäuse für ein elektronisches Bauelement und elektronisches Bauelement
JP6428013B2 (ja) * 2014-07-16 2018-11-28 大日本印刷株式会社 リードフレーム部材およびその製造方法、ならびに半導体装置およびその製造方法
US9570381B2 (en) 2015-04-02 2017-02-14 Advanced Semiconductor Engineering, Inc. Semiconductor packages and related manufacturing methods
US9496206B2 (en) * 2015-04-10 2016-11-15 Texas Instruments Incorporated Flippable leadframe for packaged electronic system having vertically stacked chips and components
US9847281B2 (en) * 2015-06-30 2017-12-19 Stmicroelectronics, Inc. Leadframe package with stable extended leads
US20170011989A1 (en) * 2015-07-07 2017-01-12 Infineon Technologies Ag Lead frame including u-notch
JP6840466B2 (ja) 2016-03-08 2021-03-10 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージ及び半導体パッケージの製造方法
JP6842649B2 (ja) * 2016-09-02 2021-03-17 大日本印刷株式会社 リードフレームおよび半導体装置
JP7182374B2 (ja) * 2017-05-15 2022-12-02 新光電気工業株式会社 リードフレーム及びその製造方法
US20190221502A1 (en) * 2018-01-17 2019-07-18 Microchip Technology Incorporated Down Bond in Semiconductor Devices
DE102019202717A1 (de) * 2019-02-28 2020-09-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Flex-folien-package mit erweiterter topologie
DE102019202721B4 (de) 2019-02-28 2021-03-25 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. 3d-flexfolien-package
DE102019202716B4 (de) 2019-02-28 2020-12-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Flex-folien-package mit coplanarer topologie für hochfrequenzsignale und verfahren zum herstellen eines derartigen flex-folien-packages
DE102019202718B4 (de) 2019-02-28 2020-12-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Dünnes Dual-Folienpackage und Verfahren zum Herstellen desselben
DE102019202715A1 (de) 2019-02-28 2020-09-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Folienbasiertes package mit distanzausgleich
US11584638B2 (en) * 2020-07-30 2023-02-21 Invensense, Inc. Reducing delamination in sensor package
US11869831B2 (en) * 2020-10-08 2024-01-09 Mediatek Inc. Semiconductor package with improved board level reliability

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04196349A (ja) * 1990-11-28 1992-07-16 Hitachi Ltd 樹脂封止型半導体装置
JPH04152646A (ja) * 1990-10-17 1992-05-26 Mitsubishi Electric Corp 半導体集積回路
JP2962586B2 (ja) * 1991-03-05 1999-10-12 新光電気工業株式会社 半導体装置とその製造方法及びこれに用いる接合体
JPH0595078A (ja) * 1991-10-02 1993-04-16 Nec Corp 樹脂封止型半導体装置
EP0588481A1 (en) * 1992-08-17 1994-03-23 American Microsystems, Incorporated Bond pad layouts for integrated circuit semiconductor dies and forming methods
EP1213754A3 (en) * 1994-03-18 2005-05-25 Hitachi Chemical Co., Ltd. Fabrication process of semiconductor package and semiconductor package
JPH08139259A (ja) 1994-09-16 1996-05-31 Dainippon Printing Co Ltd リードフレームとリードフレーム部材、およびそれらを用いた表面実装型半導体装置
JPH08330494A (ja) * 1995-05-31 1996-12-13 Hitachi Constr Mach Co Ltd 半導体装置の製造方法及び半導体装置
JPH10200036A (ja) * 1996-12-20 1998-07-31 Texas Instr Inc <Ti> 集積回路用超ファインピッチリードフレーム
JP3093704B2 (ja) 1996-12-24 2000-10-03 松下電子工業株式会社 リードフレーム，リードフレームの製造方法，半導体装置及び半導体装置の製造方法
KR100237051B1 (ko) * 1996-12-28 2000-01-15 김영환 버텀리드 반도체 패키지 및 그 제조 방법
JP2956659B2 (ja) * 1997-06-27 1999-10-04 日本電気株式会社 半導体装置およびそのリードフレーム
JPH1174404A (ja) * 1997-08-28 1999-03-16 Nec Corp ボールグリッドアレイ型半導体装置
JP4030200B2 (ja) 1998-09-17 2008-01-09 株式会社ルネサステクノロジ 半導体パッケージおよびその製造方法
JP3686267B2 (ja) * 1998-10-28 2005-08-24 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2000286372A (ja) 1999-03-30 2000-10-13 Sanyo Electric Co Ltd 半導体装置の製造方法
JP3897478B2 (ja) * 1999-03-31 2007-03-22 松下電器産業株式会社 樹脂封止型半導体装置の製造装置及びその製造方法
JP3578262B2 (ja) * 1999-04-06 2004-10-20 日東電工株式会社 半導体チップの樹脂封止方法及びその方法に使用する離型フィルム
JP3518412B2 (ja) 1999-04-22 2004-04-12 松下電器産業株式会社 トレイフィーダによる電子部品の供給方法
JP2000307221A (ja) 1999-04-26 2000-11-02 Sony Corp 電子部品の電気接続方法
JP3780122B2 (ja) 1999-07-07 2006-05-31 株式会社三井ハイテック 半導体装置の製造方法
US6537858B1 (en) * 1999-08-09 2003-03-25 Rohm Co., Ltd. Method for manufacturing semiconductor device
JP3062192B1 (ja) * 1999-09-01 2000-07-10 松下電子工業株式会社 リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
JP2001077287A (ja) * 1999-09-06 2001-03-23 Mitsubishi Electric Corp 半導体装置用リードフレーム
KR20010037254A (ko) * 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
JP2001185567A (ja) * 1999-12-22 2001-07-06 Hitachi Ltd 半導体装置およびその製造方法
JP3878781B2 (ja) * 1999-12-27 2007-02-07 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3732987B2 (ja) * 1999-12-28 2006-01-11 株式会社ルネサステクノロジ 半導体装置
JP3786339B2 (ja) * 2000-03-23 2006-06-14 株式会社三井ハイテック 半導体装置の製造方法
JP2001313363A (ja) * 2000-05-01 2001-11-09 Rohm Co Ltd 樹脂封止型半導体装置
US6611047B2 (en) * 2001-10-12 2003-08-26 Amkor Technology, Inc. Semiconductor package with singulation crease
JP2004214233A (ja) * 2002-12-26 2004-07-29 Renesas Technology Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US7160759B2 (en) 2007-01-09
US6809405B2 (en) 2004-10-26
US20060240600A1 (en) 2006-10-26
TW571421B (en) 2004-01-11
US7507606B2 (en) 2009-03-24
US20040232528A1 (en) 2004-11-25
US20030111717A1 (en) 2003-06-19
CN1424757A (zh) 2003-06-18
JP2003243600A (ja) 2003-08-29
KR20030051222A (ko) 2003-06-25

Similar Documents

Publication Publication Date Title
JP4173346B2 (ja) 半導体装置
US7019388B2 (en) Semiconductor device
JP3062192B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
JP4095827B2 (ja) 半導体装置
US6777262B2 (en) Method of packaging a semiconductor device having gull-wing leads with thinner end portions
KR20060042872A (ko) 반도체장치의 실장 방법
JP3866127B2 (ja) 半導体装置
JP2000307045A (ja) リードフレームおよびそれを用いた樹脂封止型半導体装置の製造方法
JP4547086B2 (ja) 半導体装置
JP4243270B2 (ja) 半導体装置の製造方法
US20040262752A1 (en) Semiconductor device
JP2011142337A (ja) 半導体装置の製造方法
JP2008113021A (ja) 半導体装置の製造方法
JP4747188B2 (ja) 半導体装置の製造方法
JP2001077285A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2001077275A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2001077136A (ja) 樹脂封止型半導体装置の製造方法
JP2006216979A (ja) 半導体装置の製造方法
JP2001077273A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2001077271A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2001077282A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2001077284A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2001077272A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JPH0778930A (ja) 半導体装置およびその外部リード

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050928

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050928

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080415

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080729

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080813

R150 Certificate of patent or registration of utility model

Ref document number: 4173346

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110822

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110822

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110822

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120822

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120822

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130822

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees