JP2858844B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JP2858844B2 JP2858844B2 JP2027404A JP2740490A JP2858844B2 JP 2858844 B2 JP2858844 B2 JP 2858844B2 JP 2027404 A JP2027404 A JP 2027404A JP 2740490 A JP2740490 A JP 2740490A JP 2858844 B2 JP2858844 B2 JP 2858844B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- integrated circuit
- insulating film
- thermal expansion
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路装置に関し、特にTAB（Tap
e Automated Bonding）方式により実装される半導体集
積回路装置の高信頼化に適用して有効な技術に関するも
のである。
e Automated Bonding）方式により実装される半導体集
積回路装置の高信頼化に適用して有効な技術に関するも
のである。
絶縁フィルムの表面にパターン形成されたリード配線
の一端（インナーリード部）にバンプ電極を介して半導
体チップをボンディングしたTAB（フィルムキャリヤと
もいう）は、LSIの多ピン化、薄形化に好適な実装方式
として注目されている。上記TABは、ポリイミド樹脂な
どの可撓性フィルムの一面に接合された銅箔をエッチン
グしてリード配線を形成し、半導体チップまたはリード
配線に設けたバンプ電極を介して半導体チップとリード
配線とをギャングボンディングにて接続した後、半導体
チップをポッティング樹脂で封止したものである。な
お、上記TABの現状と動向について記載された文献の例
としては、株式会社プレスジャーナル、平成元年５月20
日発行の「月刊セミコンダクターワールド・６月号」P1
07〜P131がある。
の一端（インナーリード部）にバンプ電極を介して半導
体チップをボンディングしたTAB（フィルムキャリヤと
もいう）は、LSIの多ピン化、薄形化に好適な実装方式
として注目されている。上記TABは、ポリイミド樹脂な
どの可撓性フィルムの一面に接合された銅箔をエッチン
グしてリード配線を形成し、半導体チップまたはリード
配線に設けたバンプ電極を介して半導体チップとリード
配線とをギャングボンディングにて接続した後、半導体
チップをポッティング樹脂で封止したものである。な
お、上記TABの現状と動向について記載された文献の例
としては、株式会社プレスジャーナル、平成元年５月20
日発行の「月刊セミコンダクターワールド・６月号」P1
07〜P131がある。
上記TABは、シリコン単結晶からなる半導体チップよ
りも熱膨張係数が大きい合成樹脂からなる絶縁フィルム
に接合されたリード配線と上記半導体チップとをバンプ
電極を介して電気的に接続するため、上記フィルムと半
導体チップとの熱膨張係数差に起因してバンプ電極に熱
ストレスが集中し、バンプ電極と半導体チップとの接続
強度あるいはバンブ電極とリード配線との接続強度が低
下して断線不良を引き起こし易いという欠点があった。
特に近年の多ピン対応形TABは、半導体チップの周辺部
のみならずアクティブエリアにもバンプ電極を設けるエ
リア・アレイ・テープ方式を採用しているため、熱膨張
時にフィルムが反り易く、特にチップ周辺部のバンプ電
極に大きな熱ストレスが集中するという構造上の問題点
を有している。
りも熱膨張係数が大きい合成樹脂からなる絶縁フィルム
に接合されたリード配線と上記半導体チップとをバンプ
電極を介して電気的に接続するため、上記フィルムと半
導体チップとの熱膨張係数差に起因してバンプ電極に熱
ストレスが集中し、バンプ電極と半導体チップとの接続
強度あるいはバンブ電極とリード配線との接続強度が低
下して断線不良を引き起こし易いという欠点があった。
特に近年の多ピン対応形TABは、半導体チップの周辺部
のみならずアクティブエリアにもバンプ電極を設けるエ
リア・アレイ・テープ方式を採用しているため、熱膨張
時にフィルムが反り易く、特にチップ周辺部のバンプ電
極に大きな熱ストレスが集中するという構造上の問題点
を有している。
本発明の目的は、フィルムと半導体チップとの熱膨張
係数差に起因するバンプ電極への熱ストレス集中を改善
し、TABの高信頼化を実現することのできる技術を提供
することにある。
係数差に起因するバンプ電極への熱ストレス集中を改善
し、TABの高信頼化を実現することのできる技術を提供
することにある。
本発明の前記ならびにその他の目的と新規な特徴は、
本明細書の記述および添付図面から明らかになるであろ
う。
本明細書の記述および添付図面から明らかになるであろ
う。
本願において開示される発明のうち、代表的なものの
概要を簡単に説明すれば、次のとおりである。
概要を簡単に説明すれば、次のとおりである。
本発明は、絶縁フィルムの表面にパターン形成された
リード配線にバンプ電極を介して半導体チップをボンデ
ィングするTAB方式の半導体集積回路装置であって、前
記絶縁フィルムは、前記絶縁フィルムの熱膨張係数を、
前記半導体チップの熱膨張係数と整合させるべく、ポリ
イミド樹脂にシリカあるいはアラミド繊維を含浸させて
なり、前記リード配線は、42アロイまたはコバールから
なり、前記バンプ電極は、前記半導体チップの一主面の
集積回路形成面に配置され、かつ、前記絶縁フィルムの
表面のリード配線に接続されており、前記半導体チップ
は樹脂によって封止されているものである。
リード配線にバンプ電極を介して半導体チップをボンデ
ィングするTAB方式の半導体集積回路装置であって、前
記絶縁フィルムは、前記絶縁フィルムの熱膨張係数を、
前記半導体チップの熱膨張係数と整合させるべく、ポリ
イミド樹脂にシリカあるいはアラミド繊維を含浸させて
なり、前記リード配線は、42アロイまたはコバールから
なり、前記バンプ電極は、前記半導体チップの一主面の
集積回路形成面に配置され、かつ、前記絶縁フィルムの
表面のリード配線に接続されており、前記半導体チップ
は樹脂によって封止されているものである。
上記した手段によれば、絶縁フィルムの熱膨張係数を
半導体チップの熱膨張係数と整合させることにより、バ
ンプ電極への熱ストレス集中を低減することができるの
で、バンプ電極の接続信頼性が向上する。
半導体チップの熱膨張係数と整合させることにより、バ
ンプ電極への熱ストレス集中を低減することができるの
で、バンプ電極の接続信頼性が向上する。
〔実施例〕 第１図は、本発明の一実施例であるTAB1の断面構造を
示している。本実施例のTAB1は、いわゆるエリア・アレ
イ・テープ方式を採用したものである。シリコン単結晶
からなる半導体チップ２は、その下面が集積回路形成面
をなしており、上記集積回路形成面には、例えばゲート
アレイやマイクロコンピュータなどの論理LSIが形成さ
れている。上記集積回路形成面の周辺部に設けられた電
極3a上には、バンプ電極4aが接合されている。また上記
集積回路形成面の中央部、すなわちアクティブエリアに
設けられた電極3b上には、バンプ電極4bが接合されてい
る。上記バンプ電極4a,4bは、例えば鉛−錫合金（半
田）からなる。
示している。本実施例のTAB1は、いわゆるエリア・アレ
イ・テープ方式を採用したものである。シリコン単結晶
からなる半導体チップ２は、その下面が集積回路形成面
をなしており、上記集積回路形成面には、例えばゲート
アレイやマイクロコンピュータなどの論理LSIが形成さ
れている。上記集積回路形成面の周辺部に設けられた電
極3a上には、バンプ電極4aが接合されている。また上記
集積回路形成面の中央部、すなわちアクティブエリアに
設けられた電極3b上には、バンプ電極4bが接合されてい
る。上記バンプ電極4a,4bは、例えば鉛−錫合金（半
田）からなる。
上記半導体チップ２は、上記バンプ電極4a,4bを介し
て絶縁フィルム５の表面にパターン形成されたリード配
線6a,6bと電気的に接続されている。バンプ電極4aは、
絶縁フィルム５の上面に形成されたリード配線6aに直接
接続されており、バンプ電極4bは、絶縁フィルム５の下
面に形成されたリード配線6bにスルーホール７を通じて
接続されている。上記半導体チップ２は、例えばエポキ
シ樹脂からなるポッティング樹脂８によって気密封止さ
れている。
て絶縁フィルム５の表面にパターン形成されたリード配
線6a,6bと電気的に接続されている。バンプ電極4aは、
絶縁フィルム５の上面に形成されたリード配線6aに直接
接続されており、バンプ電極4bは、絶縁フィルム５の下
面に形成されたリード配線6bにスルーホール７を通じて
接続されている。上記半導体チップ２は、例えばエポキ
シ樹脂からなるポッティング樹脂８によって気密封止さ
れている。
上記絶縁フィルム５は、その熱膨張係数を上記半導体
チップ２の熱膨張係数と整合させるため、例えばポリイ
ミド樹脂にシリカ（SiO2）あるいはアラミド繊維などを
含浸させた低熱膨張材料にて構成されている。また絶縁
フィルム５を低熱膨張材料で構成したことに伴い、リー
ド配線6a,6bは、例えば42アロイやコバールなどのよう
に銅よりも熱膨張係数の小さい材料で構成し、その表面
にニッケル−金（またはニッケル−錫）などのメッキを
施したものを使用する。さらに上記リード配線6a,6bを
絶縁フィルム５に接合するための接着剤も、エポキシ樹
脂系接着剤に比べて熱膨張係数の小さいポリイミド樹脂
を使用する。
チップ２の熱膨張係数と整合させるため、例えばポリイ
ミド樹脂にシリカ（SiO2）あるいはアラミド繊維などを
含浸させた低熱膨張材料にて構成されている。また絶縁
フィルム５を低熱膨張材料で構成したことに伴い、リー
ド配線6a,6bは、例えば42アロイやコバールなどのよう
に銅よりも熱膨張係数の小さい材料で構成し、その表面
にニッケル−金（またはニッケル−錫）などのメッキを
施したものを使用する。さらに上記リード配線6a,6bを
絶縁フィルム５に接合するための接着剤も、エポキシ樹
脂系接着剤に比べて熱膨張係数の小さいポリイミド樹脂
を使用する。
上記TAB1は、例えば半導体チップ２の電極3a,3b上に
バンプ電極4a,4bを形成した後、上記半導体チップ２を
絶縁フィルム５の所定箇所に位置決めしてバンプ電極4
a,4bをリフローさせてボンディングを行った後、半導体
チップ２をポッティング樹脂８にて気密封止することに
より組立てられる。
バンプ電極4a,4bを形成した後、上記半導体チップ２を
絶縁フィルム５の所定箇所に位置決めしてバンプ電極4
a,4bをリフローさせてボンディングを行った後、半導体
チップ２をポッティング樹脂８にて気密封止することに
より組立てられる。
以上の構成からなる本実施例のTAB1によれば、絶縁フ
ィルム５の熱膨張係数を半導体チップ２の熱膨張係数と
整合させたことにより、熱膨張時における絶縁フィルム
５の反りが低減され、バンプ電極4a,4bへの熱ストレス
集中が低減されるため、バンプ電極4a,4bの接続信頼性
が向上する。
ィルム５の熱膨張係数を半導体チップ２の熱膨張係数と
整合させたことにより、熱膨張時における絶縁フィルム
５の反りが低減され、バンプ電極4a,4bへの熱ストレス
集中が低減されるため、バンプ電極4a,4bの接続信頼性
が向上する。
以上、本発明者によってなされた発明を実施例に基づ
き具体的に説明したが、本発明は前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
き具体的に説明したが、本発明は前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
前記実施例では、エリア・アレイ・テープ方式のTAB
に適用した場合について説明したが、半導体チップの周
辺部に設けたバンプ電極上にリード配線をギャングボン
ディングする方式のTABに適用することもできる。
に適用した場合について説明したが、半導体チップの周
辺部に設けたバンプ電極上にリード配線をギャングボン
ディングする方式のTABに適用することもできる。
本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記の通りであ
る。
って得られる効果を簡単に説明すれば、下記の通りであ
る。
絶縁フィルムの表面にパターン形成されたリード配線
にバンプ電極を介して半導体チップをボンディングして
なるTAB方式の半導体集積回路装置において、前記絶縁
フィルムの熱膨張係数を前記半導体チップの熱膨張係数
と整合させることにより、バンプ電極への熱ストレス集
中が低減され、バンプ電極の接続信頼性が向上するの
で、TABの高信頼化を実現することができる。
にバンプ電極を介して半導体チップをボンディングして
なるTAB方式の半導体集積回路装置において、前記絶縁
フィルムの熱膨張係数を前記半導体チップの熱膨張係数
と整合させることにより、バンプ電極への熱ストレス集
中が低減され、バンプ電極の接続信頼性が向上するの
で、TABの高信頼化を実現することができる。
第１図は、本発明の一実施例である半導体集積回路装置
の要部断面図である。 １……TAB、２……半導体チップ、3a,3b……電極、4a,4
b……バンプ電極、５……絶縁フィルム、6a,6b……リー
ド配線、７……スルーホール、８……ポッティング樹
脂。
の要部断面図である。 １……TAB、２……半導体チップ、3a,3b……電極、4a,4
b……バンプ電極、５……絶縁フィルム、6a,6b……リー
ド配線、７……スルーホール、８……ポッティング樹
脂。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 白井 優之 東京都青梅市今井2326番地 株式会社日 立製作所デバイス開発センタ内 (72)発明者 舘 宏 東京都小平市上水本町５丁目20番１号 日立超エル・エス・アイ・エンジニアリ ング株式会社内 (72)発明者 松上 昌二 東京都小平市上水本町５丁目20番１号 日立超エル・エス・アイ・エンジニアリ ング株式会社内 (56)参考文献 特開 昭64−86527（ＪＰ，Ａ) 特開 平２−60138（ＪＰ，Ａ) 特開 平１−307236（ＪＰ，Ａ) 特開 昭62−217620（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/60 311 H05K 1/03 610
Claims (2)
- 【請求項１】絶縁フィルムの表面にパターン形成された
リード配線にバンプ電極を介して半導体チップをボンデ
ィングするTAB方式の半導体集積回路装置であって、 前記絶縁フィルムは、前記絶縁フィルムの熱膨張係数
を、前記半導体チップの熱膨張係数と整合させるべく、
ポリイミド樹脂にシリカあるいはアラミド繊維を含浸さ
せてなり、 前記リード配線は、42アロイまたはコバールからなり、 前記バンプ電極は、前記半導体チップの一主面の集積回
路形成面に配置され、かつ、前記絶縁フィルムの表面の
リード配線に接続されており、 前記半導体チップは樹脂によって封止されていることを
特徴とする半導体集積回路装置。 - 【請求項２】前記バンプ電極は、前記半導体チップの周
辺部およびアクティブエリアに設けられていることを特
徴とする請求項１記載の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2027404A JP2858844B2 (ja) | 1990-02-07 | 1990-02-07 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2027404A JP2858844B2 (ja) | 1990-02-07 | 1990-02-07 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03231435A JPH03231435A (ja) | 1991-10-15 |
| JP2858844B2 true JP2858844B2 (ja) | 1999-02-17 |
Family
ID=12220136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2027404A Expired - Fee Related JP2858844B2 (ja) | 1990-02-07 | 1990-02-07 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2858844B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3383329B2 (ja) | 1992-08-27 | 2003-03-04 | 株式会社東芝 | 半導体装置の製造方法 |
| US5880530A (en) * | 1996-03-29 | 1999-03-09 | Intel Corporation | Multiregion solder interconnection structure |
| JP3303791B2 (ja) * | 1998-09-02 | 2002-07-22 | 株式会社村田製作所 | 電子部品の製造方法 |
-
1990
- 1990-02-07 JP JP2027404A patent/JP2858844B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03231435A (ja) | 1991-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3481444B2 (ja) | 半導体装置及びその製造方法 | |
| JP3176307B2 (ja) | 集積回路装置の実装構造およびその製造方法 | |
| JP2962586B2 (ja) | 半導体装置とその製造方法及びこれに用いる接合体 | |
| JP3526788B2 (ja) | 半導体装置の製造方法 | |
| US6469897B2 (en) | Cavity-down tape ball grid array package assembly with grounded heat sink and method of fabricating the same | |
| JP2002190551A (ja) | 配線基板、半導体装置、及び配線基板の製造方法 | |
| JP2000077563A (ja) | 半導体装置およびその製造方法 | |
| JP2001015628A (ja) | 半導体装置及び半導体装置用基板 | |
| JP2858844B2 (ja) | 半導体集積回路装置 | |
| JPH0563138A (ja) | 半導体集積回路装置 | |
| JP2803656B2 (ja) | 半導体装置 | |
| JP2891426B2 (ja) | 半導体装置 | |
| JP3394479B2 (ja) | 半導体装置 | |
| JPH06120296A (ja) | 半導体集積回路装置 | |
| JP3397725B2 (ja) | 半導体装置、その製造方法及び半導体素子実装用テープの製造方法 | |
| JP2756791B2 (ja) | 樹脂封止型半導体装置 | |
| JP3965767B2 (ja) | 半導体チップの基板実装構造 | |
| JP2917932B2 (ja) | 半導体パッケージ | |
| JPH09246416A (ja) | 半導体装置 | |
| JPH0719797B2 (ja) | 半導体装置の実装具 | |
| JP3063733B2 (ja) | 半導体パッケージ | |
| JPH11204565A (ja) | 半導体装置 | |
| JP3145892B2 (ja) | 樹脂封止型半導体装置 | |
| KR940006578B1 (ko) | 반도체 패케이지 및 그 제조방법 | |
| JP2551243B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071204 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081204 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |