JP3057194B2 - 半導体パッケージの製造方法 - Google Patents

半導体パッケージの製造方法

Info

Publication number
JP3057194B2
JP3057194B2 JP21622796A JP21622796A JP3057194B2 JP 3057194 B2 JP3057194 B2 JP 3057194B2 JP 21622796 A JP21622796 A JP 21622796A JP 21622796 A JP21622796 A JP 21622796A JP 3057194 B2 JP3057194 B2 JP 3057194B2
Authority
JP
Japan
Prior art keywords
leads
lead
semiconductor chip
insulating film
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21622796A
Other languages
English (en)
Other versions
JPH1065045A (ja
Inventor
健治 大沢
一裕 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP21622796A priority Critical patent/JP3057194B2/ja
Priority to SG1997002878A priority patent/SG60099A1/en
Priority to TW086111510A priority patent/TW344870B/zh
Priority to US08/910,711 priority patent/US6194778B1/en
Priority to KR1019970038812A priority patent/KR100483642B1/ko
Publication of JPH1065045A publication Critical patent/JPH1065045A/ja
Application granted granted Critical
Publication of JP3057194B2 publication Critical patent/JP3057194B2/ja
Priority to US09/773,653 priority patent/US6492199B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、新規なリードフレ
ームに半導体チップを接合して超多ピン構造とした半導
体パッケージの製造方法に関するものである。
【０００２】
【従来の技術】従来、半田ボール等の外部接続電極を備
えた有機基板を介してプリント配線板等に実装できる半
導体パッケージとして図７に示すものがある。図７にお
いては、有機材料を用いた２乃至６層程度の多層有機配
線基板５０に対し、その基板表面に半導体チップ５１が
マウントされている。そしてこの半導体チップ５１の電
極パッドと多層有機配線基板５０の表面に形成された配
線膜５２とが金線５３等を用いたワイヤボンディングに
よって接続されている。
【０００３】多層有機配線基板５０の裏面には、スルー
ホール５４を介して表面の配線膜５２と電気的に接続さ
れた半田ボール（外部接続電極）５５が設けられてお
り、この半田ボール５５がソルダーレジスト膜５６の開
口より外部に臨んでいる。また、半導体チップ５１は金
線５３とともに封止樹脂５７にて封止されている。
【０００４】上記構成からなる半導体パッケージ５８で
は、裏面に形成されている半田ボール５５をプリント配
線板５９に接続するようにしている。また多層有機配線
基板５０は、半田ボール５５が多数格子状に配設されて
いることからボールグリッドアレイ（ＢＧＡ）と称され
ることが多く、この多層有機配線基板５０を用いた半導
体パッケージ５８をＢＧＡパッケージと称している。
【０００５】
【発明が解決しようとする課題】しかしながら上記従来
の半導体パッケージ５８においては、ワイヤボンディン
グを行って半導体チップ５１の電極パッドと多層有機配
線基板５０の配線膜５２とを接続しているため、配線ピ
ッチを縮小化するには限界があった。また、これ以外の
例えばＴＣＰ（テープ・キャリア・パッケージ）と称さ
れる半導体パッケージでも、絶縁性のフィルムベース上
に貼り付けた銅箔をエッチングしてリードを形成するた
め、サイドエッチングによるリード痩せ等の制約があっ
て多ピン化には限界があった。
【０００６】そこで本出願人は、新規なリードフレーム
と半導体チップとを接合して超多ピン構造とした半導体
パッケージを既に提唱している。図８は超多ピン構造の
半導体パッケージの一例を示す側断面図である。図示し
た半導体パッケージ６０の構成では、半導体チップ６１
の表面（図８ではチップ下面）にその周縁部にわたって
複数の電極パッド６２が形成されている。また、半導体
チップ６１の外側には、その半導体チップ６１を囲む状
態で補強プレート６３が設けられ、この補強プレート６
３によってパッケージ外形が形成されている。補強プレ
ート６３上には絶縁接着層６４を介して配線フィルム６
５が積層されている。この配線フィルム６５は、インナ
ーリード６６ａとアウターリード６６ｂとからなる複数
のリード６６と、上記アウターリード６６ｂを被覆保護
する絶縁膜６７とから成るもので、インナーリード６６
ａの先端がチップ表面の電極パッド６２に接続され、且
つアウターリード６６ｂ上に絶縁膜６７を介して半田ボ
ール（外部接続電極）６８が形成されている。また、半
導体チップ６１の周辺領域には封止樹脂６９が充填さ
れ、さらにチップ裏面と補強プレート６３とに熱伝導性
接着剤７０を介して放熱プレート７１が接合されてい
る。
【０００７】ここで、上述した半導体パッケージ６０の
製造手順について概略説明する。先ず、リードフレーム
の製造にあたっては、図９（ａ）に示すように、三層構
造の金属ベース７２を用意する。この金属ベース７２
は、銅又は銅合金からなる基板（以下、銅基板という）
７３の表面にアウミニウム膜７４を形成し、その上にニ
ッケル膜７５を形成したものである。次に、図９（ｂ）
に示すように、金属ベース７２の表面に電解銅メッキに
よって複数のリード６６を形成する。次に、図９（ｃ）
に示すように、リードフレームのチップ毎の外形を規定
するためのスリット７６を形成する。次に、図９（ｄ）
に示すように、リード６６上に絶縁膜６７を積層し、こ
れによって複数のリード６６及び絶縁膜６７からなる配
線フィルム６５を形成する。このとき、絶縁膜６７から
はみ出したリード部分がインナーリード６６ａとなり、
絶縁膜６７で被覆保護されたリード部分がアウターリー
ド６６ｂとなる。次に、図９（ｅ）に示すように、絶縁
膜６７によって被覆されたアウターリード６６ｂ上にニ
ッケル等の下地膜を形成し、その下地膜の上に電解メッ
キにより半田材料６８ａを積層する。この時点では半田
材料６８ａがマッシュルーム形となっている。
【０００８】次に、図１０（ａ），（ｂ）に示すよう
に、外形リング７７を残すようにして、金属ベース７２
の銅基板７３、アルミニウム膜７４及びニッケル膜７５
を、それぞれ選択エッチングによって順次除去し、これ
によって各々のリード６６を分離、独立させる。次に、
図１０（ｃ）に示すように、絶縁膜６７によって被覆さ
れたアウターリード６６ｂ面に絶縁接着層６４を介して
補強プレート６３を接合する。次に、図１０（ｄ）に示
すように、絶縁膜６７から延出した各々のインナーリー
ド６６ａの先端にバンプ７８を形成する。以上で、半導
体チップを組付ける前のリードフレーム７９が完成す
る。
【０００９】その後、上記リードフレーム７９に半導体
チップを組付けるにあたっては、図１１（ａ）に示すよ
うに、インナーリード６６ａの先端をバンプ７８を介し
て半導体チップ６１の電極パッド６２に接続する。次
に、図１１（ｂ）に示すように、半導体チップ６１の周
辺領域に封止樹脂６９を注入し、これを硬化させる。次
に、図１１（ｃ）に示すように、半導体チップ６１の裏
面と補強プレート６３とに熱伝導性接着剤７０を介して
放熱プレート７１を接合する。次に、図１１（ｄ）に示
すように、先のリードフレーム製造工程で電解メッキに
より積層した半田材料６８ａをリフローにて成形し、所
望の半田ボール６８を得る。最後は、図１１（ｅ）に示
すように、補強プレート６３の外周縁を境に外形リング
７７を切り離すことにより、図８に示した半導体パッケ
ージ６０が完成する。この半導体パッケージ６０では、
リードフレーム７９の製造段階で、金属ベース７２上に
電解銅メッキにてリード６６を形成することから、リー
ドのファインパターン化が図られ、それまでの限界を超
えた多ピン構造が実現されている。また、チップ裏面側
に放熱プレート７１を接合したことで、熱放散性にも優
れたものとなっている。
【００１０】ところが、上述した超多ピン構造の半導体
パッケージ６０においても、以下のような不都合があっ
た。（１）リード６６のファインパターン化によってクロス
トークノイズが発生しやすい。 （２）リードフレームの製造工程で、インナーリード６
６ａの先端にバンプ７８を形成する際、絶縁接着層６４
から発生するガスでバンプ７８が汚染される。 （３） リードフレームの製造工程で電解メッキにより積
層したマッシュルーム形の半田材料６８ａを、パッケー
ジ完成直前にリフロー法によりボール状に成形して半田
ボール６８を得るようにしているため、その間の時間経
過によって半田材料６８ａの表面が酸化してしまう。そ
のため、半田材料６８ａのリフローに先立って酸化膜を
除去するためのブラッシングが必要となり、このブラッ
シングによって半田材料６８ａが脱落したり、配線フィ
ルム６５が接着層６４から剥がれるなどの虞れがある。
【００１１】本発明は、上記問題を解決するためになさ
れたもので、第１の目的は、クロストークノイズを低減
することができる半導体パッケージの製造方法を提供す
ることにあり、第２の目的は、インナーリードの先端に
良質のバンプを形成することができる半導体パッケージ
の製造方法を提供することにあり、第３の目的は、リー
ド上に電解メッキにより積層した半田材料をリフローす
るにあたってのブラッシングを不要とした半導体パッケ
ージの製造方法を提供することにある。
【００１２】
【課題を解決するための手段】本発明は、チップ表面の
周縁部に複数の電極パッドが形成された半導体チップ
と、アウターリードと該アウターリードから一体に延出
したインナーリードとからなり、前記インナーリードの
先端を前記半導体チップの電極パッドに接続してなる複
数のリードと、前記インナーリードと前記電極パッドの
接続部分を含む前記半導体チップの周辺領域に充填され
た封止樹脂とを有する半導体パッケージの製造方法にお
いて、積層構造をなす金属ベースの面上に前記複数のリ
ードを形成し且つこれら複数のリードの少なくともいず
れか一つを外形リング部分まで延ばした状態で形成する
工程と、前記複数のリードのうち、前記アウターリード
となる部分に絶縁膜を積層する工程と、前記外形リング
部分を残すようにして前記金属ベースを選択エッチング
により除去し、これによって前記複数のリードを分離す
る工程と、前記分離した各々のリードのうち、前記絶縁
膜で保護された前記アウターリード面に、前記外形リン
グにより取り囲まれる状態で絶縁接着層を介して導電性
の補強プレートを接合する工程と、前記インナーリード
の先端を半導体チップの電極パッドに接続する工程と、
前記補強プレートと前記外形リングとの間に導電ペース
トを充填する工程とを有するものである。
【００１３】この半導体パッケージの製造方法では、金
属ベースの面上に複数のリードを形成するに際して、少
なくともいずれか一つ、例えばグランド用のアウターリ
ード部分を外形リング部分まで延ばしておき、その後、
外形リング部分を残すようにして金属ベースを選択エッ
チングにより除去した後、アウターリード面に絶縁接着
層を介して補強プレートを接合し、さらに補強プレート
と外形リングとの間に導体ペーストを充填することによ
り、リードのファインパターン化と共にマイクロストリ
ップ構造が容易に実現される。
【００１４】さらに本発明は、上述のように複数のリー
ドを分離した後、該分離した各々のリードの先端にバン
プを形成してから補強プレートを接合するものである。
【００１５】このように、複数のリードを分離した後、
リード先端にバンプを形成してから補強プレートを接合
することにより、プレート接合用の接着層から発生する
ガスでバンプが汚染されることがない。
【００１６】加えて本発明は、チップ表面の周縁部に複
数の電極パッドが形成された半導体チップと、アウター
リードと該アウターリードから一体に延出したインナー
リードとからなり、前記インナーリードの先端を前記半
導体チップの電極パッドに接続してなる複数のリード
と、前記インナーリードと前記電極パッドの接続部分を
含む前記半導体チップの周辺領域に充填された封止樹脂
とを有する半導体パッケージの製造方法において、積層
構造をなす金属ベースの面上に複数のリードを形成する
工程と、前記リードの所定領域を絶縁膜で被覆する工程
と、前記リード上の所定箇所に前記絶縁膜をマスクとし
て電解メッキにより半田材料を積層し且つ該半田材料を
リフロー法によってボール状に成形する工程と、前記金
属ベースを選択エッチングにより除去し、これによって
前記複数のリードを分離する工程とを有するものであ
る。
【００１７】この半導体パッケージの製造方法では、後
工程で選択エッチングにより除去される金属ベースの面
上に複数のリードを形成した後、そのリード上の所定箇
所に絶縁膜をマスクとして電解メッキによって半田材料
を積層し、その直後に、リフロー法によって半田材料が
ボール状に成形されるため、経時的な半田材料の酸化が
殆ど起こらない。したがって、リフローに先立ってのブ
ラッシングが不要となる。
【００１８】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しつつ詳細に説明する。図１は本発明に係
る半導体パッケージの一実施形態を示す側断面図であ
る。図示した半導体パッケージ１の構成では、半導体チ
ップ２の表面（図１ではチップ下面）にその周縁部にわ
たって複数の電極パッド３が形成され、そのパッド形成
領域の内側が有効素子領域４となっている。また、半導
体チップ２の有効素子領域４上には、接着層５をベース
とした絶縁性の厚膜保護層６が積層されている。
【００１９】一方、半導体チップ２の外側には、その半
導体チップ４を囲む状態で補強プレート７が設けられて
いる。この補強プレート７上には絶縁接着層８を介して
配線フィルム９が積層されている。配線フィルム９は、
インナーリード１０ａとアウターリード１０ｂとからな
る複数のリード１０と、上記アウターリード１０ｂを被
覆保護する絶縁膜１１とから構成されている。このう
ち、インナーリード１０ａはアウターリード１０ｂから
一体に延出したもので、そのリード先端が半導体チップ
２の電極パッド３に接続されている。これに対し、アウ
ターリード１０ｂ上には絶縁膜１１を介して外部接続電
極１２が形成されている。
【００２０】これに加えて、補強プレート７の外側に
は、その補強プレート７を囲む状態で導電性の外形リン
グ１３が設けられている。この外形リング１３上には、
上述したアウターリード１０ｂの少なくともいずれか一
つが延出し、その延出部分で両者の間に電気的な接続状
態が得られている。また、インナーリード１０ａと電極
パッド３の接続部分を含む半導体チップ２の周辺領域に
は上記厚膜保護層６と絶縁膜１１上の補強テープ１４と
を堰として封止樹脂１５が充填され、その外側の補強プ
レート７と外形リング１３との間には導体ペースト１６
が充填されている。さらに、半導体チップ２の裏面（図
１ではチップ上面）と補強プレート７には、熱伝導性接
着剤１７を介して放熱プレート１８が接合されている。
また、放熱プレート１８の中央部分には上記封止樹脂１
５の充填領域に連通するガス抜き孔１９が穿設されてい
る。
【００２１】続いて、上記半導体パッケージ１の製造手
順について説明する。先ず、リードフレームの製造にあ
たっては、図２（ａ）に示すように、三層構造の積層板
からなる金属ベース２０を用意する。この金属ベース２
０は、厚さ１５０μｍ程度の銅又は銅合金からなる基板
（以下、銅基板という）２１の表面に、例えば蒸着によ
って厚さ３μｍ程度のアルミニウム膜２２を形成し、さ
らに厚さ２μｍ程度のニッケル膜２３を形成したもので
ある。
【００２２】このうち、銅基板２１は、それ自身がリー
ドとならず、最終的には外形リング部分（後述）を除い
て切除されるものであるが、非常に微細なリードパター
ンを形成するにあたって必要不可欠なものである。アル
ミニウム膜２２は、その後の工程で銅基板２１をエッチ
ングするときに金属ベース２０の表面側がエッチングさ
れないようにするためのエッチングストップ膜に相当す
るものである。ニッケル膜２３は、金属ベース２０の面
上にリードを形成するための電解メッキの下地、つまり
メッキ下地膜に相当するものである。
【００２３】なお、金属ベース２０としては、アルミニ
ウム膜２２とニッケル膜２３との間に、双方の密着性を
高めるべく、例えば厚さ０．５μｍ程度のクロム膜を密
着膜として形成するようにしてもよい。また、メッキ下
地膜としては、ニッケル膜２３の代わりに銅の薄膜を形
成するようにしてもよい。
【００２４】次に、図２（ｂ）に示すように、金属ベー
ス２０の表面、即ちニッケル膜２３の表面に選択メッキ
法により、例えば厚さ３０μｍ程度の銅からなる複数の
リード１０を形成する。このとき、少なくともいずれか
一つのリード１０を、後述する外形リング部分まで延ば
した状態で形成しておく。ここでの選択メッキは、金属
ベース２０の表面をレジストパターンにより選択的に覆
い、このレジストパターンをマスクとして電解銅メッキ
することにより行う。これにより、膜質が良好で且つフ
ァインパターン化したリード１０が得られる。次に、図
２（ｃ）に示すように、金属ベース２０に対して両面か
ら選択エッチングすることにより、リードフレームのチ
ップ毎の外形を規定するためのスリット２４や、製造を
やり易くするための孔（不図示）を形成する。
【００２５】次に、図２（ｄ）に示すように、選択メッ
キにより形成した複数のリード１０のうち、アウターリ
ード１０ｂとなる部分に、例えば厚さ２５μｍ程度のポ
リイミドフィルムからなる絶縁膜１１を積層し、さらに
その絶縁膜１１の上にリング状の補強テープ１４を貼り
付ける。このとき、絶縁膜１１（補強テープ１４）から
はみ出したリード部分がインナーリード１０ａに相当
し、そのインナーリード１０ａ同士が向かい合う領域
（チップ接合領域）内に、上記絶縁膜１１と一体に上記
厚膜保護層６の一部１１ａが形成される。この時点で、
金属ベース２０の面上に、複数のリード１０と絶縁膜１
１とからなる配線フィルム９が構築される。
【００２６】次いで、図２（ｅ）に示すように、絶縁膜
１１によって被覆保護されたアウターリード１０ｂ上
に、その絶縁膜１１をマスクとして、例えば半田ボール
からなる外部接続電極１２を形成する。この外部接続電
極１２は、絶縁膜１１上に露出するアウターリード１０
ｂ上に、例えば電解メッキ法によって厚さ１１０μｍ程
度のニッケルを下地膜として形成したのち、その下地膜
の上に電解メッキ法によって厚さ２３０μｍ程度の錫−
鉛合金の半田材料を積層し、その半田材料をリフローし
てボール状に成形することで得られる。
【００２７】続いて、図３（ａ）に示すように、上記ス
リット２４の内側に外形リング１３部分を残すようにし
て、金属ベース２０の銅基板２１を選択エッチングによ
り除去する。このエッチングに際しては、アルミニウム
膜２２がエッチングストッパーとして作用し、銅基板２
１のみが除去される。次に、図３（ｂ）に示すように、
金属ベース２０のアルミニウム膜２２を選択エッチング
にて除去し、さらにニッケル膜２３を選択エッチングに
より除去して各々のリード１０を分離、独立させる。な
お、図３（ｂ）の状態では絶縁膜１１と厚膜保護層６の
一部１１ａとが分離したように表現されているが、実際
には絶縁膜１１と一体構造をなす吊り部分（不図示）に
よって連結されている。次いで、図３（ｃ）に示すよう
に、絶縁膜１１から延出した各々のインナーリード１０
ａの先端に、例えばスパッタ法又は蒸着法によってアル
ミニウムからなるバンプ２５を形成する。その後、図３
（ｄ）に示すように、絶縁膜１１によって保護されたア
ウターリード１０ｂ面に絶縁接着層８を介して補強プレ
ート７を接合する。この補強プレート７の接合に際して
は、上述のように選択エッチングにて形成した外形リン
グ１３の内周縁を位置決め基準として利用することがで
きる。以上で、半導体チップを組付ける前のリードフレ
ーム２６が完成する。
【００２８】上記リードフレームの製造方法において
は、インナーリード１０ａの先端にバンプ２５を形成し
てから、絶縁接着層８を介して補強プレート７を接合す
るようにしているため、バンプ形成時（アルミ蒸着時
等）に絶縁接着層８から発生するガスでバンプ２５が汚
染されるといった不都合を回避することができる。
【００２９】また上記リードフレームの製造方法では、
アウターリード１０ｂ上に電解メッキによって半田材料
を積層した直後に、リフロー法によって半田材料を最終
形状（ボール状）に成形するようにしたので、経時的な
半田材料の劣化（酸化等）が殆ど起こらず、よってリフ
ローに先立ってのブラシングが不要となる。その結果、
ブラッシングによる不具合（ボールの脱落、配線フィル
ムの剥離等）を解消することができる。
【００３０】続いて、半導体チップの組付けに際して
は、図４（ａ）に示すように、リードフレーム２６と半
導体チップ２とを位置合わせしつつ、そのチップ接合領
域に設けられた厚膜保護層６の一部１１ａに、例えば厚
さ５０〜１５０μｍの接着層５を介して半導体チップ２
を接合（ダイボンド）する。これにより、半導体チップ
２の有効素子領域４上に、接着層５をベースとした厚膜
絶縁層６が積層された状態となる。また、インナーリー
ド１０ａの先端（バンプ２５）とこれに対応する半導体
チップ２の電極パッド３とがそれぞれ対向した状態とな
る。
【００３１】次に、図４（ｂ）に示すように、各々のイ
ンナーリード１０ａの先端をバンプ２５を介して半導体
チップ２の電極パッド３にシングルポイントボンディン
グによって接続する。次いで、図４（ｃ）に示すよう
に、インナーリード１０ａと電極パッド３の接続部分を
含む半導体チップ２の周辺領域にエポキシ樹脂又はシリ
コーン樹脂等の封止樹脂１５をポッティングにより注入
し、これを硬化させることで周辺部品を一体化する。さ
らに、補強プレート７と外形リング１３との間に、例え
ば銀ペースト、銅ペースト等の導体ペースト１６を充填
し、これを硬化させることで両者を一体化する。ちなみ
に、封止樹脂１５のポッティングに際しては、チップ上
の厚膜保護層６と絶縁膜１１上の補強テープ１４とが樹
脂止め用の堰として利用される。次に、図４（ｄ）に示
すように、半導体チップ２の裏面と補強プレート７とに
熱伝導性接着剤１７を介して放熱プレート１８を接合す
る。そして最後は、図４（ｅ）に示すように、外形リン
グ１３の外周縁を境に不要部分を切除することにより、
図１に示した半導体パッケージ１が完成する。
【００３２】上記構成からなる半導体パッケージ１にお
いては、半導体チップ２の有効素子領域４上に厚膜保護
層６が積層されているため、特にチップ表面にポリイミ
ド等のコーティング処理を施さなくても、上記厚膜保護
層６の遮蔽効果によってα線などの放射線の影響を抑え
ることができる。また、厚膜保護層６の介在によって封
止樹脂１５の充填領域が大幅に縮小されるため、その分
だけ短時間で樹脂封止を行うことが可能となる。さら
に、半導体チップ２の表面を厚膜保護層６（従来技術で
は封止樹脂）で被覆したことで、パッケージ内での熱ス
トレスに起因した、封止樹脂１５とチップ表面との接合
部破断を回避することができる。
【００３３】加えて、導電性の外形リング１３を、少な
くともいずれか一つのアウターリード１０ｂ、例えばグ
ランド用のアウターリード１０ｂに電気的に接続し、且
つ外形リング１３と補強プレート７との間に導体ペース
ト１６を充填することで、グランド用のアウターリード
１０ｂと補強プレート７とが外形リング１３を介して電
気的に接続された状態となる。これにより、ストリップ
導体となる複数のリード１０とグランドプレーンとなる
補強プレート７との間に、誘電体である絶縁接着層８を
介在させたマイクロストリップ構造が実現される。その
結果、デバイス高速化への対応としてクロストークノイ
ズの低減が図られる。
【００３４】ちなみに、グランド（ＧＮＤ）用のアウタ
ーリード１０ｂを補強プレート７に電気的に接続した場
合（Ｗ／ＧＮＤ−１，Ｗ／ＧＮＤ−２）と、両者を電気
的に接続しない場合（ＮＯ−ＧＮＤ）とで、２００ＭＨ
ｚの周波数信号におけるクロストークノイズを比較して
みたところ、図５に示すような結果が得られた。なお、
図５において、「Ｗ／ＧＮＤ−１」は誘電体（絶縁接着
層８）の厚さを１５０μｍとした場合で、「Ｗ／ＧＮＤ
−２」は誘電体（絶縁接着層８）の厚さを５０μｍとし
た場合を示している。また、信号伝送路となるリード長
さについては、１０ｍｍ、５ｍｍ、２ｍｍの３パターン
について測定を行った。図５から分かるように、「ＮＯ
−ＧＮＤ」の場合のクロストークノイズに対して、「Ｗ
／ＧＮＤ−１」の場合には約４０％のノイズ低減効果が
得られており、「Ｗ／ＧＮＤ−２」の場合には約７０％
のノイズ低減効果が得られている。この結果からも、上
述したマクロストリップ構造の実現によってクロストー
クノイズを大幅に低減できることが実証されている。
【００３５】さらに、外部接続電極１２との相対位置が
保証されている外形リング１３にてパッケージ外形を構
成するようにしたので、パッケージ実装用のプリント基
板等に対しては、外形リング１３を画像認識等により位
置合わせするだけで、パッケージ側の外部接続電極１２
とプリント基板側のランド部分とを高精度にアライメン
トできるようになる。
【００３６】図６は本実施形態における半導体パッケー
ジの応用例を説明する図であり、図中（ａ）はその部分
平面図、（ｂ）はその側断面図を示している。図６に示
す半導体パッケージ１においては、その特徴部分とし
て、半導体チップ２の有効素子領域４上に積層された厚
膜保護層６に補強用のダミーパターン２７が埋設された
構成となっている。このダミーパターン２７は、リード
フレームの製造段階で複数のリード１０と同時に電解メ
ッキにて形成し、その上に絶縁膜１１の一部１１ａを被
せて、チップ組付け時に接着層５と貼り合わせることで
厚膜保護層６に埋め込むことができる。また、絶縁膜１
１と厚膜保護層６とを連結するために、厚膜絶縁層６の
４隅からは、絶縁膜１１と一体構造をなす吊り部分１１
ｂが延出し、その吊り部分１１ｂにも補強用の吊りリー
ド２８が架け渡されている。さらに、厚膜保護層６の各
辺からも、絶縁フィルム１１に向かって補強用の吊りリ
ード２９が架け渡されている。これらの吊りリード２
８，２９については、上記ダミーパターン２７と同様に
電解メッキにてリード１０と同時に形成することができ
る。
【００３７】上記構成からなる半導体パッケージ１にお
いては、厚膜保護層６の内部にダミーパターン２７が埋
め込まれた状態となっているため、温度変化に対する厚
膜保護層６の伸縮が抑制される。これにより、パッケー
ジ実装時又は実装後におけるパッケージ内部での熱スト
レスを緩和できるため、半導体パッケージ１の信頼性を
高めることができる。さらに、ダミーパターン２７を設
けたことで、半導体チップ２を組付ける前の厚膜保護層
６の変形を防止することも可能となる。
【００３８】
【発明の効果】以上説明したように本発明の半導体パッ
ケージの製造方法によれば、金属ベースの面上に複数の
リードを形成するに際して、少なくともいずれか一つ、
例えばグランド用のアウターリード部分を外形リングに
電気的に接続することで、ストリップ導体となる複数の
リードとグランドプレーンとなる補強プレートとの間
に、誘電体である絶縁接着層を介在させたマイクロスト
リップ構造が実現され、これによってリードのファイン
パターン化に伴うクロストークノイズを大幅に低減する
ことが可能となる。
【００３９】さらに、複数のリードを分離した後、、リ
ード先端にバンプを形成してから補強プレートを接合す
るようにしているため、プレート接合用の接着層から発
生するガスでバンプが汚染されることがない。したがっ
てインナーリードの先端に良質のバンプを形成すること
が可能となる。
【００４０】加えて本発明の半導体パッケージの製造方
法によれば、後工程で選択エッチングにより除去される
金属ベースの面上に複数のリードを形成した後、そのリ
ード上の所定箇所に絶縁膜をマスクとして電解メッキに
よって半田材料を積層し、その直後に、リフロー法によ
って半田材料をボール状に成形するため、経時的な半田
材料の酸化が殆ど起こらない。これにより、リフローに
先立ってのブラッシングが不要となるため、それに起因
した種々の不具合を一挙に解消することができる。
【図面の簡単な説明】
【図１】本発明に係る半導体パッケージの一実施形態を
示す側断面図である。
【図２】本発明に係るリードフレームの製造工程図（そ
の１）である。
【図３】本発明に係るリードフレームの製造工程図（そ
の２）である。
【図４】実施形態における半導体パッケージの製造工程
図である。
【図５】クロストークノイズの比較図である。
【図６】実施形態における半導体パッケージの応用例を
説明する図である。
【図７】ＢＧＡパッケージを示す側断面図である。
【図８】超多ピン構造の半導体パッケージの一例を示す
側断面図である。
【図９】超多ピン構造のためのリードフレームの製造工
程図（その１）である。
【図１０】超多ピン構造のためのリードフレームの製造
工程図（その２）である。
【図１１】超多ピン構造のための半導体パッケージの製
造工程図である。
【符号の説明】
１ 半導体パッケージ ２ 半導体チップ ３ 電
極パッド ４ 有効素子領域 ６ 厚膜保護層 ７ 補強プレ
ート ８ 絶縁接着層 １０ リード １０ａ インナー
リード １０ｂ アウターリード １１ 絶縁膜 １２ 外
部接続電極 １３ 外形リング １５ 封止樹脂 １６ 導体ペ
ースト ２５ バンプ ２６ リードフレーム ２７ ダミ
ーパターン
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平８−78473（ＪＰ，Ａ) 特開 平８−78484（ＪＰ，Ａ) 特開 平７−221256（ＪＰ，Ａ) 特開 平６−5773（ＪＰ，Ａ) 特開 平７−326853（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H01L 23/50

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 チップ表面の周縁部に複数の電極パッド
    が形成された半導体チップと、アウターリードと該アウ
    ターリードから一体に延出したインナーリードとからな
    り、前記インナーリードの先端を前記半導体チップの電
    極パッドに接続してなる複数のリードと、前記インナー
    リードと前記電極パッドの接続部分を含む前記半導体チ
    ップの周辺領域に充填された封止樹脂とを有する半導体
    パッケージの製造方法において、 積層構造をなす金属ベースの面上に前記複数のリードを
    形成し且つこれら複数のリードの少なくともいずれか一
    つを外形リング部分まで延ばした状態で形成する工程
    と、 前記複数のリードのうち、前記アウターリードとなる部
    分に絶縁膜を積層する工程と、 前記外形リング部分を残すようにして前記金属ベースを
    選択エッチングにより除去し、これによって前記複数の
    リードを分離する工程と、 前記分離した各々のリードのうち、前記絶縁膜で保護さ
    れた前記アウターリード面に、前記外形リングにより取
    り囲まれる状態で絶縁接着層を介して導電性の補強プレ
    ートを接合する工程と、 前記インナーリードの先端を半導体チップの電極パッド
    に接続する工程と、 前記補強プレートと前記外形リングとの間に導電ペース
    トを充填する工程とを有することを特徴とする半導体パ
    ッケージの製造方法。
  2. 【請求項２】 前記複数のリードを分離した後、該分離
    した各々のリードの先端にバンプを形成してから前記補
    強プレートを接合する ことを特徴とする請求項1記載の
    半導体パッケージの製造方法。
  3. 【請求項３】 チップ表面の周縁部に複数の電極パッド
    が形成された半導体チップと、アウターリードと該アウ
    ターリードから一体に延出したインナーリードとからな
    り、前記インナーリードの先端を前記半導体チップの電
    極パッドに接続してなる複数のリードと、前記インナー
    リードと前記電極パッドの接続部分を含む前記半導体チ
    ップの周辺領域に充填された封止樹脂とを有する半導体
    パッケージの製造方法において、積層構造をなす金属ベースの面上に 複数のリードを形成
    する工程と、 前記リードの所定領域を絶縁膜で被覆する工程と、 前記リード上の所定箇所に前記絶縁膜をマスクとして電
    解メッキにより半田材料を積層し且つ該半田材料をリフ
    ロー法によってボール状に成形する工程と、 前記金属ベースを選択エッチングにより除去し、これに
    よって前記複数のリードを分離する工程と を有すること
    を特徴とする半導体パッケージの製造方法。
JP21622796A 1996-08-16 1996-08-16 半導体パッケージの製造方法 Expired - Fee Related JP3057194B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP21622796A JP3057194B2 (ja) 1996-08-16 1996-08-16 半導体パッケージの製造方法
SG1997002878A SG60099A1 (en) 1996-08-16 1997-08-08 Semiconductor package and manufacturing method of lead frame
TW086111510A TW344870B (en) 1996-08-16 1997-08-12 Semiconductor package and manufacturing method of lead frame
US08/910,711 US6194778B1 (en) 1996-08-16 1997-08-13 Semiconductor package with improved cross talk and grounding, and method of manufacturing same
KR1019970038812A KR100483642B1 (ko) 1996-08-16 1997-08-14 반도체장치및반도체장치의제조방법
US09/773,653 US6492199B2 (en) 1996-08-16 2001-01-31 Method of manufacturing a semiconductor package with improved cross talk and grounding

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21622796A JP3057194B2 (ja) 1996-08-16 1996-08-16 半導体パッケージの製造方法

Publications (2)

Publication Number Publication Date
JPH1065045A JPH1065045A (ja) 1998-03-06
JP3057194B2 true JP3057194B2 (ja) 2000-06-26

Family

ID=16685280

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21622796A Expired - Fee Related JP3057194B2 (ja) 1996-08-16 1996-08-16 半導体パッケージの製造方法

Country Status (1)

Country Link
JP (1) JP3057194B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007142314A (ja) * 2005-11-22 2007-06-07 Mitsubishi Electric Corp はんだ接合用前処理装置、その前処理方法およびそれを適用した電子部品実装装置、電子部品

Also Published As

Publication number Publication date
JPH1065045A (ja) 1998-03-06

Similar Documents

Publication Publication Date Title
JP2860646B2 (ja) 半導体パッケージ及び製造方法
US6194778B1 (en) Semiconductor package with improved cross talk and grounding, and method of manufacturing same
JP3034180B2 (ja) 半導体装置及びその製造方法及び基板
JP3578770B2 (ja) 半導体装置
JP3400877B2 (ja) 半導体装置及びその製造方法
JP2592038B2 (ja) 半導体チップ実装方法および基板構造体
JP2962586B2 (ja) 半導体装置とその製造方法及びこれに用いる接合体
JP3356921B2 (ja) 半導体装置およびその製造方法
WO2001026147A1 (fr) Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique
JP4070470B2 (ja) 半導体装置用多層回路基板及びその製造方法並びに半導体装置
US6020626A (en) Semiconductor device
JP2770820B2 (ja) 半導体装置の実装構造
JPS61137335A (ja) 半導体装置
JP3912445B2 (ja) 半導体装置
JP3057194B2 (ja) 半導体パッケージの製造方法
JP2803656B2 (ja) 半導体装置
JP2982703B2 (ja) 半導体パッケージ及びその製造方法
JP3672885B2 (ja) 半導体装置
JP3337911B2 (ja) 半導体装置及びその製造方法
JP3841135B2 (ja) 半導体装置、回路基板及び電子機器
JP4168494B2 (ja) 半導体装置の製造方法
JP3932771B2 (ja) 半導体チップ搭載用基板の製造方法及び半導体装置の製造方法
JP2970595B2 (ja) Ｂｇａ型半導体装置
JP2917932B2 (ja) 半導体パッケージ
JP3362007B2 (ja) 半導体装置、その製造方法及びテープキャリア

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees