JP2924723B2 - ドライエッチング方法 - Google Patents

ドライエッチング方法

Info

Publication number
JP2924723B2
JP2924723B2 JP7208914A JP20891495A JP2924723B2 JP 2924723 B2 JP2924723 B2 JP 2924723B2 JP 7208914 A JP7208914 A JP 7208914A JP 20891495 A JP20891495 A JP 20891495A JP 2924723 B2 JP2924723 B2 JP 2924723B2
Authority
JP
Japan
Prior art keywords
etching
chamber
dry etching
gas
residence time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7208914A
Other languages
English (en)
Other versions
JPH0955370A (ja
Inventor
康介 三好
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP7208914A priority Critical patent/JP2924723B2/ja
Priority to US08/689,248 priority patent/US5801101A/en
Priority to KR1019960033657A priority patent/KR100272122B1/ko
Priority to CN96109307A priority patent/CN1078741C/zh
Priority to GB9617253A priority patent/GB2304457B/en
Publication of JPH0955370A publication Critical patent/JPH0955370A/ja
Application granted granted Critical
Publication of JP2924723B2 publication Critical patent/JP2924723B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
工程で使用されるドライエッチング方法に関し、特にア
ルミニウム合金等の配線金属膜、または配線金属膜とバ
リヤメタルの積層構造膜のドライエッチング方法に関す
るものである。
【0002】
【従来の技術】半導体装置における金属配線材料として
現在最も多く使用されているのが、アルミニウム合金
(Al-Si,Al-Cu,Al-Si-Cu, 等)であり、一般的にこれら
アルミニウム合金のドライエッチングにおいては、塩素
(Cl)を主体とするガスが使用される。
【0003】アルミニウムは塩素と容易に反応し、等方
的にエッチングが進行するため、高集積化した半導体装
置で必要とされる異方性形状を得るためには、エッチン
グを進行させつつ配線の側壁に保護膜を形成することに
よって等方的なエッチングを抑制するという手法が採ら
れる。そして、側壁保護膜形成の方法としては、マスク
であるフォトレジストからの分解生成物を利用する方
法、または堆積性ガスの添加によりエッチング反応で生
成する反応生成物を利用する方法がある。
【0004】前者の方法は、比較的単純でクリーンなガ
ス系(例えば、Cl2 /BCl3 )を用いて実現可能である
が、マスクであるフォトレジスト自身を消費することで
側壁保護を達成するため、フォトレジストとの選択性が
低く、微細加工性に乏しいという問題がある。一方、後
者の方法では、フォトレジストのエッチング量を抑えた
状態で側壁保護を達成できることから、フォトレジスト
との選択性を高めることが可能である反面、複雑で堆積
性の強いガス系(例えば、Cl2 /BCl3 /N2 ,Cl2 /BCl3 /
CHF3 , Cl2 /BCl3 /CH2F2 , Cl2 /BCl3 /N2 /CHF3 ,
等)を使用する必要がある。
【0005】いずれの場合においても、アルミニウム合
金のドライエッチング方法においては、反応容器(以
下、チャンバーと称する)内部表面への反応生成物の堆
積が著しいが、特に微細加工性を考慮し、フォトレジス
トとの選択性を向上させた後者のような方法ではその程
度が顕著となる。
【0006】ここで、図5にチャンバー内部での反応生
成物の堆積の様子を示す。エッチング処理枚数が増加す
るにつれ、この図に示すように、反応生成物1がチャン
バー2の内壁、上部電極3の表面、半導体ウェハーWを
載置する下部電極4の側面および均一化リング5の表面
等に堆積し、ついにはこれら堆積物が剥離してチャンバ
ー2内でパーティクルとなる。そして、図6(a)に示
すように、これらパーティクル6がウェハーW上に付着
すると、フォトレジスト7と同様にアルミニウム合金膜
8のエッチング時のマスクとなる。その結果、図6
(b)に示すように、2本のアルミニウム合金配線8
a、8b間でアルミニウム合金膜が残ってしまい、配線
間での短絡を引き起こし、半導体装置の歩留が大きく低
下するという問題を引き起こす。
【0007】そこで、エッチング中の反応生成物が極
力、チャンバー内部表面に堆積しないようにするために
は、エッチング中の堆積物の生成そのものを抑制する
か、付着した堆積物を定期的に除去する必要がある。前
者においては、堆積物の発生源であるフォトレジスト
(分解物)や堆積性ガスを抑える方向であり、これはす
なわち、異方性形状を達成するための側壁保護成分を減
少させることになるため、微細加工の観点からは不利で
ある。また、後者の場合、チャンバーを大気に開放し、
水やアルコール等の溶剤で堆積物を洗浄する方法(ウェ
ットクリーニング法)と、チャンバーを真空保持したま
ま、クリーニング用ガスをチャンバー内に導入し、プラ
ズマを発生させて除去する方法(ドライクリーニング
法)がある。
【0008】ウェットクリーニング法では、チャンバー
の大気開放前準備としてのチャンバー内やガス配管内の
窒素による置換処理(パージ処理)、チャンバー温度の
降温、チャンバーおよびチャンバー内部品洗浄およびこ
れら洗浄に伴う乾燥処理、チャンバー温度の昇温、チャ
ンバー減圧後のチャンバー内やガス配管内の窒素による
置換処理、空流し(シーズニング)、などといった煩雑
で多くの作業を行なう必要がある。したがって、前述の
ように、工数の増加、長時間の装置停止に伴う装置稼働
時間の減少、単位時間あたりの処理量(生産量)減少と
いった生産性低下によるコスト増大という問題が生じて
しまう。そこで、このような問題を解決するために考え
出されたのがドライクリーニング法である。
【0009】
【発明が解決しようとする課題】ドライクリーニング法
の一例が、特開平2−304923号公報に開示されて
いる。この公報に記載された技術は、臭素ガス系を用い
たドライエッチングを行なった後の反応室内にクリーニ
ング用ガスを導入してドライクリーニングを行なうこと
により、反応室を分解して薬品洗浄を行なうことなく、
エッチング反応室に付着、堆積した残留臭素分を除去す
るというものである。
【0010】このようなドライクリーニング法を用いる
と、ウェハー処理量(時間)に対する反応生成物のチャ
ンバー内部への堆積量が減少するため、図7に示すよう
に、定期清掃の周期Cb は、従来のウェットクリーニン
グ法のみの場合の定期清掃周期Ca に比べて長くなるた
め、装置の稼働時間の減少を防ぐことができる。
【0011】しかしながら、このようなドライクリーニ
ング法を採用する場合でも、ドライエッチング本来の処
理時間とは別にドライクリーニング時間が必要となり、
単位時間あたりの処理枚数(スループット)が低下して
しまうため、生産性が低下するという問題の解決には不
充分であった。
【0012】本発明は、上記の課題を解決するためにな
されたものであって、ドライエッチング工程の生産性を
低下させることのない、微細加工性に優れた配線金属膜
のドライエッチング方法を提供することを目的とする。
【0013】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明のドライエッチング方法は、半導体基板上
に形成された配線金属膜をドライエッチングする第1の
ドライエッチング工程と、チャンバー内のガスの滞在時
間が前記第1のドライエッチング工程でのガスの滞在時
間よりも小さくなるようにして前記第1のドライエッチ
ング工程で生じた反応生成物の堆積を抑制しつつ、前記
配線金属膜をオーバーエッチングする第2のドライエッ
チング工程とを有することを特徴とするものである。
【0014】また、前記配線金属膜をバリヤメタル膜上
に形成したものとし、前記第2のドライエッチング工程
でそのバリヤメタル膜をエッチングするようにしてもよ
い。そして、前記第2のドライエッチング工程でのチャ
ンバー内のガスの滞在時間に対する前記第1のドライエ
ッチング工程でのチャンバー内のガスの滞在時間の比を
5よりも大きくすることが望ましい。さらに、前記チャ
ンバー内のガスの滞在時間が、前記チャンバー内の圧力
と前記チャンバーの容積との積を排気量で割ったもので
あり、そのガスの滞在時間を前記チャンバー内の圧力と
排気量の少なくともいずれか一方で調整することができ
る。
【0015】上述したように、微細加工性(特に、対フ
ォトレジスト選択性)に優れ、かつ生産性の高い配線金
属膜のドライエッチングを実現するためには、チャンバ
ー内に存在する反応生成物(堆積物)の制御が重要であ
る。
【0016】そこで、チャンバー内に存在する反応生成
物の制御因子として、チャンバー内のガスの滞在時間
(レジデンスタイム)tを考える。これは、排気する前
に気体分子がチャンバー内に留まる平均時間であり、次
式で表すことができる(出典:「GLOW DISCHARGE PROCE
SSES : Sputtering And Plasma Etching 」, Brian N.C
hapman 著)。 t=pV/Q ……(1) ここで、p:チャンバー内の圧力(Torr)、V:チャン
バーの容積(l)、Q:排気量(Torr・l/sec)であ
る。なお、ガス流量と排気量との関係は次式で表され
る。 1(sccm)=1.26×10-2(Torr・l/sec) ……(2)
【0017】チャンバー内部表面への反応生成物の堆積
を抑えるためには、チャンバー内に存在する反応生成物
を、それが堆積する前にチャンバー外部に排気してしま
えばよい。すなわち、チャンバー内のガスの滞在時間を
短くすれば、反応生成物の滞在時間も短くなり、チャン
バー内部への堆積量も減少すると推察される。
【0018】そして、チャンバーの容積(V)を一定と
したとき、チャンバー内のガスの滞在時間を短くするた
めには、上記(1)式より、圧力(p)を下げるか、
もしくは排気量(Q)を上げればよい。ただし、エッ
チング処理の最初からこのような条件でエッチングを行
なったのでは、チャンバー内の側壁保護成分の滞在時間
も短くなるため、側壁保護膜の形成が充分行なわれない
ばかりでなく、プラズマ密度の低下により活性反応種
(エッチャント)が減少し配線金属膜のエッチレートが
低下することや、イオンエネルギーの増加によりフォト
レジストのエッチレートが上昇することから、フォトレ
ジストに対して高選択性を有する配線金属膜のエッチン
グは困難である。
【0019】ところが、配線金属膜エッチング後のオー
バーエッチング時においては、過剰な活性反応種による
配線形状の悪化(サイドエッチング)を防ぐのに有効で
ある。また、配線の信頼性確保のため、近年多く用いら
れている配線金属膜とバリヤメタル膜との積層構造膜に
おいては、配線金属膜エッチング後のバリヤメタルのエ
ッチング時に、イオンエネルギーの増加によるバリヤメ
タル膜のエッチレートの向上が期待できる。
【0020】
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。本実施の形態においては、エッチング対象
である配線金属膜の例としてアルミニウム−シリコン−
銅合金膜からなるアルミニウム合金膜を用い、エッチン
グ装置としては反応性イオンエッチング装置(Reactive
Ion Etching 、以下、RIE装置と称する)を用いる
ことにする。そして、アルミニウム合金膜上にフォトレ
ジストを塗布し、公知のフォトリソグラフィー技術を用
いてエッチングのマスクとなるパターンを形成した後、
前記RIE装置を用いてエッチングを行なう。
【0021】この際、フォトレジストに対する高選択性
ならびに異方性形状を得るために、まず、比較的処理圧
力が高く、堆積性の強いエッチング条件でアルミニウム
合金膜のエッチングを行ない(第1のエッチングステッ
プ)、ついで、第1のエッチングステップに対して処理
圧力が低く、かつガス総流量が多いエッチング条件、す
なわち、ガスの滞在時間が短いエッチング条件でアルミ
ニウム合金膜のオーバーエッチングを行なう(第2のエ
ッチングステップ)。
【0022】アルミニウム合金膜エッチング中は処理圧
力を高くすることでフォトレジストとの選択性を高める
とともに、堆積性の強いガス条件により充分な側壁保護
を行なうことにより、異方性のエッチングを行なうこと
ができる。また、オーバーエッチング中は処理圧力を低
くし、過剰な活性反応種(エッチャント)の生成を抑え
ることでアルミニウム合金膜の異方性形状を維持すると
ともに、ガス総流量を増やし、チャンバー内のガスの滞
在時間を短くすることにより、アルミニウム合金膜エッ
チング中に生成した(側壁保護膜形成に利用した)反応
生成物がチャンバー内部に付着、堆積する前にチャンバ
ー外部に排出し、チャンバー内部への反応生成物の堆積
を抑制することができる。
【0023】なお、本実施の形態においては、エッチン
グ装置としてRIE装置を適用した例を挙げたが、本発
明を適用し得るエッチング装置はRIE装置に限るもの
ではなく、例えばマイクロ波エッチング装置等、他の型
式の装置を用いることもできる。また、エッチング対象
膜としては、アルミニウム合金膜の他、アルミニウム合
金膜の場合と異なり、フッ素系のガスを用いることでチ
ャンバー内の反応生成物の堆積の問題は少ないものの、
タングステン、モリブデン等のリフラクトリ金属膜に本
発明を適用することも可能である。
【0024】
【実施例】次に、上記実施の形態に基づく第1の実施例
について図1を用いて説明する。図1は第1の実施例で
使用するドライエッチング装置を示す概略構成図であ
る。このドライエッチング装置10の型式はRIE装置
であり、真空ポンプ11によって高真空に保持されるエ
ッチングチャンバー12内に下部電極13と上部電極1
4が平行に対向配置され、下部電極13にはマッチング
ボックス15を介して高周波電源16が接続されてい
る。
【0025】また、上部電極14にはガス導入管17が
接続されるとともに、上部電極14の表面にはエッチン
グガス吹出口18が設けられ、上部電極14全体は電気
的に接地されている。一方、下部電極13上には被エッ
チング物である半導体ウェハーWが載置されるようにな
っており、これを包囲する位置にエッチングレートやエ
ッチング形状のウェハー面内均一性を補正するための均
一化リング19が設けられている。また、エッチングチ
ャンバー12の外部には、エッチング終点検出用の発光
分光器20が設置されている。なお、本実施例で用いた
エッチングチャンバーの容積は22.0(l)である。
【0026】以下、上記構成のRIE装置を用いて配線
金属膜のエッチングを行なう手順について図2を用いて
説明する。図2は本実施例の金属配線の形成方法におけ
る各工程段階毎の半導体ウェハーを示す断面図である。
【0027】まず、図2(a)に示すように、半導体基
板22上にシリコン酸化膜23をCVD法により形成す
る。このシリコン酸化膜23上に配線金属膜として膜厚
400〜500nmのアルミニウム−シリコン−銅合金
膜24(以下、Al-Si-Cu 合金膜と記載する)をスパッ
タ法により形成する。
【0028】ついで、このAl-Si-Cu 合金膜24上にフ
ォトレジストを塗布し、公知のフォトリソグラフィー技
術を用いて、図2(b)に示すように、マスクパターン
25を形成する。
【0029】ついで、図2(c)に示すように、第1の
エッチングステップとして、塩素ガスを主体とする混合
エッチングガスとして Cl2 /BCl3 /N2 /CHF3 の4元系
ガスを用いてAl-Si-Cu 合金膜24のドライエッチング
を行なう。なお、この時のエッチング条件は、処理圧
力:25Pa(=1.88×10-1Torr )、ガス総流
量:75sccm、高周波印加電圧:2.55W/cm2 であ
る。この条件下で、Al-Si-Cu合金膜24のエッチングレ
ートは700nm/min となり、対フォトレジスト選択比
は約3.0となる。この第1のエッチングステップのエ
ッチング時間は、チャンバー外部に設置した発光分光器
(終点検出器)により、アルミニウムの発光波長である
396nmの発光強度をモニターすることで決定する。
【0030】さらに、図2(d)に示すように、第1の
エッチングステップ終了後、微細パターン部や下地段差
部のエッチング残りを除去するために第2のエッチング
ステップ(オーバーエッチングステップ)を行なう。こ
こで、第2のエッチングステップにおけるガスの滞在時
間を種々に変えて、ガスの滞在時間とチャンバー内の均
一化リング(図1中の符号19)の内壁に堆積する反応
生成物の厚さとの関係を調べる実験を行なった。
【0031】下記の表1は、本実験で使用したエッチン
グ条件とそれぞれの条件におけるガスの滞在時間を示し
たものである。第1のエッチングステップは前述の条件
(表1における条件A)に固定し、第2のエッチングス
テップは種々のパラメータのうち、高周波印加電圧とエ
ッチング時間をそれぞれ1.59W/cm2 、30sec に固
定した上で、処理圧力とガス総流量を変えた6つの条件
(条件B〜G)を設定し、これらの組み合わせによる2
ステップエッチングを行なった。
【0032】
【表1】 なお、表1中、排気量の値は、ガス総流量の値に基づき
上記(2)式を用いて換算したものである。また、ガス
の滞在時間は上記(1)式より計算した。
【0033】本実験では、レジストパターンを形成した
前記(図2(b)に示す)の構造を持った半導体ウェハ
ーを100枚連続でエッチング処理した後、大気に開放
し、チャンバー内の均一化リングに堆積した反応生成物
の膜厚(T)を測定した。
【0034】図3にガスの滞在時間と反応生成物の膜厚
の関係を示す。ここで、横軸(t1/t2 )は、第1の
エッチングステップにおけるガスの滞在時間(t1 )と
第2のエッチングステップにおけるガスの滞在時間(t
2 )の比で表してある。また、縦軸(T/T0 )は、前
記膜厚(T )を第1のエッチングステップのみの条件
で100枚連続処理を行なったときの反応生成物の膜厚
(T0 )で規格化したものである。
【0035】図3の結果より、t1/t2 >5の条件
(条件A+条件F、条件A+条件E、条件A+条件G)
では、T/T0 <1となり、すなわち、第1のエッチン
グステップで付着、堆積した反応生成物が第2のエッチ
ングステップで除去されていることになる。逆に、t1
/t2 <5の条件(条件A+条件B、条件A+条件C、
条件A+条件D)では、T/T0 >1となり、すなわ
ち、第2のエッチングステップにおいて反応生成物の付
着量が増加していることを意味している。
【0036】これは、第2のエッチングステップにおけ
るガスの滞在時間が、チャンバー内の反応生成物の振る
舞いを大きく左右する1つの大きなパラメータであるこ
とを示している。すなわち、第1のエッチングステップ
中(アルミニウム合金膜エッチング中)に生成した(側
壁保護膜形成に利用した)反応生成物がチャンバー内部
に付着、堆積する前に、第2のエッチングステップにお
いてチャンバー外部に排気することにより、チャンバー
内部に付着、堆積する反応生成物の絶対量が低減するも
のと考えられる。本実施例では、反応生成物の堆積場所
として均一化リングを例に挙げたが、本発明はチャンバ
ー内のその他の場所(上部電極表面、反応容器の側面、
等)においても同様の効果を有するものである。
【0037】なお、本実施例のエッチング条件でAl-Si-
Cu 合金膜のエッチングを行なった後の外観検査ではエ
ッチ残り等の発生は見られず、このエッチング条件がオ
ーバーエッチングに対して何ら悪影響を及ぼすものでは
ないことが確認された。
【0038】また、下記の表2にエッチング条件に対す
る定期清掃周期とスループットの関係の一例を示す。t
1/t2 <5であるようなエッチング条件(条件A+条
件C)では、定期清掃周期が500枚/回と短い。ま
た、この条件に従来の方法であるドライクリーニング法
を適用すると、定期清掃周期は2500枚/回と長くな
るが、スループットが2/3に低下してしまう。これに
対して、本発明の技術であるt1/t2 >5を満足する
ような条件(条件A+条件E)では、定期清掃周期が2
500枚/回と長く、かつスループット15枚/時間を
確保できる。すなわち、この条件を用いることにより、
スループットを犠牲にすることなく、ドライクリーニン
グ法を用いた場合と同等の定期清掃周期を得ることがで
きる。
【0039】
【表2】
【0040】また、本実施例によれば、ガスの滞在時間
というパラメータを導入し、この値を目安としてチャン
バー内圧力やガス総流量といった条件を設定できるた
め、チャンバー内の堆積物を抑制するためのエッチング
条件を設定する際に、自由度が高く、また容易に行なう
ことができる。
【0041】次に、本発明の第2の実施例について図4
を用いて説明する。まず、配線金属膜のエッチングを行
なう手順について説明する。図4は本実施例の金属配線
の形成方法における各工程段階毎の半導体ウェハーを示
す断面図である。
【0042】まず、図4(a)に示すように、半導体基
板27上にシリコン酸化膜28をCVD法により形成す
る。そして、このシリコン酸化膜28上にバリヤメタル
層として膜厚100〜200nmの窒化チタン膜29を
スパッタ法により形成する。さらに、この窒化チタン膜
29上に膜厚400〜500nmのAl-Si-Cu 合金膜3
0をスパッタ法により形成する。これにより、Al-Si-Cu
合金膜30と窒化チタン膜29からなる積層膜構造の
配線金属膜を形成する。
【0043】ついで、このAl-Si-Cu 合金膜30上にフ
ォトレジストを塗布し、公知のフォトリソグラフィー技
術を用いて、図4(b)に示すように、マスクパターン
31を形成する。
【0044】ついで、図4(c)に示すように、第1の
エッチングステップとして、塩素ガスを主体とする混合
エッチングガスとして Cl2 /BCl3 /N2 /CHF3 の4元系
ガスを用いてAl-Si-Cu 合金膜30のドライエッチング
を行なう。なお、この時のエッチング条件は、第1の実
施例における第1のエッチングステップと同一の条件
(表1中の条件A〜処理圧力:25Pa(=1.88×1
-1Torr )、ガス総流量:75sccm、高周波印加電
圧:2.55W/cm2 )である。この第1のエッチングス
テップのエッチング時間は、チャンバー外部に設置した
発光分光器(終点検出器)により、アルミニウムの発光
波長である396nmの発光強度をモニターすることで
決定する。
【0045】さらに、図4(d)に示すように、第1の
エッチングステップ終了後、窒化チタン膜29を除去す
るために第2のエッチングステップ(バリヤメタルエッ
チングステップ)を行なう。この時のエッチング条件
は、処理圧力:5Pa(=3.75×10-2Torr )、ガ
ス総流量:120sccm、高周波印加電圧:1.59W/cm
2(表1中の条件Eと同一)、エッチング時間:60sec
である。
【0046】本実施例において、上記(1)および
(2)式を用いて各エッチングステップにおけるガスの
滞在時間を計算すると以下のようになる。第1のエッチ
ングステップにおけるガスの滞在時間(t1 )は、 t1 =1.88×10-1 ×22/(75×1.26×
10-2 ) =4.38(sec) 一方、第2のエッチングステップにおけるガスの滞在時
間(t2 )は、 t2 =3.75×10-1 ×22/(120×1.26
×10-2 ) =5.46×10-1(sec)
【0047】この計算結果からt1 とt2 の比はt1
2 =7.95となる。これは、t1/t2 >5の条件
を満足しており、第1の実施例の場合と同様に、第1の
エッチングステップにおいてチャンバー内部表面に付
着、堆積する反応生成物を第2のエッチングステップで
除去することができた。また、段差部におけるエッチ残
りの発生もなかった。
【0048】なお、本実施例では、Al-Si-Cu 合金膜と
窒化チタン膜からなる積層構造膜への適用を例に挙げた
が、窒化チタン膜の代わりに、チタン膜もしくは窒化チ
タン膜とチタン膜の積層膜を用いたものでもよく、同様
の効果を得ることができる。
【0049】
【発明の効果】以上、詳細に説明したように、本発明の
ドライエッチング方法によれば、ガスの滞在時間という
パラメータを導入し、第1、第2のエッチングステップ
におけるガスの滞在時間を適切に設定することにより、
配線金属膜のエッチング中に生成した反応生成物をオー
バーエッチング中にチャンバー外部に排気でき、チャン
バー内部に存在する反応生成物の絶対量を減少させるこ
とで、チャンバー内部表面への反応生成物の堆積を防ぐ
ことができる。その結果、パーティクルの低減による半
導体装置の歩留向上、定期清掃頻度減少による生産性の
向上、といった効果を得ることができる。また、本発明
を用いれば、ドライエッチング処理時間とは別にドライ
クリーニング時間が必要となる従来のドライクリーニン
グ法の場合と異なり、スループットの低下を犠牲にする
ことなく、反応生成物の堆積を防ぐことができるため、
生産性の高いドライエッチング処理を実現することが可
能となる。
【図面の簡単な説明】
【図1】本発明の実施例に用いるドライエッチング装置
の概略構成を示す側断面図である。
【図2】本発明の第1の実施例における金属配線形成工
程の各段階毎の半導体ウェハーを示す断面図である。
【図3】同実施例におけるガスの滞在時間と反応生成物
の膜厚の関係を示す図である。
【図4】本発明の第2の実施例における金属配線形成工
程の各段階毎の半導体ウェハーを示す断面図である。
【図5】従来技術の問題点を説明するためのドライエッ
チング装置の側断面図である。
【図6】従来技術の問題点を説明するための半導体ウェ
ハーの側断面図である。
【図7】従来技術であるウェットクリーニング法とドラ
イクリーニング法の定期清掃周期を比較するための処理
の流れ図である。
【符号の説明】
1 反応生成物 2,12 エッチングチャンバー 3,14 上部電極 4,13 下部電極 5,19 均一化リング 6 パーティクル 7 フォトレジスト 8 アルミニウム合金膜 10 ドライエッチング装置 11 真空ポンプ 15 マッチングボックス 16 高周波電源 17 ガス導入管 18 エッチングガス吹出口 20 発光分光器 22,27 半導体基板 23,28 シリコン酸化膜 24,30 アルミニウム−シリコン−銅合金膜(配線
金属膜) 25,31 マスクパターン 29 窒化チタン膜(バリヤメタル膜) W 半導体ウェハー

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体基板上に形成された配線金属膜を
    ドライエッチングする第1のドライエッチング工程と、
    チャンバー内のガスの滞在時間が前記第1のドライエッ
    チング工程でのガスの滞在時間よりも小さくなるように
    して前記第1のドライエッチング工程で生じた反応生成
    物の堆積を抑制しつつ、前記配線金属膜をオーバーエッ
    チングする第2のドライエッチング工程とを有すること
    を特徴とするドライエッチング方法。
  2. 【請求項2】 請求項1記載のドライエッチング方法に
    おいて、 前記配線金属膜がバリヤメタル膜上に形成され、前記第
    2のドライエッチング工程で前記バリヤメタル膜をエッ
    チングすること を特徴とするドライエッチング方法。
  3. 【請求項3】 請求項1または2記載のドライエッチン
    グ方法において、 前記第2のドライエッチング工程でのチャンバー内のガ
    スの滞在時間に対する前記第1のドライエッチング工程
    でのチャンバー内のガスの滞在時間の比が5よりも大き
    いこと を特徴とするドライエッチング方法。
  4. 【請求項4】 請求項1ないし3のいずれかに記載のド
    ライエッチング方法において、 前記配線金属膜がアルミニウムを含む配線膜であること
    を特徴とするドライエッチング方法。
  5. 【請求項5】 請求項1ないし4のいずれかに記載のド
    ライエッチング方法において、 前記チャンバー内のガスの滞在時間が、前記チャンバー
    内の圧力と前記チャンバーの容積との積を排気量で割っ
    たものであること を特徴とするドライエッチング方法。
  6. 【請求項6】 請求項5に記載のドライエッチング方法
    において、 前記チャンバー内のガスの滞在時間を、前記チャンバー
    内の圧力と排気量の少なくともいずれか一方で調整する
    こと を特徴とするドライエッチング方法。
JP7208914A 1995-08-16 1995-08-16 ドライエッチング方法 Expired - Lifetime JP2924723B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP7208914A JP2924723B2 (ja) 1995-08-16 1995-08-16 ドライエッチング方法
US08/689,248 US5801101A (en) 1995-08-16 1996-08-07 Method of forming metal wirings on a semiconductor substrate by dry etching
KR1019960033657A KR100272122B1 (ko) 1995-08-16 1996-08-14 건식 에칭에 의하여 반도체 기판상에 금속 배선을 형성하는 방법 및 에칭중 형성된 반응 생성물 제거 방법
CN96109307A CN1078741C (zh) 1995-08-16 1996-08-16 用干法刻蚀在半导体衬底上形成金属布线的方法
GB9617253A GB2304457B (en) 1995-08-16 1996-08-16 Method of forming metal wirings on a semiconductor substrate by dry etching

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7208914A JP2924723B2 (ja) 1995-08-16 1995-08-16 ドライエッチング方法

Publications (2)

Publication Number Publication Date
JPH0955370A JPH0955370A (ja) 1997-02-25
JP2924723B2 true JP2924723B2 (ja) 1999-07-26

Family

ID=16564215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7208914A Expired - Lifetime JP2924723B2 (ja) 1995-08-16 1995-08-16 ドライエッチング方法

Country Status (5)

Country Link
US (1) US5801101A (ja)
JP (1) JP2924723B2 (ja)
KR (1) KR100272122B1 (ja)
CN (1) CN1078741C (ja)
GB (1) GB2304457B (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3269411B2 (ja) * 1996-12-04 2002-03-25 ヤマハ株式会社 半導体装置の製造方法
US5983906A (en) * 1997-01-24 1999-11-16 Applied Materials, Inc. Methods and apparatus for a cleaning process in a high temperature, corrosive, plasma environment
US6296780B1 (en) 1997-12-08 2001-10-02 Applied Materials Inc. System and method for etching organic anti-reflective coating from a substrate
KR100255663B1 (ko) * 1997-12-11 2000-05-01 윤종용 알루미늄막의 식각방법 및 반도체장치의 배선층 형성방법
JP3781175B2 (ja) * 1998-12-28 2006-05-31 旭化成マイクロシステム株式会社 コンタクトホールの形成方法
US6374833B1 (en) * 1999-05-05 2002-04-23 Mosel Vitelic, Inc. Method of in situ reactive gas plasma treatment
JP2001007084A (ja) * 1999-06-21 2001-01-12 Nec Corp エッチング終点判定方法
JP3793020B2 (ja) * 2000-12-26 2006-07-05 松下電器産業株式会社 ドライエッチング方法
DE10237249B4 (de) * 2002-08-14 2014-12-18 Excelitas Technologies Singapore Pte Ltd Verfahren zum selektiven Abtragen von Material aus der Oberfläche eines Substrats
US6897155B2 (en) * 2002-08-14 2005-05-24 Applied Materials, Inc. Method for etching high-aspect-ratio features
US7368394B2 (en) * 2006-02-27 2008-05-06 Applied Materials, Inc. Etch methods to form anisotropic features for high aspect ratio applications
US20070202700A1 (en) * 2006-02-27 2007-08-30 Applied Materials, Inc. Etch methods to form anisotropic features for high aspect ratio applications
US20080203056A1 (en) * 2007-02-26 2008-08-28 Judy Wang Methods for etching high aspect ratio features
US20100330805A1 (en) * 2007-11-02 2010-12-30 Kenny Linh Doan Methods for forming high aspect ratio features on a substrate
CN102270602A (zh) * 2010-06-04 2011-12-07 和舰科技(苏州)有限公司 一种铝导线的形成方法
KR20150092581A (ko) * 2014-02-05 2015-08-13 삼성전자주식회사 배선 구조물 및 그 형성 방법
CN107154331B (zh) * 2017-05-12 2019-04-02 中国科学院微电子研究所 钒的氧化物各向异性刻蚀的方法
CN108919407A (zh) * 2018-07-11 2018-11-30 京东方科技集团股份有限公司 金属线及金属线栅的制备方法以及线栅偏振片、电子装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59141230A (ja) * 1983-02-02 1984-08-13 Mitsubishi Electric Corp パタ−ン形成方法
KR930006526B1 (ko) * 1985-06-28 1993-07-16 아메리칸 텔리폰 앤드 텔레그라프 캄파니 반도체 장치 제조 공정
JPH02304923A (ja) * 1989-05-19 1990-12-18 Fujitsu Ltd ドライクリーニング方法
JPH04125924A (ja) * 1990-09-17 1992-04-27 Mitsubishi Electric Corp プラズマエッチング方法
US5318667A (en) * 1991-04-04 1994-06-07 Hitachi, Ltd. Method and apparatus for dry etching
US5368685A (en) * 1992-03-24 1994-11-29 Hitachi, Ltd. Dry etching apparatus and method
JPH07147271A (ja) * 1993-11-26 1995-06-06 Nec Corp 半導体装置の製造方法
US5702564A (en) * 1995-01-03 1997-12-30 Advanced Micro Devices, Inc. Method of etching conductive lines without undercutting

Also Published As

Publication number Publication date
KR100272122B1 (ko) 2000-12-01
CN1078741C (zh) 2002-01-30
US5801101A (en) 1998-09-01
JPH0955370A (ja) 1997-02-25
GB9617253D0 (en) 1996-09-25
GB2304457A (en) 1997-03-19
GB2304457B (en) 2000-07-19
CN1147692A (zh) 1997-04-16

Similar Documents

Publication Publication Date Title
JP2924723B2 (ja) ドライエッチング方法
JP4690308B2 (ja) 高温水素含有プラズマによるチャンバ及びウェーハ表面から物質を除去する方法及び装置
US6379574B1 (en) Integrated post-etch treatment for a dielectric etch process
JP4690512B2 (ja) エッチングした垂直金属線上のポリマー沈積、エッチングした金属線の腐食およびエッチングした金属フィーチャの湿式洗浄時における腐食を減少させる方法
US5980768A (en) Methods and apparatus for removing photoresist mask defects in a plasma reactor
JPH0758079A (ja) キセノンを用いたプラズマエッチング
JPH0982687A (ja) 半導体装置の製造方法
JP2002508117A (ja) エンハンスト物理衝撃を使用した、ミクロンおよびサブミクロンフィーチャーのための銅のパターンエッチング
JPH05214531A (ja) プラズマエッチングによる析出チャンバの浄化方法
KR101224747B1 (ko) 감소된 에칭률 마이크로-로딩을 갖는 텅스텐 실리사이드에칭 공정
US5667630A (en) Low charge-up reactive ion metal etch process
KR100838502B1 (ko) 반도체 장치의 제조 방법
JP3318801B2 (ja) ドライエッチング方法
KR100593826B1 (ko) 드라이 에칭 방법
JP2891952B2 (ja) 半導体装置の製造方法
JPH06338479A (ja) エッチング方法
US6756314B2 (en) Method for etching a hard mask layer and a metal layer
JP2962181B2 (ja) ドライエッチング方法及び装置
JP3195066B2 (ja) ドライエッチング方法
JP3362093B2 (ja) エッチングダメージの除去方法
JP4308018B2 (ja) エッチング方法
JP3946031B2 (ja) 半導体装置の製造方法
JPH0855838A (ja) 微細加工装置のクリーニング方法
JPH06283484A (ja) プラズマ装置のクリーニング方法
JPH09199484A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990406