JP3946031B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3946031B2 JP3946031B2 JP2001350871A JP2001350871A JP3946031B2 JP 3946031 B2 JP3946031 B2 JP 3946031B2 JP 2001350871 A JP2001350871 A JP 2001350871A JP 2001350871 A JP2001350871 A JP 2001350871A JP 3946031 B2 JP3946031 B2 JP 3946031B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- dry etching
- reaction chamber
- silicon oxide
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Drying Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ドライエッチング方法に関するものである。
【０００２】
【従来の技術】
従来、ＤＲＡＭの容量素子部では、容量絶縁膜としてＯＮＯ（Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ）膜が使用されている。そしてこれまで、デバイスの微細化に対して、容量電極の表面積を大きくすることで容量が確保されてきた。
【０００３】
しかし、ＯＮＯ膜は誘電率ε=７〜8であり、より微細化、高集積化が要求されるデバイスに対して十分な容量を得るのは困難になってきた。そのため、４ＧｂｉｔＤＲＡＭ以降のＤＲＡＭ等の容量素子部では、誘電率ε=２００〜２５０である（Ｂａ，Ｓｒ）ＴｉＯ3 （以後、ＢＳＴと略す）のような多元素系酸化物からなる膜を容量絶縁膜として用いることが検討されている。
【０００４】
ＢＳＴ膜を容量絶縁膜として用いる場合、容量電極材料としてＰｔ（白金）、Ｉｒ（イリジウム）が使用される。そこで、０．１３μmルール（４ＧｂｉｔＤＲＡＭに相当）のデバイスを実現するには、上記したＰｔ、Ｉｒといった貴金属を精度よく微細加工することが必要となる。
【０００５】
白金を下部電極とする容量電極として、スタック型構造容量が提案されている。スタック型構造容量の形成工程を、図６および図７を用いて説明する。
まず、図６（ａ）に示すように、半導体基板（Ｓｉ基板）１の上にＰｔ膜（白金膜）２，シリコン酸化膜３を順次に堆積し、リソグラフィー法によってフォトレジスト４をパターニングする。
【０００６】
次に、図６（ｂ）に示すように、フォトレジスト４をマスクとして、シリコン酸化膜３をドライエッチングする。このシリコン酸化膜３のドライエッチングは一般に、Ｃ4Ｆ8，Ｏ2，Ａｒの混合ガスを用いて、２周波励起型ＲＩＥ（Reactive Ion Etching）方式のドライエッチング装置にて行なう。
【０００７】
次に、図６（ｃ）に示すように、フォトレジスト４を除去し、パターニングされたシリコン酸化膜３をマスクとして、Ｐｔ膜２のドライエッチングを行なう。Ｐｔのドライエッチングには一般に、Ａｒ，Ｃｌ2の混合ガスを用いる。このようなガスを用いたドライエッチング時には、（Ｐｔ／フォトレジスト）選択比が０．１〜０．２程度となるので、Ｐｔエッチ時のマスク材料として通常、上記したシリコン酸化膜３（もしくはシリコン窒化膜）を用いるのである。
【０００８】
次に、図６（ｄ）に示すように、マスクとして用いたシリコン酸化膜３を除去し、ＢＳＴ膜５，Ｐｔ膜６を堆積し、堆積したＢＳＴ膜５，Ｐｔ膜６をリソグラフィー，ドライエッチングによってパターニングすることにより、ＢＳＴ膜５を容量絶縁膜とした、Ｐｔ膜６からなる上部電極を形成する。
【０００９】
図７は、上記した２周波励起型ＲＩＥ（Reactive Ion Etching）方式のドライエッチング装置の構成を示す。給気系および排気系（図示せず）を設けた反応室１１の内部に、上部電極１２と処理対象の半導体基板１３を設置する下部電極１４とを配置し、反応室１１の外部に各電極１２，１４に接続する高周波電源１５，１６を配置している。反応室１１を構成する少なくとも側壁の内面は、プラズマ耐性の強い（すなわち硬度が高い）保護膜、ここではＹ2Ｏ3膜（イットリア膜）１７でコーティングされている。
【００１０】
上記したシリコン酸化膜３のドライエッチング条件は以下に示す通りである。
（ドライエッチング条件１）
Ｃ4Ｆ8流量 ２０ml/ 分
Ｏ2流量 １５ml/ 分
Ａｒ流量 ５００ml/ 分
圧力 ５Pa
投入電力（上部） １０００W
投入電力（下部） １０００W
基板温度 ２０℃
【００１１】
【発明が解決しようとする課題】
ところで、上記したようにしてスタック型構造容量を形成する工程では、図６(b) に示すようにシリコン酸化膜３をオーバーエッチングする際に、Ｐｔ膜２の表面がＣ4Ｆ8/Ｏ2/Ａｒプラズマに曝されることになる。
【００１２】
そこで、Ｐｔ膜２の表面がフッ素系プラズマに曝されることによる影響を調べるために、シリコン酸化膜３のオーバーエッチング（したがってＰｔエッチ）の前後の反応室１１の内部の不純物を分析した。具体的には、反応室１１の壁に、デバイス特性に影響を与えると考えられるＹを含むＹ2Ｏ3膜１７でコーティングが施されていることを考慮して、Ｐｔ，Ｙに着目して、半導体基板１に付着したＰｔ，Ｙの原子数をＩＣＰ質量分析法で分析した。
【００１３】
結果は図８に示す通りであり、Ｐｔ処理前として示したオーバーエッチ前には反応室１１のＹ汚染は観察されなかったが（検出限界以下）、Ｐｔ処理後として示したオーバーエッチ後には反応室１１のＹ汚染が観察された（Ｙ：６×１０11atoms/cm2）。図中、Ｅ＋ｎは１０のｎ乗を示す。
【００１４】
これは、次のような理由に拠るものと考えられる。プラズマから供給されたフッ素イオンもしくはフッ素ラジカルとＰｔとが反応して、ＰｔＦ4，ＰｔＦ6等が生成する。これらの反応生成物ＰｔＦｘは強力なルイス酸であり、反応性が非常に強いため、反応室１１の壁面のコーティングに用いられているＹ2Ｏ3を還元し、それにより放出されたＹ（イットリウム）が半導体基板１に供給される。
【００１５】
また、シリコン酸化膜３のオーバーエッチ中にエッチングされたＰｔがスパッタ効果により反応室１１の壁面に付着し、触媒効果を発揮して、プラズマ中の粒子と前記壁面のＹ2Ｏ3との反応を容易にし、それにより放出されたＹが半導体基板１に供給される、というメカニズムも存在すると考えられる。
【００１６】
このようにして供給されたＹは半導体基板１に打ち込まれ、トランジスタの特性の劣化を引き起こすことになる。
反応室１１の壁面のコーティングに用いられるプラズマ耐性の強い材料としては、上記したＹ2Ｏ3の他に、Ａｌ2Ｏ3（アルマイト）、ＳｉＣ（炭化ケイ素）等があるが、これらによってコーティングされた反応室１１でも半導体基板１の汚染が同様に観測される。
【００１７】
本発明は上記問題点に鑑み、Ｐｔ上のシリコン酸化膜のドライエッチング時に発生する反応室壁材料による汚染を抑制することを目的とするものである。
【００１８】
【課題を解決するための手段】
上記問題点を解決するために本発明は、Ｐｔ上のシリコン酸化膜やシリコン窒化膜などをドライエッチングする際に、壁面が石英で覆われた反応室を用いることで、Ｐｔと壁材料との反応を抑制するようにしたものである。
【００２２】
すなわち本発明は、半導体基板上に形成された白金膜と、前記白金膜上にエッチングストップ膜となる、窒化チタンアルミニウムよりなる密着層を介して形成されたシリコン酸化膜またはシリコン窒化膜であるシリコン含有膜とを有する半導体装置の製造方法であって、前記シリコン含有膜と前記密着層とを順次エッチングする工程において、少なくとも前記密着層のドライエッチングを、壁面が石英で覆われた反応室内で行なうことを特徴とする。
密着層をエッチングする際には白金がプラズマに曝され副成物が生成する恐れがあるので、壁面が石英で覆われた反応室を用いるのである。一方、シリコン酸化膜もしくはシリコン窒化膜のエッチングは密着層の存在を利用してその上でストップさせるようにすれば、白金がプラズマに曝され汚染源となる副成物が生成するのを回避できるので、必ずしも壁面が石英で覆われた反応室を用いる必要はない。よって、反応室の選択幅が広がる。
【００２３】
前記のような密着層に対してはシリコン酸化膜やシリコン窒化膜などのシリコン含有膜を選択的にエッチングできるので、密着層の上でエッチングをストップさせることが可能であり、白金とプラズマとから、汚染源となる副生成物が生成するのを回避できる。
【００２４】
前記密着層のドライエッチングには塩素系ガスを用いることができ、それにより、フッ素系ガスを用いる場合のような強力なルイス酸の生成、それによる石英の侵食を回避できる。よって、反応室のメンテナンス周期の延長、メンテナンス性の向上を図ることが可能となる。
【００２６】
前記塩素系ガスはＣｌ２，ＨＣｌ，ＢＣｌ３の内の少なくとも１種を含むものであってよい。
【００２９】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
本発明の実施の形態１におけるドライエッチング方法を説明する。このドライエッチング方法は、先に図６を用いて説明したスタック型構造容量の形成工程で実施されるが、ドライエッチング工程のみ、図面を用いて説明する。
【００３０】
図１は、この実施の形態１のドライエッチング方法を実施するためのドライエッチング装置を示す。このドライエッチング装置は先に図６を用いて説明した従来装置とほぼ同様の構成を有しており、反応室１１の側壁（好ましくは天部および底部も）の内面が石英ウォール１８で覆われている点で従来装置と相違している。石英ウォール１８中には、デバイスの性能を劣化させる汚染源となるＹ，Ａｌ等の元素は含まれていない。
【００３１】
エッチング対象は、図２（ａ）に示すような、半導体基板１上に白金膜２，シリコン酸化膜３を堆積し、フォトレジスト４をパターニングしたウエハである。このウエハに対して、図２（ｂ）に示すように、フォトレジスト４をマスクとして、シリコン酸化膜３をドライエッチングする。ドライエッチング条件は、上述したドライエッチング条件１と同一であり、Ｃ4Ｆ8，Ｏ2，Ａｒの混合ガスを用いる。
【００３２】
このため、シリコン酸化膜３のオーバーエッチ時に、上述したのと同様に、シリコン酸化膜３の下地のＰｔ膜２がプラズマに曝され、プラズマ中のフッ素ラジカルやイオンと反応してＰｔＦ4，ＰｔＦ6等が生成するが、生成したＰｔＦ4，ＰｔＦ6等は反応室１１の壁面を覆っている石英ウォール１８の成分と反応するものの、この石英ウォール１８から、デバイスの性能を劣化させる汚染元素が半導体基板１に供給されることはない。よって、従来は発生していた反応室１１の壁材料による汚染を抑制できる。
【００３３】
石英ウォール１８を用いることによる汚染抑制効果を評価するために、上述した評価方法と同様にして、シリコン酸化膜３のオーバーエッチ（したがってＰｔエッチ）の前後で、半導体基板１に付着した不純物をＩＣＰ質量分析法で分析した。結果は図３に示す通りであり、不純物としてＰｔは検出されたが、反応室の壁材料に起因すると考えられる汚染元素は検出されなかった。
（実施の形態２）
本発明の実施の形態２におけるドライエッチング方法を説明する。このドライエッチング方法は、シリコン酸化膜とＰｔ膜とを密着させるために窒化チタンシリコン（ＴｉＳｉＮ）を用いたスタック型構造容量の形成工程で実施される。
【００３４】
図４は、上記したスタック型構造容量を形成する工程断面図である。
まず、図４（ａ）に示すように、半導体基板１上にＰｔ膜２，ＴｉＳｉＮ膜７，シリコン酸化膜３を順次に堆積し、リソグラフィー法によってフォトレジスト４のパターニングを行う。
【００３５】
このようにして形成されたウエハをエッチング対象として、上述した図１のドライエッチング装置を用いて、図４（ｂ）に示すように、フォトレジスト４をマスクとして、シリコン酸化膜３をドライエッチングする。ドライエッチング条件は上述したドライエッチング条件１と同一であり、Ｃ4Ｆ8，Ｏ2，Ａｒの混合ガスを用いる。
【００３６】
このようなフッ化炭素ガスを主体としたプラズマでドライエッチングを行なう際には、
（シリコン酸化膜のエッチ速度）＞（ＴｉＳｉＮのエッチ速度）
となり、選択比（シリコン酸化膜/ＴｉＳｉＮ）に基づき、図示したようにＴｉＳｉＮ膜７の上でエッチングをストップさせることが可能である。よって、Ｐｔがプラズマに曝されることに起因する問題は回避できる。
【００３７】
次に、図４（ｃ）に示すように、フォトレジスト４，シリコン酸化膜３をマスクとして、ＴｉＳｉＮ膜７をドライエッチングする。ドライエッチング条件は以下ドライエッチング条件２であり、Ｃｌ2，Ａｒの混合ガスを用いる。
【００３８】
（ドライエッチング条件２）
Ｃｌ2 流量 ２０ml/ 分
Ａｒ流量 ５００ml/ 分
圧力 ５Pa
投入電力（上部） ５００W
投入電力（下部） ２５０W
基板温度 ２０℃
このような塩素系ガスを主体としたプラズマでシリコン酸化膜３の下地のＴｉＳｉＮ膜７をドライエッチングする際には、オーバーエッチによってＰｔ膜２が露出しても、フッ素系ガスを用いる時に発生するＰｔＦｘのような強力なルイス酸は発生せず、当然ながらＰｔＦｘによる石英ウォール１８の侵食は生じない。よって、反応室１１のメンテナンス周期の延長、メンテナンス性の向上が可能となる。
【００３９】
ドライエッチングの終了後には、従来と同様にして、ＢＳＴ膜５を容量絶縁膜とした、Ｐｔ膜６からなる上部電極を形成する。
なお、シリコン酸化膜３のエッチ時には、上記したように下地のＴｉＳｉＮ膜７の上でエッチングをストップさせることが可能であるため、つまりオーバーエッチングにならないようにストップさせることが可能であるため、このシリコン酸化膜３のエッチングについては、壁面がＹ2Ｏ3などでコーティングされた別途の反応室を用いることも可能である。
（実施の形態３）
本発明の実施の形態３におけるドライエッチング方法を説明する。このドライエッチング方法は、上記した実施の形態２で説明したスタック型構造容量の形成工程で実施するので、図４を援用して説明する。
【００４０】
図５は、この実施の形態３のドライエッチング方法を実施するためのドライエッチング装置の構成を示す。このドライエッチング装置では、ウエハ１９を格納するためのカセット室２０とウエハ移載室２１とが接続して配置され、ウエハ移載室２１の両側に、壁面がＹ2Ｏ3で覆われた（以下、Ｙ2Ｏ3被覆されたという）第１反応室２２と壁面が石英ウォールで覆われた（以下、石英被覆されたという）第２反応室２３とが接続されていて、ウエハ移載室２１，真空搬送機構２４により、ウエハ１９を大気にさらすことなく第１反応室２２と第２反応室２３との間を移載することが可能である。
【００４１】
ドライエッチングの対象のウエハ１９は、図４（ａ）に示したような、半導体基板１上に白金膜２，ＴｉＳｉＮ膜７，シリコン酸化膜３を順次に堆積し、フォトレジスト４をパターニングしたものである。このウエハ１９は、ドライエッチング装置の前工程で作成しておく。
【００４２】
そして、図５に示したドライエッチング装置を用いて、図４（ｂ），（ｃ）の工程と同様にして、シリコン酸化膜３、ＴｉＳｉＮ膜７のドライエッチングを行う。
【００４３】
その際には、真空搬送機構によりウエハ１９を、カセット室２０から移載室２１を経由して、Ｙ2Ｏ3被覆された第１反応室２２に搬入し、この第１反応室２２内でウエハ１９のシリコン酸化膜３を上述したドライエッチング条件１にてドライエッチングする。
【００４４】
次に、ウエハ１９を第１反応室２２から取り出し、ウエハ移載室２１を経由して、石英被覆された第２反応室２３に移載し、この第２反応室２３内でウエハ１９のＴｉＳｉＮ膜７を上述したドライエッチング条件２にてドライエッチングする。
【００４５】
次に、ウエハ１９を第２反応室２３から取り出し、ウエハ移載室２１を経由してカセット室２０に移載し、ドライエッチング装置の後工程へ搬出する。
そして、ドライエッチング装置の後工程で、従来と同様にして、ＢＳＴ膜５を容量絶縁膜とした、Ｐｔ膜６からなる上部電極を形成する。
【００４６】
つまり、上記したドライエッチング装置では、シリコン酸化膜３はＹ2Ｏ3被覆された第１反応室２２内でオーバーエッチングにならないようにエッチングし、ＴｉＳｉＮ膜７は石英被覆された第２反応室２２内でエッチングする。
【００４７】
このため、第１反応室２２ではＰｔは露出せず、Ｐｔに起因する壁材料からの汚染物質の放出は発生しない。また第２反応室２３では、塩素系ガスを用いるため、フッ素系ガスを用いるときのような強力なルイス酸ＰｔＦｘは発生せず、当然ながらルイス酸ＰｔＦｘによる石英ウォールの侵食は発生しない。よって、第１反応室２１のメンテナンス周期の延長、メンテナンス性の向上を図ることが可能となる。
【００４８】
さらに、両ドライエッチング加工とも石英被覆された反応室で行う場合には、この石英にプラズマ中のフッ素ラジカルが反応するため、シリコン酸化膜３のエッチングに寄与するフッ素ラジカルが実質的に減少し、エッチング速度が低下し、それとともに選択比が変動することが懸念されるが、このドライエッチング装置では、シリコン酸化膜３のエッチングをＹ2Ｏ3被覆された第１反応室２２で行なうので、こうした理由によるエッチング速度の低下、選択比の変動は生じない。
【００４９】
しかも、ウエハ移載室２１を経て真空搬送するので、第１および第２の反応室２２，２３間の移載時におけるウエハ１９への異物の付着、それによる歩留まり低下、大気搬送時に起こる水分の付着を抑制できる。
【００５０】
なお、上記した各実施の形態ではシリコン酸化膜３をドライエッチングする反応室をＹ2Ｏ3被覆した例を挙げたが、Ａｌ2Ｏ3被覆もしくはＳｉＣ被覆した反応室を用いても同様の効果が得られる。
【００５１】
また、Ｐｔエッチ時のマスクにシリコン酸化膜３を用いた例を挙げたが、シリコン窒化膜を用いた場合も同様の効果が得られる。
また、Ｐｔ膜２とシリコン酸化膜３との間の密着層として、ＴｉＳｉＮ（窒化チタンシリコン）を用いた例を挙げたが、ＴｉＮ（窒化チタン）、ＴｉＡｌＮ（窒化チタンアルミニウム）を用いても同様の効果が得られる。
【００５２】
フッ素系ガスとしては、ＣＦ4，ＣＨＦ3，ＣＨ2Ｆ2，Ｃ2Ｆ6，Ｃ4Ｆ6，Ｃ5Ｆ8，Ｃ4Ｆ8のうち少なくとも１種を含むガスを使用できる。
塩素系ガスとしては、Ｃｌ2，ＨＣｌ，ＢＣｌ3のうち少なくとも１種を含むガスを使用できる。
【００５３】
【発明の効果】
以上のように本発明によれば、少なくとも、Ｐｔ膜とシリコン酸化膜もしくはシリコン窒化膜との間に形成した密着層のドライエッチングを、壁面が石英で覆われた反応室で行なうことにより、エッチング副成物と壁材料との反応を抑制し、壁材料から放出される重金属元素によるデバイスの特性劣化及び欠陥を抑制できる。
【図面の簡単な説明】
【図１】本発明の実施の形態１におけるドライエッチング方法を実施するためのドライエッチング装置の概略構成図
【図２】同実施の形態１におけるドライエッチング方法を説明する工程断面図
【図３】石英ウォールで反応室側壁を覆った図１のドライエッチング装置における不純物汚染の分析結果を示すグラフ
【図４】本発明の実施の形態２におけるドライエッチング方法を説明する工程断面図
【図５】本発明の実施の形態３におけるドライエッチング方法を実施するためのドライエッチング装置の概略構成図
【図６】従来よりある白金下部電極を用いたスタック型構造容量の形成方法を説明する工程断面図
【図７】Ｙ2Ｏ3で反応室側壁を覆った従来のドライエッチング装置の概略構成図
【図８】図７に示したドライエッチング装置における不純物汚染の分析結果を示すグラフ
【符号の説明】
１ 半導体基板
２ Ｐｔ膜
３ シリコン酸化膜
４ フォトレジスト
７ ＴｉＳｉＮ膜
11 反応室
12 上部電極
13 半導体基板
14 下部電極
18 石英ウォール
【発明の属する技術分野】
本発明は、ドライエッチング方法に関するものである。
【０００２】
【従来の技術】
従来、ＤＲＡＭの容量素子部では、容量絶縁膜としてＯＮＯ（Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ）膜が使用されている。そしてこれまで、デバイスの微細化に対して、容量電極の表面積を大きくすることで容量が確保されてきた。
【０００３】
しかし、ＯＮＯ膜は誘電率ε=７〜8であり、より微細化、高集積化が要求されるデバイスに対して十分な容量を得るのは困難になってきた。そのため、４ＧｂｉｔＤＲＡＭ以降のＤＲＡＭ等の容量素子部では、誘電率ε=２００〜２５０である（Ｂａ，Ｓｒ）ＴｉＯ3 （以後、ＢＳＴと略す）のような多元素系酸化物からなる膜を容量絶縁膜として用いることが検討されている。
【０００４】
ＢＳＴ膜を容量絶縁膜として用いる場合、容量電極材料としてＰｔ（白金）、Ｉｒ（イリジウム）が使用される。そこで、０．１３μmルール（４ＧｂｉｔＤＲＡＭに相当）のデバイスを実現するには、上記したＰｔ、Ｉｒといった貴金属を精度よく微細加工することが必要となる。
【０００５】
白金を下部電極とする容量電極として、スタック型構造容量が提案されている。スタック型構造容量の形成工程を、図６および図７を用いて説明する。
まず、図６（ａ）に示すように、半導体基板（Ｓｉ基板）１の上にＰｔ膜（白金膜）２，シリコン酸化膜３を順次に堆積し、リソグラフィー法によってフォトレジスト４をパターニングする。
【０００６】
次に、図６（ｂ）に示すように、フォトレジスト４をマスクとして、シリコン酸化膜３をドライエッチングする。このシリコン酸化膜３のドライエッチングは一般に、Ｃ4Ｆ8，Ｏ2，Ａｒの混合ガスを用いて、２周波励起型ＲＩＥ（Reactive Ion Etching）方式のドライエッチング装置にて行なう。
【０００７】
次に、図６（ｃ）に示すように、フォトレジスト４を除去し、パターニングされたシリコン酸化膜３をマスクとして、Ｐｔ膜２のドライエッチングを行なう。Ｐｔのドライエッチングには一般に、Ａｒ，Ｃｌ2の混合ガスを用いる。このようなガスを用いたドライエッチング時には、（Ｐｔ／フォトレジスト）選択比が０．１〜０．２程度となるので、Ｐｔエッチ時のマスク材料として通常、上記したシリコン酸化膜３（もしくはシリコン窒化膜）を用いるのである。
【０００８】
次に、図６（ｄ）に示すように、マスクとして用いたシリコン酸化膜３を除去し、ＢＳＴ膜５，Ｐｔ膜６を堆積し、堆積したＢＳＴ膜５，Ｐｔ膜６をリソグラフィー，ドライエッチングによってパターニングすることにより、ＢＳＴ膜５を容量絶縁膜とした、Ｐｔ膜６からなる上部電極を形成する。
【０００９】
図７は、上記した２周波励起型ＲＩＥ（Reactive Ion Etching）方式のドライエッチング装置の構成を示す。給気系および排気系（図示せず）を設けた反応室１１の内部に、上部電極１２と処理対象の半導体基板１３を設置する下部電極１４とを配置し、反応室１１の外部に各電極１２，１４に接続する高周波電源１５，１６を配置している。反応室１１を構成する少なくとも側壁の内面は、プラズマ耐性の強い（すなわち硬度が高い）保護膜、ここではＹ2Ｏ3膜（イットリア膜）１７でコーティングされている。
【００１０】
上記したシリコン酸化膜３のドライエッチング条件は以下に示す通りである。
（ドライエッチング条件１）
Ｃ4Ｆ8流量 ２０ml/ 分
Ｏ2流量 １５ml/ 分
Ａｒ流量 ５００ml/ 分
圧力 ５Pa
投入電力（上部） １０００W
投入電力（下部） １０００W
基板温度 ２０℃
【００１１】
【発明が解決しようとする課題】
ところで、上記したようにしてスタック型構造容量を形成する工程では、図６(b) に示すようにシリコン酸化膜３をオーバーエッチングする際に、Ｐｔ膜２の表面がＣ4Ｆ8/Ｏ2/Ａｒプラズマに曝されることになる。
【００１２】
そこで、Ｐｔ膜２の表面がフッ素系プラズマに曝されることによる影響を調べるために、シリコン酸化膜３のオーバーエッチング（したがってＰｔエッチ）の前後の反応室１１の内部の不純物を分析した。具体的には、反応室１１の壁に、デバイス特性に影響を与えると考えられるＹを含むＹ2Ｏ3膜１７でコーティングが施されていることを考慮して、Ｐｔ，Ｙに着目して、半導体基板１に付着したＰｔ，Ｙの原子数をＩＣＰ質量分析法で分析した。
【００１３】
結果は図８に示す通りであり、Ｐｔ処理前として示したオーバーエッチ前には反応室１１のＹ汚染は観察されなかったが（検出限界以下）、Ｐｔ処理後として示したオーバーエッチ後には反応室１１のＹ汚染が観察された（Ｙ：６×１０11atoms/cm2）。図中、Ｅ＋ｎは１０のｎ乗を示す。
【００１４】
これは、次のような理由に拠るものと考えられる。プラズマから供給されたフッ素イオンもしくはフッ素ラジカルとＰｔとが反応して、ＰｔＦ4，ＰｔＦ6等が生成する。これらの反応生成物ＰｔＦｘは強力なルイス酸であり、反応性が非常に強いため、反応室１１の壁面のコーティングに用いられているＹ2Ｏ3を還元し、それにより放出されたＹ（イットリウム）が半導体基板１に供給される。
【００１５】
また、シリコン酸化膜３のオーバーエッチ中にエッチングされたＰｔがスパッタ効果により反応室１１の壁面に付着し、触媒効果を発揮して、プラズマ中の粒子と前記壁面のＹ2Ｏ3との反応を容易にし、それにより放出されたＹが半導体基板１に供給される、というメカニズムも存在すると考えられる。
【００１６】
このようにして供給されたＹは半導体基板１に打ち込まれ、トランジスタの特性の劣化を引き起こすことになる。
反応室１１の壁面のコーティングに用いられるプラズマ耐性の強い材料としては、上記したＹ2Ｏ3の他に、Ａｌ2Ｏ3（アルマイト）、ＳｉＣ（炭化ケイ素）等があるが、これらによってコーティングされた反応室１１でも半導体基板１の汚染が同様に観測される。
【００１７】
本発明は上記問題点に鑑み、Ｐｔ上のシリコン酸化膜のドライエッチング時に発生する反応室壁材料による汚染を抑制することを目的とするものである。
【００１８】
【課題を解決するための手段】
上記問題点を解決するために本発明は、Ｐｔ上のシリコン酸化膜やシリコン窒化膜などをドライエッチングする際に、壁面が石英で覆われた反応室を用いることで、Ｐｔと壁材料との反応を抑制するようにしたものである。
【００２２】
すなわち本発明は、半導体基板上に形成された白金膜と、前記白金膜上にエッチングストップ膜となる、窒化チタンアルミニウムよりなる密着層を介して形成されたシリコン酸化膜またはシリコン窒化膜であるシリコン含有膜とを有する半導体装置の製造方法であって、前記シリコン含有膜と前記密着層とを順次エッチングする工程において、少なくとも前記密着層のドライエッチングを、壁面が石英で覆われた反応室内で行なうことを特徴とする。
密着層をエッチングする際には白金がプラズマに曝され副成物が生成する恐れがあるので、壁面が石英で覆われた反応室を用いるのである。一方、シリコン酸化膜もしくはシリコン窒化膜のエッチングは密着層の存在を利用してその上でストップさせるようにすれば、白金がプラズマに曝され汚染源となる副成物が生成するのを回避できるので、必ずしも壁面が石英で覆われた反応室を用いる必要はない。よって、反応室の選択幅が広がる。
【００２３】
前記のような密着層に対してはシリコン酸化膜やシリコン窒化膜などのシリコン含有膜を選択的にエッチングできるので、密着層の上でエッチングをストップさせることが可能であり、白金とプラズマとから、汚染源となる副生成物が生成するのを回避できる。
【００２４】
前記密着層のドライエッチングには塩素系ガスを用いることができ、それにより、フッ素系ガスを用いる場合のような強力なルイス酸の生成、それによる石英の侵食を回避できる。よって、反応室のメンテナンス周期の延長、メンテナンス性の向上を図ることが可能となる。
【００２６】
前記塩素系ガスはＣｌ２，ＨＣｌ，ＢＣｌ３の内の少なくとも１種を含むものであってよい。
【００２９】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
本発明の実施の形態１におけるドライエッチング方法を説明する。このドライエッチング方法は、先に図６を用いて説明したスタック型構造容量の形成工程で実施されるが、ドライエッチング工程のみ、図面を用いて説明する。
【００３０】
図１は、この実施の形態１のドライエッチング方法を実施するためのドライエッチング装置を示す。このドライエッチング装置は先に図６を用いて説明した従来装置とほぼ同様の構成を有しており、反応室１１の側壁（好ましくは天部および底部も）の内面が石英ウォール１８で覆われている点で従来装置と相違している。石英ウォール１８中には、デバイスの性能を劣化させる汚染源となるＹ，Ａｌ等の元素は含まれていない。
【００３１】
エッチング対象は、図２（ａ）に示すような、半導体基板１上に白金膜２，シリコン酸化膜３を堆積し、フォトレジスト４をパターニングしたウエハである。このウエハに対して、図２（ｂ）に示すように、フォトレジスト４をマスクとして、シリコン酸化膜３をドライエッチングする。ドライエッチング条件は、上述したドライエッチング条件１と同一であり、Ｃ4Ｆ8，Ｏ2，Ａｒの混合ガスを用いる。
【００３２】
このため、シリコン酸化膜３のオーバーエッチ時に、上述したのと同様に、シリコン酸化膜３の下地のＰｔ膜２がプラズマに曝され、プラズマ中のフッ素ラジカルやイオンと反応してＰｔＦ4，ＰｔＦ6等が生成するが、生成したＰｔＦ4，ＰｔＦ6等は反応室１１の壁面を覆っている石英ウォール１８の成分と反応するものの、この石英ウォール１８から、デバイスの性能を劣化させる汚染元素が半導体基板１に供給されることはない。よって、従来は発生していた反応室１１の壁材料による汚染を抑制できる。
【００３３】
石英ウォール１８を用いることによる汚染抑制効果を評価するために、上述した評価方法と同様にして、シリコン酸化膜３のオーバーエッチ（したがってＰｔエッチ）の前後で、半導体基板１に付着した不純物をＩＣＰ質量分析法で分析した。結果は図３に示す通りであり、不純物としてＰｔは検出されたが、反応室の壁材料に起因すると考えられる汚染元素は検出されなかった。
（実施の形態２）
本発明の実施の形態２におけるドライエッチング方法を説明する。このドライエッチング方法は、シリコン酸化膜とＰｔ膜とを密着させるために窒化チタンシリコン（ＴｉＳｉＮ）を用いたスタック型構造容量の形成工程で実施される。
【００３４】
図４は、上記したスタック型構造容量を形成する工程断面図である。
まず、図４（ａ）に示すように、半導体基板１上にＰｔ膜２，ＴｉＳｉＮ膜７，シリコン酸化膜３を順次に堆積し、リソグラフィー法によってフォトレジスト４のパターニングを行う。
【００３５】
このようにして形成されたウエハをエッチング対象として、上述した図１のドライエッチング装置を用いて、図４（ｂ）に示すように、フォトレジスト４をマスクとして、シリコン酸化膜３をドライエッチングする。ドライエッチング条件は上述したドライエッチング条件１と同一であり、Ｃ4Ｆ8，Ｏ2，Ａｒの混合ガスを用いる。
【００３６】
このようなフッ化炭素ガスを主体としたプラズマでドライエッチングを行なう際には、
（シリコン酸化膜のエッチ速度）＞（ＴｉＳｉＮのエッチ速度）
となり、選択比（シリコン酸化膜/ＴｉＳｉＮ）に基づき、図示したようにＴｉＳｉＮ膜７の上でエッチングをストップさせることが可能である。よって、Ｐｔがプラズマに曝されることに起因する問題は回避できる。
【００３７】
次に、図４（ｃ）に示すように、フォトレジスト４，シリコン酸化膜３をマスクとして、ＴｉＳｉＮ膜７をドライエッチングする。ドライエッチング条件は以下ドライエッチング条件２であり、Ｃｌ2，Ａｒの混合ガスを用いる。
【００３８】
（ドライエッチング条件２）
Ｃｌ2 流量 ２０ml/ 分
Ａｒ流量 ５００ml/ 分
圧力 ５Pa
投入電力（上部） ５００W
投入電力（下部） ２５０W
基板温度 ２０℃
このような塩素系ガスを主体としたプラズマでシリコン酸化膜３の下地のＴｉＳｉＮ膜７をドライエッチングする際には、オーバーエッチによってＰｔ膜２が露出しても、フッ素系ガスを用いる時に発生するＰｔＦｘのような強力なルイス酸は発生せず、当然ながらＰｔＦｘによる石英ウォール１８の侵食は生じない。よって、反応室１１のメンテナンス周期の延長、メンテナンス性の向上が可能となる。
【００３９】
ドライエッチングの終了後には、従来と同様にして、ＢＳＴ膜５を容量絶縁膜とした、Ｐｔ膜６からなる上部電極を形成する。
なお、シリコン酸化膜３のエッチ時には、上記したように下地のＴｉＳｉＮ膜７の上でエッチングをストップさせることが可能であるため、つまりオーバーエッチングにならないようにストップさせることが可能であるため、このシリコン酸化膜３のエッチングについては、壁面がＹ2Ｏ3などでコーティングされた別途の反応室を用いることも可能である。
（実施の形態３）
本発明の実施の形態３におけるドライエッチング方法を説明する。このドライエッチング方法は、上記した実施の形態２で説明したスタック型構造容量の形成工程で実施するので、図４を援用して説明する。
【００４０】
図５は、この実施の形態３のドライエッチング方法を実施するためのドライエッチング装置の構成を示す。このドライエッチング装置では、ウエハ１９を格納するためのカセット室２０とウエハ移載室２１とが接続して配置され、ウエハ移載室２１の両側に、壁面がＹ2Ｏ3で覆われた（以下、Ｙ2Ｏ3被覆されたという）第１反応室２２と壁面が石英ウォールで覆われた（以下、石英被覆されたという）第２反応室２３とが接続されていて、ウエハ移載室２１，真空搬送機構２４により、ウエハ１９を大気にさらすことなく第１反応室２２と第２反応室２３との間を移載することが可能である。
【００４１】
ドライエッチングの対象のウエハ１９は、図４（ａ）に示したような、半導体基板１上に白金膜２，ＴｉＳｉＮ膜７，シリコン酸化膜３を順次に堆積し、フォトレジスト４をパターニングしたものである。このウエハ１９は、ドライエッチング装置の前工程で作成しておく。
【００４２】
そして、図５に示したドライエッチング装置を用いて、図４（ｂ），（ｃ）の工程と同様にして、シリコン酸化膜３、ＴｉＳｉＮ膜７のドライエッチングを行う。
【００４３】
その際には、真空搬送機構によりウエハ１９を、カセット室２０から移載室２１を経由して、Ｙ2Ｏ3被覆された第１反応室２２に搬入し、この第１反応室２２内でウエハ１９のシリコン酸化膜３を上述したドライエッチング条件１にてドライエッチングする。
【００４４】
次に、ウエハ１９を第１反応室２２から取り出し、ウエハ移載室２１を経由して、石英被覆された第２反応室２３に移載し、この第２反応室２３内でウエハ１９のＴｉＳｉＮ膜７を上述したドライエッチング条件２にてドライエッチングする。
【００４５】
次に、ウエハ１９を第２反応室２３から取り出し、ウエハ移載室２１を経由してカセット室２０に移載し、ドライエッチング装置の後工程へ搬出する。
そして、ドライエッチング装置の後工程で、従来と同様にして、ＢＳＴ膜５を容量絶縁膜とした、Ｐｔ膜６からなる上部電極を形成する。
【００４６】
つまり、上記したドライエッチング装置では、シリコン酸化膜３はＹ2Ｏ3被覆された第１反応室２２内でオーバーエッチングにならないようにエッチングし、ＴｉＳｉＮ膜７は石英被覆された第２反応室２２内でエッチングする。
【００４７】
このため、第１反応室２２ではＰｔは露出せず、Ｐｔに起因する壁材料からの汚染物質の放出は発生しない。また第２反応室２３では、塩素系ガスを用いるため、フッ素系ガスを用いるときのような強力なルイス酸ＰｔＦｘは発生せず、当然ながらルイス酸ＰｔＦｘによる石英ウォールの侵食は発生しない。よって、第１反応室２１のメンテナンス周期の延長、メンテナンス性の向上を図ることが可能となる。
【００４８】
さらに、両ドライエッチング加工とも石英被覆された反応室で行う場合には、この石英にプラズマ中のフッ素ラジカルが反応するため、シリコン酸化膜３のエッチングに寄与するフッ素ラジカルが実質的に減少し、エッチング速度が低下し、それとともに選択比が変動することが懸念されるが、このドライエッチング装置では、シリコン酸化膜３のエッチングをＹ2Ｏ3被覆された第１反応室２２で行なうので、こうした理由によるエッチング速度の低下、選択比の変動は生じない。
【００４９】
しかも、ウエハ移載室２１を経て真空搬送するので、第１および第２の反応室２２，２３間の移載時におけるウエハ１９への異物の付着、それによる歩留まり低下、大気搬送時に起こる水分の付着を抑制できる。
【００５０】
なお、上記した各実施の形態ではシリコン酸化膜３をドライエッチングする反応室をＹ2Ｏ3被覆した例を挙げたが、Ａｌ2Ｏ3被覆もしくはＳｉＣ被覆した反応室を用いても同様の効果が得られる。
【００５１】
また、Ｐｔエッチ時のマスクにシリコン酸化膜３を用いた例を挙げたが、シリコン窒化膜を用いた場合も同様の効果が得られる。
また、Ｐｔ膜２とシリコン酸化膜３との間の密着層として、ＴｉＳｉＮ（窒化チタンシリコン）を用いた例を挙げたが、ＴｉＮ（窒化チタン）、ＴｉＡｌＮ（窒化チタンアルミニウム）を用いても同様の効果が得られる。
【００５２】
フッ素系ガスとしては、ＣＦ4，ＣＨＦ3，ＣＨ2Ｆ2，Ｃ2Ｆ6，Ｃ4Ｆ6，Ｃ5Ｆ8，Ｃ4Ｆ8のうち少なくとも１種を含むガスを使用できる。
塩素系ガスとしては、Ｃｌ2，ＨＣｌ，ＢＣｌ3のうち少なくとも１種を含むガスを使用できる。
【００５３】
【発明の効果】
以上のように本発明によれば、少なくとも、Ｐｔ膜とシリコン酸化膜もしくはシリコン窒化膜との間に形成した密着層のドライエッチングを、壁面が石英で覆われた反応室で行なうことにより、エッチング副成物と壁材料との反応を抑制し、壁材料から放出される重金属元素によるデバイスの特性劣化及び欠陥を抑制できる。
【図面の簡単な説明】
【図１】本発明の実施の形態１におけるドライエッチング方法を実施するためのドライエッチング装置の概略構成図
【図２】同実施の形態１におけるドライエッチング方法を説明する工程断面図
【図３】石英ウォールで反応室側壁を覆った図１のドライエッチング装置における不純物汚染の分析結果を示すグラフ
【図４】本発明の実施の形態２におけるドライエッチング方法を説明する工程断面図
【図５】本発明の実施の形態３におけるドライエッチング方法を実施するためのドライエッチング装置の概略構成図
【図６】従来よりある白金下部電極を用いたスタック型構造容量の形成方法を説明する工程断面図
【図７】Ｙ2Ｏ3で反応室側壁を覆った従来のドライエッチング装置の概略構成図
【図８】図７に示したドライエッチング装置における不純物汚染の分析結果を示すグラフ
【符号の説明】
１ 半導体基板
２ Ｐｔ膜
３ シリコン酸化膜
４ フォトレジスト
７ ＴｉＳｉＮ膜
11 反応室
12 上部電極
13 半導体基板
14 下部電極
18 石英ウォール
Claims (3)
- 半導体基板上に形成された白金膜と、前記白金膜上にエッチングストップ膜となる、窒化チタンアルミニウムよりなる密着層を介して形成されたシリコン酸化膜またはシリコン窒化膜であるシリコン含有膜とを有する半導体装置の製造方法であって、
前記シリコン含有膜と前記密着層とを順次エッチングする工程において、少なくとも前記密着層のドライエッチングを、壁面が石英で覆われた反応室内で行なうことを特徴とする半導体装置の製造方法。 - 前記密着層のドライエッチングに塩素系ガスを用いる請求項１に記載の半導体装置の製造方法。
- 前記塩素系ガスがＣ１２，ＨＣｌ，ＢＣｌ３の内の少なくとも１種を含む請求項２に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001350871A JP3946031B2 (ja) | 2001-11-16 | 2001-11-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001350871A JP3946031B2 (ja) | 2001-11-16 | 2001-11-16 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003151963A JP2003151963A (ja) | 2003-05-23 |
| JP3946031B2 true JP3946031B2 (ja) | 2007-07-18 |
Family
ID=19163275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001350871A Expired - Fee Related JP3946031B2 (ja) | 2001-11-16 | 2001-11-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3946031B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100539962B1 (ko) * | 2003-07-03 | 2005-12-28 | 매그나칩 반도체 유한회사 | 포토레지스트 트리밍 공정을 이용한 반도체 소자의 제조방법 |
| JP4209277B2 (ja) * | 2003-07-24 | 2009-01-14 | コバレントマテリアル株式会社 | プラズマ耐食性溶射部材の製造方法 |
| CN114717555B (zh) * | 2022-05-10 | 2023-06-13 | 重庆臻宝科技股份有限公司 | 一种稀土氟氧化物薄膜的形成方法 |
-
2001
- 2001-11-16 JP JP2001350871A patent/JP3946031B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003151963A (ja) | 2003-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6893893B2 (en) | Method of preventing short circuits in magnetic film stacks | |
| US6872322B1 (en) | Multiple stage process for cleaning process chambers | |
| US7368392B2 (en) | Method of fabricating a gate structure of a field effect transistor having a metal-containing gate electrode | |
| US20040053484A1 (en) | Method of fabricating a gate structure of a field effect transistor using a hard mask | |
| US6942813B2 (en) | Method of etching magnetic and ferroelectric materials using a pulsed bias source | |
| US20030077843A1 (en) | Method of etching conductive layers for capacitor and semiconductor device fabrication | |
| US6911346B2 (en) | Method of etching a magnetic material | |
| JP2007529895A (ja) | セルフクリーニング式ドライエッチング用システム、方法、並びに、装置 | |
| JP7471492B2 (ja) | 炭化タングステン膜の接着性及び欠陥を改善する技法 | |
| JPH11214369A (ja) | 半導体装置の白金膜蝕刻方法 | |
| US20030047532A1 (en) | Method of etching ferroelectric layers | |
| JP2891952B2 (ja) | 半導体装置の製造方法 | |
| JP3946031B2 (ja) | 半導体装置の製造方法 | |
| WO1996027899A1 (en) | Method for plasma etching an oxide/polycide structure | |
| US7767582B2 (en) | Method of manufacturing semiconductor device | |
| JP4515956B2 (ja) | 試料のエッチング方法 | |
| US6071828A (en) | Semiconductor device manufacturing method including plasma etching step | |
| JP4357397B2 (ja) | プラズマ処理による試料処理方法 | |
| TW582072B (en) | Method for fabrication semiconductor device | |
| JPH10163447A (ja) | 薄膜キャパシタ、その製造方法および電極の加工方法 | |
| JP2002289589A (ja) | エッチング方法 | |
| JP2008004632A (ja) | 半導体装置の製造方法 | |
| JP3896123B2 (ja) | 半導体装置の製造方法 | |
| KR20220124637A (ko) | 선택적 배리어 금속 에칭 | |
| JP2006261216A (ja) | 半導体装置の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041104 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051109 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051115 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060116 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060214 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060417 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060424 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060711 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060828 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070313 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070410 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |