JP3828511B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3828511B2 JP3828511B2 JP2003182835A JP2003182835A JP3828511B2 JP 3828511 B2 JP3828511 B2 JP 3828511B2 JP 2003182835 A JP2003182835 A JP 2003182835A JP 2003182835 A JP2003182835 A JP 2003182835A JP 3828511 B2 JP3828511 B2 JP 3828511B2
- Authority
- JP
- Japan
- Prior art keywords
- nickel
- film
- insulating film
- temperature
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 33
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 94
- 239000010410 layer Substances 0.000 claims description 59
- 238000009792 diffusion process Methods 0.000 claims description 42
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 claims description 39
- 229910021334 nickel silicide Inorganic materials 0.000 claims description 37
- 229910052759 nickel Inorganic materials 0.000 claims description 35
- 239000000758 substrate Substances 0.000 claims description 31
- 239000011229 interlayer Substances 0.000 claims description 25
- 150000001495 arsenic compounds Chemical class 0.000 claims description 24
- 239000012535 impurity Substances 0.000 claims description 24
- PEUPIGGLJVUNEU-UHFFFAOYSA-N nickel silicon Chemical compound [Si].[Ni] PEUPIGGLJVUNEU-UHFFFAOYSA-N 0.000 claims description 23
- 238000010438 heat treatment Methods 0.000 claims description 21
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 19
- 229910052785 arsenic Inorganic materials 0.000 claims description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 16
- 238000002955 isolation Methods 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 9
- 239000000126 substance Substances 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims 2
- 230000008021 deposition Effects 0.000 claims 2
- 239000010408 film Substances 0.000 description 138
- 238000000034 method Methods 0.000 description 27
- 230000008569 process Effects 0.000 description 19
- 229910021332 silicide Inorganic materials 0.000 description 19
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 229920005591 polysilicon Polymers 0.000 description 10
- 238000001020 plasma etching Methods 0.000 description 9
- 239000000243 solution Substances 0.000 description 7
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 6
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- 230000002776 aggregation Effects 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000004220 aggregation Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 229910019001 CoSi Inorganic materials 0.000 description 2
- 229910008484 TiSi Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- WYSILTWHPDDUOS-UHFFFAOYSA-N [Ni+4].[O-][Si]([O-])([O-])[O-] Chemical compound [Ni+4].[O-][Si]([O-])([O-])[O-] WYSILTWHPDDUOS-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000005054 agglomeration Methods 0.000 description 1
- 230000004931 aggregating effect Effects 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 229940093920 gynecological arsenic compound Drugs 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000002779 inactivation Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に係り、特にソース、ドレイン拡散層のコンタクト領域表面の一部にニッケルシリサイド膜を形成したＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）素子の製造方法、および前記ＦＥＴ素子を含むＬＳＩ素子の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置の微細化が進んでいる。これに伴って、トランジスタのゲート寸法や素子分離絶縁膜幅、配線幅といった半導体基板面に水平な方向の寸法はもとより、ゲート電極の高さやソース・ドレイン・コンタクト領域の接合深さのような半導体基板面に垂直な方向の寸法も、縮小することが要求されるようになった。その一方で、ゲート電極や、ソース・ドレイン拡散層領域へ低抵抗なシリサイド膜を形成して、これらの領域における寄生抵抗を低減することも求められている。このため、ゲート電極上やソース・ドレイン・拡散層表面に低抵抗なシリサイド膜を形成する、いわゆるサリサイド（ＳＡＬＩＣＩＤＥ：Ｓｅｌｆ−Ａｌｉｇｎｅｄ ｓｉｌｉｃｉｄｅ）プロセスの適用も必要とされている。
【０００３】
これまで、ゲート電極上やソース・ドレイン・拡散層表面に形成するシリサイド膜としては、チタンシリサイド（ＴｉＳｉ2）膜やコバルトシリサイド（ＣｏＳｉ2）膜が用いられてきた。しかしながら、微細化が進むにしたがって上述した要求を全て満たすことが困難となってきたため、これらの材料に代えてニッケルシリサイド（ＮｉＳｉ）膜を用いる必要が生じてきた。
【０００４】
ＮｉＳｉを用いたサリサイドプロセスは、ＴｉＳｉ2やＣｏＳｉ2を用いたサリサイドプロセスに比べて次の点で有利である。具体的には、（１）細線パターン上に形成した際のシート抵抗上昇が生じ難い、（２）拡散層へのシリサイド膜のくい込み量を小さくすることが可能である、（３）低温での形成が可能であるために、トランジスタの不純物拡散層（ソース・ドレイン拡散層やゲートポリシリコン電極）での不純物の不活性化が起き難い（高い活性化率を維持できる）といった特性を有している。
【０００５】
ニッケルサリサイドプロセスを適用した従来のＭＯＳ型ＦＥＴ素子の製造は、図１に示すような工程にしたがって行なわれる。
【０００６】
まず、図１（ａ）に示すように、半導体基板１０１にシリコン酸化膜による素子分離絶縁膜１０２を形成する。次に、ゲート絶縁膜１０３を介して半導体基板１０１上にポリシリコンからなるゲート電極１０４を形成した後、不純物を注入することにより半導体基板１０１の表面に第１拡散領域１０５を形成する。
【０００７】
ゲート電極１０４の周囲には、図１（ｂ）に示すように側壁絶縁膜１０６を形成する。さらに、不純物を注入することによって、半導体基板１０１には第２拡散領域１０７が形成され、ゲート電極１０４にも不純物が導入される。
【０００８】
その後、図１（ｃ）に示すように、半導体基板１０１上の全面にニッケル膜１０８を堆積する。
【０００９】
次いで、４５０℃〜５５０℃で５分以内の短時間熱処理を行なう。これによって、ゲート電極１０４表面および第２拡散領域１０７表面に接したニッケル膜１０８は、図１（ｄ）に示すようにニッケルシリサイド（ＮｉＳｉ）膜１０９に変化する。素子分離絶縁膜１０２上や側壁絶縁膜１０６上に堆積されたニッケル膜１０８は、シリコンとの反応に関与することができず、そのまま残留する。
【００１０】
未反応のニッケル膜１０８は、硫酸と過酸化水素水との混合薬液（硫酸過水）、またはアルカリ水溶液と過酸化水素水との混合薬液（アルカリ過水）で処理することによって、図１（ｅ）に示すように選択的に除去される。
【００１１】
さらに、半導体基板１０１上の全面に層間絶縁膜１１０を形成し、フォトリソグラフィー工程およびＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）等の異方性エッチングにより、コンタクトホールを形成する。最後に、図１（ｆ）に示すように、このコンタクトホールを介してトランジスタのソース、ドレイン、ゲート電極と配線層１１１とを接続してＭＯＳ型ＦＥＴ素子が完成する。
【００１２】
上述したようなニッケルサリサイドプロセスによって、ＭＯＳ型ＦＥＴ素子のソース・ドレイン拡散層表面やゲートポリシリコン電極表面にニッケルシリサイド（ＮｉＳｉ）膜を形成することができる。しかしながら、絶縁膜上に堆積されたＮｉ膜は、４００℃以上の熱処理によって容易に凝集する。このため、図１（ｄ）中に矢印で示したように、Ｎｉ膜の一部がソース・ドレイン拡散層やゲート電極の端部へ流れ込み、必要以上の厚さのニッケルシリサイド（ＮｉＳｉ）膜が形成される。その結果、ソース・ドレイン拡散層における接合リーク電流の増大や、ゲート絶縁膜の特性劣化を引き起こすといった問題が生じてしまう。
【００１３】
シリコン酸化膜上に堆積したニッケル薄膜（膜厚〜１２ｎｍ）の凝集挙動を調べたところ、４００℃以上の短時間熱処理（ＲＴＡ処理）によってＮｉ膜の凝集が生じていることが、シート抵抗およびＳＥＭ観察により確認された。
【００１４】
このような問題を回避するために、最近のニッケルサリサイドプロセスにおいては、２段階の熱処理よりシリサイド膜を形成する方法が提案されている（例えば、非特許文献１参照）。図２を参照して、これについて説明する。
【００１５】
まず、図１で説明したような手法にしたがって、図２（ａ）に示すように素子分離絶縁膜１０２を有する半導体基板１０１上にゲート絶縁膜１０３を介してポリシリコンゲート電極１０４を形成した後、不純物を導入して第１拡散領域１０５を形成する。次に、図２（ｂ）に示すように側壁絶縁膜１０６を形成し、不純物を導入して第２拡散領域１０７を形成する。さらに、図２（ｃ）に示すように全面にニッケル膜１０８を堆積する。
【００１６】
ニッケル膜１０８が全面に形成された半導体基板１０１に対しては、２５０℃〜４００℃で５分以内の熱処理を施す。これによって、ゲート電極１０４および第２拡散領域１０７に接したニッケル膜１０８は、図２（ｄ）に示すように、ダイニッケルシリサイド（Ｎｉ2Ｓｉ）またはダイニッケルシリサイド（Ｎｉ2Ｓｉ）とニッケルモノシリサイド（ＮｉＳｉ）との混合物からなるニッケルリッチなニッケルシリサイド膜１１２に変化する。熱処理温度が４００℃以下であるため、素子分離絶縁膜１０２や側壁絶縁膜１０６といった絶縁膜上に堆積されたニッケル膜１０８は、凝集することなく未反応ニッケルとして残留する。
【００１７】
未反応のニッケル膜１０８は、硫酸過水またはアルカリ過水で処理して、図２（ｅ）に示すように選択的に除去する。
【００１８】
さらに、４５０℃〜５５０℃で５分以内の熱処理を行なうことによって、ニッケルリッチなニッケルシリサイド膜１１２は、図２（ｆ）に示すようにニッケルモノシリサイド（ＮｉＳｉ）膜１０９に変化する。
【００１９】
その後、半導体基板１０１上の全面に層間絶縁膜１１０を形成し、フォトリソグラフィー工程およびＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）等の異方性エッチングにより、コンタクトホールを形成する。最後に、図２（ｇ）に示すように、このコンタクトホールを介してトランジスタのソース、ドレイン、ゲート電極と配線層１１１とを接続することによって、ＭＯＳ型ＦＥＴ素子が完成する。
【００２０】
二段階熱処理を行なうことによって、低抵抗かつ接合リークやゲート絶縁膜不良の発生しにくいニッケルシリサイド膜を形成することが可能である。しかしながら、ソース・ドレイン拡散層やゲートポリシリコン電極に高濃度の砒素不純物が含有される場合には、ＭＯＳＦＥＴ素子の製造に不具合が生じて、信頼性の高い半導体装置を製造することができないという問題があった。
【００２１】
【非特許文献１】
（A. Lauwers, et. Al., “Silicide for 100-nm node and beyond: Co-silicide, Co(Ni)-silicide, and Ni-silicide, Microelectronic Engineering 64, pp131-141, (2002).）
【００２２】
【発明が解決しようとする課題】
本発明は、高濃度で砒素不純物を含有するソース・ドレイン拡散層における接合リーク電流の増大なしに、低抵抗なニッケルシリサイド膜を安定性よく形成可能な半導体装置を製造する方法を提供することを目的とする。
【００２３】
【課題を解決するための手段】
本発明の一態様にかかる半導体装置の製造方法は、
素子分離絶縁膜が離間して形成されたシリコン基板の素子領域に、ゲート絶縁膜を介して形成されたゲート電極をマスクとして用いて、砒素不純物を１×１０20ｃｍ-3以上の濃度で導入して拡散層領域を形成する工程、
前記シリコン基板の全面に金属ニッケルを堆積する工程、
前記金属ニッケルが堆積された前記シリコン基板を４００℃未満の第１の温度で熱処理して、前記素子分離絶縁膜上に金属ニッケルを残しつつ、前記拡散層領域上にニッケルダイシリサイド（Ｎｉ2Ｓｉ）を含むニッケルシリサイド膜を形成する工程、
前記素子分離絶縁膜上の未反応の金属ニッケルを除去する工程、
未反応の金属ニッケルが除去された前記シリコン基板を、４５０℃以上の第２の温度で熱処理して、表面に砒素化合物層を有するニッケルモノシリサイド（ＮｉＳｉ）膜を形成する工程、
前記砒素化合物層をアルカリ薬液によりエッチング除去する工程、
前記砒素化合物層がエッチング除去された前記シリコン基板の全面に層間絶縁膜を堆積する工程、および
前記層間絶縁膜を貫通して配線層を形成する工程
を具備すること特徴とする。
【００２４】
【発明の実施の形態】
本発明者らは、１×１０20ｃｍ-3以上の高濃度で砒素不純物を含有する拡散層領域のシリコンと金属ニッケルとが反応してニッケルシリサイド膜が形成される場合には、得られるニッケルシリサイド膜の表面に大量の砒素原子が析出して砒素化合物層が形成されることを見出した。
【００２５】
砒素不純物は、浅い拡散層を形成することを目的としてｎ型のＭＯＳＦＥＴのソース・ドレイン拡散層やゲートポリシリコン電極に導入されることが多く、特にこの場合には、ニッケルシリサイド膜表面に砒素化合物層が析出する傾向が強い。また、析出した砒素化合物層に起因して、シリサイド膜上に堆積される層間絶縁膜の密着性が劣化する。さらに、コンタクトホール底部のクリーニング処理を行なう際には、析出した砒素化合物層がエッチングされて、層間絶縁膜とシリサイド膜との間に、いわゆる「鬆」を生じさせるという問題が発生する。
【００２６】
ゲート電極および第２拡散領域に砒素不純物を導入したｎ型のＭＯＳＦＥＴ素子を例に挙げて、図３を参照しつつこうした問題について説明する。
【００２７】
図３（ａ）には、前述の図２（ａ）〜図２（ｅ）に示したプロセスを経た構造を示す。図示するように、ＭＯＳ型ＦＥＴ素子のソース・ドレイン拡散層１０７およびポリシリコンゲート電極１０４の上には、ニッケルリッチなニッケルシリサイド膜１１２が形成されている。なお、ソース・ドレイン拡散層１０７およびポリシリコンゲート電極１０４は、１×１０20ｃｍ-3以上の高濃度で砒素化合物を表層に含有する。
【００２８】
４５０℃〜５５０℃で５分以内の熱処理を行なうことによって、ニッケルリッチなニッケルシリサイド膜１１２は、図３（ｂ）に示すようにニッケルモノシリサイド（ＮｉＳｉ）膜１０９に変化する。ゲート電極１０４および第２拡散領域１０７に高濃度で含有されている砒素不純物は、この熱処理によりニッケルモノシリサイド膜１０９の表面に析出して砒素化合物層１１３が形成される。
【００２９】
ニッケルモノシリサイド膜１０９が形成された半導体基板１０１上には、図３（ｃ）に示すように層間絶縁膜１１０を堆積する。このとき、層間絶縁膜１１０による膜ストレスによって、層間絶縁膜１１０と砒素化合物層１１３との界面、あるいは砒素化合物層１１３とニッケルモノシリサイド膜１０９との界面においては、膜剥がれ１１４が発生する場合がある。
【００３０】
堆積された層間絶縁膜１１０に対して、フォトリソグラフィー工程およびＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）等の異方性エッチングにより、図３（ｄ）に示すようにコンタクトホールを形成する。ＲＩＥ直後のコンタクトホール内部には、エッチングによって生じる異物（エッチングガスや絶縁膜、ニッケルシリサイド膜の構成元素からなる化合物）が残留する。アルカリ過水等の薬液を用いた処理を行なうことによって、こうした異物を除去することができるものの、この場合には砒素化合物層１１３もエッチング除去される。その結果、層間絶縁膜１１０とニッケルシリサイド膜１０９との界面には、図３（ｅ）に示すように「鬆」１１５が形成されてしまう。
【００３１】
こうした状態のコンタクトホールに対して、配線用の金属膜（ＴｉＮやＷ）をＣＶＤ法によって埋め込んで配線１１１を形成しようとすると、図３（ｅ）に示すように、膜剥がれ部１１４や「鬆」１１５に金属が入り込んでしまう。なお、タングステン（Ｗ）ＣＶＤにおいてはＷＦ6ガスが用いられる。このＷＦ6ガスからフッ素（Ｆ2）ガスが分離し、これによってニッケルシリサイド膜や絶縁膜がエッチングされることもある。
【００３２】
上述したような現象は、いずれもＭＯＳＦＥＴ素子の製造に不具合を生じさせる原因となる。
【００３３】
１段階の熱工程によりニッケルシリサイド膜を形成するプロセスにおいても、条件の選択によっては、同様の現象が生じることがある。例えば、層間絶縁膜を堆積する際の熱工程において、ニッケルシリサイド膜上に砒素化合物層が形成される。図１（ｅ）に示したように、ニッケルモノシリサイド膜１０９を形成後、層間絶縁膜を堆積する際に、シリサイド膜形成の短時間熱処理よりも高温で熱処理を行なう場合である。この場合には、いったん形成されたニッケルモノシリサイド膜中のニッケル原子やシリコン原子、砒素等の不純物原子が再び拡散する。その結果、ニッケルモノシリサイド膜１０９と層間絶縁膜１１０との界面に砒素化合物が形成される。こうして、層間絶縁膜１１０の剥がれや、コンタクトホール底部周囲における「鬆」が発生する。
【００３４】
本発明者らは、上述したように層間絶縁膜の剥がれや、コンタクトホール底部周囲における「鬆」の発生メカニズムを考察して、本発明を成すに至ったものである。
【００３５】
以下に、図４を参照して、本発明の実施形態にかかる半導体装置の製造方法を説明する。
【００３６】
まず、図４（ａ）に示すように、ｐ型半導体基板２０１の表面内に、シリコン酸化膜により素子分離絶縁膜２０２を形成する。次に、ゲート絶縁膜２０３を介してポリシリコンゲート電極２０４を半導体基板２０１の素子領域に形成する。ゲート構造をマスクとして砒素（Ａｓ）不純物を、１×１０20ｃｍ-3以上の高濃度で注入することによって、半導体基板２０１の表面にｎ型の第１拡散領域２０５が形成される。ここで、素子の寄生抵抗の増大を抑制するために、砒素は５×１０14ｃｍ-2以上の高濃度で注入される。
【００３７】
ゲート電極２０４の周囲には、図４（ｂ）に示すように側壁絶縁膜２０６を形成した後、砒素を含むドナー不純物を注入する。この際も、注入される砒素不純物の濃度は、２×１０15ｃｍ-2以上と高濃度である。これによって、ｎ型の第２拡散領域２０７が形成されると同時に、ゲート電極２０４にも砒素を含むドナー不純物が導入されてｎ型のポリシリコン電極となる。
【００３８】
さらに、図４（ｃ）に示すように、半導体基板２０１上の全面にニッケル膜２０８を堆積する。
【００３９】
ニッケル膜２０８が形成された半導体基板は、４００℃未満の第１の温度で熱処理が施される。ニッケル膜２０８の凝集を抑制するために、第１の温度は４００℃未満であることが要求される。ニッケルとシリコンとを十分に反応させるためには、第１の温度は２５０℃以上であることが好ましい。この際の時間は、熱処理温度に応じて適宜選択することができるが、一般的には、５分以内と短時間で十分である。
【００４０】
第１の温度での熱処理によって、砒素不純物がドープされたｎ型のゲート電極２０４表面およびｎ型の第２拡散領域２０７表面に接したニッケル膜２０８は、図４（ｄ）に示すように、ダイニッケルシリサイド（Ｎｉ2Ｓｉ）またはダイニッケルシリサイド（Ｎｉ2Ｓｉ）とニッケルモノシリサイド（ＮｉＳｉ）との混合物からなるニッケルリッチなニッケルシリサイド膜２０９に変化する。
【００４１】
一方、素子分離絶縁膜２０２や側壁絶縁膜２０６上には、図示するように未反応のニッケル膜２０８が残留する。こうした未反応のニッケル膜２０８は、硫酸過水やアルカリ過水で処理して、図４（ｅ）に示すように選択的に除去する。
【００４２】
未反応のニッケル膜２０８を除去した後には、４５０℃以上の第２の温度で熱処理を施す。第２の温度での熱処理によって、ニッケルリッチなニッケルシリサイド膜２０９は、図４（ｆ）に示すようにニッケルモノシリサイド（ＮｉＳｉ）膜２１０に変化する。実用的なＲＴＡ処理時間内に、形成したニッケルシリサイド膜をニッケルモノシリサイド（ＮｉＳｉ）相に変化させるためには、少なくとも４５０℃以上の温度が必要である。このことから、第２の温度は４５０℃以上に規定される。形成されたＮｉＳｉ薄膜自体が凝集してシート抵抗が上昇するのを避けるために、第２の温度は５５０℃以下に制限されることが望ましい。この際の熱処理時間は、温度に応じて適宜決定することができるが、一般的には、５分以内の短時間で十分である。
【００４３】
第２の熱処理を施すことによって、第２拡散領域２０７中から砒素不純物が析出して、ニッケルモノシリサイド膜２１０表面に砒素化合物層２１１が形成される。
【００４４】
ニッケルモノシリサイド膜２１０表面に形成された砒素化合物層２１１は、アルカリ薬液により処理を行なうことによって、図４（ｇ）に示すように選択的にエッチング除去することができる。
【００４５】
前述の砒素化合物層２１１が形成された半導体基板２０１を、こうしたアルカリ薬液中に浸漬することによって、砒素化合物層２１１が除去される。
【００４６】
アルカリ薬液での処理後には、純水等の水を用いてアルカリ薬液を十分に除去することが望まれる。
【００４７】
さらに、半導体基板２０１上の全面に層間絶縁膜２１２を形成し、フォトリソグラフィー工程およびＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）等の異方性エッチングにより、コンタクトホールを形成する。最後に、図４（ｈ）に示すように、このコンタクトホールを介してトランジスタのソース、ドレイン、ゲート電極と配線層２１３とを接続することによって、ＭＯＳ型ＦＥＴ素子が完成する。
【００４８】
ニッケルモノシリサイドが形成された後の工程、すなわち、層間絶縁膜２１２の堆積時における熱工程、および配線層２１３形成時における熱工程の温度は、第２の熱処理温度よりも低く保つことが好ましい。これによって、砒素化合物がニッケルシリサイド膜２１０表面に再び析出するのを防ぐことができ、ＭＯＳＦＥＴ素子を安定して製造することが可能となる。具体的には、層間絶縁膜２１１の堆積および配線層２１３の形成は、５００℃以下で行なわれることが望まれる。
【００４９】
上述したような方法で製造されたＭＯＳ型ＦＥＴ素子においては、ソース・ドレイン拡散層における接合リーク電流の増大は５％以内程度であった。しかも、ゲート電極におけるゲート絶縁膜不良の発生も、全く認められなかった。こうして、本実施形態の方法により、ソース・ドレイン拡散層形成に砒素不純物を用いた場合でも、安定して低抵抗なニッケルシリサイド膜を形成することができることが確認された。
【００５０】
【発明の効果】
以上詳述したように、本発明によれば、高濃度で砒素不純物を含有するソース・ドレイン拡散層における接合リーク電流の増大なしに、低抵抗なニッケルシリサイド膜を安定性よく形成可能な半導体装置を製造する方法が提供される。
【００５１】
本発明により、素子性能の安定的な向上が見込まれ、その工業的価値は絶大である。
【図面の簡単な説明】
【図１】 従来のＭＯＳ型ＦＥＴ素子の製造方法を表わす工程断面図。
【図２】 従来のＭＯＳ型ＦＥＴ素子の製造方法を表わす工程断面図。
【図３】 従来の製造方法における問題点を説明する工程断面図。
【図４】 本発明の一実施形態にかかる半導体装置の製造方法を表わす工程断面図。
【符号の説明】
１０１…シリコン基板，１０２…素子分離絶縁膜領域，１０３…ゲート絶縁膜，１０４…（多結晶シリコン）ゲート電極，１０５…第１の拡散層領域（ソース・ドレイン拡散層），１０６…絶縁膜側壁，１０７…第２の拡散層領域（ソース・ドレイン・コンタクト領域），１０８…ニッケル膜，１０９…ニッケルモノシリサイド（ＮｉＳｉ）膜，１１０…層間絶縁膜，１１１…金属配線層，１１２…ニッケルリッチなニッケルシリサイド膜（Ｎｉ2ＳｉまたはＮｉ2ＳｉとＮｉＳｉとの混合膜），１１３…砒素化合物膜，１１４…層間絶縁膜の剥がれ，１１５…コンタクトホール周囲に生じる「鬆」，２０１…シリコン基板，２０２…素子分離絶縁膜領域，２０３…ゲート絶縁膜，２０４…（多結晶シリコン）ゲート電極，２０５…ｎ型の第１の拡散層領域（ソース・ドレイン拡散層），２０６…絶縁膜側壁，２０７…第２のｎ型の拡散層領域（ソース・ドレイン・コンタクト領域），２０８…ニッケル膜，２０９…ニッケルリッチなニッケルシリサイド膜（Ｎｉ2ＳｉまたはＮｉ2ＳｉとＮｉＳｉとの混合膜），２１０…ニッケルモノシリサイド（ＮｉＳｉ）膜，２１１…砒素化合物膜，２１２…層間絶縁膜，２１３…金属配線層。
【発明の属する技術分野】
本発明は半導体装置の製造方法に係り、特にソース、ドレイン拡散層のコンタクト領域表面の一部にニッケルシリサイド膜を形成したＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）素子の製造方法、および前記ＦＥＴ素子を含むＬＳＩ素子の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置の微細化が進んでいる。これに伴って、トランジスタのゲート寸法や素子分離絶縁膜幅、配線幅といった半導体基板面に水平な方向の寸法はもとより、ゲート電極の高さやソース・ドレイン・コンタクト領域の接合深さのような半導体基板面に垂直な方向の寸法も、縮小することが要求されるようになった。その一方で、ゲート電極や、ソース・ドレイン拡散層領域へ低抵抗なシリサイド膜を形成して、これらの領域における寄生抵抗を低減することも求められている。このため、ゲート電極上やソース・ドレイン・拡散層表面に低抵抗なシリサイド膜を形成する、いわゆるサリサイド（ＳＡＬＩＣＩＤＥ：Ｓｅｌｆ−Ａｌｉｇｎｅｄ ｓｉｌｉｃｉｄｅ）プロセスの適用も必要とされている。
【０００３】
これまで、ゲート電極上やソース・ドレイン・拡散層表面に形成するシリサイド膜としては、チタンシリサイド（ＴｉＳｉ2）膜やコバルトシリサイド（ＣｏＳｉ2）膜が用いられてきた。しかしながら、微細化が進むにしたがって上述した要求を全て満たすことが困難となってきたため、これらの材料に代えてニッケルシリサイド（ＮｉＳｉ）膜を用いる必要が生じてきた。
【０００４】
ＮｉＳｉを用いたサリサイドプロセスは、ＴｉＳｉ2やＣｏＳｉ2を用いたサリサイドプロセスに比べて次の点で有利である。具体的には、（１）細線パターン上に形成した際のシート抵抗上昇が生じ難い、（２）拡散層へのシリサイド膜のくい込み量を小さくすることが可能である、（３）低温での形成が可能であるために、トランジスタの不純物拡散層（ソース・ドレイン拡散層やゲートポリシリコン電極）での不純物の不活性化が起き難い（高い活性化率を維持できる）といった特性を有している。
【０００５】
ニッケルサリサイドプロセスを適用した従来のＭＯＳ型ＦＥＴ素子の製造は、図１に示すような工程にしたがって行なわれる。
【０００６】
まず、図１（ａ）に示すように、半導体基板１０１にシリコン酸化膜による素子分離絶縁膜１０２を形成する。次に、ゲート絶縁膜１０３を介して半導体基板１０１上にポリシリコンからなるゲート電極１０４を形成した後、不純物を注入することにより半導体基板１０１の表面に第１拡散領域１０５を形成する。
【０００７】
ゲート電極１０４の周囲には、図１（ｂ）に示すように側壁絶縁膜１０６を形成する。さらに、不純物を注入することによって、半導体基板１０１には第２拡散領域１０７が形成され、ゲート電極１０４にも不純物が導入される。
【０００８】
その後、図１（ｃ）に示すように、半導体基板１０１上の全面にニッケル膜１０８を堆積する。
【０００９】
次いで、４５０℃〜５５０℃で５分以内の短時間熱処理を行なう。これによって、ゲート電極１０４表面および第２拡散領域１０７表面に接したニッケル膜１０８は、図１（ｄ）に示すようにニッケルシリサイド（ＮｉＳｉ）膜１０９に変化する。素子分離絶縁膜１０２上や側壁絶縁膜１０６上に堆積されたニッケル膜１０８は、シリコンとの反応に関与することができず、そのまま残留する。
【００１０】
未反応のニッケル膜１０８は、硫酸と過酸化水素水との混合薬液（硫酸過水）、またはアルカリ水溶液と過酸化水素水との混合薬液（アルカリ過水）で処理することによって、図１（ｅ）に示すように選択的に除去される。
【００１１】
さらに、半導体基板１０１上の全面に層間絶縁膜１１０を形成し、フォトリソグラフィー工程およびＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）等の異方性エッチングにより、コンタクトホールを形成する。最後に、図１（ｆ）に示すように、このコンタクトホールを介してトランジスタのソース、ドレイン、ゲート電極と配線層１１１とを接続してＭＯＳ型ＦＥＴ素子が完成する。
【００１２】
上述したようなニッケルサリサイドプロセスによって、ＭＯＳ型ＦＥＴ素子のソース・ドレイン拡散層表面やゲートポリシリコン電極表面にニッケルシリサイド（ＮｉＳｉ）膜を形成することができる。しかしながら、絶縁膜上に堆積されたＮｉ膜は、４００℃以上の熱処理によって容易に凝集する。このため、図１（ｄ）中に矢印で示したように、Ｎｉ膜の一部がソース・ドレイン拡散層やゲート電極の端部へ流れ込み、必要以上の厚さのニッケルシリサイド（ＮｉＳｉ）膜が形成される。その結果、ソース・ドレイン拡散層における接合リーク電流の増大や、ゲート絶縁膜の特性劣化を引き起こすといった問題が生じてしまう。
【００１３】
シリコン酸化膜上に堆積したニッケル薄膜（膜厚〜１２ｎｍ）の凝集挙動を調べたところ、４００℃以上の短時間熱処理（ＲＴＡ処理）によってＮｉ膜の凝集が生じていることが、シート抵抗およびＳＥＭ観察により確認された。
【００１４】
このような問題を回避するために、最近のニッケルサリサイドプロセスにおいては、２段階の熱処理よりシリサイド膜を形成する方法が提案されている（例えば、非特許文献１参照）。図２を参照して、これについて説明する。
【００１５】
まず、図１で説明したような手法にしたがって、図２（ａ）に示すように素子分離絶縁膜１０２を有する半導体基板１０１上にゲート絶縁膜１０３を介してポリシリコンゲート電極１０４を形成した後、不純物を導入して第１拡散領域１０５を形成する。次に、図２（ｂ）に示すように側壁絶縁膜１０６を形成し、不純物を導入して第２拡散領域１０７を形成する。さらに、図２（ｃ）に示すように全面にニッケル膜１０８を堆積する。
【００１６】
ニッケル膜１０８が全面に形成された半導体基板１０１に対しては、２５０℃〜４００℃で５分以内の熱処理を施す。これによって、ゲート電極１０４および第２拡散領域１０７に接したニッケル膜１０８は、図２（ｄ）に示すように、ダイニッケルシリサイド（Ｎｉ2Ｓｉ）またはダイニッケルシリサイド（Ｎｉ2Ｓｉ）とニッケルモノシリサイド（ＮｉＳｉ）との混合物からなるニッケルリッチなニッケルシリサイド膜１１２に変化する。熱処理温度が４００℃以下であるため、素子分離絶縁膜１０２や側壁絶縁膜１０６といった絶縁膜上に堆積されたニッケル膜１０８は、凝集することなく未反応ニッケルとして残留する。
【００１７】
未反応のニッケル膜１０８は、硫酸過水またはアルカリ過水で処理して、図２（ｅ）に示すように選択的に除去する。
【００１８】
さらに、４５０℃〜５５０℃で５分以内の熱処理を行なうことによって、ニッケルリッチなニッケルシリサイド膜１１２は、図２（ｆ）に示すようにニッケルモノシリサイド（ＮｉＳｉ）膜１０９に変化する。
【００１９】
その後、半導体基板１０１上の全面に層間絶縁膜１１０を形成し、フォトリソグラフィー工程およびＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）等の異方性エッチングにより、コンタクトホールを形成する。最後に、図２（ｇ）に示すように、このコンタクトホールを介してトランジスタのソース、ドレイン、ゲート電極と配線層１１１とを接続することによって、ＭＯＳ型ＦＥＴ素子が完成する。
【００２０】
二段階熱処理を行なうことによって、低抵抗かつ接合リークやゲート絶縁膜不良の発生しにくいニッケルシリサイド膜を形成することが可能である。しかしながら、ソース・ドレイン拡散層やゲートポリシリコン電極に高濃度の砒素不純物が含有される場合には、ＭＯＳＦＥＴ素子の製造に不具合が生じて、信頼性の高い半導体装置を製造することができないという問題があった。
【００２１】
【非特許文献１】
（A. Lauwers, et. Al., “Silicide for 100-nm node and beyond: Co-silicide, Co(Ni)-silicide, and Ni-silicide, Microelectronic Engineering 64, pp131-141, (2002).）
【００２２】
【発明が解決しようとする課題】
本発明は、高濃度で砒素不純物を含有するソース・ドレイン拡散層における接合リーク電流の増大なしに、低抵抗なニッケルシリサイド膜を安定性よく形成可能な半導体装置を製造する方法を提供することを目的とする。
【００２３】
【課題を解決するための手段】
本発明の一態様にかかる半導体装置の製造方法は、
素子分離絶縁膜が離間して形成されたシリコン基板の素子領域に、ゲート絶縁膜を介して形成されたゲート電極をマスクとして用いて、砒素不純物を１×１０20ｃｍ-3以上の濃度で導入して拡散層領域を形成する工程、
前記シリコン基板の全面に金属ニッケルを堆積する工程、
前記金属ニッケルが堆積された前記シリコン基板を４００℃未満の第１の温度で熱処理して、前記素子分離絶縁膜上に金属ニッケルを残しつつ、前記拡散層領域上にニッケルダイシリサイド（Ｎｉ2Ｓｉ）を含むニッケルシリサイド膜を形成する工程、
前記素子分離絶縁膜上の未反応の金属ニッケルを除去する工程、
未反応の金属ニッケルが除去された前記シリコン基板を、４５０℃以上の第２の温度で熱処理して、表面に砒素化合物層を有するニッケルモノシリサイド（ＮｉＳｉ）膜を形成する工程、
前記砒素化合物層をアルカリ薬液によりエッチング除去する工程、
前記砒素化合物層がエッチング除去された前記シリコン基板の全面に層間絶縁膜を堆積する工程、および
前記層間絶縁膜を貫通して配線層を形成する工程
を具備すること特徴とする。
【００２４】
【発明の実施の形態】
本発明者らは、１×１０20ｃｍ-3以上の高濃度で砒素不純物を含有する拡散層領域のシリコンと金属ニッケルとが反応してニッケルシリサイド膜が形成される場合には、得られるニッケルシリサイド膜の表面に大量の砒素原子が析出して砒素化合物層が形成されることを見出した。
【００２５】
砒素不純物は、浅い拡散層を形成することを目的としてｎ型のＭＯＳＦＥＴのソース・ドレイン拡散層やゲートポリシリコン電極に導入されることが多く、特にこの場合には、ニッケルシリサイド膜表面に砒素化合物層が析出する傾向が強い。また、析出した砒素化合物層に起因して、シリサイド膜上に堆積される層間絶縁膜の密着性が劣化する。さらに、コンタクトホール底部のクリーニング処理を行なう際には、析出した砒素化合物層がエッチングされて、層間絶縁膜とシリサイド膜との間に、いわゆる「鬆」を生じさせるという問題が発生する。
【００２６】
ゲート電極および第２拡散領域に砒素不純物を導入したｎ型のＭＯＳＦＥＴ素子を例に挙げて、図３を参照しつつこうした問題について説明する。
【００２７】
図３（ａ）には、前述の図２（ａ）〜図２（ｅ）に示したプロセスを経た構造を示す。図示するように、ＭＯＳ型ＦＥＴ素子のソース・ドレイン拡散層１０７およびポリシリコンゲート電極１０４の上には、ニッケルリッチなニッケルシリサイド膜１１２が形成されている。なお、ソース・ドレイン拡散層１０７およびポリシリコンゲート電極１０４は、１×１０20ｃｍ-3以上の高濃度で砒素化合物を表層に含有する。
【００２８】
４５０℃〜５５０℃で５分以内の熱処理を行なうことによって、ニッケルリッチなニッケルシリサイド膜１１２は、図３（ｂ）に示すようにニッケルモノシリサイド（ＮｉＳｉ）膜１０９に変化する。ゲート電極１０４および第２拡散領域１０７に高濃度で含有されている砒素不純物は、この熱処理によりニッケルモノシリサイド膜１０９の表面に析出して砒素化合物層１１３が形成される。
【００２９】
ニッケルモノシリサイド膜１０９が形成された半導体基板１０１上には、図３（ｃ）に示すように層間絶縁膜１１０を堆積する。このとき、層間絶縁膜１１０による膜ストレスによって、層間絶縁膜１１０と砒素化合物層１１３との界面、あるいは砒素化合物層１１３とニッケルモノシリサイド膜１０９との界面においては、膜剥がれ１１４が発生する場合がある。
【００３０】
堆積された層間絶縁膜１１０に対して、フォトリソグラフィー工程およびＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）等の異方性エッチングにより、図３（ｄ）に示すようにコンタクトホールを形成する。ＲＩＥ直後のコンタクトホール内部には、エッチングによって生じる異物（エッチングガスや絶縁膜、ニッケルシリサイド膜の構成元素からなる化合物）が残留する。アルカリ過水等の薬液を用いた処理を行なうことによって、こうした異物を除去することができるものの、この場合には砒素化合物層１１３もエッチング除去される。その結果、層間絶縁膜１１０とニッケルシリサイド膜１０９との界面には、図３（ｅ）に示すように「鬆」１１５が形成されてしまう。
【００３１】
こうした状態のコンタクトホールに対して、配線用の金属膜（ＴｉＮやＷ）をＣＶＤ法によって埋め込んで配線１１１を形成しようとすると、図３（ｅ）に示すように、膜剥がれ部１１４や「鬆」１１５に金属が入り込んでしまう。なお、タングステン（Ｗ）ＣＶＤにおいてはＷＦ6ガスが用いられる。このＷＦ6ガスからフッ素（Ｆ2）ガスが分離し、これによってニッケルシリサイド膜や絶縁膜がエッチングされることもある。
【００３２】
上述したような現象は、いずれもＭＯＳＦＥＴ素子の製造に不具合を生じさせる原因となる。
【００３３】
１段階の熱工程によりニッケルシリサイド膜を形成するプロセスにおいても、条件の選択によっては、同様の現象が生じることがある。例えば、層間絶縁膜を堆積する際の熱工程において、ニッケルシリサイド膜上に砒素化合物層が形成される。図１（ｅ）に示したように、ニッケルモノシリサイド膜１０９を形成後、層間絶縁膜を堆積する際に、シリサイド膜形成の短時間熱処理よりも高温で熱処理を行なう場合である。この場合には、いったん形成されたニッケルモノシリサイド膜中のニッケル原子やシリコン原子、砒素等の不純物原子が再び拡散する。その結果、ニッケルモノシリサイド膜１０９と層間絶縁膜１１０との界面に砒素化合物が形成される。こうして、層間絶縁膜１１０の剥がれや、コンタクトホール底部周囲における「鬆」が発生する。
【００３４】
本発明者らは、上述したように層間絶縁膜の剥がれや、コンタクトホール底部周囲における「鬆」の発生メカニズムを考察して、本発明を成すに至ったものである。
【００３５】
以下に、図４を参照して、本発明の実施形態にかかる半導体装置の製造方法を説明する。
【００３６】
まず、図４（ａ）に示すように、ｐ型半導体基板２０１の表面内に、シリコン酸化膜により素子分離絶縁膜２０２を形成する。次に、ゲート絶縁膜２０３を介してポリシリコンゲート電極２０４を半導体基板２０１の素子領域に形成する。ゲート構造をマスクとして砒素（Ａｓ）不純物を、１×１０20ｃｍ-3以上の高濃度で注入することによって、半導体基板２０１の表面にｎ型の第１拡散領域２０５が形成される。ここで、素子の寄生抵抗の増大を抑制するために、砒素は５×１０14ｃｍ-2以上の高濃度で注入される。
【００３７】
ゲート電極２０４の周囲には、図４（ｂ）に示すように側壁絶縁膜２０６を形成した後、砒素を含むドナー不純物を注入する。この際も、注入される砒素不純物の濃度は、２×１０15ｃｍ-2以上と高濃度である。これによって、ｎ型の第２拡散領域２０７が形成されると同時に、ゲート電極２０４にも砒素を含むドナー不純物が導入されてｎ型のポリシリコン電極となる。
【００３８】
さらに、図４（ｃ）に示すように、半導体基板２０１上の全面にニッケル膜２０８を堆積する。
【００３９】
ニッケル膜２０８が形成された半導体基板は、４００℃未満の第１の温度で熱処理が施される。ニッケル膜２０８の凝集を抑制するために、第１の温度は４００℃未満であることが要求される。ニッケルとシリコンとを十分に反応させるためには、第１の温度は２５０℃以上であることが好ましい。この際の時間は、熱処理温度に応じて適宜選択することができるが、一般的には、５分以内と短時間で十分である。
【００４０】
第１の温度での熱処理によって、砒素不純物がドープされたｎ型のゲート電極２０４表面およびｎ型の第２拡散領域２０７表面に接したニッケル膜２０８は、図４（ｄ）に示すように、ダイニッケルシリサイド（Ｎｉ2Ｓｉ）またはダイニッケルシリサイド（Ｎｉ2Ｓｉ）とニッケルモノシリサイド（ＮｉＳｉ）との混合物からなるニッケルリッチなニッケルシリサイド膜２０９に変化する。
【００４１】
一方、素子分離絶縁膜２０２や側壁絶縁膜２０６上には、図示するように未反応のニッケル膜２０８が残留する。こうした未反応のニッケル膜２０８は、硫酸過水やアルカリ過水で処理して、図４（ｅ）に示すように選択的に除去する。
【００４２】
未反応のニッケル膜２０８を除去した後には、４５０℃以上の第２の温度で熱処理を施す。第２の温度での熱処理によって、ニッケルリッチなニッケルシリサイド膜２０９は、図４（ｆ）に示すようにニッケルモノシリサイド（ＮｉＳｉ）膜２１０に変化する。実用的なＲＴＡ処理時間内に、形成したニッケルシリサイド膜をニッケルモノシリサイド（ＮｉＳｉ）相に変化させるためには、少なくとも４５０℃以上の温度が必要である。このことから、第２の温度は４５０℃以上に規定される。形成されたＮｉＳｉ薄膜自体が凝集してシート抵抗が上昇するのを避けるために、第２の温度は５５０℃以下に制限されることが望ましい。この際の熱処理時間は、温度に応じて適宜決定することができるが、一般的には、５分以内の短時間で十分である。
【００４３】
第２の熱処理を施すことによって、第２拡散領域２０７中から砒素不純物が析出して、ニッケルモノシリサイド膜２１０表面に砒素化合物層２１１が形成される。
【００４４】
ニッケルモノシリサイド膜２１０表面に形成された砒素化合物層２１１は、アルカリ薬液により処理を行なうことによって、図４（ｇ）に示すように選択的にエッチング除去することができる。
【００４５】
前述の砒素化合物層２１１が形成された半導体基板２０１を、こうしたアルカリ薬液中に浸漬することによって、砒素化合物層２１１が除去される。
【００４６】
アルカリ薬液での処理後には、純水等の水を用いてアルカリ薬液を十分に除去することが望まれる。
【００４７】
さらに、半導体基板２０１上の全面に層間絶縁膜２１２を形成し、フォトリソグラフィー工程およびＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）等の異方性エッチングにより、コンタクトホールを形成する。最後に、図４（ｈ）に示すように、このコンタクトホールを介してトランジスタのソース、ドレイン、ゲート電極と配線層２１３とを接続することによって、ＭＯＳ型ＦＥＴ素子が完成する。
【００４８】
ニッケルモノシリサイドが形成された後の工程、すなわち、層間絶縁膜２１２の堆積時における熱工程、および配線層２１３形成時における熱工程の温度は、第２の熱処理温度よりも低く保つことが好ましい。これによって、砒素化合物がニッケルシリサイド膜２１０表面に再び析出するのを防ぐことができ、ＭＯＳＦＥＴ素子を安定して製造することが可能となる。具体的には、層間絶縁膜２１１の堆積および配線層２１３の形成は、５００℃以下で行なわれることが望まれる。
【００４９】
上述したような方法で製造されたＭＯＳ型ＦＥＴ素子においては、ソース・ドレイン拡散層における接合リーク電流の増大は５％以内程度であった。しかも、ゲート電極におけるゲート絶縁膜不良の発生も、全く認められなかった。こうして、本実施形態の方法により、ソース・ドレイン拡散層形成に砒素不純物を用いた場合でも、安定して低抵抗なニッケルシリサイド膜を形成することができることが確認された。
【００５０】
【発明の効果】
以上詳述したように、本発明によれば、高濃度で砒素不純物を含有するソース・ドレイン拡散層における接合リーク電流の増大なしに、低抵抗なニッケルシリサイド膜を安定性よく形成可能な半導体装置を製造する方法が提供される。
【００５１】
本発明により、素子性能の安定的な向上が見込まれ、その工業的価値は絶大である。
【図面の簡単な説明】
【図１】 従来のＭＯＳ型ＦＥＴ素子の製造方法を表わす工程断面図。
【図２】 従来のＭＯＳ型ＦＥＴ素子の製造方法を表わす工程断面図。
【図３】 従来の製造方法における問題点を説明する工程断面図。
【図４】 本発明の一実施形態にかかる半導体装置の製造方法を表わす工程断面図。
【符号の説明】
１０１…シリコン基板，１０２…素子分離絶縁膜領域，１０３…ゲート絶縁膜，１０４…（多結晶シリコン）ゲート電極，１０５…第１の拡散層領域（ソース・ドレイン拡散層），１０６…絶縁膜側壁，１０７…第２の拡散層領域（ソース・ドレイン・コンタクト領域），１０８…ニッケル膜，１０９…ニッケルモノシリサイド（ＮｉＳｉ）膜，１１０…層間絶縁膜，１１１…金属配線層，１１２…ニッケルリッチなニッケルシリサイド膜（Ｎｉ2ＳｉまたはＮｉ2ＳｉとＮｉＳｉとの混合膜），１１３…砒素化合物膜，１１４…層間絶縁膜の剥がれ，１１５…コンタクトホール周囲に生じる「鬆」，２０１…シリコン基板，２０２…素子分離絶縁膜領域，２０３…ゲート絶縁膜，２０４…（多結晶シリコン）ゲート電極，２０５…ｎ型の第１の拡散層領域（ソース・ドレイン拡散層），２０６…絶縁膜側壁，２０７…第２のｎ型の拡散層領域（ソース・ドレイン・コンタクト領域），２０８…ニッケル膜，２０９…ニッケルリッチなニッケルシリサイド膜（Ｎｉ2ＳｉまたはＮｉ2ＳｉとＮｉＳｉとの混合膜），２１０…ニッケルモノシリサイド（ＮｉＳｉ）膜，２１１…砒素化合物膜，２１２…層間絶縁膜，２１３…金属配線層。
Claims (5)
- 素子分離絶縁膜が離間して形成されたシリコン基板の素子領域に、ゲート絶縁膜を介して形成されたゲート電極をマスクとして用いて、砒素不純物を１×１０20ｃｍ-3以上の濃度で導入して拡散層領域を形成する工程、
前記シリコン基板の全面に金属ニッケルを堆積する工程、
前記金属ニッケルが堆積された前記シリコン基板を４００℃未満の第１の温度で熱処理して、前記素子分離絶縁膜上に金属ニッケルを残しつつ、前記拡散層領域上にニッケルダイシリサイド（Ｎｉ2Ｓｉ）を含むニッケルシリサイド膜を形成する工程、
前記素子分離絶縁膜上の未反応の金属ニッケルを除去する工程、
未反応の金属ニッケルが除去された前記シリコン基板を、４５０℃以上の第２の温度で熱処理して、表面に砒素化合物層を有するニッケルモノシリサイド（ＮｉＳｉ）膜を形成する工程、
前記砒素化合物層をアルカリ薬液によりエッチング除去する工程、
前記砒素化合物層がエッチング除去された前記シリコン基板の全面に層間絶縁膜を堆積する工程、および
前記層間絶縁膜を貫通して配線層を形成する工程
を具備すること特徴とする半導体装置の製造方法。 - 前記第１の温度は２５０℃以上であり、前記第２の温度は５５０℃以下であることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記第１および第２の熱処理は５分以内の時間で行なわれることを特徴とする請求項１または２に記載の半導体装置の製造方法。
- 前記層間絶縁膜の堆積および前記配線層の形成は、前記第２の温度よりも低い温度で行なわれることを特徴とする請求項１ないし３のいずれか１項に記載の半導体装置の製造方法。
- 前記層間絶縁膜の堆積および前記配線層の形成は、５００℃以下の温度で行なわれることを特徴とする請求項４に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003182835A JP3828511B2 (ja) | 2003-06-26 | 2003-06-26 | 半導体装置の製造方法 |
| US10/725,434 US7078345B2 (en) | 2003-06-26 | 2003-12-03 | Method for manufacturing a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003182835A JP3828511B2 (ja) | 2003-06-26 | 2003-06-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005019705A JP2005019705A (ja) | 2005-01-20 |
| JP3828511B2 true JP3828511B2 (ja) | 2006-10-04 |
Family
ID=33535280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003182835A Expired - Fee Related JP3828511B2 (ja) | 2003-06-26 | 2003-06-26 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7078345B2 (ja) |
| JP (1) | JP3828511B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6905560B2 (en) * | 2002-12-31 | 2005-06-14 | International Business Machines Corporation | Retarding agglomeration of Ni monosilicide using Ni alloys |
| JP4377721B2 (ja) * | 2004-03-11 | 2009-12-02 | 株式会社東芝 | 半導体装置の製造方法 |
| KR100629266B1 (ko) * | 2004-08-09 | 2006-09-29 | 삼성전자주식회사 | 샐리사이드 공정 및 이를 사용한 반도체 소자의 제조방법 |
| JP4852261B2 (ja) | 2005-05-17 | 2012-01-11 | キヤノンアネルバ株式会社 | シリコン化合物の形成方法 |
| JP2007173743A (ja) | 2005-12-26 | 2007-07-05 | Toshiba Corp | 半導体装置の製造方法 |
| JP2007184420A (ja) * | 2006-01-06 | 2007-07-19 | Nec Electronics Corp | 半導体装置の製造方法 |
| JP2007188956A (ja) * | 2006-01-11 | 2007-07-26 | Nec Electronics Corp | 半導体装置の製造方法 |
| US20070249149A1 (en) * | 2006-04-21 | 2007-10-25 | International Business Machines Corporation | Improved thermal budget using nickel based silicides for enhanced semiconductor device performance |
| WO2007142239A1 (ja) * | 2006-06-08 | 2007-12-13 | Nec Corporation | 半導体装置 |
| JP5037095B2 (ja) * | 2006-11-21 | 2012-09-26 | 三菱電機株式会社 | 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法 |
| JP2010028084A (ja) | 2008-06-17 | 2010-02-04 | Toshiba Corp | 半導体装置の製造方法 |
| JP2010171327A (ja) | 2009-01-26 | 2010-08-05 | Toshiba Corp | 半導体装置の製造方法 |
| JP2010205782A (ja) * | 2009-02-27 | 2010-09-16 | Renesas Electronics Corp | 半導体装置の製造方法 |
| JP5968708B2 (ja) * | 2012-01-23 | 2016-08-10 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2923700B2 (ja) * | 1991-03-27 | 1999-07-26 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| GB2362755A (en) * | 2000-05-25 | 2001-11-28 | Nanogate Ltd | Thin film field effect transistor with a conical structure |
| US6599370B2 (en) * | 2000-10-16 | 2003-07-29 | Mallinckrodt Inc. | Stabilized alkaline compositions for cleaning microelectronic substrates |
| US6376343B1 (en) | 2001-02-15 | 2002-04-23 | Advanced Micro Devices, Inc. | Reduction of metal silicide/silicon interface roughness by dopant implantation processing |
| US6797614B1 (en) * | 2003-05-19 | 2004-09-28 | Advanced Micro Devices, Inc. | Nickel alloy for SMOS process silicidation |
-
2003
- 2003-06-26 JP JP2003182835A patent/JP3828511B2/ja not_active Expired - Fee Related
- 2003-12-03 US US10/725,434 patent/US7078345B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7078345B2 (en) | 2006-07-18 |
| US20040266194A1 (en) | 2004-12-30 |
| JP2005019705A (ja) | 2005-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4032058B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| KR100271948B1 (ko) | 반도체 장치의 셀프-얼라인 실리사이드 형성방법 | |
| JP4653949B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| KR100881380B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2861869B2 (ja) | 半導体装置の製造方法 | |
| KR100343653B1 (ko) | 금속 실리사이드층을 갖는 반도체 장치 및 그 제조방법 | |
| JP2006351581A (ja) | 半導体装置の製造方法 | |
| JP3828511B2 (ja) | 半導体装置の製造方法 | |
| US6858934B2 (en) | Semiconductor device structures including metal silicide interconnect structures that extend at least partially over transistor gate structures and methods for making the same | |
| US20080050880A1 (en) | Structure for uniform triggering of multifinger semiconductor devices with tunable trigger voltage | |
| US7344978B2 (en) | Fabrication method of semiconductor device | |
| US20090283909A1 (en) | Semiconductor device and manufacturing method thereof | |
| US20070170588A1 (en) | Connection structure and fabrication method for the same | |
| US7241674B2 (en) | Method of forming silicided gate structure | |
| US20140291734A1 (en) | Thin Channel MOSFET with Silicide Local Interconnect | |
| JPWO2008117430A1 (ja) | 半導体装置の製造方法、半導体装置 | |
| US7670952B2 (en) | Method of manufacturing metal silicide contacts | |
| US20030124808A1 (en) | System for reducing silicon-consumption through selective deposition | |
| US20080067612A1 (en) | Semiconductor Device Including Nickel Alloy Silicide Layer Having Uniform Thickness and Method of Manufacturing the Same | |
| JP2636787B2 (ja) | 半導体装置の製造方法 | |
| JP2616551B2 (ja) | 半導体装置およびその製造方法 | |
| TW201117301A (en) | Method for fabricating MOS transistor | |
| JP2011018719A (ja) | 半導体装置の製造方法 | |
| JPH05226590A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH11163335A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050915 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060314 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060523 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060614 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060704 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060706 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090714 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |