KR100290899B1 - 반도체소자및이의제조방법 - Google Patents

반도체소자및이의제조방법 Download PDF

Info

Publication number
KR100290899B1
KR100290899B1 KR1019980003430A KR19980003430A KR100290899B1 KR 100290899 B1 KR100290899 B1 KR 100290899B1 KR 1019980003430 A KR1019980003430 A KR 1019980003430A KR 19980003430 A KR19980003430 A KR 19980003430A KR 100290899 B1 KR100290899 B1 KR 100290899B1
Authority
KR
South Korea
Prior art keywords
gate electrode
thin film
film transistor
source
semiconductor layer
Prior art date
Application number
KR1019980003430A
Other languages
English (en)
Other versions
KR19990069283A (ko
Inventor
조석원
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019980003430A priority Critical patent/KR100290899B1/ko
Priority to US09/157,581 priority patent/US6100566A/en
Priority to JP27110798A priority patent/JP3652525B2/ja
Publication of KR19990069283A publication Critical patent/KR19990069283A/ko
Application granted granted Critical
Publication of KR100290899B1 publication Critical patent/KR100290899B1/ko
Priority to JP2004099177A priority patent/JP4364697B2/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체층의 상, 하부에 게이트 전극을 형성하고, 상기 반도체층을 채널영역으로 사용하여 박막 트랜지스터의 온-전류 향상 및 소오스/드레인 전극의 저항감소를 위한 것으로, 반도체 기판과, 반도체 기판상에 형성된 벌크트랜지스터용 게이트전극과, 게이트전극 양측의 기판내에 형성된 벌크트랜지스터용 소오스 및 드레인 불순물영역과, 게이트전극상에 형성된 반도체층과, 반도체층상에 형성된 박막트랜지스터용 게이트전극과, 반도체층과 연결되며 벌크트랜지스터용 게이트전극 및 박막트랜지스터용 게이트전극의 측면에 형성된 박막트랜지스터용 소오스 및 드레인 전극으로 구성되고, 본 발명의 반도체 소자 제조방법은 반도체기판상에 제 1 절연층을 개재하여 벌크트랜지스터용 게이트전극을 형성하는 공정과, 게이트전극 양측의 기판내에 벌크트랜지스터용 소오스 및 드레인 불순물영역을 형성하는 공정과, 게이트전극상에 제 2 절연층을 개재하여 반도체층을 형성하는 공정과, 반도체층상에 박막트랜지스터용 게이트전극을 형성하는 공정과, 반도체층과 연결되며 상기 벌크트랜지스터용 게이트전극 및 박막트랜지스터용 게이트전극의 양측면에 박막트랜지스터용 소오스 및 드레인 전극을 형성하는 공정을 포함하여 이루어진다.

Description

반도체소자 및 이의 제조방법{SEMICONDUCTOR DEVICE AND METHOD FOR FABRICATING THE SAME}
본 발명은 반도체소자에 관한 것으로 특히, 소자의 신뢰성을 향상시키는데 적당한 반도체 소자 및 이의 제조방법에 관한 것이다.
일반적으로, 박막 트랜지스터는 4M급 또는 16M급 이상의 에스램(SRAM)셀에 있어서 CMOS 로드 트랜지스터나 로드 레지스터(Load resistor) 대신에 사용되기도 한다.
또한, 액정표시소자에서 각 픽셀(pixel)영역의 화상 데이터 신호를 스위칭하는 스위칭소자로도 사용한다.
특히, 에스램 셀에서 PMOS 박막 트랜지스터(TFT)를 로드 트랜지스터로 사용함에 따라 로드 트랜지스터의 오프-전류(Off-current)를 감소시키고 온-전류(On-current)를 증가시킬 수 있게 되었다.
이로인해, SRAM셀의 소비전력을 감소시키고 기억특성을 향상시킴으로서 고품질의 SRAM 셀을 얻을 수 있게 되었다.
이하, 종래 박막 트랜지스터 및 이의 제조방법을 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 종래 기술에 따른 박막 트랜지스터의 구조단면도이다.
도 1에 도시한 바와 같이, 절연층(21)과, 절연층(21)상에 형성되는 게이트 전극(22a)과, 게이트 전극(22a)을 포함한 절연층(21)상에 형성된 게이트 절연막(24)과, 게이트 전극(22a)과 일정거리를 두고 게이트 절연막(24)상에 형성된 드레인 전극(D)과, 상기 게이트 전극(22a)과 오버랩되고 상기 드레인 전극(D)에 대향하여 게이트 절연막(24)상에 형성되는 소오스 전극(S)과, 상기 소오스 전극(S)과 드레인 전극(D) 사이의 게이트 절연막(24)상에 형성된 채널영역(Ⅰ) 및 오프셋영역(Ⅱ)으로 구성된다.
여기서, 오프셋영역(Ⅱ)은 드레인 전극(D)과 게이트 전극(22a)간의 영역을 말한다.
상기와 같이 구성된 종래 박막트랜지스터의 제조방법은 다음과 같이 이루어진다.
도 2a 내지 2d는 종래 기술에 따른 박막 트랜지스터의 제조방법을 설명하기 위한 공정단면도이다.
도 2a에 도시한 바와같이, 절연층(21)상에 벌크 트랜지스터의 게이트 전극용 제 1 폴리실리콘층(22)을 형성한다.
제 1 폴리실리콘층(22)상에 포토레지스트를 도포한 후 노광 및 현상 공정을 이용하여 마스크 패턴(23)을 형성한다.
이어, 마스크 패턴(23)을 이용한 식각공정으로 제 1 폴리실리콘층(22)을 선택적으로 제거하여 도 2b에 도시한 바와 같이 게이트 전극(22a)을 형성한다.
이후, 도 2c에 도시한 바와 같이, 상기 게이트 전극(22a)을 포함한 절연층(21)상에 게이트 절연막(24)을 증착한다.
그리고 상기 게이트 절연막(24)상에 박막 트랜지스터의 소오스 및 드레인 전극 그리고 오프셋 영역 및 채널영역으로 사용될 제 2 폴리실리콘층(25)을 형성한다.
이어서, 상기 제 2 폴리실리콘층(25)상에 포토레지스트(26)를 도포한 후 노광 및 현상 공정으로 패터닝한다.
도 2d에 도시한 바와 같이, 상기 패터닝된 포토레지스트(26a)에 의해 채널영역 및 오프셋 영역이 정의된다.
이어, 상기 패터닝된 포토레지스트(26a)를 마스크로 이용하여 노출된 제 2 폴리실리콘층(25)에 소오스/드레인용 불순물 이온을 주입한다.
따라서, 소오스 전극(S)이 게이트 전극(22a)의 상측에서 일정부분 오버랩되고 상기 게이트 전극(22a)과 일정거리를 두고 드레인 전극(D)이 형성된다.
또한, 상기 소오스 전극(S)과 드레인 전극(D) 사이에 채널영역(Ⅰ) 및 오프셋 영역(Ⅱ)이 형성된다.
그러나 상기와 같은 종래 박막 트랜지스터 및 이의 제조방법은 다음과 같은 문제점이 있었다.
첫째, 박막트랜지스터의 채널이 한쪽면에만 형성되므로 온-전류가 적다.
둘째, 소오스/드레인 전극이 채널부위와 동일한 두께의 폴리실리콘이므로 저항이 커지게 된다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 안출한 것으로, 듀얼(Dual) 게이트를 갖는 박막트랜지스터를 형성하여 온-전류를 증가시키고 소오스/드레인 저항을 최소화하는데 적당한 박막트랜지스터 및 이의 제조방법을 제공하는데 그 목적이 있다.
도 1은 종래 기술에 따른 반도체소자의 구조단면도
도 2a 내지 2d는 종래 반도체소자 제조방법을 설명하기 위한 공정단면도
도 3은 본 발명에 따른 반도체 소자의 구조단면도
도 4a 내지 4g는 본 발명의 반도체소자 제조방법을 설명하기 위한 공정단면도
도면의 주요부분에 대한 부호의 설명
41 : 반도체기판 45 : 제 1 게이트 전극
47 : 절연측벽 48,48a : 제 1 소오스 및 드레인 전극
51 : 반도체층 57,57a : 제 2 소오스 및 드레인 전극
61 : 제 2 게이트 전극
상기의 목적을 달성하기 위한 본 발명의 본 발명의 반도체 소자는 반도체 기판과, 상기 반도체 기판상에 형성된 벌크 트랜지스터용 게이트 전극과, 상기 게이트 전극 양측의 상기 기판내에 형성된 벌크 트랜지스터용 소오스 및 드레인 불순물 영역과, 상기 게이트 전극상에 형성된 반도체층과, 상기 반도체층상에 형성된 박막 트랜지스터용 게이트 전극과, 상기 반도체층과 연결되며 상기 벌크 트랜지스터용 게이트 전극 및 박막 트랜지스터용 게이트 전극의 측면에 형성된 박막 트랜지스터용 소오스 및 드레인 전극을 포함하여 구성되고, 본 발명의 반도체 소자 제조방법은 반도체기판상에 제 1 절연층을 개재하여 벌크 트랜지스터용 게이트 전극을 형성하는 공정과, 상기 게이트 전극 양측의 상기 기판내에 벌크 트랜지스터용 소오스 및 드레인 불순물 영역을 형성하는 공정과, 상기 게이트 전극상에 제 2 절연층을 개재하여 반도체층을 형성하는 공정과, 상기 반도체층상에 박막 트랜지스터용 게이트 전극을 형성하는 공정과, 상기 반도체층과 연결되며 상기 벌크 트랜지스터용 게이트 전극 및 박막 트랜지스터용 게이트 전극의 양측면에 박막 트랜지스터용 소오스 및 드레인 전극을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 한다.
이하, 본 발명의 반도체 소자 및 이의 제조방법을 첨부된 도면을 참조하여 설명하기로 한다.
도 3은 본 발명에 따른 반도체 소자의 구조단면도이다.
도 3에 도시한 바와 같이, 반도체 기판(41)과, 상기 기판(41)상의 소정영역에 제 1 절연층(43)을 사이에 두고 형성된 벌크(bulk)트랜지스터용 제 1 게이트 전극(45)과, 상기 제 1 게이트 전극(45) 양측면에 형성된 절연측벽(47)과, 상기 제 1 게이트 전극(450 양측의 기판(41)상에 형성된 벌크트랜지스터용 제 1 소오스 및 드레인 전극(48,48a)과, 상기 제 1 게이트 전극(45) 상측에서 제 2 절연층(49)을 사이에 두고 형성된 반도체층(51)과, 상기 반도체층(51)상에 제 4 절연층(59)을 사이에 두고 형성된 박막트랜지스터용 제 2 게이트 전극(61)과, 상기 절연측벽(47)을 포함한 상기 박막트랜지스터용 제 2 게이트 전극(61) 양측에 형성된 박막트랜지스터용 제 2 소오스 및 드레인 전극(57,57a)을 포함하여 구성된다.
여기서, 상기 반도체층(51)은 박막트랜지tm터의 채널영역이 된다.
그리고 상기 박막트랜지스터용 제 2 소오스 및 드레인 전극(57,57a)은 상기 반도체 기판(41)과 동일한 도전성을 갖고 상기 벌크트랜지스터용 제 1 소오스 및 드레인 전극(48,48a)은 상기 기판(41)과 반대도전형을 갖는다.
상기와 같이 구성된 본 발명의 반도체 소자 제조방법을 첨부된 도면을 참조하여 설명하기로 한다.
도 4a 내지 4g는 본 발명의 반도체 소자 제조방법을 설명하기 위한 공정단면도이다.
도 4a에 도시한 바와 같이, 반도체 기판(41)상에 제 1 절연층(43)을 형성한 후, 제 1 절연층(43)상에 폴리실리콘층을 형성한다.
사진식각 공정으로 폴리실리콘층을 선택적으로 제거하여 제 1 게이트 전극(45)을 형성한다.
여기서, 상기 제 1 게이트 전극(45)은 벌크 트랜지스터의 게이트 전극이다.
이후, 제 1 게이트 전극(45)을 마스크로 이용하여 LDD이온주입을 실시한다.
도 4b에 도시한 바와 같이, 제 1 게이트 전극(45)을 포함한 기판(41) 전면에 절연막을 형성한 후 에치백하여 제 1 게이트 전극(45)의 양측면에 절연측벽(47)을 형성한다.
그리고 제 1 게이트 전극(45) 및 절연측벽(47)을 마스크로 이용한 불순물 이온주입으로 제 1 게이트 전극(45) 양측의 기판(41)내에 제 1 소오스 및 드레인 전극(48,48a)을 형성한다.
여기서, 제 1 소오스 및 드레인 전극(48,48a)은 벌크 트랜지스터의 소오스 및 드레인 전극으로 사용한다.
도 4c에 도시한 바와 같이, 제 1 게이트 전극(45)을 포함한 기판(41)전면에 제 2 절연층(49)을 형성한다.
그리고 상기 제 2 절연층(49)상에 반도체층(51)을 형성하고, 반도체층(51)상에 제 3 절연층(53)을 차례로 형성한다.
이때, 반도체층은 폴리실리콘이고, 이후에 형성될 박막 트랜지스터의 채널영역으로 사용된다. 그리고 상기 제 3 절연층(53)의 물질은 실리콘 산화막이다.
이어, 제 3 절연층(53)상에 포토레지스트(55)를 도포한 후 패터닝하여 박막 트랜지스터의 게이트 전극이 형성될 영역을 정의한다.
이후, 도 4d에 도시한 바와 같이, 상기 패터닝된 포토레지스트(55)를 마스크로 이용한 식각공정으로 상기 제 2 절연층(49)의 표면이 노출되도록 제 3 절연층(53), 반도체층(51)을 차례로 제거한다.
이어서, 도 4e에 도시한 바와 같이, 상기 제 3 절연층(53)을 포함한 기판(41) 전면에 폴리실리콘층을 형성한 후 에치백하여 제 2 소오스 및 드레인 전극(57,57a)을 형성한다.
여기서, 제 2 소오스 및 드레인 전극(57,57a)은 박막 트랜지스터의 소오스 및 드레인 전극이다.
상기 제 2 소오스 및 드레인 전극(57,57a)은 상기 제 1 소오스 및 드레인 전극(47,47a)과 반대도전성을 가지며 상기 반도체 기판(41)과는 동일한 도전성을 갖는다.
도 4f에 도시한 바와 같이, 상기 반도체층(51)상의 제 3 절연층(53)을 제거한 전면에 제 4 절연층(59)을 형성한다.
여기서, 상기 제 4 절연층(59)은 이후에 박막 트랜지스터의 게이트 절연막으로 사용된다.
이어, 도 4g에 도시한 바와 같이, 상기 제 4 절연층(59)을 포함한 기판(41)전면에 폴리실리콘층을 형성한 후 에치백하여 상기 반도체층(51)의 상측에 제 2 게이트 전극(61)을 형성한다.
여기서, 상기 제 2 게이트 전극(61)은 박막 트랜지스터용 게이트 전극이다.
이와 같은 본 발명의 반도체 소자는 반도체층(51)을 벌크 트랜지스터의 게이트 전극과 박막 트랜지스터의 게이트 전극 사이에 형성하여 그 상측면과 하측면을 박막 트랜지스터의 채널영역으로 사용한다.
이상 상술한 바와 같이, 본 발명의 반도체 소자 및 이의 제조방법은 박막 트랜지스터의 채널 길이를 극대화시키므로 박막 트랜지스터의 온-전류를 증가시키는 효과가 있다.

Claims (5)

  1. 반도체 기판;
    상기 반도체 기판상에 형성된 벌크 트랜지스터용 게이트 전극;
    상기 게이트 전극 양측의 상기 기판내에 형성된 벌크 트랜지스터용 소오스 및 드레인 불순물 영역;
    상기 게이트 전극상에 형성된 반도체층;
    상기 반도체층상에 형성된 박막 트랜지스터용 게이트 전극;
    상기 반도체층과 연결되며 상기 벌크 트랜지스터용 게이트 전극 및 박막 트랜지스터용 게이트 전극의 측면에 형성된 박막 트랜지스터용 소오스 및 드레인 전극을 포함하는 것을 특징으로 하는 반도체소자.
  2. 제 1 항에 있어서, 상기 반도체층은 상기 박막 트랜지스터의 채널영역인 것을 특징으로 하는 반도체소자.
  3. 제 1 항에 있어서, 상기 반도체층과 상기 제 2 게이트 전극 사이에 게이트 절연막을 개재하는 것을 특징으로 하는 반도체소자.
  4. 반도체기판상에 제 1 절연층을 개재하여 벌크 트랜지스터용 게이트 전극을 형성하는 공정;
    상기 게이트 전극 양측의 상기 기판내에 벌크 트랜지스터용 소오스 및 드레인 불순물 영역을 형성하는 공정;
    상기 게이트 전극상에 제 2 절연층을 개재하여 반도체층을 형성하는 공정;
    상기 반도체층상에 박막 트랜지스터용 게이트 전극을 형성하는 공정;
    상기 반도체층과 연결되며 상기 벌크 트랜지스터용 게이트 전극 및 박막 트랜지스터용 게이트 전극의 양측면에 박막 트랜지스터용 소오스 및 드레인 전극을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체소자 제조방법.
  5. 제 4 항에 있어서, 상기 박막 트랜지스터용 소오스 및 드레인 전극을 형성하는 공정은,
    상기 반도체층상에 절연패턴을 형성하는 공정과,
    상기 절연패턴을 포함한 전면에 폴리실리콘층을 형성하는 공정과,
    상기 폴리실리콘층을 에치백하여 상기 벌크 트랜지스터 및 박막 트랜지스터용 게이트 전극 양측에 상기 폴리실리콘층을 남기는 공정을 더 포함하는 것을 특징으로 하는 반도체소자 제조방법.
KR1019980003430A 1998-02-06 1998-02-06 반도체소자및이의제조방법 KR100290899B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019980003430A KR100290899B1 (ko) 1998-02-06 1998-02-06 반도체소자및이의제조방법
US09/157,581 US6100566A (en) 1998-02-06 1998-09-21 Multi-layer semiconductor device and method for fabricating the same
JP27110798A JP3652525B2 (ja) 1998-02-06 1998-09-25 半導体デバイス
JP2004099177A JP4364697B2 (ja) 1998-02-06 2004-03-30 半導体デバイスの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980003430A KR100290899B1 (ko) 1998-02-06 1998-02-06 반도체소자및이의제조방법

Publications (2)

Publication Number Publication Date
KR19990069283A KR19990069283A (ko) 1999-09-06
KR100290899B1 true KR100290899B1 (ko) 2001-06-01

Family

ID=19532630

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980003430A KR100290899B1 (ko) 1998-02-06 1998-02-06 반도체소자및이의제조방법

Country Status (3)

Country Link
US (1) US6100566A (ko)
JP (2) JP3652525B2 (ko)
KR (1) KR100290899B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650655A (en) * 1994-04-28 1997-07-22 Micron Technology, Inc. Integrated circuitry having electrical interconnects
US6177687B1 (en) * 1998-12-01 2001-01-23 Advanced Micro Devices Semiconductor device having gate electrode shared between two sets of active regions and fabrication thereof
JP5371144B2 (ja) * 2007-06-29 2013-12-18 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法、並びに電子機器
FR2932005B1 (fr) * 2008-06-02 2011-04-01 Commissariat Energie Atomique Circuit a transistor integres dans trois dimensions et ayant une tension de seuil vt ajustable dynamiquement

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5349228A (en) * 1991-12-27 1994-09-20 Purdue Research Foundation Dual-gated semiconductor-on-insulator field effect transistor

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5128732A (en) * 1987-05-30 1992-07-07 Kozo Iizuka, Director General, Agency Of Industrial Science & Technology Stacked semiconductor device
JP2923700B2 (ja) * 1991-03-27 1999-07-26 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2789931B2 (ja) * 1991-05-27 1998-08-27 日本電気株式会社 半導体装置
JPH0793363B2 (ja) * 1991-09-25 1995-10-09 株式会社半導体エネルギー研究所 半導体集積回路およびその作製方法
DE69324864T2 (de) * 1992-08-21 1999-10-07 St Microelectronics Inc Verfahren zur Herstellung einer Halbleiter-Speicherstruktur vom vertikalen Typ und nach dem Verfahren hergestellte Struktur
US5426315A (en) * 1993-10-04 1995-06-20 Motorola Inc. Thin-film transistor having an inlaid thin-film channel region
US5612552A (en) * 1994-03-31 1997-03-18 Lsi Logic Corporation Multilevel gate array integrated circuit structure with perpendicular access to all active device regions
KR970007965B1 (en) * 1994-05-12 1997-05-19 Lg Semicon Co Ltd Structure and fabrication method of tft
US5670399A (en) * 1995-12-06 1997-09-23 Micron Technology, Inc. Method of making thin film transistor with offset drain

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5349228A (en) * 1991-12-27 1994-09-20 Purdue Research Foundation Dual-gated semiconductor-on-insulator field effect transistor

Also Published As

Publication number Publication date
JP4364697B2 (ja) 2009-11-18
KR19990069283A (ko) 1999-09-06
US6100566A (en) 2000-08-08
JP3652525B2 (ja) 2005-05-25
JP2004247749A (ja) 2004-09-02
JPH11238889A (ja) 1999-08-31

Similar Documents

Publication Publication Date Title
KR100259078B1 (ko) 박막트랜지스터 및 이의 제조방법
KR100205442B1 (ko) 박막트랜지스터 및 그의 제조방법
JP2739642B2 (ja) 薄膜トランジスタ及びその製造方法
KR100298438B1 (ko) 박막트랜지스터및이의제조방법
KR100257070B1 (ko) 박막트랜지스터 및 이의 제조방법
JP3087031B2 (ja) 薄膜トランジスタの構造及びその製造方法
US5607865A (en) Structure and fabrication method for a thin film transistor
JP2733909B2 (ja) 薄膜トランジスタ及びその製造方法
KR100268895B1 (ko) 박막트랜지스터 및 이의 제조방법
KR100331845B1 (ko) 박막트랜지스터제조방법
KR100290899B1 (ko) 반도체소자및이의제조방법
US5612546A (en) Thin film transistor structure
KR100223886B1 (ko) 반도체소자 및 제조방법
KR100257072B1 (ko) 박막트랜지스터 및 그의 제조방법
US6008505A (en) Thin film transistor and method for fabricating the same
JP3391176B2 (ja) 薄膜トランジスタの製造方法
KR100425164B1 (ko) 박막 트랜지스터 및 그 제조방법
US5904515A (en) Method for fabricating a thin film transistor with the source, drain and channel in a groove in a divided gate
JP2754184B2 (ja) 薄膜トランジスタ及びその製造方法
KR0142784B1 (ko) 박막트랜지스터 및 그 제조방법
KR0186188B1 (ko) 박막 트랜지스터의 구조 및 제조방법
KR100190374B1 (ko) 높은 온/오프 전류비를 갖는 박막 트랜지스터 및 그 제조 방법
KR0172845B1 (ko) 반도체 소자의 구조 및 제조방법
KR950005486B1 (ko) 박막트랜지스터 및 그 제조방법
KR19990057057A (ko) 박막 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130426

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140221

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee