JP2921477B2

JP2921477B2 - 映像・音声多重装置

Info

Publication number: JP2921477B2
Application number: JP7695596A
Authority: JP
Inventors: 英昭諏佐
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1996-03-29
Filing date: 1996-03-29
Publication date: 1999-07-19
Anticipated expiration: 2016-03-29
Also published as: JPH09270761A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、映像・音声多重装置に
関し、特に、映像に同期していない非同期ディジタル音
声データの再生に関する。

【０００２】

【従来の技術】ディジタルコンポジット映像信号にディ
ジタル音声データを重畳（多重）して伝送する規格とし
て、ＳＭＰＴＥ−２７２Ｍ等が知られている。この規格
による多重方法は、ディジタル音声データ（ＡＥＳ／Ｅ
ＢＵ）を時間軸圧縮しパケットにした後に、パケット毎
にフラグを付加して映像信号のブランキングに多重する
方法を採っている。

【０００３】ディジタルコンポジット映像信号とディジ
タル音声データを分離する方法を下記に説明する。図４
は従来におけるこの種の分離回路のブロック図である。
図において、Ｖ／Ａ分離回路１１は、音声データパケッ
トに付加されたフラグによりディジタル音声データをデ
ィジタルコンポジット映像から分離し、ディジタル音声
データを一旦ディジタル音声データメモリ１３に記憶す
る。一方、読み出しクロック発生回路１２は、ディジタ
ルコンポジット映像信号からディジタル音声データ読み
出し用のクロックを生成し、このクロックによりディジ
タル音声メモリ１３上のディジタル音声データを時間軸
伸張して読み出す。以上のようにしてディジタル音声デ
ータを再生し出力している。

【０００４】他の従来技術として、特公昭６３−９６９
７号公報に開示されている技術が知られている。この特
公昭６３−９６９７号公報に記載されたスタッフ同期方
式は、非同期の低次群からの入力信号を書き込みクロッ
ク抽出回路で抽出した書き込みクロックにより、一旦バ
ッファメモリに書き込み、書き込みクロックより若干速
い速度の読み出しクロックにより読み出すことによって
同期をとるものである。しかしながら、読み出しクロッ
クは、上述のように書き込みクロックより若干速い速度
に設定されているために、書き込みクロックの位相が次
第に遅れ、読み出すべき信号がなくなってしまう期間が
生ずる。そこで位相比較器では、書き込みクロックと読
み出しクロックの位相を比較し、その差が１ビット近く
なるとスタッフ制御回路へスタッフ要求信号を送出し、
スタッフ制御回路は、読み出しクロックを１ビット分停
止する。このように読み出しクロックを１ビット分停止
すると結果的には同期化信号にはスタッフパスルが１個
挿入されたことになる。

【０００５】更に他の従来技術として、特開昭６２−１
２０１３５号公報に開示された技術が提案されている。
この特開昭６２−１２０１３５号公報に記載された技術
は、それぞれ符号化するための多重装置と復号化のため
の分割装置を備えた第１の非同期式多重装置と第２の非
同期式多重装置との間にバッファメモリを設け、このバ
ッファメモリを第１の非同期式多重装置のデータ速度で
データストアすると共に、前記第２の非同期式多重装置
のデータ速度で前記バッファメモリの内容をサンプルし
て読み出すようにしたデータ多重伝送装置、である。

【０００６】

【発明が解決しようとする課題】しかしながら、叙上の
従来技術を使用した場合には、伝送できるディジタル音
声データはディジタル映像信号に同期している必要があ
る。同期している場合には、一定時間に伝送されるディ
ジタル音声データ数は一定であるが、同期していない場
合には、一定時間に伝送されるディジタル音声データ数
が一定でないこと、更に、ディジタルコンポジット映像
信号からメモリ上にあるディジタル音声データのデータ
読み出しクロックを発生すること、等の理由によりディ
ジタル音声データの読み出し数に過不足が生じ、ディジ
タル音声データが正確に読み出されないこととなる。

【０００７】また、上記特公昭６３−９６９７号公報及
び特開昭６２−１２０１３５号公報に記載された従来例
は共に、メモリに対するデータの書き込み速度と読み出
し速度とを変化させているが、構成が複雑になるばかり
か、機能上においても精度を上げるのにかなりの困難性
があった。

【０００８】一般的にディジタル映像信号に同期したデ
ィジタル音声データは通常ＶＴＲ等から出力されるが、
それ以外の場合には、例えば生中継の映像とアナウンサ
の音声等は同期していないことが多い。同期させる場合
には映像信号を音声の機器に入力させる等の機器の増設
が必要となり、構成機器の増大につながる。

【０００９】本発明は従来の上記実情に鑑みてなされた
ものであり、従って本発明の目的は、従来の技術に内在
する上記課題を解決し、ディジタル映像信号に同期して
いない（非同期の）ディジタル音声データも伝送できる
ようにすると共に、上記の如き構成機器の増大を回避す
ること及び機能の向上を計ることを可能とした新規な映
像・音声多重装置を提供することにある。

【００１０】

【課題を解決するための手段】上記目的を達成するため
に、本発明に係るディジタルコンポジット映像信号に多
重されている非同期ディジタル音声の分離回路は、ディ
ジタル音声データ読み出し用のクロックを可変速する回
路を有する。具体的にはメモリにディジタル音声データ
を記憶させるときに使用するライトデータカウンタ（図
１の４）と、メモリからディジタル音声データを読み出
すときに使用するリードデータカウンタ（図１の６）
と、ライトデータカウンタ及びリードデータカウンタの
値の差分をとり可変速器を制御するライト／リードデー
タ数差分検出回路（図１の７）と、このライト／リード
数差分検出回路からの制御信号を受け、ディジタル音声
データ読み出しクロックを変速する可変速器（図１の
５）とを備えて構成される。

【００１１】

【作用】本発明においては、ディジタル音声データの読
み出しクロックを変速することによってディジタル映像
に同期していないディジタル音声のデータを読み出すこ
とができ、従って、非同期の音声データの伝送が可能と
なる。

【００１２】

【実施例】次に本発明をその好ましい一実施例について
図面を参照しながら具体的に説明する。

【００１３】図１は本発明の一実施例を示すブロック構
成図である。

【００１４】図１を参照するに、本発明に係る映像・音
声多重装置は、映像に非同期のディジタル音声データが
多重されているディジタル信号を入力し、ディジタルビ
デオ信号とディジタル音声データとを分離する分離回路
（Ｖ／Ａ分離回路）１と、Ｖ／Ａ分離回路１から出力さ
れるディジタル映像信号からディジタル音声データ読み
出し用のクロックを発生する読み出しクロック発生回路
２と、前記Ｖ／Ａ分離回路１から出力されるディジタル
音声データを受けデータ数をカウントするライトデータ
カウンタ４と、このライトデータカウンタ４からのアド
レスに（クロックで）前記Ｖ／Ａ分離回路１からのディ
ジタル音声データを記憶しリードデータカウンタ６から
のクロックでディジタル音声データを出力するメモリ３
と、前記読み出しクロック発生回路２から出力されるク
ロックを受けライト／リード数差分検出回路７から出力
される制御信号でクロック周波数を可変する可変速器５
と、この可変速器５からのクロックを受けてリードアド
レス（クロック）を決定するリードデータカウンタ６
と、ライトデータカウンタ４及びリードデータカウンタ
６からのアドレス（クロック）を比較し音声読み出し速
度を変更するための制御信号を出力するライト／リード
データ数差分検出回路７とを具備している。

【００１５】読み出しクロック発生回路２は、シリアル
ディジタル映像信号からクロックを抽出する回路であ
り、ＳＡＷフィルタ、タンク回路等の使用によって実現
され、具体的には１４３Ｍｂｐｓのシリアルディジタル
映像信号から１４３ＭＨｚのクロックを抽出する。

【００１６】次に可変速器について具体列を示し説明す
るに、可変速器５は入力のクロック（以下クロック１）
から、クロック１に同期したクロック１とは別の周波数
のクロック（以下クロック２）を発生させる。具体的に
は１４３ＭＨｚのクロックから約４８ＫＨｚのクロック
を発生させる。以下に発生方法の一例について説明す
る。

【００１７】可変速器をカウンタとＲＯＭにより構成し
た場合に、可変速器に入力されたクロック１はカウンタ
に入力される。このカウンタはクロック１で０〜１１９
４３７４までカウントするカウンタである。このカウン
タは、クロック１が入力される度に０から１づつカウン
トアップし、１１９４３７４までカウントアップした後
に０に戻り、またカウントアップしていく。このカウン
タは２進数で２１ビットの出力を発生する。この出力は
ＲＯＭに入力され、このＲＯＭは１１９４３７５クロッ
ク（クロック１）の期間にサイン波（クロック２）を４
８×１０³回発生させる。つまり１１９４３７５個のア
ドレスに４８×１０³回分のサイン波のデータ（アドレ
ス約２５個で１サイクルのサイン波のデータ）が記録さ
れている。これにより、クロック１に同期した周波数の
違うクロック２を発生させている。

【００１８】上記のようなカウンタとＲＯＭのペアが他
に数個設けた場合に可変速器５が構成される。図２はこ
のようにして構成された可変速器５の具体例を示すブロ
ック構成図である。

【００１９】図２を参照するに、図２は上記のようなカ
ウンタとＲＯＭのペアがあと２個（合計３個：カウンタ
５１〜５３、ＲＯＭ５４〜５５）設けた場合のものであ
る。カウンタ５１、ＲＯＭ５４から成るブロック１は１
１９４３７５クロックでサイン波が４８×１０³回分出
力される構成、カウンタ５２、ＲＯＭ５４から成るブロ
ック２は１１９４３７４クロックでサイン波が４８×１
０³回分出力される構成、カウンタ５３、ＲＯＭ５６か
ら成るブロック３は１１９４３７６クロックでサイン波
が４８×１０³回分出力される構成とする。この３つの
ブロックからの出力をライト／リードデータ数検出回路
７からの制御信号でスイッチ５７により切り替えれば、
周波数が異なったサイン波が出力されることになる。

【００２０】尚実用的には、図２に示された各ＲＯＭ５
４〜５６とスイッチ５７との間にＤ／Ａ変換器、フィル
タ等の要素が挿入されることになる。

【００２１】続いてライト／リードデータ数差分検出回
路７について説明する。

【００２２】ライト／リードデータ数差分検出回路７
は、一定時間にメモリ３に書き込まれたディジタル音声
データの数と、一定時間にメモリ３から読み出されたデ
ィジタル音声データの数との差分を検出し、その差分に
よってディジタル音声データを読み出す速度を変化させ
る可変速器５への制御信号を出力する回路である。ここ
で、一定時間とは一般的に５フィールドにかかる時間で
ある。５フィールドである理由は、パラレルディジタル
ビデオ信号のクロック数とディジタル音声データのクロ
ック数とが同一時間の関係になる時間であるからであ
る。具体的にはパラレルディジタル映像信号のクロック
が１１９４３７５クロックとディジタル音声データのク
ロックが８００８クロックとが同一時間になる時間であ
る。この一定時間にメモリ３に書き込まれた音声データ
と、メモリ３から読み出された音声データとの数を比較
し、制御信号を出力する。

【００２３】次に、一定時間にメモリ３に書き込まれた
音声データと、メモリ３から読み出された音声データと
の数を比較する方法について説明する。図３はライト／
リードデータ数差分検出回路の周辺回路を少し詳しく示
したブロック図である。メモリ３に書き込まれるデータ
は同時にライトデータカウンタ４に入力される。ライト
データカウンタ４は入力されたデータの数をカウンタで
カウントアップする。このカウンタ４は一定時間（クロ
ック１で１１９４３７５クロック分）でリセットされ、
０になって後に、入力されるデータでさらにカウントア
ップしていくカウンタである。

【００２４】一方、リードデータカウンタ６では可変速
器５から入力されるクロック２をカウントする。このカ
ウンタ６も一定時間（クロック１で１１９４３７５クロ
ック分）でリセットされ、０になった後に、入力される
クロック２でさらにカウントアップされる。

【００２５】次に上記２つのカウンタ（ライトデータカ
ウンタ４とリードデータカウンタ６）の差分をとる。上
記２つのカウンタのカウント数の上限は通常８００７
（０も含めて８００８個のデータのカウント数）である
が、両者の一定時間内のデータ数が８００７個で一致し
ている場合には制御出力として０を出力する。

【００２６】一方両者のカウンタの一定時間のカウント
数が異なる場合には、その差分が生じる。具体的には一
定時間のライトデータカウンタ４のカウント数が８００
７で、リードデータカウンタ６のカウント数が８００６
の場合には、制御出力として＋１を出力する。逆に一定
時間のライトデータカウンタ４のカウント数が８００６
で、リードデータカウンタ６のカウント数が８００７の
場合には、制御出力として−１を出力する。この制御出
力は可変速器５に入力され、クロック２の速度を可変す
る。

【００２７】次に、本発明の実施例の動作について、図
１を参照して説明するに、ディジタル音声データが多重
されているディジタル映像信号は、Ｖ／Ａ分離回路１に
入力され、Ｖ／Ａ分離回路１はディジタル音声データパ
ケットに付加されているフラグを識別してディジタルコ
ンポジット信号とディジタル音声データとを分離する。
分離されたディジタル音声データは、一旦ディジタル音
声データメモリ３に入力されると同時に、ライトデータ
カウンタ４に入力され、ライトデータカウンタ４は一定
時間に書き込まれたディジタル音声データの個数をカウ
ントする。

【００２８】一方、読み出しクロック発生回路２では、
Ｖ／Ａ分離回路１で分離されたディジタルコンポジット
映像信号から、ディジタル音声データ読み出し用クロッ
クを発生する。

【００２９】ここでクロック発生について説明する。一
般的にディジタル音声データは４８ＫＨｚでサンプリン
グされたデータである。また、ディジタルコンポジッド
映像信号はＮＴＳＣ信号を１４．３ＭＨｚでサンプリン
グされたデータである。この２つのサンプリングの間に
は映像信号５フィールドの時間とディジタル音声データ
４００４個分の時間が同じであるとの関係がある。但
し、この関係は映像信号と音声信号が同期していた場合
に成立する。この関係を利用してディジタルコンポジッ
ト映像信号から読み出しクロックを発生する。

【００３０】次に、読み出しクロックが可変速器５に入
力される。可変速器５ではライト／リードデータ数差分
検出回路７からの制御信号により読み出しクロックの周
波数を変化させる。変化させる方法について説明する。
通常、映像信号５フィールド（１１９４３７５クロッ
ク）で読み出しクロックは４００４個分生成される。
今、一例としてライト／リードデータ数差分検出回路７
からの制御信号が−１であった場合には、映像信号１１
９４３７４クロックで読み出しクロックが４００４個分
生成されたとする。この場合には、読み出しクロックの
速度（周波数）が増加することとなる。逆に制御信号が
＋１であった場合には、映像信号１１９４３７６クロッ
クで読み出しクロックが４００４個分生成されたとする
と、読み出しクロックの速度（周波数）が減少すること
となり、読み出し速度が変化することとなる。

【００３１】次に、可変速器５のクロックはディジタル
音声データメモリ３に入力され、このクロックに従って
ディジタル音声データが読み出されていく。更に可変速
器５のクロックはリードデータカウンタ６に入力され、
リードデータカウンタ６ではデータメモリ３から一定時
間に読み出されたデータ数がカウントされる。

【００３２】ライト／リードデータ数差分検出回路７で
は、ライトデータカウンタ４とリードデータカウンタ
６、それぞれで一定時間に書き込み、または読み出され
たデータ数の差分を可変速器５に制御信号として出力す
る。

【００３３】

【発明の効果】以上説明したように、本発明によれば、
ディジタルコンジット映像信号に多重されたディジタル
音声データのデータ数が一定でなかった場合（映像に非
同期の音声の場合）でも、データメモリ３からのデータ
読み出し速度を伝送されたディジタル音声データ数に応
じて変更させることで読み出すディジタル音声データに
過不足が生じない正確な伝送ができる効果が得られる。

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック構成図であ
る。

【図２】本発明の主要部の一つである可変速器の具体例
を示すブロック構成図である。

【図３】本発明の主要部の一つであるライト／リードデ
ータ数差分検出回路の周辺を示すブロック図である。

【図４】従来技術の一例を示すブロック図である。

【符号の説明】

１、１１…Ｖ／Ａ分離回路２、１２…読み出しクロック発生回路３、１３…ディジタル音声データメモリ４…ライトデータカウンタ５…可変速器５１〜５３…カウンタ５４〜５６…ＲＯＭ５７…スイッチ６…リードデータカウンタ７…ライト／リードデータ数差分検出回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号ＦＩＨ０４Ｎ 7/087 7/088 (58)調査した分野(Int.Cl.⁶，ＤＢ名) H04J 3/00 - 3/26 H04N 7/08 - 7/088

Claims

(57)【特許請求の範囲】

【請求項１】映像に非同期のディジタル音声データが
多重されているディジタルコンポジット映像信号を入力
しディジタル音声データとディジタル映像信号とを分離
するＶ／Ａ分離回路と、該Ｖ／Ａ分離回路から出力され
るディジタル映像信号からディジタル音声読み出し用の
クロックを発生する読み出しクロック発生回路と、前記
Ｖ／Ａ分離回路から出力されるディジタル音声データを
受けてそのデータ数をカウントするライトデータカウン
タと、該ライトデータカウンタからのクロックで前記Ｖ
／Ａ分離回路から出力されるディジタル音声データを記
憶し後記リードデータカウンタからのクロックでディジ
タル音声データを出力するメモリと、前記読み出しクロ
ック発生回路からのクロックを受けて後記ライト／リー
ドデータ数差分検出回路からの制御信号でクロック周波
数を可変する可変速器と、該可変速器からのクロックを
受けてリードクロックを決定するリードデータカウンタ
と、前記ライトデータカウンタ及び前記リードデータカ
ウンタからのクロックの差分を検出し音声読み出し速度
を変更するための制御信号を出力するライト／リードデ
ータ数差分検出回路とを具備することを特徴とする映像
・音声多重装置。
【請求項２】前記可変速器は、カウンタとＲＯＭの対
による回路を複数個並列に接続されて形成され、前記カ
ウンタの共通接続点が前記読み出しクロック発生回路の
出力に接続され、前記各ＲＯＭの出力が前記ライト／リ
ードデータ数差分検出回路の制御信号により制御される
切替スイッチを介して前記リードデータカウンタに接続
されていることを更に特徴とする請求項１に記載の映像
・音声多重回路。
【請求項３】前記メモリに書き込まれた音声データの
データ数と該メモリから読み出された音声データのデー
タ数は前記リード及びライトデータカウンタにより一定
時間計数されることを更に特徴とする請求項１に記載の
映像・音声多重回路。
【請求項４】前記一定時間は５フィールドに要する時
間であることを更に特徴とする請求項３に記載の映像・
音声多重回路。