JP2605435B2

JP2605435B2 - Ｐｃｍ伝送装置とｐｃｍ受信装置およびディジタル・オーディオ・インターフェース・フォーマット・データ伝送装置とディジタル・オーディオ・インターフェース・フォーマット・データ受信装置

Info

Publication number: JP2605435B2
Application number: JP33334289A
Authority: JP
Inventors: 哲郎花岡; 学明和田; 田中　　勉
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1989-12-22
Filing date: 1989-12-22
Publication date: 1997-04-30
Anticipated expiration: 2012-04-30
Also published as: JPH03192989A

Description

【発明の詳細な説明】産業上の利用分野本発明は、音声信号を伝送または受信するPCM伝送装
置またはその受信装置、またはディジタル・インターフ
ェース・フォーマット・データ伝送装置または受信装置
に関するものである。

従来の技術各種伝送技術の発展により、映像信号や音声信号の多
重伝送技術が近年著しい発展を遂げている。特に、光伝
送技術の発展によりディジタル化された映像信号、音声
信号の高品質長距離伝送が実現されるようになった。そ
して、放送用映像機器の分野でも光伝送技術が取り込ま
れようとしている。

音声信号のディジタル化の場合、現在サンプリング周
波数はディジタル・オーディオ・テープレコーダ（以
下、DATと略す。）に見られるように48kHzが標準になり
つつある。また、量子化ビット数も16ビット以上が標準
になりつつある。

次に映像信号のサンプリング周波数は、NTSCコンポジ
ット信号の場合は色副搬送周波数fsc（約3.58MHz）の４
倍の4fsc（約14.3MHz）が最も良く使用されている。ま
た、コンポーネント信号の場合は13.5MHzサンプリング
が標準になりつつある（例えば、CCIR勧告601参照）。

映像信号と音声信号を多重して伝送する場合は、通常
音声信号を映像信号の伝送速度に合わせて伝送する。従
って、従来は以下の３種類の何れかの方式を使用してい
た。

（１）音声信号のサンプリング周波数を、映像信号のサ
ンプリング周波数の整数分の１にする方式。

このようにすれば映像信号Ｋ個（Ｋは整数）に１回オ
ーディオ信号を送出すればいいので、回路構成は簡単に
なる。例えば、オーディオ周波数のサンプリング周波数
をfscの1/72とすれば、約49.2kHzとなる。49.2khzサン
プリングの場合、オーディオの伝送帯域は48kHzと殆ど
変わらず実際の音質も全く差はないが、サンプリグ周波
数が非標準であるという問題点がある。

（２）音声信号のサンプリング周波数48kHzのクロック
をビデオのサンプリング周波数から作成する方式。

48kHzのクロックとビデオのサンプリング・クロック
とは整数比にはならず、N/Mの分数の形になる。

いま、音声をシリアル伝送した場合のクロックとして
48kHzクロックの64倍である3072kHzを使用する場合を考
える。また、オーディオデータもシリアルで3072kbpsと
する。3072kHzと色副搬送周波数fscとは、11264/13125
の比になる。fscを13125分周した周波数と、3072kHzを1
1264分周した周波数は同一（3/11kHz）になる。従っ
て、3072kHzの周波数の発振を行う電圧制御型発振器を
使用し、出力周波数を11264分周したものと、fscを1312
5分周したものとをPLL回路で位相比較し、その比較出力
で電圧制御型発信器を制御することにより同期をとるこ
とができる。データからみればビデオ信号13125個に対
し、3072kbpsのデータ11264個を送り、残りの1861個は
データでないものを入れて送出すればよい。このような
送り方は色々な方式があり、例えばマルチ・フレームを
構成して伝送する方式が良く用いられる。このようにし
て、48kHz系のデータをビデオの基準クロックfscと同期
させて伝送することが可能である。

しかしながら、この方式はビデオの基準クロックと48
kHz系の入力が非同期、即ち、外部クロックである場合
には対応できない。このような場合には、次に述べるス
タッフ同期の技術が用いられる。

（３）スタッフ同期方式ビデオの基準クロックと48kHz入力が非同期の場合、
即ち、音声信号が48kHz系であるが、外部クロックであ
るとき、即ち、ビデオのクロックに非同期である場合
は、スタッフ同期という方法が用いられる。この方式は
ビデオのクロックによりマルチ・フレームを構成し、１
フレーム間に、48kHz系のクロックが何個入るかをカウ
ントし、その個数分のデータを送るという方式である。

いま、3072kbpsのデータを送る場合、速度上昇率はfs
c/3072＝1.16…になる。従って、１フレーム長を仮に17
5とすれば、この中にはデータが175/1.16＝150.86…と
なる。従って、あるフレームでは150個、別のフレーム
では151個となる。１フレーム間に151個伝送する場合
は、スタッフ処理を行ったことを示すスタッフ・ビット
を立てて、受信側で判別できるようにする。このように
すれば、非同期のデータに対しスタッフ（詰め物）を行
い、同期化して送出することが可能になる。

なお、上記の話は総てのコンポジット信号に対応する
fscを用いた場合について説明を行ったが、コンポーネ
ント信号に対応する13.5の1/4の周波数3.375MHzを用い
る場合も考え方は全く同様である（当然ながら、各数値
は異なる。）。

従って、48kHz系のデータがビデオ基準クロックと同
期している場合と、非同期の場合、また、ビデオ信号の
基準クロックとしてコンポジット信号に対応するfscを
使用する場合と、コンポーネント信号に対応する3.375M
Hzを使用する場合のそれぞれについて、下記に示す４つ
の場合の組合わせがある。

（ａ）ビデオクロックfscに同期した48kHz音声入力をfs
cのレートで伝送する場合、（ｂ）ビデオクロックfscとは非同期である48kHz音声入
力をfscのレートで伝送する場合。

（ｃ）ビデオクロック3.37MHzに同期した48kHz音声入力
を3.375MHzのレートで伝送する場合。

（ｄ）ビデオクロック3.375MHzとは非同期である48kHz
音声入力を3.375MHzのレートで伝送する場合。

また、サンプリング周波数が48kHzのディジタル・オ
ーディオ・インターフェース・フォーマットの伝送デー
タは、データとしては48kHz×64bit＝3072kbpsである
が、バイフェーズ変調を行っているので、NRZ信号とし
て見れば倍の6144kbpsとなる。ディジタル・オーディオ
・インターフェース・フォーマットのデータは当然非同
期入力であり、上記（３）のスタッフ同期の方法が使用
される。また、この場合は伝送クロックも2fsc（約7.16
MHz）または6.75MHz（3.375MHz×２）となってしまう。

発明が解決しようとする課題従来、48kHz系の音声をビデオ基準クロックで伝送す
る場合は、上記の（ａ），（ｂ），（ｃ），（ｄ）の各
々の場合に対応したフレーム構成及びそのための実現回
路を使用していた。逆にどれか一つの構成を採用する
と、他の場合には対応することができない。従っ、上記
全部に対応するためには、上記４通りの回路構成を全て
持つ必要がある。また、現実の映像機器における伝送で
は、上記４通りの組合せの全てに対応することが重要で
ある。

また、49kHzサンプリングのディジタル・オーディオ
・インターフェース・フォーマットのデータを伝送する
場合も、データ量及び伝送クロックが上記（ａ），
（ｂ），（ｃ），（ｄ）の場合の２倍になるので、この
場合は、3072kbps伝送の場合とは全く別とフレーム構成
及び回路構成で実現しなければならなかった。

課題を解決するための手段本発明のPCM伝送装置は、伝送クロックとしてfscと1
3.5/4MHを選択する第１のセレクタと、第１のセレクタ
がfscを選択しているときは１フレームのビット数175を
カウントし、13.5/4MHzを選択しているときには１フレ
ームのビット数165をカウントするフレーム・カウンタ
と、更に75の前記フレームでマルチフレームを構成する
ためのマルチ・フレーム・カウンタと、3072kHzの整数
倍のクロックを発振する電圧制御型発振器の出力を1126
4分周した出力と前記マルチ・フレーム・カウンタ出力
との位相比較により前記電圧制御型発振器を制御するこ
とにより構成したPLL回路と、3072kbpsのデータを同期
伝送するか、または、非同期（スタッフ同期）伝送する
かを選択する第２のセレクタと、前記フレームカウンタ
の１周期の間に入力するデータ数をカウントするスタッ
フ制御回路と、3072kHzクロックで入力したデータを伝
送クロックで読み出すために設けたバッファ・メモリ
と、前記第２のセレクタが同期伝送を選択している場合
にはマルチ・フレームのフレーム数75のうち14フレーム
には151ビットのデータを、残り61フレームには150ビッ
トの入力データを挿入し、前記第２のセレクタが非同期
伝送を選択している場合には１フレームに挿入するデー
タ数を前記スタッフ制御回路からの出力により150ビッ
トと151ビットを選択して挿入するフレーム構成回路と
から構成されることにより、上記従来例における問題点
を解決するものである。

また、本発明のPCM受信装置は、伝送クロックとしてf
scと13.5/4MHzを選択する第１のセレクタと、第１のセ
レクタがfscを選択しているときは１フレームのビット
数175をカウントし、13.5/4MHzを選択しているときには
１フレームのビット数165をカウントするフレーム・カ
ウンタと、更に前記フレームで75のマルチフレームを構
成するためのマルチ・フレーム・カウンタと、前発明項
（１）のフレーム構成回路から送出された伝送データを
受信しフレームを再構成するフレーム再構成回路と、受
信したデータが同期伝送されたものかまたは非同期（ス
タッフ同期）伝送されたものかを指定する第２のセレク
タと、再構成されたフレームから前記第２のセレクタが
同期伝送を選択している場合には14フレームからは151
ビットのデータを、残り61フレームからは150ビットの
データを取り出し、前記第２のセレクタが非同期伝送を
選択している場合には伝送データ内のスタッフ処理を示
すスタッフ・ビットを見て、スタッフ有りの場合であれ
ば取り出すデータ数を151ビット、スタッフ無しであれ
ば150ビットと選択するデフレーム回路と、3072kHzの整
数倍のクロックを発振する電圧制御型発振器の出力を11
264分周する第１の分周回路と、非同期伝送の場合は前
記デフレーム回路で検出したスタッフ・ビットを見て、
スタッフ有りの場合であれば前記電圧制御型発振器の出
力を151分周、スタッフ無しであれば150分周する第２の
分周回路と、前記第２のセレクタが同期伝送を選択して
いる場合は第１の分周回路出力を選択し、前記第２のセ
レクタが非同期伝送を選択している場合は第２の分周回
路出力を選択する第３のセレクタと、前記第２のセレク
タが同期伝送を選択している場合はマルチ・フレーム・
カウンタ出力を選択し、前記第２のセレクタが非同期伝
送を選択している場合はフレーム・カウンタ出力を選択
する第４のセレクタと、前記第３のセレクタと第４のセ
レクタの出力を位相比較した出力で前記電圧制御型発振
器を制御することにより構成したPLL回路と、伝送クロ
ックで入力したデータを3072kHzで読み出すために設け
たバッファ・メモリとから構成されることにより、上記
従来例における問題点を解決するものである。

本発明のディジタル・オーディオ・インターフェース
・フォーマット・データ伝送装置は、48kHzサンプリン
グの音声データをディジタル・オーディオ・インターフ
ェース・フォーマットに変換して得られるNRZ信号とし
て見た場合6144kbpsとなるデータを入力し、6144kHzの
クロックを抽出するクロック抽出回路と、前記クロック
回路出力を1/2分周する分周回路と、前記分周回路の出
力により6144kbpsのディジタル・オーディオ・インター
フェース・フォーマットのデータを3072kbpsの２系統の
データに割合するデマルチプレクサと、前記デマルチプ
レクサの第１の出力及び前記分周回路からの3072kHzの
クロックを入力する第１のPCM伝送装置と、前記デマル
チプレクサの第２の出力及び前記分周回路からの3072kH
zのクロックを入力する第２のPCM伝送装置から構成さ
れ、上記従来例での問題点を解決するものである。

本発明のディジタル・オーディオ・インターフェース
・フォーマット・データ受信装置は、ディジタル・オー
ディオ・インターフェース・フォーマット・データ伝送
装置からの２系統の伝送クロックのデータを各々受信す
る第１及び第２のPCM受信装置と、前記第１のPCM受信装
置及び第２のPCM受信装置から得られる3072kHzのクロッ
クから6144kHzのクロックを作成するクロック生成回路
と、前記第１のPCM受信装置及び第２のPCM受信装置の出
力である各々3072kbpsのデータを多重して6144kbpsのデ
ィジタル・オーディオ・インターフェース・フォーマッ
トの信号を再生するマルチプレクサから構成され、上記
従来例での問題点を解決するものである。

作用本発明のPCM伝送装置によれば、3072kbpsの同期入力
／非同期入力データに対し、伝送クロックとしてビデオ
基準クロックをfscまたは13.5/4MHzに選んだ場合でも本
発明によるフレーム構成を実現することで、上記４通り
の組合せに対して、回路構成を共通しかも簡単な構成で
どの場合でも伝送を実現することが可能である。

本発明のPCM受信装置では、PCM伝送装置からの伝送デ
ータが、3072kbpsのデータが伝送クロックと同期／非同
期であっても、また伝送クロックとしてビデオ基準クロ
ックがfscまたは13.5/4MHzのどちらの場合でも本発明に
よるフレーム構成を実現することで、上記４通りの組合
せに対して、回路構成を大幅に共通化、しかも簡単な構
成でどの場合でも、受信した伝送信号から元の3072kbps
のデータを再生することが可能である。

本発明のディジタル・オーディオ・インターフェース
・フォーマット・データ伝送装置は、48kHzサンプリン
グのディジタル・オーディオ・インターフェース・フォ
ーマットの信号を２系統の3072kbpsのデータに変換し、
PCM伝送装置を２個使用することにより伝送することが
可能になる。また、このように構成することで、各PCM
伝送装置のモード、入力を切り替えて、3072kbpsのデー
タ２チャンネル（同期／非同期の任意の組合せが可能）
と、6144kbpsのディジタル・オーディオ・インターフェ
ース・フォーマットの非同期データの４通りの場合に対
応することが可能である。

本発明のディジタル・オーディオ・インターフェース
・フォーマット・データ受信装置は、伝送装置からの２
系統の伝送データを受け取り、各々の伝送データの受信
処理をPCM受信装置を２個使用することにより行い、処
理後に再び多量を行うことにより、48kHzサンプリング
のディジタル・オーディオ・インターフェース・フォー
マットのデータの伝送を可能とするものである。また、
このように構成することで、各PCM伝送装置のモード、
入力を切り替えて、3072kbpsのデータ２チャンネル（同
期／非同期の任意の組合せが可能）と、6144kbpsのディ
ジタル・インターフェース・フォーマットの非同期デー
タの場合の４通りに対応することが可能である。

実施例以下、本発明の実施例について説明する。

まず、本発明で使用しているフレーム構成を説明し、
次に、このフレーム構成で3072kbpsデータをビデオ基準
クロックに変換して伝送、受信するPCM伝送回路、PCM受
信回路の実施例を図面をもとに説明する。

まず、フレーム構成について同期伝送を行う場合を考
える。

ビデオ基準クロックであるfsc、3.375MHz（13.5/4MHz
を４分周した周波数）と音声系のクロック3072kHz（48k
Hz×64）の相互関係をみると、 fsc＝30×525×455/2×1000/1001 ＝2³×3²×5⁷×7/11（Hz）＝3²×5⁴×7/11（kHz） …（１） 3072kHz＝３×2¹⁰（kHz） …（２） 3.375MHz＝3³×5³（kHz） …（３）従って、（１），（２），（３）式に共通の値として
マルチ・フレーム周波数を3/11kHzに選ぶと、１マルチ
・フレーム中にはクロック周波数fscのデータが３×5⁴
×７＝13125個、クロック周波数3.375MHzのデータが3²
×5³×11＝12375個、クロック周波数3072kHzのデータが
2¹⁰×11＝11264個入ることになる。従って、ビデオ基準
クロックとしてfscを選択する場合は、クロック周波数f
scのデータ13125個のデータにクロック周波数3072kHzの
データ11264個を入れれば良い。同様に、ビデオ基準ク
ロックとして、3.375MHzを選択する場合は、クロック周
波数3.375MHzのデータ12375個のデータにクロック周波
数3072kHzのデータ11264個を入れれば良い。

マルチ・フレーム構成を採用し、しかもfscと、3.375
MHzの場合との共通化が可能になるように１マルチフレ
ーム当りのフレーム数を13125と12375の最大公約数であ
る75とすると、１フレーム当りのデータ数はfscの場合1
75、3.375MHzの場合165となる。これは、ビデオの基準
クロックを指定するときにfscか3.375MHzの選択に応じ
てフレーム・カウンタの周期を175か165に選ぶことに対
応する。

従って、１フレーム当りに格納する3072kHzのデータ
個数は11264/75＝150.18…となり、データを150個とす
るフレームを61フレーム、151個とするフレームを14フ
レームとすれば良い。当然ながら、この値はfsc,3.375M
Hzとも全く同一である。

fscの場合は175個の中で3072kbpsのデータは150また
は151個、また、3.375MHzの場合は、165個の中で3072kb
psのデータが150または151個となる。従って、共通化を
はかるためにfscの場合は、データ数の差である10ビッ
トは何もデータを入れないダミー・ビットとすれば良
い。よって、165−151＝14個のデータに、伝送に必要な
情報を入れれば良い。

そのための情報としてはマルチ・フレームの同期パタ
ーン、フレームの同期パターンがある。また、伝送時に
発生する誤りを訂正するための誤り訂正符号を入れても
良い。この構成はトータル14個であればどのような組合
せも自由である。

また、ビデオ基準クロックと3072kHzのクロック同期
をとるためには、ビデオ基準クロックを175分周（fscの
選択時）、または、165分周（3.375MHzの選択時）した
フレーム周波数を、更に75分周した3/11kHzの周波数
と、3072kHzクロックを11264分周した3/11kHzの周波数
とをPLL回路を用いて位相、周波数同期をかけることに
より得られる。

次に、ビデオの基準クロックと3072kbpsのデータが非
同期である場合を考える。このような場合は従来例で述
べたようにスタッフ同期という方法が用いられる。

いま、3072kbpsのデータをfscの速度で送る場合、速
度上昇率はfsc/3072＝1.1652…になる。従って、上記同
期の場合と同様１フレーム長を175とすれば、この中に
はデータが175/1.1652…＝150.186…となる。同様に、3
072kbpsのデータを3.375MHzの速度で送る場合、速度上
昇率は3375/30722＝1.0986…になる。従って、この場合
は１フレーム長が165であれば、この中にはデータが165
/1.0986＝150.186…となる。従って、どちらの場合も１
フレーム内のデータ数が150個、または151個となる。従
って、１フレーム間に3072kHzのクロックが何個入るか
をカウントし、151個送る場合は、スタッフ処理を行っ
たことを示すスタッフ・ビットを立てて、受信側で判別
できるようにする。このスタッフ・ビットは前述の14個
のデータ内から使用すれば良い。

このようにしてフレーム構成は非同期伝送の場合も、
全く同期伝送の場合と同一で実現が可能である。非同期
伝送の場合は3072kbpsのデータを１フレームに150個入
れるか151個入れるかはスタッフ検出回路を使用して判
定し、また、同期データの場合は151個入れるフレーム
数を14個とすれば良い。

第１表に本発明によるフレーム構成の例を示す。

第１表の例ではマルチ・フレームの同期用ビットを１
ビット、フレーム同期用ビットとして３ビット、スタッ
フ・ビットに１ビット、誤り訂正符号用に９ビットを使
用しているが、この組合せは前述のようにトータル14ビ
ットであればどのような組合せも自由である。

以下、第１の発明であるPCM伝送装置について、第１
図を用いて説明を行う。

第１図において、101は第１のセレクタ、102はフレー
ム・カウンタ、103はマルチ・フレーム・カウンタ、104
は電圧制御型発振器、105はクロック出力回路、106は分
周回路、107はPLL回路、108は第２のセレクタ、109はス
タッフ検出回路、110はバッファ・メモリ、111はフレー
ム構成回路である。

第１のセレクタ101では伝送クロックとして3.58MHzと
3.375MHzの選択を行う。フレーム・カウンタ102では、
第１のセレクタ101が伝送クロックとして3.58MHzを選択
しているときは１フレームのビット数として175をカウ
ントし、3.375MHzを選択しているときには１フレームの
ビット数として165をカウントする。マルチ・フレーム
・カウンタ103は75のマルチフレームを構成するため、7
5カウントを行う。

第２のセレクタ108は3072kbpsのデータを同期伝送す
るか、または、非同期（スタッフ同期）伝送するかを選
択する。第２のセレクタ108で同期伝送を選択した場合
は、電圧制御型発振器104の発振周波数3072kHzと、伝送
クロックとが同期する必要がある。そのために、マルチ
・フレーム・カウンタ103の出力である3/11kHzのクロッ
クと、電圧制御型発振器104からの3072kHzのクロックを
分周回路106で11264分周して得られる3/11kHzのクロッ
クとを、PLL回路107で位相比較して得た出力で電圧制御
型発振器104を制御することにより同期をとる。同期伝
送の場合は3072kdpsのデータを送出するための3072kHz
クロックが必要であるので、クロック出力回路105で出
力する。次に、非同期伝送の場合は、外部からの3072kH
zをスタッフ検出回路109に入力し、１フレーム期間に外
部からの3072kHzクロックが何個あるかをカウントす
る。１フレームに3072kHzクロックが151個ある場合はス
タッフ・ビットをたてる。

3072kbpsの入力データはバッファ・メモリ110に入
り、伝送クロックで読み出される。バッファ・メモリ11
0から読み出された伝送クロックの速度のデータは、フ
レーム構成回路111に入る。フレーム構成回路111では、
第２のセレクタ108が同期伝送を選択している場合には
１マルチ・フレームの75フレーム中、14フレームには15
1ビットのデータを、残り61フレームには150ビットの入
力データを挿入する。また、第２のセレクタ108が非同
期伝送を選択している場合には１フレームに挿入するデ
ータ数をスタッフ検出回路109からの出力により150ビッ
トと151ビットを選択して挿入する。そして、伝送に必
要なフレームの同期パターン、マルチ・フレームの同期
パターンを付加して伝送される。

次に、第２の発明であるPCM受信装置について、第２
図を用いて説明を行う。

第２図において、201は第１のセレクタ、202はフレー
ム・カウンタ、203はマルチ・フレーム・カウンタ、204
はフレーム分解回路、205は第２のセレクタ、206はデフ
レーム回路、207は電圧制御型発振器、208はクロック出
力回路、209は第１の分周回路、210は第２の分周回路、
211は第３のセレクタ、212は第４のセレクタ、213はPLL
回路、214はバッファ・メモリである。

第１のセレクタ201では伝送クロックとして3.58MHと
3.375MHzの指定を行う。フレーム・カウンタ202では、
第１のセレクタ201が伝送クロックとして3.58MHzを指定
しているときは１フレームのビット数として175をカウ
ントし、3.375MHzを指令しているときに１フレームのビ
ット数として165をカウントする。マルチ・フレーム・
カウンタ203は75のマルチフレームを構成するため、75
カウントを行う。第２のセレクタ205では3072kbpsのデ
ータ伝送において同期伝送しているか、または、非同期
（スタッフ同期）伝送しているかを指定する。

本発明のPCM伝送装置から伝送されたデータは、フレ
ーム分解回路204において、フレーム同期パターン、マ
ルチ・フレーム同期パターンを検出し、フレーム・カウ
ンタ202、マルチ・フレーム・カウンタ203を同期パター
ンでリセットすることにより、伝送されたフレームを分
解する。

デフレーム回路206ではフレーム分解回路204で分解さ
れたフレームから、第２のセレクタ205が同期伝送を指
定している場合には１マルチフレーム75フレーム中14フ
レームからは151ビットのデータを、残り61フレームか
らは150ビットのデータを取り出す。また、第２のセレ
クタ205が非同期伝送を指定している場合には伝送デー
タ内のスタッフ処理を示すスタッフ・ビットを見て、
“1"であれば取り出すデータ数を151ビット、“0"であ
れば150ビットとする。

次にクロック系は、第２のセレクタ205が同期伝送を
指定している場合には、電圧制御型発振器207の出力307
2kHzのクロックを第１の分周回路209で11264分周して得
られる3/11kHzを第３のセレクタ211で選択する。また、
第４のセレクタ212ではマルチ・フレーム周波数（3/11k
Hz）を選択する。このときPLL回路213においては、マル
チ・フレーム・カウンタ203の出力である3/11kHzのクロ
ックと、電圧制御型発振器207からの3072kHzのクロック
を第１の分周回路209で11264分周して得られる3/11kHz
のクロックとを、位相比較して得た出力で電圧制御型発
振器207を制御することにより、伝送クロックと3072kHz
クロックの同期をとる。

第２のセレクタ205が非同期伝送を指令している場合
には、電圧制御型発振器207の出力3072kHzのクロック
を、第２の分周回路210でデフレーム回路206で検出した
スタッフ・ビットを見て、“1"であれば電圧制御型発振
器207の出力を151分周、“0"であれば150分周した出力
を第３のセレクタ211で選択する。また、第４のセレク
タ212ではフレーム周波数を選択する。このときPLL回路
213においては、フレーム・カウンタ202の出力であるフ
レーム周波数と、電圧制御型発振器207からの3072kHzの
クロックを第２の分周回路209で150または151分周して
得られるクロックとを、位相比較して得た出力で電圧制
御型発振器207を制御することにより、伝送クロックと3
072kHzクロックの同期をとる。非同期伝送・同期伝送ど
ちらの場合も、クロック出力回路208から3072kHzのクロ
ックを外部に出力する。デフレーム回路206で取り出さ
れたデータは、伝送クロックで入力したデータを3072kH
zで読み出すためにバッファ・メモリ214を通して3072kb
psのデータとして出力される。

次に、第3,第４の発明の実施例を示す。

本発明は48kHzサンプリングのディジタル・オーディ
オ・インターフェース・フォーマット・データの伝送
で、データを２系統の3072kbpsの非同期データとして伝
送するとことにより、第1,第２の発明であるPCM伝送装
置,PCM受信装置を用いることにより伝送を行うものであ
る。

第３図は第３の発明の実施例であり、301はクロック
抽出回路、302は分周回路、303はデマルチプレクサ、30
4は第１のPCM伝送装置（第１の発明）、305は第２のPCM
伝送装置（第１の発明）である。

入力された48kHzサンプリングの音声データをディジ
タル・オーディオ・インターフェース・フォーマットに
変換して得られる（NRZ信号として見た場合）6144kbps
である入力データは、まず、クロック抽出回路301で614
4kHzのクロックを抽出する。クロック抽出回路301の実
際の構成は、例えば6144kHzの電圧制御型発振器と出力
と、6144kbpsの入力データからエッジ信号を取り出した
ものを、PLL回路で位相比較して得た出力で電圧制御型
発振器を制御することで得られる。このようにして得ら
れた6144kHzのクロックは、分周回路302で3072kHzのク
ロックに変換される。

6144kbpのデータは分周回路302の出力及びクロック抽
出回路301の出力により、２系統の3072kbpsに分けられ
る。この２系統の信号はそれぞれ第１のPCM伝送装置304
及び第２のPCM伝送装置305に入る。各PCM伝送装置304,3
05では、分周回路302からの3072kHzのクロックで非同期
伝送を行う。各PCM伝送装置304,305の出力は、例えばビ
デオ信号と多重されたりして伝送を行う。

第４図は第４の発明の実施例であり、401は第１のPCM
受信装置（第２の発明）、402は第２のPCM受信装置（第
２の発明）、403はクロック生成回路、404はマルチプレ
クサである。

第３の発明であるディジタル・オーディオ・インター
フェース・フォーマット・データ伝送装置からの２系統
の伝送クロックのデータは、第１のPCM受信装置401と第
２のPCM受信装置402に入力する。この２系統のデータは
非同期伝送である。第１のPCM受信装置401及び第２のPC
M受信装置402から得られる3072kHzのクロックは、クロ
ック生成回路403で6144kHzのクロックを作成する。クロ
ック生成回路403としては、例えばPLL回路を使用して実
現できる。第１のPCM受信装置401及び第２のPCM受信装
置402の出力である各々3072kbpsのデータは、3072kHz及
び6144kHzのクロックを用いてマルチプレクサ404で多重
され、6144kbpsのディジタル・オーディオ・インターフ
ェース・フォーマットの信号が再生される。

このように第1,第２の発明であるPCM伝送装置,PCM受
信装置を２組使用して２系統の3072kbpsの非同期データ
として伝送することにより、48kHzサンプリングのディ
ジタル・オーディオ・インターフェース・フォーマット
・データを伝送することが可能になる。また、このよう
に構成することで、各PCM伝送装置のモード、入力を切
り替ることにより、同一構成で3072kbpsのデータ２チャ
ンネル（同期／非同期の任意の組合せが可能）と、6144
kbpsのディジタル・オーディオ・インターフェース・フ
ォーマットの非同期データの場合の４通りに対応するこ
とが可能である。

発明の効果以上説明したように、第１の発明のPCM伝送装置によ
れば、3072kbpsの同期入力／非同期入力データに対し、
伝送クロックとしてビデオ基準クロックを3.58MHz,3.37
5MHzに選んだ場合でも、本発明によるフレーム構成を実
現することで、上記４通りの組合せに対して回路構成を
共通化でき、しかも簡単な構成でどの場合でも伝送を実
現することが可能である。

また第２の発明のPCM受信装置では、PCM伝送装置から
の伝送データが、3072kbpsのデータが伝送クロックと同
期／非同期であっても、また、伝送クロックとしてビデ
オ基準クロックが3.58MHz,3.375MHzのどちらの場合でも
本発明によるフレーム構成を実現することで、上記４通
りの組合せに対して、回路構成を大幅に共通化でき、し
かも簡単な構成でどの場合でも受信した伝送信号から元
の3072kbpsのデータを再生することが可能である。

また本発明による非同期伝送ではスタッフ率が14/75
となり、スタッフデータを充分小さくすることができ、
入力クロックと伝送クロックとの周波数の相対安定度が
7000ppmあっても動作する。

また第3,第４の発明であるディジタル・オーディオ・
インターフェース・フォーマット・データ伝送装置また
はその受信装置は、48kHzサンプリングのディジタル・
オーディオ・インターフェース・フォーマットの6144kb
psのデータを２系統の3072kbpsのデータに変換して伝送
して、上記第１の発明及び第２の発明のPCM伝送装置及
びPCM受信装置を２組で伝送及び受信することで伝送可
能にするものである。また、この構成によって、各PCM
伝送装置、PCM受信装置のモード、入力を切り替えて、3
072kbpsのデータ２チャンネル（同期／非同期の任意の
組合せが可能）の伝送と、6144kbpsのディジタル・オー
ディオ・インターフェース・フォーマットの非同期デー
タの伝送の場合の４通りに同一の構成で対応することが
可能である。

【図面の簡単な説明】

第１図は第１の発明のPCM伝送装置の構成を示すブロッ
ク図、第２図は第２の発明のPCM受信装置の構成を示す
ブロック図、第３図は第３の発明のディジタル・オーデ
ィオ・インターフェース・フォーマット・データ伝送装
置の構成を示すブロック図、第４図は第４の発明のディ
ジタル・オーディオ・インターフェース・フォーマット
・データ受信装置の構成を示すブロック図である。 101,201……第１のセレクタ、102,202……フレーム・カ
ウンタ、103,203……マルチ・フレーム・カウンタ、10
4,207……電圧制御型発振器、105,208……クロック出力
回路、106,302……分周回路、107,213……PLL回路、10
8,205……第２のセレクタ、109……スタッフ検出回路、
110,214……バッファ・メモリ、111……フレーム構成回
路、204……フレーム分解回路、206……デフレーム回
路、209……第１の分周回路、210……第２の分周回路、
211……第３のセレクタ、212……第４のセレクタ、301
……クロック抽出回路、303……デマルチプレクタ、304
……第１のPCM伝送装置、305……第２のPCM伝送装置、4
01……第１のPCM受信装置、402……第２のPCM受信装
置、403……クロック生成回路、404……マルチプレク
サ。

───────────────────────────────────────────────────── フロントページの続き (54)【発明の名称】ＰＣＭ伝送装置とＰＣＭ受信装置およびディジタル・オーディオ・インターフェース・フォーマット・データ伝送装置とディジタル・オーディオ・インターフェース・フォーマット・データ受信装置

Claims

(57)【特許請求の範囲】

【請求項１】色副搬送波周波数fscまたは3.375MHzの伝
送クロックを選択する第１のセレクタと、第１のセレク
タがfscを選択しているときには１フレームのビット数
を175をカウントし、3.375MHzを選択しているときには
１フレームのビット数165をカウントするフレーム・カ
ウンタと、前記フレームで75のマルチフレームを構成す
るためのマルチ・フレーム・カウントと、3072kHzの整
数倍のクロックを発振する電圧制御型発振器の出力を11
264分周した出力と前記マルチ・フレーム・カウンタの
出力とを移送比較して得た出力で前記電圧制御型発振器
を制御する構成のPLL回路と、3072kbpsのデータを同期
伝送するか、または、非同期（スタッフ同期）伝送する
かを選択する第２のセレクタと、前記フレームカウンタ
の１周期の間に入力するデータ数をカウントするスタッ
フ検出回路と、3072kHzクロックで入力したデータを伝
送クロックで読み出すために設けたバッファ・メモリ
と、前記第２のセレクタが同期伝送を選択している場合
にはマルチ・フレームのフレーム数75のうち14フレーム
には151ビットのデータを、残り61フレームには150ビッ
トの入力データを挿入し、前記第２のセレクタが非同期
伝送を選択している場合には１フレームに挿入するデー
タ数を前記スタッフ検出回路からの出力により150ビッ
トと151ビットを選択して挿入するフレーム構成回路と
からなるPCM伝送装置。
【請求項２】色副搬送波周波数fscまたは3.375MHzの伝
送クロックを選択する第１のセレクタと、第１のセレク
タがfscを選択しているときには１フレームのビット数
を175をカウントし、3.375MHzを選択しているときには
１フレームのビット数165をカウントするフレーム・カ
ウンタと、前記フレームで75のマルチフレームを構成す
るためのマルチ・フレーム・カウントと、伝送データを
受信し、フレームを分解するフレーム分解回路と、受信
したデータが同期伝送されたものか、または、非同期
（スタッフ同期）伝送されたものかを指定する第２のセ
レクタと、前記第２のセレクタが同期伝送を選択してい
る場合には受信したフレーム信号からマルチ・フレーム
のフレーム数75のうち、14フレームでは151ビットのデ
ータを、残り61フレームでは150ビットのデータを取り
出し、前記第２のセレクタが非同期伝送を選択している
場合には伝送データ内のスタッフ処理を示すスタッフ・
ビットを見て、スタッフ有りの場合は取り出すデータ数
を151ビット、スタッフ無しの場合は150ビットと選択す
るデフレーム回路と、3072kHzの整数倍のクロツクを発
振する電圧制御型発振器の出力を11264分周する第１の
分周回路と、非同期伝送の場合は前記テフレーム回路で
検出したスタッフ・ビットを見て、スタッフ有りの場合
であれば前記電圧制御型発振器の出力を151分周、スタ
ッフ無しの場合であれば150分周する第２の分周回路
と、前記第２のセレクタが同期伝送を選択している場合
は第１の分周回路出力を選択し、前記第２のセレクタが
非同期伝送を選択している場合は第２の分周回路出力を
選択する第３のセレクタと、前記第２のセレクタが同期
伝送を選択している場合はマルチ・フレーム・カウンタ
出力を選択し、前記第２のセレクタが非同期伝送を選択
している場合はフレーム・カウンタ出力を選択する第４
のセレクタと、前記第３のセレクタと第４のセレクタの
出力を位相比較した出力で前記電圧制御型発信器を制御
することにより構成したPLL回路と、伝送クロックで入
力したデータを3072kHzで読み出すために設けたバッフ
ァ・メモリとから成るPCM受信装置。
【請求項３】48kHzサンプリングの音声データをディジ
タル・オーディオ・インターフェース・フォーマットに
変換して得られるNRZ信号として見た場合6144kbpsとな
るデータを入力し、6144kHzのクロックを抽出するクロ
ック抽出回路と、前記クロック回路出力を1/2分周する
分周回路と、前記分周回路の出力により6144kbpsのディ
ジタル・オーディオ・インターフェース・フォーマット
のデータを3072kbpsの２系統のデータに分割するデマル
チプレクサと、前記デマルチプレクサの第１の出力及び
前記分周回路からの3072kHzのクロックを入力する第１
のPCM伝送装置と、前記デマルチプレクサの第２の出力
及び前記分周回路からの3072kHzのクロックを入力する
第２のPCM伝送装置とから成り、前記第１及び第２のPCM
伝送装置は、請求項１に記載のPCM伝送装置とするディ
ジタル・オーディオ・インターフェース・フォーマット
・データ伝送装置。
【請求項４】２系統の伝送データを各々受信する第１及
び第２のPCM受信装置と、前記第１のPCM受信装置及び第
２の受信装置から得られる3072kHzのクロックから6144k
Hzのクロックを作成するクロック生成回路と、前記第１
のPCM受信装置及び第２のPCM受信装置の出力である各々
3072kbpsのデータを多重して6144kbpsのディジタル・ー
ディオ・インターフェース・フォーマットの信号を再生
するマルチプレクサとから成り、前記第１及び第２のPC
M受信装置は、請求項２に記載のPCM受信装置とするディ
ジタル・オーディオ・インターフェース・フォーマット
・データ受信装置。