JP2919335B2 - Afc型発振回路 - Google Patents
Afc型発振回路Info
- Publication number
- JP2919335B2 JP2919335B2 JP8019809A JP1980996A JP2919335B2 JP 2919335 B2 JP2919335 B2 JP 2919335B2 JP 8019809 A JP8019809 A JP 8019809A JP 1980996 A JP1980996 A JP 1980996A JP 2919335 B2 JP2919335 B2 JP 2919335B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- control voltage
- phase error
- frequency
- error signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010355 oscillation Effects 0.000 title claims description 95
- 238000001514 detection method Methods 0.000 claims description 13
- 230000002123 temporal effect Effects 0.000 claims description 8
- 230000004044 response Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 101100524639 Toxoplasma gondii ROM3 gene Proteins 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000011010 flushing procedure Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
- H03L7/146—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by using digital means for generating the oscillator control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J1/00—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
- H03J1/0008—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor
- H03J1/0041—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for frequency synthesis with counters or frequency dividers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
- H03J7/02—Automatic frequency control
- H03J7/026—Means preventing a wrong working of the automatic frequency correction in case of fading or bad signal/noise ratio
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【0001】
【発明の属する技術分野】本発明は出力信号の周波数制
御回路を備えるAFC型発振回路(自動周波数補正型発
振回路)に関し、特に周波数制御のためにPLL(フェ
ーズロックループ)回路も備えるAFC型発振回路に関
する。
御回路を備えるAFC型発振回路(自動周波数補正型発
振回路)に関し、特に周波数制御のためにPLL(フェ
ーズロックループ)回路も備えるAFC型発振回路に関
する。
【0002】
【従来の技術】局部発振信号の周波数を精度よくしかも
安定に変化させる必要のある受信機では、電圧制御型発
振器(VCO)からの出力信号(発振信号)を局部発振
信号とするPLLシンセサイザが多く用いられる。図5
のブロック図に示したFM受信機におけるAFC型の局
部発振器は、このPLLシンセサイザに加えてSカーブ
追従発振器を併用する例であり、特公昭62−7728
号公報(発明の名称:デジタル電子同調方式)の第1図
に開示されたものである。なお、図5の回路は、上記公
報の第1図の主要部のみを示したものであり、また回路
の名称および符号を上記第1図から変更している。
安定に変化させる必要のある受信機では、電圧制御型発
振器(VCO)からの出力信号(発振信号)を局部発振
信号とするPLLシンセサイザが多く用いられる。図5
のブロック図に示したFM受信機におけるAFC型の局
部発振器は、このPLLシンセサイザに加えてSカーブ
追従発振器を併用する例であり、特公昭62−7728
号公報(発明の名称:デジタル電子同調方式)の第1図
に開示されたものである。なお、図5の回路は、上記公
報の第1図の主要部のみを示したものであり、また回路
の名称および符号を上記第1図から変更している。
【0003】図5において、FM受信回路5は一般的な
FM受信機の一部であり、アンテナ51によって受信さ
れた信号は、増幅器52で増幅され、電圧制御型発振器
(VCO)61からの局部発振信号flを用いて混合回
路(MIX)53で中間周波数に変換されたあと、中間
周波数増幅回路54で増幅され、さらに検波回路(DE
T)55でFM検波されたあと後段に送られる。
FM受信機の一部であり、アンテナ51によって受信さ
れた信号は、増幅器52で増幅され、電圧制御型発振器
(VCO)61からの局部発振信号flを用いて混合回
路(MIX)53で中間周波数に変換されたあと、中間
周波数増幅回路54で増幅され、さらに検波回路(DE
T)55でFM検波されたあと後段に送られる。
【0004】ここで、PLLループ回路7は、PLLル
ープを有するシンセサイザ方式の局部発振器であり、局
部発振信号flを生じるVCO61,VCO61からの
局部発振信号flを所定の周波数の信号に分周する分周
回路(DIV)62を含む。また、プログラムデバイダ
(PRO−DIV)71は制御回路74によって制御さ
れる分周数でDIV62からの出力信号を分周して分周
信号fpを生じる。位相比較器72は水晶発振器である
基準発振器76からの基準信号f0の位相とPRO−D
IV71からの分周信号fpの位相,つまり局部発振信
号flの位相とを比較する。チャージポンプ73は、位
相比較器72の出力に応じた3値のデジタル値(第1の
状態”H”レベル,第2の状態”L”レベル,および第
3の状態”HIインピーダンス”)を発生する。
ープを有するシンセサイザ方式の局部発振器であり、局
部発振信号flを生じるVCO61,VCO61からの
局部発振信号flを所定の周波数の信号に分周する分周
回路(DIV)62を含む。また、プログラムデバイダ
(PRO−DIV)71は制御回路74によって制御さ
れる分周数でDIV62からの出力信号を分周して分周
信号fpを生じる。位相比較器72は水晶発振器である
基準発振器76からの基準信号f0の位相とPRO−D
IV71からの分周信号fpの位相,つまり局部発振信
号flの位相とを比較する。チャージポンプ73は、位
相比較器72の出力に応じた3値のデジタル値(第1の
状態”H”レベル,第2の状態”L”レベル,および第
3の状態”HIインピーダンス”)を発生する。
【0005】また、Sカーブ追従ループ6は、Sカーブ
特性に追従してVCO61の生じる局部発振信号flの
発振周波数を制御するSカーブ追従型の局部発振器であ
り、検波回路55の出力より得られるSカーブ信号に応
じてVCO61に制御電圧を供給する。なお、Sカーブ
追従ループ6はDET55の出力信号を増幅する増幅器
64,増幅器64の出力信号に応じて3値のレベルを生
じるチャージポンプ67,S側に倒されたスイッチ6
6,LPF65をさらに含む。なお、PLLループ7お
よびSカーブ追従ループ6は、制御回路74によって制
御されるスイッチ66によって最適などちらか一方のル
ープが選択される。
特性に追従してVCO61の生じる局部発振信号flの
発振周波数を制御するSカーブ追従型の局部発振器であ
り、検波回路55の出力より得られるSカーブ信号に応
じてVCO61に制御電圧を供給する。なお、Sカーブ
追従ループ6はDET55の出力信号を増幅する増幅器
64,増幅器64の出力信号に応じて3値のレベルを生
じるチャージポンプ67,S側に倒されたスイッチ6
6,LPF65をさらに含む。なお、PLLループ7お
よびSカーブ追従ループ6は、制御回路74によって制
御されるスイッチ66によって最適などちらか一方のル
ープが選択される。
【0006】次に、図5に示したAFC型発振回路の動
作について説明する。
作について説明する。
【0007】まず、この回路の動作開始においては、制
御回路74がスイッチ66をP側に倒し、PLLループ
回路7による局部発振信号flを発生させる。このとき
には、DIV62およびPRO−DIV71によって分
周された信号fpの位相と基準信号f0の位相とが位相
比較器72によって比較される。具体的には、分周信号
fpが、基準信号f0より位相が進んでいる場合に位相
比較器72の第1出力信号Uが”L”、位相が遅れてい
る場合は、第2出力信号Dが”H”レベルを発生する。
つまり、基準信号f0と分周信号fpの位相が一致する
と第1出力信号Uが”H”、第2出力信号Dが”L”レ
ベルとなる。
御回路74がスイッチ66をP側に倒し、PLLループ
回路7による局部発振信号flを発生させる。このとき
には、DIV62およびPRO−DIV71によって分
周された信号fpの位相と基準信号f0の位相とが位相
比較器72によって比較される。具体的には、分周信号
fpが、基準信号f0より位相が進んでいる場合に位相
比較器72の第1出力信号Uが”L”、位相が遅れてい
る場合は、第2出力信号Dが”H”レベルを発生する。
つまり、基準信号f0と分周信号fpの位相が一致する
と第1出力信号Uが”H”、第2出力信号Dが”L”レ
ベルとなる。
【0008】そして、位相比較器72の第1出力信号
U、第2出力信号Dに応じてチャージポンプ73が3値
のデジタル値を発生し、このデジタル値がローパスフィ
ルタ(LPF)65によってD/A変換され、変換され
たアナログの直流電圧がVCO61に供給される。この
結果、分周信号fpが基準信号foより位相が進んでい
る場合は分周信号fpの周波数を下げ、遅れている場合
は分周信号fpの周波数を上げることによって局部発振
信号flに基づく分周信号fpを基準信号f0に引き込
むことが可能となる。こうしてPLLループ回路7によ
って局部発振信号flがロックされ、従って増幅器54
の出力レベルが増大し、この出力レベルをレベル検出器
(レベルDET)63が検出して中間周波信号の電界レ
ベルが所定レベル以上となったことを制御回路74に知
らせる。この知らせを受けた制御回路74は、FM受信
機5が放送信号を受けていることを認識してスイッチ6
6をS側に切り換え、Sカーブ追従ループ6が局部発振
信号flをMIX53に供給する。
U、第2出力信号Dに応じてチャージポンプ73が3値
のデジタル値を発生し、このデジタル値がローパスフィ
ルタ(LPF)65によってD/A変換され、変換され
たアナログの直流電圧がVCO61に供給される。この
結果、分周信号fpが基準信号foより位相が進んでい
る場合は分周信号fpの周波数を下げ、遅れている場合
は分周信号fpの周波数を上げることによって局部発振
信号flに基づく分周信号fpを基準信号f0に引き込
むことが可能となる。こうしてPLLループ回路7によ
って局部発振信号flがロックされ、従って増幅器54
の出力レベルが増大し、この出力レベルをレベル検出器
(レベルDET)63が検出して中間周波信号の電界レ
ベルが所定レベル以上となったことを制御回路74に知
らせる。この知らせを受けた制御回路74は、FM受信
機5が放送信号を受けていることを認識してスイッチ6
6をS側に切り換え、Sカーブ追従ループ6が局部発振
信号flをMIX53に供給する。
【0009】上述のとおり、図5のAFC型(局部)発
振回路は、PLLシンセサイザ方式の局部発振回路(P
LLループ回路)7とSカーブ追従方式の局部発振回路
(Sカーブ追従ループ)6とを適宜切り換えることによ
り、高精度で雑音特性に優れている局部発振信号が得ら
れので、狭帯域でしかも低雑音が要求されるFM受信機
用に適用することが可能となっている。
振回路は、PLLシンセサイザ方式の局部発振回路(P
LLループ回路)7とSカーブ追従方式の局部発振回路
(Sカーブ追従ループ)6とを適宜切り換えることによ
り、高精度で雑音特性に優れている局部発振信号が得ら
れので、狭帯域でしかも低雑音が要求されるFM受信機
用に適用することが可能となっている。
【0010】
【発明が解決しようとする課題】上述した従来技術によ
るAFC型発振回路は、基準信号またはSカーブ特性に
常に追従してループ動作を行うので、基準信号やSカー
ブ特性に対して一度はロックしたとしても、雑音やルー
プの揺らぎなどによって局部発振信号も揺らいでしまっ
たり、また、雑音等によって一度でもループが発散して
しまうと本来の信号周波数とは大きくかけ離れた周波数
にロックしてしまうということが起こる,つまり雑音干
渉に対して影響されやすい傾向があるという問題があっ
た。
るAFC型発振回路は、基準信号またはSカーブ特性に
常に追従してループ動作を行うので、基準信号やSカー
ブ特性に対して一度はロックしたとしても、雑音やルー
プの揺らぎなどによって局部発振信号も揺らいでしまっ
たり、また、雑音等によって一度でもループが発散して
しまうと本来の信号周波数とは大きくかけ離れた周波数
にロックしてしまうということが起こる,つまり雑音干
渉に対して影響されやすい傾向があるという問題があっ
た。
【0011】また、上述のAFC型発振回路は、位相比
較器への基準信号源として水晶発振器等の高精度で且つ
安定性の高い基準信号発生器を用いることが要求され
る。このために温度補償等を行うなど,この発振回路の
パッケージが大きなものになってしまい、機器の小型
化,軽量化,または経済性を損うという問題があった。
較器への基準信号源として水晶発振器等の高精度で且つ
安定性の高い基準信号発生器を用いることが要求され
る。このために温度補償等を行うなど,この発振回路の
パッケージが大きなものになってしまい、機器の小型
化,軽量化,または経済性を損うという問題があった。
【0012】従って本発明の目的は、上記の問題点を解
消し、受信機システムの小型化,回路構成の簡略化を損
うことなく、高精度かつ安定性の高い局部発振信号を得
ることができるAFC型発振回路を提供することにあ
る。
消し、受信機システムの小型化,回路構成の簡略化を損
うことなく、高精度かつ安定性の高い局部発振信号を得
ることができるAFC型発振回路を提供することにあ
る。
【0013】
【課題を解決するための手段】本発明によるAFC型発
振回路は、アナログ形式の制御電圧に対応する発振周波
数の発振信号を生じる電圧制御発振器と、供給される基
準信号と前記発振信号を分周した分周信号との位相差を
検出してアナログ形式の位相誤差信号を生じる位相比較
器と、前記発振信号の前記基準信号への周波数引き込み
時においては,前記位相誤差信号の時間的変化を減少さ
せる方向の前記制御電圧を生じさせる制御回路とを備え
るAFC型発振回路において、前記基準信号が前記位相
比較器に供給されないときには前記基準信号の断信号を
前記高速演算器に供給する基準信号停止検出回路をさら
に備え、前記制御回路が、アナログ形式の前記位相誤差
信号をデジタル形式の位相誤差信号に変換するA/D変
換器と、デジタル形式の前記位相誤差信号に応答してデ
ジタル形式の制御電圧を生じる高速演算器と、デジタル
形式の前記制御電圧をアナログ形式の前記制御電圧に変
換するD/A変換器と、デジタル形式の予め定めた第1
及び第2の位相差及び第1の制御電圧を記憶するフラッ
シュROMとを備え、前記高速演算器が、前記位相誤差
信号の時間的変化が前記第1の位相差以下になって前記
周波数引き込みが完了すると,前記制御電圧を前記位相
誤差信号の時間的変化が前記第1の位相差以下になった
ときの制御電圧である前記第1の制御電圧に固定して前
記フラッシュROMに記憶させ、前記第1の制御電圧が
前記フラッシュROMに記憶されたあとでは前記第1の
制御電圧をこのフラッシュROMから前記D/A変換器
に読み出し、また、前記制御電圧を前記第1の制御電圧
に固定したあとに前記断信号を受けると,この断信号を
受けたときの前記位相誤差信号を第1の位相誤差信号と
して前記フラッシュROMに記憶させ、前記第1の位相
誤差信号の記憶後において,前記A/D変換器からの前
記位相誤差信号と前記第1の位相誤差信号との差が前記
第2の位相差より大きくなると,前記位相誤差信号が前
記第2の位相差より小さくなるように前記周波数引き込
み動作を再開し、再度の周波数引き込みが完了したとき
の前記制御電圧を前記第1の制御電圧として前記フラッ
シュROMの記憶を更新することを特徴とする。
振回路は、アナログ形式の制御電圧に対応する発振周波
数の発振信号を生じる電圧制御発振器と、供給される基
準信号と前記発振信号を分周した分周信号との位相差を
検出してアナログ形式の位相誤差信号を生じる位相比較
器と、前記発振信号の前記基準信号への周波数引き込み
時においては,前記位相誤差信号の時間的変化を減少さ
せる方向の前記制御電圧を生じさせる制御回路とを備え
るAFC型発振回路において、前記基準信号が前記位相
比較器に供給されないときには前記基準信号の断信号を
前記高速演算器に供給する基準信号停止検出回路をさら
に備え、前記制御回路が、アナログ形式の前記位相誤差
信号をデジタル形式の位相誤差信号に変換するA/D変
換器と、デジタル形式の前記位相誤差信号に応答してデ
ジタル形式の制御電圧を生じる高速演算器と、デジタル
形式の前記制御電圧をアナログ形式の前記制御電圧に変
換するD/A変換器と、デジタル形式の予め定めた第1
及び第2の位相差及び第1の制御電圧を記憶するフラッ
シュROMとを備え、前記高速演算器が、前記位相誤差
信号の時間的変化が前記第1の位相差以下になって前記
周波数引き込みが完了すると,前記制御電圧を前記位相
誤差信号の時間的変化が前記第1の位相差以下になった
ときの制御電圧である前記第1の制御電圧に固定して前
記フラッシュROMに記憶させ、前記第1の制御電圧が
前記フラッシュROMに記憶されたあとでは前記第1の
制御電圧をこのフラッシュROMから前記D/A変換器
に読み出し、また、前記制御電圧を前記第1の制御電圧
に固定したあとに前記断信号を受けると,この断信号を
受けたときの前記位相誤差信号を第1の位相誤差信号と
して前記フラッシュROMに記憶させ、前記第1の位相
誤差信号の記憶後において,前記A/D変換器からの前
記位相誤差信号と前記第1の位相誤差信号との差が前記
第2の位相差より大きくなると,前記位相誤差信号が前
記第2の位相差より小さくなるように前記周波数引き込
み動作を再開し、再度の周波数引き込みが完了したとき
の前記制御電圧を前記第1の制御電圧として前記フラッ
シュROMの記憶を更新することを特徴とする。
【0014】
【0015】
【0016】
【0017】前記AFC型発振回路は、前記位相比較器
が、プルアップされた前記第1の入力端に前記基準信号
が供給され,第2の入力端に前記分周信号が供給される
排他的論理和回路である構成をとることができる。
が、プルアップされた前記第1の入力端に前記基準信号
が供給され,第2の入力端に前記分周信号が供給される
排他的論理和回路である構成をとることができる。
【0018】
【発明の実施の形態】次に、本発明について図面を参照
して説明する。
して説明する。
【0019】図1は本発明の一実施の形態によるAFC
型発振回路2を適用した受信機のブロック図である。ま
た、図2は本実施の形態によるAFC型発振回路2の動
作を説明するためのタイミングチャートである。
型発振回路2を適用した受信機のブロック図である。ま
た、図2は本実施の形態によるAFC型発振回路2の動
作を説明するためのタイミングチャートである。
【0020】図1の受信機の受信回路1は、アンテナ1
1に受けた高周波数信号を増幅器12で増幅したあと,
混合器13によって中間周波数信号に変換する。この中
間周波数信号は増幅器14で増幅され,さらに検波回路
15で検波されて出力端子16にベースバンド信号とし
て現れる。なお、混合器13は上記高周波数信号とAF
C型発振回路2の電圧制御型発振器(VCO)22から
の局部発振信号gとを混合して上記中間周波数信号を生
じる。
1に受けた高周波数信号を増幅器12で増幅したあと,
混合器13によって中間周波数信号に変換する。この中
間周波数信号は増幅器14で増幅され,さらに検波回路
15で検波されて出力端子16にベースバンド信号とし
て現れる。なお、混合器13は上記高周波数信号とAF
C型発振回路2の電圧制御型発振器(VCO)22から
の局部発振信号gとを混合して上記中間周波数信号を生
じる。
【0021】AFC型発振回路2において、VCO22
はローパスフィルタ(LPF)21からのアナログ形式
の制御電圧jに対応する発振周波数の発振信号gを生じ
る。発振信号gは分周回路23によって所定の分周数で
分周されて分周信号bになる。位相比較器28は外部端
子29から供給される基準信号aと分周信号bとの位相
差を検出してアナログ形式の位相誤差信号cを生じる。
この位相誤差信号cはローパスフィルタ(LPF)27
を通過して、平滑化された位相誤差信号dになる。位相
誤差信号dは、A/D変換器(A/D)26,高速演算
器25およびD/A変換器24を含む制御回路に供給さ
れる。この制御回路は位相誤差信号dの位相誤差値が減
少する方向の制御電圧hを生じる。制御電圧hは制御電
圧jがLPF21によって平滑化される前の信号であ
る。
はローパスフィルタ(LPF)21からのアナログ形式
の制御電圧jに対応する発振周波数の発振信号gを生じ
る。発振信号gは分周回路23によって所定の分周数で
分周されて分周信号bになる。位相比較器28は外部端
子29から供給される基準信号aと分周信号bとの位相
差を検出してアナログ形式の位相誤差信号cを生じる。
この位相誤差信号cはローパスフィルタ(LPF)27
を通過して、平滑化された位相誤差信号dになる。位相
誤差信号dは、A/D変換器(A/D)26,高速演算
器25およびD/A変換器24を含む制御回路に供給さ
れる。この制御回路は位相誤差信号dの位相誤差値が減
少する方向の制御電圧hを生じる。制御電圧hは制御電
圧jがLPF21によって平滑化される前の信号であ
る。
【0022】ここで、A/D26はアナログ形式の位相
誤差信号dをデジタル形式の位相誤差信号に変換する。
高速演算が可能なDSP(デジタルシグナルプロセッ
サ)である高速演算器25は、A/D26からの位相誤
差信号に応答して所定のアルゴリズムによる信号処理を
行い、デジタル形式の制御電圧を生じる。D/A変換器
(D/A)24はこのデジタル形式の制御電圧をアナロ
グ形式の制御電圧hに変換する。
誤差信号dをデジタル形式の位相誤差信号に変換する。
高速演算が可能なDSP(デジタルシグナルプロセッ
サ)である高速演算器25は、A/D26からの位相誤
差信号に応答して所定のアルゴリズムによる信号処理を
行い、デジタル形式の制御電圧を生じる。D/A変換器
(D/A)24はこのデジタル形式の制御電圧をアナロ
グ形式の制御電圧hに変換する。
【0023】上述の説明によるAFC型発振回路2は、
周知の位相同期ループ型(PLL型)発振器と同様の動
作をしている。しかし、このAFC型発振回路2は、上
記制御回路に発光表示器(LED)30をさらに含み、
また、高速演算器31との間で制御電圧の書き込み読み
出しができ、また予め記憶されているとともに高速演算
器31に読み出しが可能な第1の位相差ΔPを記憶する
フラッシュROM31を備えることにより、このAFC
発振器2がPLL動作による発振信号gの周波数ロック
のあと、本実施の形態特有の発振信号gの周波数制御を
行わせることができる。つまり、このAFC型発振回路
2は、位相比較器28によって検出された位相誤差信号
c,つまりデジタル形式とされた位相誤差信号dの単位
時間ΔT当り変化が第1の位相差ΔP以下になると、制
御電圧hをデジタル形式の位相誤差信号dの単位時間Δ
T当り変化が第1の位相差ΔP以下になったときの制御
電圧hである第1の制御電圧H1に固定する。
周知の位相同期ループ型(PLL型)発振器と同様の動
作をしている。しかし、このAFC型発振回路2は、上
記制御回路に発光表示器(LED)30をさらに含み、
また、高速演算器31との間で制御電圧の書き込み読み
出しができ、また予め記憶されているとともに高速演算
器31に読み出しが可能な第1の位相差ΔPを記憶する
フラッシュROM31を備えることにより、このAFC
発振器2がPLL動作による発振信号gの周波数ロック
のあと、本実施の形態特有の発振信号gの周波数制御を
行わせることができる。つまり、このAFC型発振回路
2は、位相比較器28によって検出された位相誤差信号
c,つまりデジタル形式とされた位相誤差信号dの単位
時間ΔT当り変化が第1の位相差ΔP以下になると、制
御電圧hをデジタル形式の位相誤差信号dの単位時間Δ
T当り変化が第1の位相差ΔP以下になったときの制御
電圧hである第1の制御電圧H1に固定する。
【0024】以下、AFC型発振回路2における本実施
の形態特有の動作を図1および図2を参照して詳しく説
明する。
の形態特有の動作を図1および図2を参照して詳しく説
明する。
【0025】まず、基準周波数の基準信号aを外部端子
29に供給する。この基準信号aは、水晶発振器等を源
発振器とする周波数が安定な信号であり、図1ではクロ
ック信号として位相比較器28の第1の入力端に供給さ
れている。分周回路23は、VCO22からの発振信号
gを上記基準周波数付近の分周信号bに分周して位相比
較器28の第2の入力端に供給する。排他的論理和回路
(EXOR)を用いる位相比較器28は基準信号aと分
周信号bとの位相差を検出して位相誤差信号cを生じ
る。位相誤差信号cはLPF27を通過して平滑化さ
れ、直流成分を有する位相誤差信号dになる。位相誤差
信号dはA/D26によってA/D変換されて高速演算
器25に取り込まれる。高速演算器25には位相誤差信
号dの時間的変化を減少させる制御を行う所定のアルゴ
リズムが予め備えられており、高速演算器25はデジタ
ル形式の位相誤差信号に応答して上記アルゴリズムに従
うデジタル形式の制御電圧を生じる。D/A24はこの
制御電圧からアナログ形式の制御電圧hを生じ、LPF
21はこの制御電圧hを平滑して直流成分の制御電圧j
を生じる。この制御電圧jがVCO22の制御端子に供
給され、VCO22は基準信号aに位相同期(周波数ロ
ックまたは周波数引き込み)した発振信号gを生じる。
29に供給する。この基準信号aは、水晶発振器等を源
発振器とする周波数が安定な信号であり、図1ではクロ
ック信号として位相比較器28の第1の入力端に供給さ
れている。分周回路23は、VCO22からの発振信号
gを上記基準周波数付近の分周信号bに分周して位相比
較器28の第2の入力端に供給する。排他的論理和回路
(EXOR)を用いる位相比較器28は基準信号aと分
周信号bとの位相差を検出して位相誤差信号cを生じ
る。位相誤差信号cはLPF27を通過して平滑化さ
れ、直流成分を有する位相誤差信号dになる。位相誤差
信号dはA/D26によってA/D変換されて高速演算
器25に取り込まれる。高速演算器25には位相誤差信
号dの時間的変化を減少させる制御を行う所定のアルゴ
リズムが予め備えられており、高速演算器25はデジタ
ル形式の位相誤差信号に応答して上記アルゴリズムに従
うデジタル形式の制御電圧を生じる。D/A24はこの
制御電圧からアナログ形式の制御電圧hを生じ、LPF
21はこの制御電圧hを平滑して直流成分の制御電圧j
を生じる。この制御電圧jがVCO22の制御端子に供
給され、VCO22は基準信号aに位相同期(周波数ロ
ックまたは周波数引き込み)した発振信号gを生じる。
【0026】VCO22が発生する発振信号gが基準信
号aに対して周波数引き込み完了して周波数ロックする
と、図2に示す如く、基準信号aに対する分周信号bの
位相が揺らいでいた位相誤差情報c(位相誤差は基準信
号aの1周期に対する論理値1の期間で表されている)
が、ほぼ一定幅パルス値(以下、一定値と称する)の位
相誤差信号c01になる。つまり、周波数ロックの状態
での位相誤差情報c01は、ある一定時間ΔT内での位
相誤差信号dの変化が最小(第1の位相差ΔP(T1の
変化/T0)で表す値)となる。高速演算器25は、位
相誤差信号dの一定時間ΔT内での変化を絶えず監視し
ており、この変化がフラッシュROM31に記憶されて
いるとともに位相誤差信号dの変化最小に対応する第1
の位相差ΔP以下になると発振信号gの引き込みが完了
したと判断し、LED30を点灯させる。同時に、高速
演算器25は発振信号gの引き込み完了時の制御電圧を
フラッシュROM31に第1の制御電圧H1として記憶
させる。このあと、高速演算器25は、PLLループを
解除し、常に一定値の上記制御電圧H1をフラッシュR
OM31から読み出してD/A24にを出力し続ける。
この周波数ロック状態はLED30の点灯によって確認
できる。従って、LED30の点灯時に外部端子29か
ら基準発振器を取り外しても、AFC型発振回路2は正
常に動作を続ける。
号aに対して周波数引き込み完了して周波数ロックする
と、図2に示す如く、基準信号aに対する分周信号bの
位相が揺らいでいた位相誤差情報c(位相誤差は基準信
号aの1周期に対する論理値1の期間で表されている)
が、ほぼ一定幅パルス値(以下、一定値と称する)の位
相誤差信号c01になる。つまり、周波数ロックの状態
での位相誤差情報c01は、ある一定時間ΔT内での位
相誤差信号dの変化が最小(第1の位相差ΔP(T1の
変化/T0)で表す値)となる。高速演算器25は、位
相誤差信号dの一定時間ΔT内での変化を絶えず監視し
ており、この変化がフラッシュROM31に記憶されて
いるとともに位相誤差信号dの変化最小に対応する第1
の位相差ΔP以下になると発振信号gの引き込みが完了
したと判断し、LED30を点灯させる。同時に、高速
演算器25は発振信号gの引き込み完了時の制御電圧を
フラッシュROM31に第1の制御電圧H1として記憶
させる。このあと、高速演算器25は、PLLループを
解除し、常に一定値の上記制御電圧H1をフラッシュR
OM31から読み出してD/A24にを出力し続ける。
この周波数ロック状態はLED30の点灯によって確認
できる。従って、LED30の点灯時に外部端子29か
ら基準発振器を取り外しても、AFC型発振回路2は正
常に動作を続ける。
【0027】上述のとおり、本実施の形態によるAFC
型発振回路2は、発振信号gの周波数ロック後にPLL
ループを切り離しているので、PLLループによるゆら
ぎや雑音の影響を受けずに安定した発振信号gを得るこ
とができる。
型発振回路2は、発振信号gの周波数ロック後にPLL
ループを切り離しているので、PLLループによるゆら
ぎや雑音の影響を受けずに安定した発振信号gを得るこ
とができる。
【0028】またこのAFC型発振回路2は、周波数ロ
ックのあと、この周波数ロック時の制御電圧jを固定的
にVCO22に供給することができるので、基準信号a
は発振信号gの周波数引き込み時に外部端子29に供給
するだけでよく、同一パネル上に高精度な基準信号aの
発信源を常設する必要がないという効果がある。
ックのあと、この周波数ロック時の制御電圧jを固定的
にVCO22に供給することができるので、基準信号a
は発振信号gの周波数引き込み時に外部端子29に供給
するだけでよく、同一パネル上に高精度な基準信号aの
発信源を常設する必要がないという効果がある。
【0029】これらの効果は、PLLループの制御電圧
hの生成を高速演算器25を用いたデジタル処理で行う
ことによって生じる。
hの生成を高速演算器25を用いたデジタル処理で行う
ことによって生じる。
【0030】図1の実施の形態によるAFC型発振回路
2は、機器の小型化のために基準発振源を回路内に持た
ずに基準信号aを外部端子29から入力している。この
ため、周波数ロック後の基準信号aの供給停止後におい
ては、発振信号gの周波数精度がVCO22の周波数安
定性に依存することになる。従って、高安定な発振信号
gを得るには、安全のために高周波数安定度のVCO2
2を用意する必要があるかも知れない。そこで、あまり
高い周波数安定度を持たないVCO22を用いても、高
周波数安定度の発振信号gを得ることができる第2の実
施の形態について説明する。
2は、機器の小型化のために基準発振源を回路内に持た
ずに基準信号aを外部端子29から入力している。この
ため、周波数ロック後の基準信号aの供給停止後におい
ては、発振信号gの周波数精度がVCO22の周波数安
定性に依存することになる。従って、高安定な発振信号
gを得るには、安全のために高周波数安定度のVCO2
2を用意する必要があるかも知れない。そこで、あまり
高い周波数安定度を持たないVCO22を用いても、高
周波数安定度の発振信号gを得ることができる第2の実
施の形態について説明する。
【0031】本発明の第2の実施の形態によるAFC型
発振回路は、図1のブロック図のAFC型発振回路2を
基本構成とする。以下、第2の実施の形態によるAFC
型発振回路の符号を2Aとする。AFC型発振回路2A
は、AFC型発振回路2にクロック停止検出回路32を
加え、位相比較器28を位相比較器28Aに代えてい
る。なお、AFC型発振回路2Aの高速演算器25は、
後述するとおり、AFC型発振器2とはいくらか異なっ
たアルゴリズムで動作する。また、フラッシュROM3
1も記憶する情報がAFC型発振回路2とはいくらか異
なる。
発振回路は、図1のブロック図のAFC型発振回路2を
基本構成とする。以下、第2の実施の形態によるAFC
型発振回路の符号を2Aとする。AFC型発振回路2A
は、AFC型発振回路2にクロック停止検出回路32を
加え、位相比較器28を位相比較器28Aに代えてい
る。なお、AFC型発振回路2Aの高速演算器25は、
後述するとおり、AFC型発振器2とはいくらか異なっ
たアルゴリズムで動作する。また、フラッシュROM3
1も記憶する情報がAFC型発振回路2とはいくらか異
なる。
【0032】図3は位相比較器28Aおよびクロック停
止検出回路32の構成図を示している。また、図4は第
2の実施の形態によるAFC型発振回路2Aの動作を説
明するためのタイミングチャートである。
止検出回路32の構成図を示している。また、図4は第
2の実施の形態によるAFC型発振回路2Aの動作を説
明するためのタイミングチャートである。
【0033】まず、図3に示した回路の動作を説明する
と、位相比較器28Aでは位相比較器28の第1の入力
端に抵抗器R1を接続し+5Vでプルアップしている。
従って、第1の入力端のレベルは、外部端子29に基準
信号aが供給されているときにはAFC型発振回路2の
場合と同様に変化するが、基準信号aの供給が止まると
第1の入力端のレベルは常時“1”になる(図4の基準
信号a02参照)。外部端子29に入力端を接続したク
ロック停止検出回路32は、入力端に基準信号aが供給
されているときには出力端に“1”を生じ、入力端が常
時“1”の場合には出力端に“0”の断信号を生じる。
クロック停止検出回路32の出力端は高速演算器25に
供給される。このクロック停止検出回路32には、例え
ば、汎用ロジック回路であるHC123型モノスレーブ
マルチバイブレータを使用できる。
と、位相比較器28Aでは位相比較器28の第1の入力
端に抵抗器R1を接続し+5Vでプルアップしている。
従って、第1の入力端のレベルは、外部端子29に基準
信号aが供給されているときにはAFC型発振回路2の
場合と同様に変化するが、基準信号aの供給が止まると
第1の入力端のレベルは常時“1”になる(図4の基準
信号a02参照)。外部端子29に入力端を接続したク
ロック停止検出回路32は、入力端に基準信号aが供給
されているときには出力端に“1”を生じ、入力端が常
時“1”の場合には出力端に“0”の断信号を生じる。
クロック停止検出回路32の出力端は高速演算器25に
供給される。このクロック停止検出回路32には、例え
ば、汎用ロジック回路であるHC123型モノスレーブ
マルチバイブレータを使用できる。
【0034】次に、AFC型発振回路2Aの動作につい
て説明する。最初は、AFC型発振回路2と同様に基準
信号aを外部端子29に接続して発振信号gを基準信号
aに引き込む。ΔT時間内における位相誤差信号cの位
相差がΔP以下になって発振信号gの周波数がロックす
ると、LED30が点灯する。周波数ロック時には、前
述のとおり、分周信号bは基準信号aに同期し、従って
位相誤差信号cはほぼ一定値c01になる(図2参
照)。LPF27からは位相誤差信号c01に対応する
位相誤差信号dが出力される。位相誤差信号dはA/D
26でデジタル信号に変換され、高速演算器25はこの
デジタル形式の位相誤差信号dの値を第1の位相差ΔP
として記憶させる。ここで、高速演算器25は、発振信
号gの周波数ロック時に対応する第1の制御電圧H1を
フラッシュROM31に記憶させており、周波数ロック
以降にはこの第1の制御電圧H1をD/A24に読み出
し、この制御電圧H1に対応する制御電圧jによってV
CO22の出力する発振信号gの周波数を制御してい
る。
て説明する。最初は、AFC型発振回路2と同様に基準
信号aを外部端子29に接続して発振信号gを基準信号
aに引き込む。ΔT時間内における位相誤差信号cの位
相差がΔP以下になって発振信号gの周波数がロックす
ると、LED30が点灯する。周波数ロック時には、前
述のとおり、分周信号bは基準信号aに同期し、従って
位相誤差信号cはほぼ一定値c01になる(図2参
照)。LPF27からは位相誤差信号c01に対応する
位相誤差信号dが出力される。位相誤差信号dはA/D
26でデジタル信号に変換され、高速演算器25はこの
デジタル形式の位相誤差信号dの値を第1の位相差ΔP
として記憶させる。ここで、高速演算器25は、発振信
号gの周波数ロック時に対応する第1の制御電圧H1を
フラッシュROM31に記憶させており、周波数ロック
以降にはこの第1の制御電圧H1をD/A24に読み出
し、この制御電圧H1に対応する制御電圧jによってV
CO22の出力する発振信号gの周波数を制御してい
る。
【0035】図4を参照すると、オペレータが周波数ロ
ックによるLED30の点灯を確かめてから基準信号a
を供給停止すると、クロック停止検出回路32の出力端
が“0”に転じ,つまり基準信号aの断信号を生じ、断
信号を受けた高速演算器25は基準発振器が外部端子2
9から外されて基準信号aの供給停止されたことを感知
する。発振信号gが周波数ロックしたあとで基準信号a
を停止した状態では、高速演算器25は第1の制御電圧
H1をD/A24に出力し続ける。周波数ロック後の基
準信号aの供給停止時(基準信号a02の“0”の状
態)には、分周信号bは停止前の基準信号aに同期した
分周信号b0に,停止後の基準信号aは論理値1を出し
続ける信号a02になり、従って位相誤差信号cは分周
信号b0と同じ波形のc02になる。LPF27からは
位相誤差信号c02の平均値に対応するほぼ一定値Vd
の位相誤差信号d02が出力される。位相誤差信号d0
2はA/D26でデジタル信号に変換され、高速演算器
25はこのデジタル形式の位相誤差信号d02の値P1
をフラッシュROM31に記憶させる。
ックによるLED30の点灯を確かめてから基準信号a
を供給停止すると、クロック停止検出回路32の出力端
が“0”に転じ,つまり基準信号aの断信号を生じ、断
信号を受けた高速演算器25は基準発振器が外部端子2
9から外されて基準信号aの供給停止されたことを感知
する。発振信号gが周波数ロックしたあとで基準信号a
を停止した状態では、高速演算器25は第1の制御電圧
H1をD/A24に出力し続ける。周波数ロック後の基
準信号aの供給停止時(基準信号a02の“0”の状
態)には、分周信号bは停止前の基準信号aに同期した
分周信号b0に,停止後の基準信号aは論理値1を出し
続ける信号a02になり、従って位相誤差信号cは分周
信号b0と同じ波形のc02になる。LPF27からは
位相誤差信号c02の平均値に対応するほぼ一定値Vd
の位相誤差信号d02が出力される。位相誤差信号d0
2はA/D26でデジタル信号に変換され、高速演算器
25はこのデジタル形式の位相誤差信号d02の値P1
をフラッシュROM31に記憶させる。
【0036】ここで、本実施の形態によるAFC型発振
回路2Aでは、位相誤差信号d02(P1)からのズレ
のしきい値である第2の位相差ΔEをフラッシュROM
31に記憶させている。また、高速演算器25は、D/
A変換器12からの入力,つまりデジタル形式の位相誤
差信号dを常にモニタしており、位相誤差信号dとフラ
ッシュROM31内の第1の位相誤差信号の値P1と比
較している。この比較値(d−P1)が第2の位相差Δ
Eを越えた場合には、高速演算器25はVCO22から
の発振信号gの周波数がズレたと判断し、PLL動作を
再開する。つまり、(d−P1)〉ΔEになると、高速
演算器25は、D/A24に出力する第1の制御電圧H
1,つまり制御電圧hを(d−P1)が小さくなる方向
の電圧に変化させて発振信号gの周波数を変化させる。
そして、A/D26からのデジタル形式の位相誤差信号
dが位相誤差信号P1に等しくなると、その時の制御電
圧を第1の制御電圧H1としてフラッシュROM31を
更新する。この更新をしたあと、高速演算器25はPL
L動作を解除し、更新された第1の制御電圧H1をD/
A24に出力し続ける。以下、位相誤差信号dの比較お
よび第1の制御電圧H1の更新動作を繰り返すことによ
り、VCO22は、安定した周波数の発振信号gを出力
する。
回路2Aでは、位相誤差信号d02(P1)からのズレ
のしきい値である第2の位相差ΔEをフラッシュROM
31に記憶させている。また、高速演算器25は、D/
A変換器12からの入力,つまりデジタル形式の位相誤
差信号dを常にモニタしており、位相誤差信号dとフラ
ッシュROM31内の第1の位相誤差信号の値P1と比
較している。この比較値(d−P1)が第2の位相差Δ
Eを越えた場合には、高速演算器25はVCO22から
の発振信号gの周波数がズレたと判断し、PLL動作を
再開する。つまり、(d−P1)〉ΔEになると、高速
演算器25は、D/A24に出力する第1の制御電圧H
1,つまり制御電圧hを(d−P1)が小さくなる方向
の電圧に変化させて発振信号gの周波数を変化させる。
そして、A/D26からのデジタル形式の位相誤差信号
dが位相誤差信号P1に等しくなると、その時の制御電
圧を第1の制御電圧H1としてフラッシュROM31を
更新する。この更新をしたあと、高速演算器25はPL
L動作を解除し、更新された第1の制御電圧H1をD/
A24に出力し続ける。以下、位相誤差信号dの比較お
よび第1の制御電圧H1の更新動作を繰り返すことによ
り、VCO22は、安定した周波数の発振信号gを出力
する。
【0037】なお、第2の実施の形態のAFC型発振回
路2Aでは、回路に基準発振器を内蔵しなくても安定し
た発振信号gが得られるが、本発明は基準信号aの回路
への内蔵を妨げるものではない。この場合、発振信号g
の周波数ロック後、位相誤差信号P1をフラッシュRO
M31に記憶してPLLループを切り離した後で、発振
信号gの周波数ズレ,つまり位相誤差信号dのP1から
のズレを上記のように感知した場合には、高速演算器2
5はその都度PLLループを再動作させて発振信号gの
周波数引き込みをさせることができる。
路2Aでは、回路に基準発振器を内蔵しなくても安定し
た発振信号gが得られるが、本発明は基準信号aの回路
への内蔵を妨げるものではない。この場合、発振信号g
の周波数ロック後、位相誤差信号P1をフラッシュRO
M31に記憶してPLLループを切り離した後で、発振
信号gの周波数ズレ,つまり位相誤差信号dのP1から
のズレを上記のように感知した場合には、高速演算器2
5はその都度PLLループを再動作させて発振信号gの
周波数引き込みをさせることができる。
【0038】
【発明の効果】以上説明したように本発明は、周波数引
き込み制御を行う制御回路が、位相誤差信号の時間的変
化が予め定めた第1の位相差以下になって周波数引き込
みが完了すると,電圧制御発振器の制御電圧を前記位相
誤差信号の時間的変化が前記第1の位相誤差以下になっ
たときの制御電圧である第1の制御電圧に固定するの
で、一度周波数引き込みが行われると基準発振器なしで
精度の高い局部発振周波数が得られる。従って、本発明
の発振回路には、基準信号の供給を常時行う必要がな
く、必要に応じて外部から基準発振器を接続すればよい
ので、高精度の基準発振器を回路に内蔵する必要がな
く、回路を簡略化できるという効果がある。
き込み制御を行う制御回路が、位相誤差信号の時間的変
化が予め定めた第1の位相差以下になって周波数引き込
みが完了すると,電圧制御発振器の制御電圧を前記位相
誤差信号の時間的変化が前記第1の位相誤差以下になっ
たときの制御電圧である第1の制御電圧に固定するの
で、一度周波数引き込みが行われると基準発振器なしで
精度の高い局部発振周波数が得られる。従って、本発明
の発振回路には、基準信号の供給を常時行う必要がな
く、必要に応じて外部から基準発振器を接続すればよい
ので、高精度の基準発振器を回路に内蔵する必要がな
く、回路を簡略化できるという効果がある。
【0039】また、本発明は、周波数引き込み後は上述
のとおりPLLループを解除しているので、PLLルー
プによるゆらぎや雑音の影響を受けずに安定した発振信
号を得ることができるという効果がある。
のとおりPLLループを解除しているので、PLLルー
プによるゆらぎや雑音の影響を受けずに安定した発振信
号を得ることができるという効果がある。
【図1】本発明による第1の実施の形態を適用した受信
機のブロック図である。
機のブロック図である。
【図2】第1の実施の形態によるAFC型発振回路2の
動作を説明するためのタイミングチャートである。
動作を説明するためのタイミングチャートである。
【図3】本発明による第2の実施の形態における位相比
較器28Aおよびクロック停止検出回路32の構成図を
示している。
較器28Aおよびクロック停止検出回路32の構成図を
示している。
【図4】第2の実施の形態によるAFC型発振回路2A
の動作を説明するためのタイミングチャートである。
の動作を説明するためのタイミングチャートである。
【図5】従来のAFC型発振器を適用した受信機のブロ
ック図である。
ック図である。
1 受信回路 2 AFC型発振回路 11 アンテナ 12,14 増幅器 13 混合器 21,27 ローパスフィルタ(LPF) 22 電圧制御発振器(VCO) 23 分周回路 24 D/A変換器(D/A) 25 高速演算器 26 A/D変換器(A/D) 28,28A 位相比較器 29 外部端子 30 発光ダイオード(LED) 31 フラッシュROM 32 クロック停止検出器 R1 抵抗器
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−66422(JP,A) 特開 昭58−66423(JP,A) 特開 平3−62730(JP,A) (58)調査した分野(Int.Cl.6,DB名) H03L 7/06 - 7/14
Claims (2)
- 【請求項1】 アナログ形式の制御電圧に対応する発振
周波数の発振信号を生じる電圧制御発振器と、供給され
る基準信号と前記発振信号を分周した分周信号との位相
差を検出してアナログ形式の位相誤差信号を生じる位相
比較器と、前記発振信号の前記基準信号への周波数引き
込み時においては,前記位相誤差信号の時間的変化を減
少させる方向の前記制御電圧を生じさせる制御回路とを
備えるAFC型発振回路において、前記基準信号が前記位相比較器に供給されないときには
前記基準信号の断信号を前記高速演算器に供給する基準
信号停止検出回路をさらに備え、 前記制御回路が、アナログ形式の前記位相誤差信号をデ
ジタル形式の位相誤差信号に変換するA/D変換器と、
デジタル形式の前記位相誤差信号に応答してデジタル形
式の制御電圧を生じる高速演算器と、デジタル形式の前
記制御電圧をアナログ形式の前記制御電圧に変換するD
/A変換器と、デジタル形式の予め定めた第1及び第2
の位相差及び第1の制御電圧を記憶するフラッシュRO
Mとを備え、 前記高速演算器が、 前記位相誤差信号の時間的変化が前
記第1の位相差以下になって前記周波数引き込みが完了
すると,前記制御電圧を前記位相誤差信号の時間的変化
が前記第1の位相差以下になったときの制御電圧である
前記第1の制御電圧に固定して前記フラッシュROMに
記憶させ、前記第1の制御電圧が前記フラッシュROM
に記憶されたあとでは前記第1の制御電圧をこのフラッ
シュROMから前記D/A変換器に読み出し、また、前
記制御電圧を前記第1の制御電圧に固定したあとに前記
断信号を受けると,この断信号を受けたときの前記位相
誤差信号を第1の位相誤差信号として前記フラッシュR
OMに記憶させ、前記第1の位相誤差信号の記憶後にお
いて,前記A/D変換器からの前記位相誤差信号と前記
第1の位相誤差信号との差が前記第2の位相差より大き
くなると,前記位相誤差信号が前記第2の位相差より小
さくなるように前記周波数引き込み動作を再開し、再度
の周波数引き込みが完了したときの前記制御電圧を前記
第1の制御電圧として前記フラッシュROMの記憶を更
新することを特徴とするAFC型発振回路。 - 【請求項2】 前記位相比較器が、プルアップされた前
記第1の入力端に前記基準信号が供給され,第2の入力
端に前記分周信号が供給される排他的論理和回路である
ことを特徴とする請求項1記載のAFC型発振回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8019809A JP2919335B2 (ja) | 1996-02-06 | 1996-02-06 | Afc型発振回路 |
SE9700272A SE519266C2 (sv) | 1996-02-06 | 1997-01-30 | Oscillationskrets med automatisk frekvensreglering |
US08/795,566 US5818302A (en) | 1996-02-06 | 1997-02-06 | Automatic frequency control oscillation circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8019809A JP2919335B2 (ja) | 1996-02-06 | 1996-02-06 | Afc型発振回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09214327A JPH09214327A (ja) | 1997-08-15 |
JP2919335B2 true JP2919335B2 (ja) | 1999-07-12 |
Family
ID=12009669
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8019809A Expired - Fee Related JP2919335B2 (ja) | 1996-02-06 | 1996-02-06 | Afc型発振回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5818302A (ja) |
JP (1) | JP2919335B2 (ja) |
SE (1) | SE519266C2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6081560A (en) * | 1996-03-02 | 2000-06-27 | U.S. Philips Corporation | Production of a frequency control signal in an FSK receiver |
US6345079B1 (en) * | 1997-10-29 | 2002-02-05 | Victor Company Of Japan, Ltd. | Clock signal generation apparatus |
US7242229B1 (en) | 2001-05-06 | 2007-07-10 | Altera Corporation | Phase locked loop (PLL) and delay locked loop (DLL) counter and delay element programming in user mode |
JP4112882B2 (ja) * | 2001-07-19 | 2008-07-02 | 株式会社日立メディコ | 生体光計測装置 |
US6747521B1 (en) * | 2002-07-26 | 2004-06-08 | Zeevo, Inc. | Analog memory cell in a low power oscillator |
ATE317180T1 (de) * | 2002-11-21 | 2006-02-15 | Oszillatorfrequenzsteuerung | |
KR101044845B1 (ko) * | 2002-11-21 | 2011-06-28 | 소니 에릭슨 모빌 커뮤니케이션즈 에이비 | 발진기 주파수 제어 장치 및 방법 |
KR100524745B1 (ko) * | 2003-02-25 | 2005-11-01 | 엘지전자 주식회사 | 주파수 위상 동기 장치 및 방법 |
US6924678B2 (en) * | 2003-10-21 | 2005-08-02 | Altera Corporation | Programmable phase-locked loop circuitry for programmable logic device |
US8259876B2 (en) | 2008-03-21 | 2012-09-04 | Skyworks Solutions, Inc. | System and method for tuning a radio receiver |
JP4900360B2 (ja) * | 2008-10-17 | 2012-03-21 | ソニー株式会社 | 受信装置、移動角度推定方法、プログラム、および無線通信システム |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ZA824217B (en) * | 1981-06-16 | 1983-04-27 | Monsanto Co | Acid halide and acyllactam functional materials and the process for the preparation of nylon block polymers therewith |
US4884040A (en) * | 1988-09-26 | 1989-11-28 | Rca Licensing Corporation | Sampled data phase locking system |
DE4303356A1 (de) * | 1993-02-05 | 1994-08-11 | Philips Patentverwaltung | Digitale Phasenregelschleife |
GB2293062B (en) * | 1994-09-09 | 1996-12-04 | Toshiba Kk | Master-slave multiplex communication system and PLL circuit applied to the system |
-
1996
- 1996-02-06 JP JP8019809A patent/JP2919335B2/ja not_active Expired - Fee Related
-
1997
- 1997-01-30 SE SE9700272A patent/SE519266C2/sv not_active IP Right Cessation
- 1997-02-06 US US08/795,566 patent/US5818302A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
SE9700272L (sv) | 1997-08-07 |
SE519266C2 (sv) | 2003-02-04 |
SE9700272D0 (sv) | 1997-01-30 |
US5818302A (en) | 1998-10-06 |
JPH09214327A (ja) | 1997-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2681966B1 (en) | Methods and devices for multiple-mode radio frequency synthesizers | |
JP2795323B2 (ja) | 位相差検出回路 | |
JP2919335B2 (ja) | Afc型発振回路 | |
TW465192B (en) | Phase locked loop | |
JP4355350B2 (ja) | 発振周波数制御回路 | |
KR102123901B1 (ko) | 완전 디지털 위상 고정 루프 회로, 반도체 장치 및 휴대 정보 기기 | |
EP0682413B1 (en) | PLL frequency synthesizer | |
JPH08265140A (ja) | 位相同期ループにおいてフィードバック分周比を決定する方法および装置 | |
US20170264333A1 (en) | Semiconductor integrated circuit device and wireless communication apparatus | |
JP2003133972A (ja) | 無線送信機を有する電子装置 | |
US20010048330A1 (en) | Clock generator and digital or telephone poratble terminal using the same | |
US10693475B1 (en) | Gradual frequency transition with a frequency step | |
JP2012075000A (ja) | 位相同期回路及び無線機 | |
JPH11289270A (ja) | 受信機 | |
JPH11312974A (ja) | Pll(位相ロックループ)回路 | |
JP2006180349A (ja) | 位相同期ループ回路および半導体集積回路 | |
JP2001285060A (ja) | 高スペクトル純度を有する基準信号の発生を可能にする位相同期ループ | |
JP2010141519A (ja) | 位相同期回路、および通信装置 | |
JP2008147788A (ja) | 位相同期回路、同期検波回路および放送受信装置 | |
US7308066B2 (en) | Clock recovery circuit capable of automatically adjusting frequency range of VCO | |
JP2003032107A (ja) | 位相同期回路 | |
JPH0758636A (ja) | 周波数シンセサイザ | |
JPS6016718A (ja) | デジタル式電子同調方式 | |
JP2010200064A (ja) | Pll回路、pll回路無線通信機、及びpll回路のロック検出方法 | |
JP3436498B2 (ja) | 周波数補正機能を備えたクロック発生回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990406 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080423 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |