JP2008147788A - 位相同期回路、同期検波回路および放送受信装置 - Google Patents
位相同期回路、同期検波回路および放送受信装置 Download PDFInfo
- Publication number
- JP2008147788A JP2008147788A JP2006329877A JP2006329877A JP2008147788A JP 2008147788 A JP2008147788 A JP 2008147788A JP 2006329877 A JP2006329877 A JP 2006329877A JP 2006329877 A JP2006329877 A JP 2006329877A JP 2008147788 A JP2008147788 A JP 2008147788A
- Authority
- JP
- Japan
- Prior art keywords
- output
- input signal
- oscillation
- phase
- feedback loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
【課題】簡易な構成で入力信号と同一周波数、同一位相の再生信号を出力すること。
【解決手段】位相同期回路1は、VCO13、混合器11、LPF12からなる第1のフィードバックループで周波数を合わせ、第1のフィードバックループで得られた制御信号をVCO23、混合器21、LPF22、加算器24からなる第2のフィードバックループに供給することで、第2フィードバックループから周波数と位相がともに入力信号と同一な再生信号を出力する。
【選択図】 図1
【解決手段】位相同期回路1は、VCO13、混合器11、LPF12からなる第1のフィードバックループで周波数を合わせ、第1のフィードバックループで得られた制御信号をVCO23、混合器21、LPF22、加算器24からなる第2のフィードバックループに供給することで、第2フィードバックループから周波数と位相がともに入力信号と同一な再生信号を出力する。
【選択図】 図1
Description
この発明は、入力信号と同一の周波数および位相を有する出力信号を再生する位相同期回路、またこれを用いた同期検波回路、放送受信装置に関し、特に簡易な構成で周期と位相を精度よく同期させる位相同期回路、これを用いた同期検波回路および放送受信装置に関する。
従来、入力される交流信号と周波数が等しく、かつ位相が同期した信号を、フィードバック制御により別の発振器から出力する位相同期回路、所謂PLL(Phase-locked loop)が知られている。
この位相同期回路の最も簡単な回路構成例としては、入力信号と電圧制御発振器(VCO:Voltage Controlled Oscillator)の出力とを混合し、混合器出力を平滑化してVCOにフィードバックする構成がある。
しかし、かかる構成では、周波数と位相を精度良く同期させることができない。例えば出力信号の周波数を入力信号に合わせたとしても、VCOをその周波数で発振させるための制御信号を得るために入力信号と出力信号との間に差が必要であり、この差が位相の違いとして現れていた。
そのため、例えばAM放送を受信して搬送波を検波し、同期検波によって元の信号を取り出す場合のように入力信号と同一の周期と位相を有する再生信号が必要である場合には、特許文献1〜3が開示するような複雑な構成が必要となっていた。
具体的には、特許文献1は、周波数引き込み動作を行なった後、位相引き込み動作を行なう構成を開示している。同様に、特許文献2は初期周波数誤差を追跡し、周波数ロック後に位相エラーを補償する技術を開示している。また、特許文献3は、周波数誤差推定回路と位相同期ループ回路とをそれぞれ有する構成について開示している。
しかしながら、位相同期回路の複雑化はコストやサイズの増大につながるため、回路構成を極力単純化し、簡易な構成で周期と位相を精度よく同期させることが求められてきた。
本発明は、上述した従来技術における問題点を解消し、課題を解決するためになされたものであり、簡易な構成で周期と位相を精度よく同期させる位相同期回路、またこれを用いた同期検波回路および放送受信装置を提供することを目的とする。
上述した課題を解決し、目的を達成するため、本発明に係る位相同期回路、同期検波回路および放送受信装置では、第1の発振手段が出力する第1発振出力と入力信号との誤差出力を第1誤差出力として前記第1の発振手段にフィードバックし、前記第1発振出力の周波数を前記入力信号に同期させる第1フィードバックループと、第2の発振手段が出力する第2発振出力と前記入力信号との誤差出力に、前記第1誤差出力を加算して前記第2の発振手段にフィードバックし、前記第2発振出力の周波数および位相を前記入力信号に同期させる第2フィードバックループと、を備えることで、入力信号と同一周波数かつ同一位相の再生信号を得る。
本発明によれば位相同期回路、同期検波回路および放送受信装置は、簡易な構成で周波数および位相が同一の再生信号を得ることができるので、小型かつ低コストな位相同期回路、同期検波回路および放送受信装置を得ることができるという効果を奏する。
以下に添付図面を参照して、この発明に係る位相同期回路、同期検波回路および放送受信装置の好適な実施例について詳細に説明する。
図1は、本発明の実施例である位相同期回路1の概要構成を示す概要構成図である。同図に示す様に、位相同期回路1は、その内部に第1フィードバックループ10と第2フィードバックループ20を有する。
第1フィードバックループ10と第2フィードバックループ20は、それぞれ既存の位相同期回路に類似した構成を有する。まず、既存の位相同期回路の具体例を図2に示す。同図に示した位相同期回路30は、その内部に1つのフィードバックループを有している。
このフィードバックループ内には、電圧(制御電圧)で発振周波数を制御する発振器である電圧制御発振器(VCO)33が組み込まれている。そして、VCO33の出力と入力信号とを混合器31が混合し、混合器31の出力をLPF(Low-Pass Filter)32が平滑化してVCO33の制御電圧としてフィードバックしている。
このフィードバックループにより、VCO33が出力する信号の周波数は入力信号の周波数と等しくなる。しかしながら、VCO33の出力信号の周波数と位相が完全に入力信号と一致し、LPF32の出力が0になると、VCO33を制御することができずVCO33が発散するため、VCO33を入力信号と等しい周波数で発振させるためには入力信号と出力信号との間に差が必要であり、この差が位相の違いとして現れる。
図1に示した第1フィードバックループ10は、位相同期回路30と同様に、その内部にVCO13、混合器11、LPF12を有する。そして、VCO13の出力と入力信号とを混合器11が混合し、混合器11の出力をLPF12が平滑化してVCO13の制御信号としてフィードバックする点についても位相同期回路30と同様であるが、LFP12の出力を外部に供給している点が異なる。
従って、第1フィードバックループ10の動作は位相同期回路30と同様となり、VCO13は入力信号と周波数が等しく、位相がずれた信号を出力することとなる。
一方、第2フィードバックループ20は、VCO23、混合器21、LPF22に加え加算器24を有する。そして、VCO23の出力と入力信号とを混合器21が混合し、混合器21の出力をLPF22が平滑化した後、加算器24がLPF22の出力に第1フィードバックループ10から出力されたLPF12の出力を加算する。この加算器24の出力がVCO23の制御信号としてフィードバックされ、VCO23の出力が位相同期回路1の再生出力として外部に供給される。
この第2フィードバックループ20では、VCO23を入力信号と同一の周波数で駆動するための制御信号が、第1フィードバックループ10から与えられている。そのため、VCO23の出力信号の周波数と位相が完全に入力信号と一致し、LPF22の出力が0になった場合でも、VCO23に対する制御信号は0になることはなく、VCO23の発散を防止することができる。
この位相同期回路1の動作例を図3に示す。まず、第1フィードバックループ10では、入力信号とVCO13の周波数が一致し、位相がずれた状態でロックする。この時のLPFの出力がsin(φ)であるとすると、第1フィードバックループ10は、このsin(φ)でVCO13を制御すると共に、sin(φ)を第2フィードバックループ20に供給することとなる。
そして、第2フィードバックループでは、LPF22の出力にsin(φ)が加算されてVCO23の制御信号として用いられるので、入力信号とVCO23の出力信号とは同一周波数、同一位相となり、LPF22の出力は0でロックする。
したがって、このVCO23が出力する信号をとりだすと、入力信号と周波数および位相が等しい再生信号が得られることとなる。
このように、位相同期回路1は、従来知られている簡易な構成の位相同期回路30に相当する2つのフィードバックループを連結した形状であり、第1のフィードバックループで周波数を合わせ、第2のフィードバックループで位相を合わせるように動作する。
この位相同期回路1を用いた同期検波回路の構成例を図4に示す。同図に示した同期検波回路は、その内部に位相同期回路1、混合器41およびLPF42を有する。この同期検波回路40が例えばAM信号を受信した場合、受信した信号は混合器41と位相同期回路1に入力される。
そして、位相同期回路1がAM信号の搬送波を再生し、混合器41に入力するので、混合器41の出力にLPF42を掛けることで、変調前の信号を取り出すことができる。
この同期検波回路40を利用した放送受信装置の構成例を図5に示す。同図に示した構成例では、放送受信装置50は、アンテナ51で放送を受信し、RF/IF52によってラジオ周波数を中間周波数に変換し、増幅器53を介した後、発振器58、混合器54,56、アナログデジタル変換機55,57によってI信号およびQ信号を取り出す。
このI信号およびQ信号は、信号処理ユニット60に入力され、信号処理ユニット60内部の同期検波回路40によって復調されて、信号処理が行なわれる。
ところで、放送の受信では、受信状態の変化によって得られる入力信号の振幅が変化する。このような入力信号の変動に対応するためには、図6に示したように、入力信号を正規化する正規化回路を設けることが好適である。
図6に示した同期検波回路40aでは、入力信号の振幅を算出し、それを平滑化したものをサンプル&ホールドする。また、位相同期回路1aの第1フィードバック10aおよび第2フィードバック10bは、除算器15,25を有する。
そして、正規化回路70がホールドした値でLPF12,22の出力を除算することで、信号の振幅変動に対して位相同期回路1aの出力が安定する。
上述してきたように、本実施例にかかる位相同期回路1は、VCO13、混合器11、LPF12からなる第1のフィードバックループで周波数を合わせ、第1のフィードバックループで得られた制御信号をVCO23、混合器21、LPF22、加算器24からなる第2のフィードバックループに供給することで、第2フィードバックループから周波数と位相がともに入力信号と同一な再生信号を出力することができる。
そのため、位相同期回路の構成を簡略化し、またこの位相同期回路を用いることで同期検波回路および放送受信装置を簡略化することができる。
以上のように、本発明にかかる位相同期回路、同期検波回路および放送受信装置は、易な構成で周期と位相を精度よく同期させ、装置の小型化、低コスト化に有用である。
1,1a,30 位相同期回路
10.10a 第1フィードバックループ
11,21,31,41,54,56 混合器
12,22,32,42 LPF
13,23,33 VCO
15,25 除算器
24 加算器
20,20a 第2フィードバックループ
40,40a 同期検波回路
50 放送受信装置
51 アンテナ
52 RF/IF
53 増幅器
59 発振器
55,57 アナログデジタル変換器
60 信号処理ユニット
70 正規化回路
10.10a 第1フィードバックループ
11,21,31,41,54,56 混合器
12,22,32,42 LPF
13,23,33 VCO
15,25 除算器
24 加算器
20,20a 第2フィードバックループ
40,40a 同期検波回路
50 放送受信装置
51 アンテナ
52 RF/IF
53 増幅器
59 発振器
55,57 アナログデジタル変換器
60 信号処理ユニット
70 正規化回路
Claims (6)
- 第1の発振手段が出力する第1発振出力と入力信号との誤差出力を第1誤差出力として前記第1の発振手段にフィードバックし、前記第1発振出力の周波数を前記入力信号に同期させる第1フィードバックループと、
第2の発振手段が出力する第2発振出力と前記入力信号との誤差出力に、前記第1誤差出力を加算して前記第2の発振手段にフィードバックし、前記第2発振出力の周波数および位相を前記入力信号に同期させる第2フィードバックループと、
を備え、前記第2発振出力を再生出力として外部出力する位相同期回路。 - 前記第1フィードバックループは、前記第1発振出力と前記入力信号を混合する混合器、前記混合器の出力を平滑化する平滑化フィルタ、前記平滑化フィルタの出力によって駆動する前記第1の発振手段を含んで構成されることを特徴とする請求項1に記載の位相同期回路。
- 前記第2フィードバックループは、前記第2発振出力と前記入力信号を混合する混合器、前記混合器の出力を平滑化する平滑化フィルタ、前記平滑化フィルタの出力に前記第1発振出力を加算する加算器、前記加算器の出力によって駆動する前記第2の発振手段を含んで構成されることを特徴とする請求項1または2に記載の位相同期回路。
- 第1の発振手段が出力する第1発振出力と入力信号との誤差出力を第1誤差出力として前記第1の発振手段にフィードバックし、前記第1発振出力の周波数を前記入力信号に同期させる第1フィードバックループと、
第2の発振手段が出力する第2発振出力と前記入力信号との誤差出力に、前記第1誤差出力を加算して前記第2の発振手段にフィードバックし、前記第2発振出力の周波数および位相を前記入力信号に同期させる第2フィードバックループと、
前記第2発振出力と前記入力信号とを用いて同期検波を行なう同期検波手段と、
を備えたことを特徴とする同期検波回路。 - 前記入力信号を正規化する正規化手段をさらに備えたことを特徴とする請求項4に記載の同期検波回路。
- 第1の発振手段が出力する第1発振出力と入力信号との誤差出力を第1誤差出力として前記第1の発振手段にフィードバックし、前記第1発振出力の周波数を前記入力信号に同期させる第1フィードバックループと、
第2の発振手段が出力する第2発振出力と前記入力信号との誤差出力に、前記第1誤差出力を加算して前記第2の発振手段にフィードバックし、前記第2発振出力の周波数および位相を前記入力信号に同期させる第2フィードバックループと、
前記第2発振出力と前記入力信号とを用いて同期検波を行なう同期検波手段と、
を備え、受信した放送信号を前記同期検波手段によって同期検波することを特徴とする放送受信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006329877A JP2008147788A (ja) | 2006-12-06 | 2006-12-06 | 位相同期回路、同期検波回路および放送受信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006329877A JP2008147788A (ja) | 2006-12-06 | 2006-12-06 | 位相同期回路、同期検波回路および放送受信装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008147788A true JP2008147788A (ja) | 2008-06-26 |
Family
ID=39607511
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006329877A Withdrawn JP2008147788A (ja) | 2006-12-06 | 2006-12-06 | 位相同期回路、同期検波回路および放送受信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008147788A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011066994A (ja) * | 2009-09-16 | 2011-03-31 | Shinmaywa Industries Ltd | モータ用位相同期回路及びそれを用いたスピンドルモータ |
US8278910B2 (en) | 2009-06-25 | 2012-10-02 | Shinmaywa Industries, Ltd. | Phase locked loop for controlling motor and spindle motor using the same |
JP2018153619A (ja) * | 2017-02-13 | 2018-10-04 | スティヒティング・イメック・ネーデルラントStichting IMEC Nederland | バイタルサインを検出する方法およびデバイス |
-
2006
- 2006-12-06 JP JP2006329877A patent/JP2008147788A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8278910B2 (en) | 2009-06-25 | 2012-10-02 | Shinmaywa Industries, Ltd. | Phase locked loop for controlling motor and spindle motor using the same |
JP2011066994A (ja) * | 2009-09-16 | 2011-03-31 | Shinmaywa Industries Ltd | モータ用位相同期回路及びそれを用いたスピンドルモータ |
JP2018153619A (ja) * | 2017-02-13 | 2018-10-04 | スティヒティング・イメック・ネーデルラントStichting IMEC Nederland | バイタルサインを検出する方法およびデバイス |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW201018153A (en) | Transmitter and control method for transmitting and calibrating a phase signal and an amplitude signal | |
KR100717134B1 (ko) | 자동 주파수 제어 루프 회로 | |
US9130736B2 (en) | Transceiver system having phase and frequency detector and method thereof | |
JPH07105822B2 (ja) | 自動周波数制御装置 | |
JP2007208367A (ja) | 同期信号生成装置、送信機及び制御方法 | |
JP2008042810A (ja) | Pll回路 | |
JPH1117750A (ja) | 自動周波数制御装置 | |
US8325870B2 (en) | Digital phase-locked loops and frequency adjusting methods thereof | |
JP2001144545A (ja) | 周波数合成装置 | |
JP2008147788A (ja) | 位相同期回路、同期検波回路および放送受信装置 | |
JP2919335B2 (ja) | Afc型発振回路 | |
JP2006101164A (ja) | 自動周波数調整システム | |
US10256827B2 (en) | Reference-frequency-insensitive phase locked loop | |
JPWO2006114941A1 (ja) | クロック発生回路およびオーディオシステム | |
EP1533936A1 (en) | Digital signal transmitting system and method, transmitting apparatus and method, and receiving apparatus and method | |
JP2007181046A (ja) | 受信回路、受信装置および受信方法 | |
JP2010141519A (ja) | 位相同期回路、および通信装置 | |
US6628345B1 (en) | Automatic frequency tuning circuit | |
JP5560781B2 (ja) | 周波数シンセサイザ及び周波数シンセサイザの調整方法 | |
JP2000004121A (ja) | 発振変調回路 | |
JP3405396B2 (ja) | 位相同期受信機、及び位相同期受信方法 | |
JPH0575348A (ja) | 位相同期受信回路 | |
US20120293213A1 (en) | Frequency synthesizer | |
KR101007391B1 (ko) | 위상 고정 루프의 위상 잡음 개선 장치 및 방법 | |
KR100875932B1 (ko) | D-플립 플랍을 이용한 주파수 합성 장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091120 |
|
A072 | Dismissal of procedure |
Free format text: JAPANESE INTERMEDIATE CODE: A073 Effective date: 20110329 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110405 |