JP2003133972A - 無線送信機を有する電子装置 - Google Patents

無線送信機を有する電子装置

Info

Publication number
JP2003133972A
JP2003133972A JP2001331106A JP2001331106A JP2003133972A JP 2003133972 A JP2003133972 A JP 2003133972A JP 2001331106 A JP2001331106 A JP 2001331106A JP 2001331106 A JP2001331106 A JP 2001331106A JP 2003133972 A JP2003133972 A JP 2003133972A
Authority
JP
Japan
Prior art keywords
frequency
circuit
wireless transmitter
switching
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001331106A
Other languages
English (en)
Inventor
Nobuhide Maruo
延秀 丸尾
Makoto Saotome
誠 五月女
Makoto Kotani
誠 小谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2001331106A priority Critical patent/JP2003133972A/ja
Priority to US10/062,476 priority patent/US7003270B2/en
Publication of JP2003133972A publication Critical patent/JP2003133972A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B15/00Suppression or limitation of noise or interference
    • H04B15/005Reducing noise, e.g. humm, from the supply
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B2215/00Reducing interference at the transmission system level
    • H04B2215/069Reduction of switch mode power supply ripple

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transmitters (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 【課題】 位相変調方式の無線送信機のスイッチングレ
ギュレータから生ずる電源ノイズを除去する。 【解決手段】 スイッチング方式の電源4から電力供給
される位相変調方式の無線送信回路3を有するコンピュ
ータ機器1において、電源4のスイッチング周波数を無
線送信機側のPLL回路10のサンプリング時の比較周
波数に基づくものとする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、位相変調方式の無
線送信機を有する電子装置に関する。
【0002】
【従来の技術】図8は従来技術による無線送信機を内蔵
するコンピュータ機器のブロック構成図である。無線送
信機を有する電子装置、例えば図8に示す無線送信機を
内蔵するコンピュータ機器101において、通常の無線
機を使用しない場合に、コンピュータ機器側の低周波の
ロジック回路を含むデジタル回路部102では問題にな
らない程度のレベルの電源ノイズが、無線機を使用する
場合に、無線送信機側の高周波回路部としての無線機回
路103の特性に顕著な影響を及ぼす。特に、位相変調
方式を採用する無線送信機では、電源ノイズの影響によ
り変調精度が悪化するため、無線送信機に対する電源と
して、ノイズの発生が少ないシリーズレギュレータを用
いることが好ましい。
【0003】しかしながら、電源にシリーズレギュレー
タを使用した場合、電源の電力効率が悪く消費電力を増
大させてしまう。それゆえ、通常、電源にスイッチング
レギュレータ104が使用される。SW(スイッチン
グ)レギュレータ104は、AC/DCパワーサプライ
またはバッテリの直流電源105から直流電力を受け、
基準電圧に対して高周波発信回路(図示せず)から発生
される出力パルスのパルス幅を制御するPWM制御回路
106と直流電圧をスイッチング素子によりスイッチン
グして得られたパルス列をLCフィルタで平均化するス
イッチング&フィルタ回路107から構成される。PW
M制御回路106にはスイッチング&フィルタ回路10
7の出力から電圧が帰還され、PWM制御回路106
は、帰還電圧と基準電圧との偏差を無くすようにパルス
幅を制御し、その結果スイッチング&フィルタ回路10
7は安定な直流電圧を出力する。
【0004】
【発明が解決しようとする課題】しかしながら、電源に
スイッチングレギュレータを使用した無線送信機を内蔵
するコンピュータ機器では、スイッチングレギュレータ
104が大きな電源周波数のリップル(スイッチング)
ノイズを発生する。この電源から発生するノイズのリッ
プル周波数が、位相変調方式を用いた無線回路に内蔵さ
れたPLLのサンプリングされる比較周波数に近接した
とき、無線送信機の変調精度を悪化させてしまう。この
ため、電源のリップルノイズを小さくし、PLLの比較
周波数がリップルノイズの影響を被らないようにするた
め、物理的に大きな取付スペースを要する高価なリップ
ルフィルタ108を電源ライン上に追加しなければなら
ないという問題がある。
【0005】しかるに、特開平11−122123号お
よび特開平6−303772号公報は、無線受信機が受
けるリップルノイズの影響を回避する技術を開示してい
る。前者は無線受信機の受信周波数がスイッチングレギ
ュレータのスイッチング周波数と一致したときスイッチ
ング周波数を切換えるものであり、後者はTVチューナ
等の無線受信機への妨害波の発生を検出し、妨害波を検
出したときスイッチング周波数を変更するものである。
これらは、何れも無線受信機に関し、位相変調方式の無
線送信機の変調精度に関する技術を開示するものではな
く、またリップルノイズ発生時にスイッチングレギュレ
ータのスイッチング周波数を初期設定周波数から他の周
波数に切換えるものである。
【0006】本発明は、上記リップルフィルタを設けず
に、位相変調方式の無線送信機に電力供給するスイッチ
ングレギュレータから生ずる電源ノイズの影響を受けず
に、かつスイッチングレギュレータのスイッチング周波
数を切換えることなく、無線送信機の位相変調精度の低
下を防止する無線送信機を有する電子装置を提供するこ
とを目的とする。
【0007】
【課題を解決するための手段】上記目的を達成する本発
明による位相変調方式の無線送信機を有する電子装置
は、スイッチング方式の電源から電力供給される位相変
調方式の無線送信機を有する電子装置において、前記電
源のスイッチング周波数が、前記無線送信機側の周波数
に基づくものであることを特徴とする。
【0008】上記無線送信機を有する電子装置におい
て、前記電源のスイッチング周波数が、前記無線送信機
側のPLLの比較周波数と同一周波数である。
【0009】上記無線送信機を有する電子装置におい
て、前記電源のスイッチング周波数が、前記無線送信機
側のPLLの比較周波数から一定周波数だけずらした周
波数である。
【0010】上記無線送信機を有する電子装置におい
て、前記無線送信機側のPLLの比較周波数から一定周
波数だけずらす周波数は、前記無線送信機の発振回路側
に設けられているPLL内の低周波フィルタのカットオ
フ周波数に応じて決定されたものである。
【0011】上記無線送信機を有する電子装置におい
て、前記無線送信機を使用しない場合は、前記無線送信
機側の回路に前記電源を供給せず、前記電源のスイッチ
ング周波数を予め設定した周波数にする電源周波数切換
手段を設ける。
【0012】上記構成により電源のスイッチングノイズ
の無線送信機への影響を低減する。
【0013】
【発明の実施の形態】以下、添付図面を参照しつつ本発
明の実施の形態について説明する。
【0014】図1は本発明の一実施形態に係るスイッチ
ングSWレギュレータから電力供給される無線送信機を
有する電子機器のブロック構成図である。図1に示す無
線送信機(以下、単に無線機と記す)を内蔵するコンピ
ュータ機器1において、通常の無線機を使用しない場合
は、コンピュータ機器側の低周波のロジック回路を含む
デジタル回路2が通電状態となる。無線機を使用する場
合は、無線機側の主として高周波回路からなる無線機回
路3も通電状態となる。
【0015】電源としてのSW(スイッチング)レギュ
レータ4は、AC/DCパワーサプライまたはバッテリ
の電源5から電力を受け、PWM制御回路6とスイッチ
ング&フィルタ回路7とにより安定な直流電圧をデジタ
ル回路2と無線機回路3に供給する。
【0016】PWM制御回路6は、一般的に基準電圧に
対して内蔵する発信回路(図示せず)から発生される基
準周波数の出力パルスのパルス幅を制御するものである
が、本発明の実施形態では、この出力パルスは後述する
無線機回路3から供給される。スイッチング&フィルタ
回路7は、電源5から供給される直流電圧出力をスイッ
チング素子によりスイッチングしてパルス列を生成し、
これをLCフィルタで平均化するものである。PWM制
御回路6にはスイッチング&フィルタ回路7の出力から
電圧が帰還され、PWM制御回路6は、この帰還電圧と
無線機回路3から供給される出力パルスに相当する電圧
との偏差を無くすようにパルス幅を制御し、その結果ス
イッチング&フィルタ回路7は安定な直流電圧をディジ
タル回路2と無線機回路3とに供給する。
【0017】無線機回路3は、PLL回路10、発振回
路11、ベースバンド12、π/4QPSK変調回路1
3およびRF(無線周波数)増幅器14を有する。無線
機回路3のベースバンド(基底帯域)12に、コンピュ
ータ機器のデジタル回路部からの送信データが送られる
と、ベースバンド12は変調波の基となる低周波数の基
底帯域信号を生成し、その信号をπ/4QPSK変調回
路13に送る。
【0018】一方、PLL(Phase Locked Loop)回路
10は、発振回路11から高周波数の基本周波数の第1
入力信号を受け、第1入力信号と内蔵のVCO(Voltag
e Controlled Oscillator:電圧制御発信器)から帰還
される第2入力信号との位相差から得られる電圧をLP
F(低域フィルタ)で平滑し、平滑した電圧でVCOを
制御して、VCOの出力周波数を第1入力信号の平均周
波数に一致させる。
【0019】π/4QPSK(Quarter Phase Shift Ke
ying)変調回路13は、搬送波となるPLL回路10の
出力信号の位相をベースバンド12の出力信号に応じて
変調しRF増幅器14に伝送する。この位相変調は正弦
波の4相の位相情報をπ/4づつシフトして伝送するの
でπ/4QPSK変調と呼ばれる。
【0020】RF増幅器14は、π/4QPSK変調回
路13により位相変調された信号を受け、これを増幅し
て無線で出力する。
【0021】次に、位相変調方式の無線送信機が受ける
スイッチングレギュレータからのリップルノイズとスイ
ッチングレギュレータの基準周波数との関係について図
2〜図4を用いて以下に説明する。
【0022】図2は一般的な無線機回路におけるPLL
回路の具体例を示す図である。PLL回路20は発振回
路21から高周波数の基本周波数の第1入力信号frを
受ける。PLL回路20と発振回路21にはスイッチン
グレギュレータ24から直流電圧V1が供給される。
【0023】発振回路21は、固有振動数を有する水晶
からなる安定度の高い発振器211と発振器211の出
力周波数を分周する分周器212とからなる。PLL回
路20は、PD(Phase Detector)201、LPF20
2、VCO203および可変分周器204からなる。
【0024】PD201は、分周器212からの第1入
力信号frとVCO203から帰還される第2入力信号
fpとの間の位相差を常に比較し、この位相差から得ら
れる電圧p1をLPF202に出力する。LPF202
はPD201からの出力電圧p1を平滑する。VCO2
03はこの平滑電圧p2に応じた周波数で発振する信号
を出力する。この出力信号foは変調回路23に入力さ
れるとともに、可変分周器204を介して第2入力信号
fpとしてPD201に帰還される。可変分周器204
は、VCO203の出力信号foの周波数をPD201
への分周器212からの第1入力信号frの平均周波数
に一致させるよう第2入力信号fpを制御する。スイッ
チングレギュレータ24は内蔵する高周波発振回路(図
示せず)から発生される出力パルスを基準周波数として
用いて安定な直流電圧V1をPLL回路20を含む無線
機回路に供給する。
【0025】図3は図2に示す無線機回路におけるPL
L回路内の各部の電圧波形を示す図であり、(A)は電
源ノイズのない場合の電圧波形を示す図であり、(B)
は電源ノイズ周波数が比較周波数に近い場合の電圧波形
を示す図であり、(C)は電源ノイズ周波数が比較周波
数に一致した場合の電圧波形を示す図である。図2と図
3を相互に参照しつつ無線機回路におけるPLL回路の
電源ノイズの影響を以下に説明する。
【0026】図2において、frは第1入力信号、fp
は第2入力信号、p1はPD201の誤差出力信号、p
2はLPF202の出力信号であり、V1はスイッチン
グレギュレータの電圧信号を示す。図3にはこれらの電
圧波形の時間変化を示す。図3の(A)に示すように、
電源電圧信号V1にノイズが発生していない場合には、
PD201の誤差出力信号p1には僅かなビートしか発
生しないのでLPF202の出力信号p2にノイズの影
響が生じないことが判る。
【0027】図3の(B)に示すように、電源電圧信号
V1にノイズが発生しているときで電源ノイズ周波数が
比較周波数fpに近い場合には、PD201の誤差出力
信号p1にはビートが発生するのでLPF202の出力
信号p2にノイズの影響が生じることが判る。
【0028】図3の(C)に示すように、電源電圧信号
V1にノイズが発生しているときでも電源ノイズ周波数
が比較周波数fpに一致した場合には、電源ノイズはV
CO203からの帰還によりキャンセルされPD201
の誤差出力信号p1にはビートが発生しないのでLPF
202の出力信号p2にノイズの影響が生じないことが
判る。
【0029】次に、位相変調方式の無線送信機がスイッ
チングレギュレータのリップルノイズから受ける変調精
度について以下に説明する。
【0030】図4は位相変調方式の無線送信機の電源リ
ップル周波数に対する変調精度の特性を示す図である。
図4は、図2において、PLL回路20内でサンプリン
グした時の比較周波数fcmpをfcmp=300KHzとし、比較周
波数fcmpからのずれΔfを示すLPF(低周波フィル
タ)カットオフ周波数fcをfc=5KHzとしたときのP
LLの変調精度の実測結果を示す。ここで、変調精度と
は無線機回路により位相変調した結果の位相シフト量を
相対的に示すものであり、位相シフト量が0の理想的な
場合0%で示される。
【0031】図4に示す特性からPLLのサンプリング
時の比較周波数fcmpと無線機回路に入力された電源ノイ
ズとの間に次の特徴があることが判る。
【0032】(1)PLLのサンプリング時の比較周波
数fcmpから±Δfずれた周波数の電源ノイズが無線機回
路に入力された場合、その変調精度がもっとも悪化する
ΔfはPLLのループフィルタのカットオフ周波数fc
に一致する。
【0033】(2)PLLのサンプリング時の比較周波
数fcmpと無線機回路に入力された電源ノイズの周波数が
一致した場合、変調精度悪化を軽減できる。
【0034】(3)PLLのサンプリング時の比較周波
数fcmpから±Δf×4以上ずれた周波数の電源ノイズが
無線機回路に入力された場合、その変調精度の劣化はほ
ぼ無視できるレベルに低減できる。
【0035】これらの特徴を利用することで、位相変調
方式を用いた無線送信機用の電源であるスイッチングレ
ギュレータの基準周波数をfcmp±Δfの帯域を避けた周
波数にすれば、無線機の変調精度が許容値内に入るの
で、特別なリップルフィルタを設けることなく、効率の
良いスイッチングレギュレータを容易に使用することが
可能となることが判る。
【0036】これより、図1に示すSWレギュレータ4
への基準周波数を無線機回路3のPLL回路10から取
り出す本発明の実施形態を図5〜図7を参照しつつ以下
に説明する。
【0037】図5は図1に示すSWレギュレータへの基
準周波数を取り出すPLL回路の第1実施形態を示す図
である。図5に示すPLL回路50は図2に示すPLL
回路20においてVCOと可変分周器との間にプリスケ
ーラ505が追加された点が異なるが、他の構成要素は
同一である。プリスケーラ505は前置分周器であり、
VCO503の出力周波数が高い場合、可変分周器50
4で分周可能な周波数に落とすものである。
【0038】第1実施形態においては、上記(2)の特
徴を利用し、位相変調方式を用いた無線送信機に使用さ
れているPLL回路50の比較周波数fcmp(=300K
Hz)を取り出し、その出力をスイッチングレギュレー
タの基準周波数として使用する。
【0039】この構成により、電源ノイズの周波数はP
LLの比較周波数fcmpと全く同一となり、特別な電源ノ
イズのリップルフィルタの使用にてノイズを完全に取り
去らなくてもPLL回路50は変調精度の悪化を防止す
ることが可能となる。
【0040】図6は図1に示すSWレギュレータへの基
準周波数を取り出すPLL回路の第2実施形態を示す図
である。第2実施形態においては、上記(3)の特徴を
利用し、位相変調方式を用いた無線送信機に使用されて
いるPLL回路60の比較周波数fcmp(=300KH
z)から一定周波数(±Δf×4)だけずらした周波数
(=280KHzまたは320KHz)の出力信号をス
イッチングレギュレータの基準周波数として使用するも
のである。
【0041】この構成により、電源ノイズはPLL回路
の比較周波数から、最も変調精度の悪化が発生する領域
(LPF(低周波フィルタ)602のカットオフ周波数
±Δf×4)を避けており、特別な電源ノイズのリップ
ルフィルタの使用にてノイズを完全に取り去らなくても
PLL回路60は変調精度の悪化を防止することが可能
となる。
【0042】第2実施形態において、スイッチングレギ
ュレータの基準周波数として、PLL回路60の比較周
波数から、変調精度が悪化しない周波数帯までシフトし
た周波数を得るPLL回路を構成するため、PLL回路
60のLPF(低周波フィルタ)602のカットオフ周
波数に連動してPLL回路60の比較周波数にオフセッ
トを加算するfc−DCオフセット回路606と、fc
−DCオフセット回路606による加算結果に応じて発
振する回路としてのVCO607と、分周器608とを
設けている。ここで、LPF602のカットオフ周波数
fcは5KHzであり、電源ノイズの周波数と比較周波
数fcmpの差がカットオフ周波数fc以上であれば電源ノ
イズはLPF602で吸収される。したがって、スイッ
チングレギュレータの基準周波数をfcmp−fcより十分
低く、またはfcmp+fcより十分高くすればPLL60
は電源ノイズの影響を受けないことになる。それゆえ、
分周器608はfcmp±Δf×8(=260KHzまたは
340KHz)の周波数信号を出力するものとする。
【0043】この構成により、無線特性の変更などで、
PLLのLPFの特性が変更になり、変調精度を悪化さ
せる周波数領域が変わった場合であっても、再度調整す
る必要がなくなる。
【0044】図7は図1に示すSWレギュレータへの基
準周波数を取り出すPLL回路の第3実施形態を示す図
である。第3実施形態においては、スイッチングレギュ
レータの基準周波数として、PLL回路70の比較周波
数から変調精度が悪化しない周波数までシフトした周波
数を得る方法として、PLLの比較周波数の出力を分周
回路で実現するものである。
【0045】第3実施形態において、スイッチングレギ
ュレータの基準周波数として、PLL回路70の比較周
波数から、変調精度が悪化しない周波数帯までシフトし
た周波数を得るPLL回路を構成するため、分周器70
6を設けている。分周器706はfcmp×1/2(=15
0KHz)の周波数信号を出力するものとする。
【0046】次に、本発明の他の形態について説明す
る。
【0047】図1に示す位相変調方式を用いた無線送信
機を内蔵するコンピュータ機器1において、無線送信回
路3を使用するか否かを判定する切換えスイッチを設
け、無線送信回路3を使用する場合には、無線送信機側
の回路にスイッチングSWレギュレータ4からの電力を
供給し、無線送信回路3を使用しない場合には、無線送
信機側の回路にスイッチングSWレギュレータ4からの
電力を供給しないで、SWレギュレータ4のスイッチン
グ周波数を予め設定した周波数に構成する。
【0048】(付記1) スイッチング方式の電源から
電力供給される位相変調方式の無線送信機を有する電子
装置において、前記電源のスイッチング周波数が、前記
無線送信機側の周波数に基づくものであることを特徴と
する無線送信機を有する電子装置。
【0049】(付記2) 前記電源のスイッチング周波
数が、前記無線送信機側のPLLの比較周波数と同一周
波数である、付記1に記載の無線送信機を有する電子装
置。
【0050】(付記3) 前記電源のスイッチング周波
数が、前記無線送信機側のPLLの比較周波数から一定
周波数だけずらした周波数である、付記1に記載の無線
送信機を有する電子装置。
【0051】(付記4) 前記無線送信機側のPLLの
比較周波数から一定周波数だけずらす周波数は、前記無
線送信機の発振回路側に設けられているPLL内の低周
波フィルタのカットオフ周波数に応じて決定されたもの
である、付記3に記載の電子装置。
【0052】(付記5) 前記無線送信機側のPLLの
比較周波数から一定周波数だけずらす周波数は、前記P
LLの比較周波数よりも低い発振周波数を出力するため
該PLL内の帰還回路とは独立の分周器にて分周された
ものである、付記3に記載の電子装置。
【0053】(付記6) 前記無線送信機を使用しない
場合は、前記無線送信機側の回路に前記電源を供給せ
ず、前記電源のスイッチング周波数を予め設定した周波
数にする電源周波数切換手段を設けた、付記1乃至5の
何れか一つに記載の電子装置。
【0054】
【発明の効果】以上説明したように、本発明によれば、
位相変調方式の無線送信機を有する電子装置、例えば無
線送信機を内蔵するPC(Personal Computer)のよう
なコンピュータ機器において、無線送信機へ供給する電
源として、電力効率の高いスイッチングレギュレータを
特別な電源ノイズ防止用のリップルフィルタを設けずと
も、スイッチングレギュレータから生ずる電源ノイズの
影響を受けずに、かつスイッチングレギュレータのスイ
ッチング周波数を切換えることなく、無線送信機の位相
変調精度の低下を防止する無線送信機を有する電子装置
を提供できる。
【0055】また、本発明によれば、PLL回路が、リ
ップルフィルタなどと異なり、容易にLSI化が可能で
あるため、電子装置における物理的スペースを確保でき
コンパクトかつ安価な電子装置を提供できる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係るスイッチングSWレ
ギュレータから電力供給される無線送信機を有する電子
機器のブロック構成図である。
【図2】一般的な無線機回路におけるPLL回路の具体
例を示す図である。
【図3】図2に示す無線機回路におけるPLL回路内の
各部の電圧波形を示す図であり、(A)は電源ノイズの
ない場合の電圧波形を示す図であり、(B)は電源ノイ
ズ周波数が比較周波数に近い場合の電圧波形を示す図で
あり、(C)は電源ノイズ周波数が比較周波数に一致し
た場合の電圧波形を示す図である。
【図4】位相変調方式の無線送信機の電源リップル周波
数に対する変調精度の特性を示す図である。
【図5】図1に示すSWレギュレータへの基準周波数を
取り出すPLL回路の第1実施形態を示す図である。
【図6】図1に示すSWレギュレータへの基準周波数を
取り出すPLL回路の第2実施形態を示す図である。
【図7】図1に示すSWレギュレータへの基準周波数を
取り出すPLL回路の第3実施形態を示す図である。
【図8】従来技術による無線送信機を内蔵するコンピュ
ータ機器のブロック構成図である。
【符号の説明】 1…電子装置(コンピュータ機器) 2…ディジタル回路 3…無線機回路 4、24…スイッチングレギュレータ(電源) 10、20、50、60、70…PLL回路 11、21、51、61、71…発振回路 12…ベースバンド 13…π/4QPSK変調回路 14…RF(無線周波数)増幅器 23、53、63、73…変調回路 201、501、601、701…PD(位相比較器) 202、502、602、702…LPF(低周波フィ
ルタ) 203、503、603、607、703…VCO(電
圧制御発振器) 204、504、604、704…可変分周器 505、605、705…プリスケーラ 606…fc−DCオフセット回路 608、706…分周器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小谷 誠 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 Fターム(参考) 5K060 BB07 BB08 CC04 CC11 FF03 HH02 HH06 HH22 HH25 KK01 LL16 MM00

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 スイッチング方式の電源から電力供給さ
    れる位相変調方式の無線送信機を有する電子装置におい
    て、 前記電源のスイッチング周波数が、前記無線送信機側の
    周波数に基づくものであることを特徴とする無線送信機
    を有する電子装置。
  2. 【請求項2】 前記電源のスイッチング周波数が、前記
    無線送信機側のPLLの比較周波数と同一周波数であ
    る、請求項1に記載の無線送信機を有する電子装置。
  3. 【請求項3】 前記電源のスイッチング周波数が、前記
    無線送信機側のPLLの比較周波数から一定周波数だけ
    ずらした周波数である、請求項1に記載の無線送信機を
    有する電子装置。
  4. 【請求項4】 前記無線送信機側のPLLの比較周波数
    から一定周波数だけずらす周波数は、前記無線送信機の
    発振回路側に設けられているPLL内の低周波フィルタ
    のカットオフ周波数に応じて決定されたものである、請
    求項3に記載の電子装置。
  5. 【請求項5】 前記無線送信機を使用しない場合は、前
    記無線送信機側の回路に前記電源を供給せず、前記電源
    のスイッチング周波数を予め設定した周波数にする電源
    周波数切換手段を設けた、付記1乃至4の何れか一つに
    記載の電子装置。
JP2001331106A 2001-10-29 2001-10-29 無線送信機を有する電子装置 Pending JP2003133972A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001331106A JP2003133972A (ja) 2001-10-29 2001-10-29 無線送信機を有する電子装置
US10/062,476 US7003270B2 (en) 2001-10-29 2002-02-05 Electronic apparatus having radio transmitter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001331106A JP2003133972A (ja) 2001-10-29 2001-10-29 無線送信機を有する電子装置

Publications (1)

Publication Number Publication Date
JP2003133972A true JP2003133972A (ja) 2003-05-09

Family

ID=19146733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001331106A Pending JP2003133972A (ja) 2001-10-29 2001-10-29 無線送信機を有する電子装置

Country Status (2)

Country Link
US (1) US7003270B2 (ja)
JP (1) JP2003133972A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010141590A (ja) * 2008-12-11 2010-06-24 Nec Corp 送信機および送信方法
WO2012120777A1 (ja) * 2011-03-09 2012-09-13 パナソニック株式会社 無線装置
JP2015510310A (ja) * 2012-01-12 2015-04-02 ゼットティーイー コーポレーションZte Corporation 電源装置及びそれによる電源の管理方法並びに無線通信端末

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7269217B2 (en) * 2002-10-04 2007-09-11 Intersil Americas Inc. PWM controller with integrated PLL
JP4499985B2 (ja) * 2002-12-13 2010-07-14 株式会社リコー 電源用ic及びその電源用icを使用した通信装置
US7197290B2 (en) * 2003-09-18 2007-03-27 General Motors Corporation Method for AM band interference suppression via frequency shift
FI20065457A0 (fi) * 2006-06-30 2006-06-30 Nokia Corp Tehovahvistimen kytkentätoimisen tehonsyötön kontrollointi
US20080166979A1 (en) * 2007-01-09 2008-07-10 Deere And Company System and method for controlling control unit drive frequency
DE102007046341A1 (de) 2007-09-27 2009-04-23 Infineon Technologies Ag Schaltungsanordnung zum Verarbeiten eines hochfrequenten Signals
CN201388206Y (zh) * 2009-04-30 2010-01-20 华为技术有限公司 一种通信设备
EP2388921B1 (en) * 2010-05-21 2013-07-17 Nxp B.V. Integrated circuits with frequency generating circuits
JP6675888B2 (ja) * 2016-03-07 2020-04-08 エイブリック株式会社 デジタル無線送信装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4190882A (en) * 1977-05-05 1980-02-26 Hughes Aircraft Company System for reducing the effects of power supply switching
JPS5694848A (en) * 1979-12-28 1981-07-31 Nec Corp Control system of transmitter
JPS60223231A (ja) * 1984-04-19 1985-11-07 Nec Corp 無線通信機
US4814770A (en) * 1986-12-29 1989-03-21 International Marine Instruments, Inc. Power supply apparatus for a radar system
KR910008738B1 (ko) * 1987-02-20 1991-10-19 닛본 덴기 가부시기가이샤 밧데리 절약 채널 스캔 기능을 갖고 있는 휴대용 무선 송수신기
JPH01157163A (ja) * 1987-12-14 1989-06-20 Semiconductor Energy Lab Co Ltd 原稿読み取り方法
JP2684862B2 (ja) 1991-03-05 1997-12-03 ヤマハ株式会社 スイッチング電源装置
US5594735A (en) * 1992-04-10 1997-01-14 Nec Corporation TDMA mobile unit frequency synthesizer having power saving mode during transmit and receive slots
JPH05315980A (ja) 1992-05-08 1993-11-26 Victor Co Of Japan Ltd 無線受信機
JPH06303772A (ja) 1993-04-14 1994-10-28 Toshiba Corp 電源装置およびカーナビゲーション装置
US5519889A (en) * 1994-02-04 1996-05-21 Ford Motor Company Method and apparatus to conceal RF interference in AM radio reception caused by a switch mode power supply
JP2616582B2 (ja) * 1994-05-09 1997-06-04 日本電気株式会社 Pll周波数シンセサイザ
JP3006540B2 (ja) 1997-05-13 2000-02-07 日本電気株式会社 Pll周波数シンセサイザ
JPH1198033A (ja) * 1997-09-25 1999-04-09 Circuit Design:Kk ワイヤレス・マイクロホン用uhf帯搬送波fm送信機
JPH11122123A (ja) 1997-10-09 1999-04-30 Kokusai Electric Co Ltd 無線受信機
GB2341755A (en) * 1998-09-18 2000-03-22 Nokia Mobile Phones Ltd Radio transceiver switching circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010141590A (ja) * 2008-12-11 2010-06-24 Nec Corp 送信機および送信方法
WO2012120777A1 (ja) * 2011-03-09 2012-09-13 パナソニック株式会社 無線装置
JP2015510310A (ja) * 2012-01-12 2015-04-02 ゼットティーイー コーポレーションZte Corporation 電源装置及びそれによる電源の管理方法並びに無線通信端末

Also Published As

Publication number Publication date
US7003270B2 (en) 2006-02-21
US20030083025A1 (en) 2003-05-01

Similar Documents

Publication Publication Date Title
US6683506B2 (en) CMOS phase locked loop with voltage controlled oscillator having realignment to reference and method for the same
EP0937338A1 (en) Method and apparatus for reducing standby current in communications equipment
JP2003133972A (ja) 無線送信機を有する電子装置
CN114270709A (zh) 具有降低的vco牵引的发射机
JP2919335B2 (ja) Afc型発振回路
US7292107B2 (en) Modulation method and apparatus with adjustable divisors of the dividers in phase-locked loop
JP2001285060A (ja) 高スペクトル純度を有する基準信号の発生を可能にする位相同期ループ
WO2003063337A1 (en) Cmos phase locked loop with voltage controlled oscillator having realignment to reference and method for the same
US6512403B2 (en) Phase-locked loop for reducing frequency lock time
KR20150076825A (ko) 위상 고정 루프 및 그 제어 방법
JP2004266594A (ja) 高速pll周波数シンセサイザー
JP2001044826A (ja) 高周波変調式位相同期ループ回路
JP2000040959A (ja) Pll周波数シンセサイザ
JP2924846B2 (ja) 半導体集積回路
KR100334777B1 (ko) 이동통신 단말기의 주파수 합성부
JP2006186576A (ja) 位相同期ループ形周波数シンセサイザ
JP2002217721A (ja) Pll制御方法及びpll回路
JP2003143007A (ja) 温度補償型高周波発振器および通信機器
JP2007208372A (ja) 送信装置及び制御方法
JP2002314411A (ja) Pll周波数シンセサイザ
JPH03239013A (ja) 位相ロックループ回路
JPH04257119A (ja) ルビジウム原子発振器
JP2002280899A (ja) 不要波抑圧局部発振器
JP2002100983A (ja) 位相同期回路
JPH1117580A (ja) アンテナ整合器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070403