JPH0646485B2 - デイジタルデ−タ記録再生装置 - Google Patents
デイジタルデ−タ記録再生装置Info
- Publication number
- JPH0646485B2 JPH0646485B2 JP772986A JP772986A JPH0646485B2 JP H0646485 B2 JPH0646485 B2 JP H0646485B2 JP 772986 A JP772986 A JP 772986A JP 772986 A JP772986 A JP 772986A JP H0646485 B2 JPH0646485 B2 JP H0646485B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- synchronization information
- counting means
- resync
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は、光ディスク等のように直列的にデータを記憶
する装置において、データ中に同期情報を記録し、再生
時にこの同期情報により同期回復を図るディジタルデー
タ記録再生装置に関するものである。
する装置において、データ中に同期情報を記録し、再生
時にこの同期情報により同期回復を図るディジタルデー
タ記録再生装置に関するものである。
可変語長符号化方法により記録データを符号化して記録
媒体に直列に記録するディジタルデータ記録再生装置に
おいて、記録データの始りを示す同期情報の他にデータ
の途中に区切りを示す再同期情報を挿入して記録し、再
生時に、先頭の同期情報を基準にしてデコードを開始
し、再生の途中でノイズその他何らかの原因でデコーダ
がタイミングずれを生じた場合に、データの途中の再同
期情報を検出してタイミングずれを修正し、正しいデー
タを回復する方式に関しては、特開昭58−161111号公報
に開示されている。この方式によれば、タイミングずれ
によるデータの誤りは再同期情報より先には伝搬せず、
データ全体が誤ってしまうことが防止でき、有効であ
る。
媒体に直列に記録するディジタルデータ記録再生装置に
おいて、記録データの始りを示す同期情報の他にデータ
の途中に区切りを示す再同期情報を挿入して記録し、再
生時に、先頭の同期情報を基準にしてデコードを開始
し、再生の途中でノイズその他何らかの原因でデコーダ
がタイミングずれを生じた場合に、データの途中の再同
期情報を検出してタイミングずれを修正し、正しいデー
タを回復する方式に関しては、特開昭58−161111号公報
に開示されている。この方式によれば、タイミングずれ
によるデータの誤りは再同期情報より先には伝搬せず、
データ全体が誤ってしまうことが防止でき、有効であ
る。
しかしながら、該公開公報に示された方式ではビッドの
同期やバイトの同期については回復されるが、回復され
たデータが先頭の同期情報から何番目のデータにあたる
かは必ずしも保障されない。このような状態が生じる
と、例えば、再同期情報の挿入された範囲をこえて誤り
訂正符号が付された場合には、データの並びに狂いが生
じ訂正不能や誤訂正が生じるという問題があつた。
同期やバイトの同期については回復されるが、回復され
たデータが先頭の同期情報から何番目のデータにあたる
かは必ずしも保障されない。このような状態が生じる
と、例えば、再同期情報の挿入された範囲をこえて誤り
訂正符号が付された場合には、データの並びに狂いが生
じ訂正不能や誤訂正が生じるという問題があつた。
本発明の目的は、先頭の同期情報検出後のノイズ等によ
りデコードタイミングにずれが生じても、データ並びに
ずれが生じないデータ記録再生装置を提供することにあ
る。
りデコードタイミングにずれが生じても、データ並びに
ずれが生じないデータ記録再生装置を提供することにあ
る。
本発明は、先頭の同期情報を基準にしてデータの数を係
数する第二のカウンタを、再同期情報ごとに正しい値に
直すことにより、データ並びのずれを防止するようにし
た点に特徴がある。
数する第二のカウンタを、再同期情報ごとに正しい値に
直すことにより、データ並びのずれを防止するようにし
た点に特徴がある。
以下に、本発明を実施例を用いて説明する。この実施例
は、本発明を光ディスクメモリ装置に適用した場合であ
り、そのセクタフォーマットは第4図に示すように、各
セクタのアドレス情報が記録されているID(Identifi
cation Data)部50と、ユーザデータ部51と、ギャ
ップ(GAP)52,53より構成されている。
は、本発明を光ディスクメモリ装置に適用した場合であ
り、そのセクタフォーマットは第4図に示すように、各
セクタのアドレス情報が記録されているID(Identifi
cation Data)部50と、ユーザデータ部51と、ギャ
ップ(GAP)52,53より構成されている。
ユーザデータ部51は第2図に示すように、クロック再
生回路(図示せず)の再生クロックを再生信号と同期さ
せるためのUFOSYNC,先頭の同期情報(SYNC),再同期
情報(RESYNC),および1376バイトのデータより構成さ
れる。
生回路(図示せず)の再生クロックを再生信号と同期さ
せるためのUFOSYNC,先頭の同期情報(SYNC),再同期
情報(RESYNC),および1376バイトのデータより構成さ
れる。
この例によれば、1ブロックはデータ32バイトと、こ
れに付された1バイトのRESYNCから構成されており、1
セクタ内には43ブロックが存在する。なお、このデー
タ構成はあくまで一例であり、本発明はこれに限定され
るものではなく、多種のフォーマット構成が考えられ
る。
れに付された1バイトのRESYNCから構成されており、1
セクタ内には43ブロックが存在する。なお、このデー
タ構成はあくまで一例であり、本発明はこれに限定され
るものではなく、多種のフォーマット構成が考えられ
る。
第1図に、本発明の一実施例の回路構成を示す。本実施
例においては記録データ符号方式として、ラン長制限可
変語長符号化(Run Length Limited Variable Length C
oding ;RLL)方式を採用している。
例においては記録データ符号方式として、ラン長制限可
変語長符号化(Run Length Limited Variable Length C
oding ;RLL)方式を採用している。
同図において、20はRLLデコーダ、21はSYNC検出
器、22はRESYNC検出器、32はRESYNCゲート発生器、
23はデータ直列−並列変換器、24は1バイトごとの
クロックを生成する8分周期、25は33バイト計数ご
とにキャリを発生する第一のカウンタ、26は第一のカ
ウンタ25のキャリをクロックとして43ブロックの計
数を行なう第二のカウンタ、27は、直列並列変換器2
3で並列信号に変換されたデータをカウンタ25,26
の出力で示されるアドレスに記憶する半導体メモリ、2
8はデコーダ、29はデータラッチ、30はRゲー
ト、31はANDゲートである。
器、22はRESYNC検出器、32はRESYNCゲート発生器、
23はデータ直列−並列変換器、24は1バイトごとの
クロックを生成する8分周期、25は33バイト計数ご
とにキャリを発生する第一のカウンタ、26は第一のカ
ウンタ25のキャリをクロックとして43ブロックの計
数を行なう第二のカウンタ、27は、直列並列変換器2
3で並列信号に変換されたデータをカウンタ25,26
の出力で示されるアドレスに記憶する半導体メモリ、2
8はデコーダ、29はデータラッチ、30はRゲー
ト、31はANDゲートである。
光ディスク(図示せず)より再生された直列再生データ
1と、この再生データに同期するようクロック再生回路
(図示せず)で生成された再生クロック2は、RLLデコ
ーダ20、SYNC検出器21、RESYNC検出器22に入力さ
れる。デコードデータ3の各ビットに対応したデコード
クロック4は、再生クロック2の1/2の周波数であるた
めRLLデコーダ20の内部で再生クロック2を分周して
得られるが、分周後のクロックの位相が二種類存在し、
正しい位相のクロックを選択するために、SYNC信号5や
RESYNC信号6が使用される。
1と、この再生データに同期するようクロック再生回路
(図示せず)で生成された再生クロック2は、RLLデコ
ーダ20、SYNC検出器21、RESYNC検出器22に入力さ
れる。デコードデータ3の各ビットに対応したデコード
クロック4は、再生クロック2の1/2の周波数であるた
めRLLデコーダ20の内部で再生クロック2を分周して
得られるが、分周後のクロックの位相が二種類存在し、
正しい位相のクロックを選択するために、SYNC信号5や
RESYNC信号6が使用される。
直列データであるデコードデータ3を、データ直列−並
列変換器23で並列データ8に変換してバイト単位で半
導体メモリ装置27に記憶させるために、デコードクロ
ック4から8分周器24で1バイトごとのクロック7が
生成される。このバイトクロック7を並列データ8と同
期させるため、SYNC信号5、RESYNC信号6を使用して、
8分周器24をリセットする。カウンタ25,26は1
セクタ内のデータ数を計数するカウンタであり、各セク
ターの先頭でリセット信号11でリセットされる。
列変換器23で並列データ8に変換してバイト単位で半
導体メモリ装置27に記憶させるために、デコードクロ
ック4から8分周器24で1バイトごとのクロック7が
生成される。このバイトクロック7を並列データ8と同
期させるため、SYNC信号5、RESYNC信号6を使用して、
8分周器24をリセットする。カウンタ25,26は1
セクタ内のデータ数を計数するカウンタであり、各セク
ターの先頭でリセット信号11でリセットされる。
カウンタ25は1ブロック長を計数するものであり、バ
イトクロック7を33個(RESYNC1バイト+データ32
バイト)計数ごとにキャリ9を出力し初期値にもどる。
またこのカウンタ25はRESYNC信号6によっても初期値
にリセットされる。
イトクロック7を33個(RESYNC1バイト+データ32
バイト)計数ごとにキャリ9を出力し初期値にもどる。
またこのカウンタ25はRESYNC信号6によっても初期値
にリセットされる。
通常はカウンタ25の周期とRESYNCの周期は同一である
ためカウンタ25は連続した計数動作を行なう。
ためカウンタ25は連続した計数動作を行なう。
キャリ9はRゲート30を経由してカウンタ2に入力
されカウンタ26の値を1だけ進める。このカウンタ2
6は1セクタ内のRESYNCで区切られたブロックを数える
ためのものであり、本例の場合は43計数ごとにキャリ
10を出力する。このキャリ10はデータ終了信号とし
てシステム制御部(図示せず)に入力される。
されカウンタ26の値を1だけ進める。このカウンタ2
6は1セクタ内のRESYNCで区切られたブロックを数える
ためのものであり、本例の場合は43計数ごとにキャリ
10を出力する。このキャリ10はデータ終了信号とし
てシステム制御部(図示せず)に入力される。
SYNC検出器21、RESYNC検出器22は、あらかじめ定め
られたパターンをSYNC検出器21、RESYNC検出器22の
中に保持しておいて、これらのパターンと再生データの
パターンとが一致したとき、SYNCおよびRESYNCと判定・
検出する。したがってSYNCパターンの一要素をRESYNCパ
ターンと同一のパターンに設定しておけば、検出回路の
共用も可能である。
られたパターンをSYNC検出器21、RESYNC検出器22の
中に保持しておいて、これらのパターンと再生データの
パターンとが一致したとき、SYNCおよびRESYNCと判定・
検出する。したがってSYNCパターンの一要素をRESYNCパ
ターンと同一のパターンに設定しておけば、検出回路の
共用も可能である。
RESYNCパターンは、ユーザデータ中にも同一のパターン
が出現するので、RESYNCゲート発生器32で、SYNC信号
5あるいはRESYNC信号6を基準に、マスタクロック12
を計数してRESYNCゲート13を生成し、該RESYNCゲート
13がオンの間に到来するRESYNC信号のみをRESYNC検出
器22で検出することにより、RESYNCの誤検出を防止す
る。
が出現するので、RESYNCゲート発生器32で、SYNC信号
5あるいはRESYNC信号6を基準に、マスタクロック12
を計数してRESYNCゲート13を生成し、該RESYNCゲート
13がオンの間に到来するRESYNC信号のみをRESYNC検出
器22で検出することにより、RESYNCの誤検出を防止す
る。
RESYNCによるタイミング修正時の動作を第3図のタイム
チャートによって説明する。
チャートによって説明する。
先ず、同図(a)に示されているように、RESYNC信号6
が、カウンタ25の計数値15がバイトクロック7によ
り初期値(o)にリセットされるよりも早い時点で検出さ
れた場合、カウンタ25は該RESYNC信号6によって
“0”にリセットされる。一方、デコーダ28は、カウ
ンタ25の出力値をデコーダ28でデコードし、“0〜
15”のときは“L”,”16〜32”のときは“H”
を出力し、データラッチ29は8分周器24から出力さ
れるバイトクロック7より1クロック分遅れたタイミン
グで、入力信号レベルをラッチする。したがって、RESY
NC信号6がカウンタ25の計数値15のバイトクロック
7によるリセットよりも先行した場合にはゲート信号1
4は“H”であり、ANDゲート31を通過したRESYNC信
号6,17はORゲート30を経由してカウンタ26に
供給されカウント値16を1だけ進める。
が、カウンタ25の計数値15がバイトクロック7によ
り初期値(o)にリセットされるよりも早い時点で検出さ
れた場合、カウンタ25は該RESYNC信号6によって
“0”にリセットされる。一方、デコーダ28は、カウ
ンタ25の出力値をデコーダ28でデコードし、“0〜
15”のときは“L”,”16〜32”のときは“H”
を出力し、データラッチ29は8分周器24から出力さ
れるバイトクロック7より1クロック分遅れたタイミン
グで、入力信号レベルをラッチする。したがって、RESY
NC信号6がカウンタ25の計数値15のバイトクロック
7によるリセットよりも先行した場合にはゲート信号1
4は“H”であり、ANDゲート31を通過したRESYNC信
号6,17はORゲート30を経由してカウンタ26に
供給されカウント値16を1だけ進める。
逆に、第3図(b)に示されているように、カウンタ25
の計数値15がバイトクロック7によってリセットされ
る時点より遅れた時点で、RESYNC信号6が検出された場
合には、カウンタ25は既に自らの周期で“0”になっ
ており、カウンタ26はカウンタ25のキャリによりす
でにカウント値が1だけ進んでいる。一方、この時に
は、ゲート信号14は“L”になているのでRESYNC信号
6はANDゲート31で阻止され、カウンタ26には入力
されない。このため、カウンタ26が該RESYNC信号6に
よって再度カウントアップされることはない。
の計数値15がバイトクロック7によってリセットされ
る時点より遅れた時点で、RESYNC信号6が検出された場
合には、カウンタ25は既に自らの周期で“0”になっ
ており、カウンタ26はカウンタ25のキャリによりす
でにカウント値が1だけ進んでいる。一方、この時に
は、ゲート信号14は“L”になているのでRESYNC信号
6はANDゲート31で阻止され、カウンタ26には入力
されない。このため、カウンタ26が該RESYNC信号6に
よって再度カウントアップされることはない。
このように、本実施例によればRESYNC信号検出位置がど
こにあっても、カウンタ26の値は正しい値になるの
で、1セクタ内のブロックの位置がメモリアドレス上で
ずれることなく記憶される。
こにあっても、カウンタ26の値は正しい値になるの
で、1セクタ内のブロックの位置がメモリアドレス上で
ずれることなく記憶される。
したがって、RESYNC信号でタイミング修正が行なわれる
以前のデコードデータが誤っていても、修正以降はビッ
ト同期、バイト同期、ブロック同期がすべて正しく再生
されるので、この後、誤り訂正府号による訂正も正しく
行なえる。
以前のデコードデータが誤っていても、修正以降はビッ
ト同期、バイト同期、ブロック同期がすべて正しく再生
されるので、この後、誤り訂正府号による訂正も正しく
行なえる。
本発明によれば、先頭同期情報検出後のノイズなどの影
響で可変語長符号化方式のデコードタイミングがずれ、
ビット同期、バイト同期、ブロック同期がずれたとして
も、再同期情報検出により、ビット同期、バイト同期だ
けではなくブロック同期も修正されるという効果があ
る。
響で可変語長符号化方式のデコードタイミングがずれ、
ビット同期、バイト同期、ブロック同期がずれたとして
も、再同期情報検出により、ビット同期、バイト同期だ
けではなくブロック同期も修正されるという効果があ
る。
第1図は本発明による一実施例のブロック図、第2図は
ユーザデータ部のフォーマット、第3図は第1図の要部
の信号のタイムチャート、第4図はセクタ・フォーマッ
トである。 20……RLLデコーダ、21……SYNC検出器、 22……RESYNC検出器、24……8分周器、 25……下位カウンタ、26……上位カウンタ、 27……半導体メモリ装置、28……デコーダ、 29……データラッチ、30……ORゲート、31……
ANDゲート
ユーザデータ部のフォーマット、第3図は第1図の要部
の信号のタイムチャート、第4図はセクタ・フォーマッ
トである。 20……RLLデコーダ、21……SYNC検出器、 22……RESYNC検出器、24……8分周器、 25……下位カウンタ、26……上位カウンタ、 27……半導体メモリ装置、28……デコーダ、 29……データラッチ、30……ORゲート、31……
ANDゲート
Claims (2)
- 【請求項1】所定数のデータとデータの区切りを示す再
同期情報とによりブロックを構成し、複数のブロックに
よりセクタを構成し、セクタの先頭に同期情報を付加し
て記録媒体に記録を行うデータ記録再生装置において、 前記記録媒体の再生信号からセクタの先頭を検出する同
期情報検出手段と、 前記データの区切りを検出する再同期情報検出手段と、 前記データを復調する復調手段と、 前記再同期情報検出信号により初期値にセットされ、該
再同期情報で区切られるブロック内のデータ数を所定数
計数する毎にキャリ信号を出力して前記初期値に戻る第
一の計数手段と、 前記第一の計数手段がキャリ信号を出力する前に前記再
同期情報が検出された時には再同期情報検出信号を通過
させ、該キャリ信号を出力した後に前記再同期情報が検
出された時には該再同期情報検出信号の通過を阻止する
ように、前記第一の計数手段の値により該再同期情報検
出信号の通過を制御するゲート手段と、 該第一の計数手段のキャリ信号及び該ゲート手段の出力
信号とをクロックとしブロック数を計数する第二の計数
手段と、 前記第一の計数手段の計数値を下位アドレスとし、前記
第二の計数手段の計数値を上位アドレスとして、復調し
たデータを記憶する記憶手段とを具備したことを特徴と
するディジタルデータ記録再生装置。 - 【請求項2】前記第二の計数手段は、1セクタ内の再同
期情報で区切られたブロック数を計数し、所定のブロッ
ク数に達するとデータ終了信号を出力するものであるこ
とを特徴とする特許請求の範囲第1項記載のディジタル
データ記録再生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP772986A JPH0646485B2 (ja) | 1986-01-17 | 1986-01-17 | デイジタルデ−タ記録再生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP772986A JPH0646485B2 (ja) | 1986-01-17 | 1986-01-17 | デイジタルデ−タ記録再生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62165769A JPS62165769A (ja) | 1987-07-22 |
JPH0646485B2 true JPH0646485B2 (ja) | 1994-06-15 |
Family
ID=11673798
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP772986A Expired - Lifetime JPH0646485B2 (ja) | 1986-01-17 | 1986-01-17 | デイジタルデ−タ記録再生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0646485B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2911704B2 (ja) * | 1993-02-16 | 1999-06-23 | パイオニア株式会社 | ディジタル信号再生装置 |
-
1986
- 1986-01-17 JP JP772986A patent/JPH0646485B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS62165769A (ja) | 1987-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6412143B2 (ja) | ||
GB2038593A (en) | Apparatus for extracting a synchronizing signal | |
JPH06195893A (ja) | データ記録方法及び装置 | |
EP0322782B1 (en) | Circuit for detecting a synchronizing signal | |
JPH0766630B2 (ja) | 情報記憶装置 | |
JPS6215946B2 (ja) | ||
JP2592054B2 (ja) | データ記録方法 | |
US5625505A (en) | Method of and apparatus for regenerating partial-response record signal | |
US5905704A (en) | Data reproducing apparatus for reproducing data from sector units of a recording medium | |
JPS6016028B2 (ja) | タイムコ−ド読取装置 | |
JPH0646485B2 (ja) | デイジタルデ−タ記録再生装置 | |
JPS6136306B2 (ja) | ||
JPH06132923A (ja) | デジタルデータ受信回路 | |
JP3210323B2 (ja) | Resync検出回路 | |
JPH04117672A (ja) | ディジタル情報信号のための同期方法および同期回路 | |
JPH0343814B2 (ja) | ||
JPH0793904A (ja) | 情報記録装置および情報再生装置および光ディスク | |
JP2000260131A (ja) | 同期信号の検出保護方法およびその検出保護回路 | |
JPS6272242A (ja) | デイジタル信号の伝送方法及び装置 | |
KR100223883B1 (ko) | 광 디스크 기록재생기의 회전제어장치 | |
JPS5894254A (ja) | デイジタル信号伝送装置 | |
JPS6028076A (ja) | デ−タ復調方式 | |
JPH0287368A (ja) | 再生装置 | |
JPH0431213B2 (ja) | ||
JPS59221809A (ja) | デイジタル信号伝送における同期信号検出回路 |