JP3348308B2 - フレーム同期信号分離回路 - Google Patents
フレーム同期信号分離回路Info
- Publication number
- JP3348308B2 JP3348308B2 JP12552393A JP12552393A JP3348308B2 JP 3348308 B2 JP3348308 B2 JP 3348308B2 JP 12552393 A JP12552393 A JP 12552393A JP 12552393 A JP12552393 A JP 12552393A JP 3348308 B2 JP3348308 B2 JP 3348308B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- synchronization signal
- frame synchronization
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronizing For Television (AREA)
Description
【0001】
【産業上の利用分野】この発明は、特に、MUSE方式
のビデオディスクプレーヤにおいて、フレーム同期信号
の検出に用いて好適なフレーム同期信号分離回路に関す
る。
のビデオディスクプレーヤにおいて、フレーム同期信号
の検出に用いて好適なフレーム同期信号分離回路に関す
る。
【0002】
【従来の技術】MUSE方式のビデオディスクプレーヤ
が開発されている。MUSE方式のビデオディスクに
は、MUSE方式の高品位テレビジョン信号がFM変調
されて記録される。MUSE方式のビデオディスクプレ
ーヤは、このMUSE方式のビデオディスクの再生信号
を復調し、MUSE方式の高品位テレビジョン信号を出
力する。このMUSE方式のビデオディスクプレーヤの
出力は、MUSEデコーダに供給される。MUSEデコ
ーダで、高品位テレビジョン信号及びその音声がデコー
ドされる。
が開発されている。MUSE方式のビデオディスクに
は、MUSE方式の高品位テレビジョン信号がFM変調
されて記録される。MUSE方式のビデオディスクプレ
ーヤは、このMUSE方式のビデオディスクの再生信号
を復調し、MUSE方式の高品位テレビジョン信号を出
力する。このMUSE方式のビデオディスクプレーヤの
出力は、MUSEデコーダに供給される。MUSEデコ
ーダで、高品位テレビジョン信号及びその音声がデコー
ドされる。
【0003】このようなMUSE方式のビデオディスク
プーヤでは、スピンドルサーボやTBC(タイム・ベー
ス・コレクタ)の基準信号として、MUSE信号のフレ
ーム周期の信号が必要である。このフレーム周期の信号
として、MUSE方式で第1フィールドのライン番号1
〜2に送られているフレームパルスが利用される。
プーヤでは、スピンドルサーボやTBC(タイム・ベー
ス・コレクタ)の基準信号として、MUSE信号のフレ
ーム周期の信号が必要である。このフレーム周期の信号
として、MUSE方式で第1フィールドのライン番号1
〜2に送られているフレームパルスが利用される。
【0004】図4は、MUSE方式の伝送信号の構成を
示すものである。図4に示すように、第1フィールドの
ライン番号1〜2には、等化用のVIT信号とフレーム
パルスが挿入される。ライン番号3〜46には、音声デ
ータが割り当てられる。ライン番号43〜558にはC
信号が、ライン番号47〜562にはY信号が夫々割り
当てられる。ライン番号559〜563には、伝送コン
トロール信号が割り当てられる。ライン番号563はク
ランプレベルとされる。
示すものである。図4に示すように、第1フィールドの
ライン番号1〜2には、等化用のVIT信号とフレーム
パルスが挿入される。ライン番号3〜46には、音声デ
ータが割り当てられる。ライン番号43〜558にはC
信号が、ライン番号47〜562にはY信号が夫々割り
当てられる。ライン番号559〜563には、伝送コン
トロール信号が割り当てられる。ライン番号563はク
ランプレベルとされる。
【0005】第2フィールドのライン番号564は番組
伝送制御信号等の伝送用に割り当てられる。第2フィー
ルドのライン番号565〜608には、音声データが割
り当てられる。ライン番号605〜1120にはC信号
が、ライン番号1121〜1125は伝送用コントロー
ル信号とされる。
伝送制御信号等の伝送用に割り当てられる。第2フィー
ルドのライン番号565〜608には、音声データが割
り当てられる。ライン番号605〜1120にはC信号
が、ライン番号1121〜1125は伝送用コントロー
ル信号とされる。
【0006】この第1フィールドのライン番号1〜2の
フレームパルスは、図5A及び図5Bに示すようなパタ
ーンとされる。図5Aは、ライン番号1に挿入されてい
るフレームパルスのパターンを示すものである。図5B
は、ライン番号2に挿入されているフレームパルスのパ
ターンを示すものである。図5A及び図5Bに示すよう
に、フレームパルスは特有なパターンであり、ライン番
号1のフレームパルスとライン番号2のフレームパルス
とは反転されている。
フレームパルスは、図5A及び図5Bに示すようなパタ
ーンとされる。図5Aは、ライン番号1に挿入されてい
るフレームパルスのパターンを示すものである。図5B
は、ライン番号2に挿入されているフレームパルスのパ
ターンを示すものである。図5A及び図5Bに示すよう
に、フレームパルスは特有なパターンであり、ライン番
号1のフレームパルスとライン番号2のフレームパルス
とは反転されている。
【0007】従来、フレームパルス分離回路は、ライン
番号1とライン番号2とで反転していることと、フレー
ム同期信号とこのフレーム同期信号を4伝送クロック分
遅延させた信号を反転させた信号とは一致することを利
用して、フレームパルスを検出する構成とされている。
番号1とライン番号2とで反転していることと、フレー
ム同期信号とこのフレーム同期信号を4伝送クロック分
遅延させた信号を反転させた信号とは一致することを利
用して、フレームパルスを検出する構成とされている。
【0008】つまり、図6A及び図6Bで示すように、
ライン番号1の2値化フレームパルス(図6A)とライ
ン番号2の2値化フレームパルス(図6B)とは反転さ
れている。そして、図7A及び図7Bに示すように、2
値化フレームパルス(図7A)と、4伝送クロック分
(240n秒)遅延させたフレームパルス(図7B)を
反転させた信号とは、パターンが一致する。
ライン番号1の2値化フレームパルス(図6A)とライ
ン番号2の2値化フレームパルス(図6B)とは反転さ
れている。そして、図7A及び図7Bに示すように、2
値化フレームパルス(図7A)と、4伝送クロック分
(240n秒)遅延させたフレームパルス(図7B)を
反転させた信号とは、パターンが一致する。
【0009】図8は、このようにしてフレームパルスを
検出する従来のフレーム同期信号分離回路の一例であ
る。図8において、入力端子101に2値化されたMU
SE信号が供給される。この2値化MUSE信号がEX
−ORゲート102の一端に供給されると共に、1H遅
延回路103を介して、EX−ORゲート102の他端
に供給される。また、入力端子101からの2値化MU
SE信号がEX−ORゲート104の一端に供給される
と共に、4クロック遅延回路105を介して、EX−O
Rゲート104の他端に供給される。EX−ORゲート
102及び104の出力がANDゲート107に供給さ
れる。ANDゲート107の出力が出力端子108から
出力される。
検出する従来のフレーム同期信号分離回路の一例であ
る。図8において、入力端子101に2値化されたMU
SE信号が供給される。この2値化MUSE信号がEX
−ORゲート102の一端に供給されると共に、1H遅
延回路103を介して、EX−ORゲート102の他端
に供給される。また、入力端子101からの2値化MU
SE信号がEX−ORゲート104の一端に供給される
と共に、4クロック遅延回路105を介して、EX−O
Rゲート104の他端に供給される。EX−ORゲート
102及び104の出力がANDゲート107に供給さ
れる。ANDゲート107の出力が出力端子108から
出力される。
【0010】EX−ORゲート102により、ライン番
号1のパターンとライン番号2のパターンとが反転され
ているかどうかが検出される。EX−ORゲート104
により、入力パターンと4伝送クロック分遅延させたパ
ターンの反転とが一致するかどうかが検出される。この
ANDゲート107の出力がフレームパルスの検出信号
として出力端子108から出力される。
号1のパターンとライン番号2のパターンとが反転され
ているかどうかが検出される。EX−ORゲート104
により、入力パターンと4伝送クロック分遅延させたパ
ターンの反転とが一致するかどうかが検出される。この
ANDゲート107の出力がフレームパルスの検出信号
として出力端子108から出力される。
【0011】
【発明が解決しようとする課題】特に、MUSE方式の
ビデオディスクでは、ディスクの欠陥等のより、再生信
号中にノイズが含まれることがある。上述の従来のフレ
ーム同期信号の検出回路では、フレームパルス中にノイ
ズが含まれていると、フレーム同期信号の検出が不能に
なる。
ビデオディスクでは、ディスクの欠陥等のより、再生信
号中にノイズが含まれることがある。上述の従来のフレ
ーム同期信号の検出回路では、フレームパルス中にノイ
ズが含まれていると、フレーム同期信号の検出が不能に
なる。
【0012】したがって、この発明の目的は、ノイズが
含まれている場合でも、MUSE信号中のフレームパル
スを確実に検出できるフレーム同期信号分離出回路を提
供することにある。
含まれている場合でも、MUSE信号中のフレームパル
スを確実に検出できるフレーム同期信号分離出回路を提
供することにある。
【0013】この発明は、所定パターンのフレーム同期
信号を含むビデオ信号中からフレーム同期信号を分離す
るフレーム同期信号分離回路において、2値化され、伝
送クロックでパルス化された入力信号が供給されるシフ
トレジスタと、シフトレジスタの出力をフレーム同期信
号のパターンに応じて反転するインバータと、シフトレ
ジスタの出力及びインバータの出力を加算する加算回路
とからなり、加算回路の出力からパターン不一致量を得
るようにしたパターン不一致量検出手段と、パターン不
一致検出手段から出力されるパターン不一致量と検出レ
ベルとを比較し、この比較出力からフレーム同期信号を
検出するようにし、検出レベルをノイズ量に応じてゼロ
よりも大きい任意に設定可能である、フレーム同期信号
検出手段とからなることを特徴としたフレーム同期信号
分離回路である。
信号を含むビデオ信号中からフレーム同期信号を分離す
るフレーム同期信号分離回路において、2値化され、伝
送クロックでパルス化された入力信号が供給されるシフ
トレジスタと、シフトレジスタの出力をフレーム同期信
号のパターンに応じて反転するインバータと、シフトレ
ジスタの出力及びインバータの出力を加算する加算回路
とからなり、加算回路の出力からパターン不一致量を得
るようにしたパターン不一致量検出手段と、パターン不
一致検出手段から出力されるパターン不一致量と検出レ
ベルとを比較し、この比較出力からフレーム同期信号を
検出するようにし、検出レベルをノイズ量に応じてゼロ
よりも大きい任意に設定可能である、フレーム同期信号
検出手段とからなることを特徴としたフレーム同期信号
分離回路である。
【0014】
【0015】この発明では、加算回路の出力が供給され
るコパレータを設け、コンパレータで加算回路から出力
されるパターン不一致量と検出レベルとを比較し、この
比較出力からフレーム同期信号を検出するようにし、検
出レベルは任意に設定可能である。
るコパレータを設け、コンパレータで加算回路から出力
されるパターン不一致量と検出レベルとを比較し、この
比較出力からフレーム同期信号を検出するようにし、検
出レベルは任意に設定可能である。
【0016】
【作用】入力信号のパターンとフレーム同期信号のパタ
ーンとを比較してフレーム同期信号を検出している。そ
して、パターンの不一致量と検出レベルとを比較し、こ
の検出レベルを任意に設定することができる。このた
め、ノイズが発生してもフレーム同期信号を確実に検出
することができる。
ーンとを比較してフレーム同期信号を検出している。そ
して、パターンの不一致量と検出レベルとを比較し、こ
の検出レベルを任意に設定することができる。このた
め、ノイズが発生してもフレーム同期信号を確実に検出
することができる。
【0017】
【実施例】以下、この発明の一実施例について図面を参
照して説明する。図1は、この発明が適用できるビデオ
ディスクプレーヤの概要を示すものである。図1におい
て、1はビデオディスクである。ビデオディスク1に
は、MUSE方式の高品位テレビジョン信号がFM変調
されて記録されている。ビデオディスク1は、スピンド
ルモータ2により回転される。
照して説明する。図1は、この発明が適用できるビデオ
ディスクプレーヤの概要を示すものである。図1におい
て、1はビデオディスクである。ビデオディスク1に
は、MUSE方式の高品位テレビジョン信号がFM変調
されて記録されている。ビデオディスク1は、スピンド
ルモータ2により回転される。
【0018】ビデオディスク1に対してして、光ピック
アップ3が設けられる。光ピックアップ3の出力が再生
アンプ(図示せず)を介して、復調回路4に供給される
と共に、クロック発生回路5に供給される。クロック発
生回路5は、再生パイロット信号を基に、例えば周波数
16.2MHzの伝送クロックを形成する。この伝送ク
ロックは、フレーム同期信号分離回路7に供給される。
アップ3が設けられる。光ピックアップ3の出力が再生
アンプ(図示せず)を介して、復調回路4に供給される
と共に、クロック発生回路5に供給される。クロック発
生回路5は、再生パイロット信号を基に、例えば周波数
16.2MHzの伝送クロックを形成する。この伝送ク
ロックは、フレーム同期信号分離回路7に供給される。
【0019】復調回路4で、光ピックアップ3の出力信
号がFM復調され、復調回路4からは、再生されたMU
SE方式の高品位テレビジョ信号か出力される。この復
調回路4の出力がTBC(タイム・ベース・コレクタ)
回路6に供給されると共に、フレーム同期信号分離回路
7に供給される。
号がFM復調され、復調回路4からは、再生されたMU
SE方式の高品位テレビジョ信号か出力される。この復
調回路4の出力がTBC(タイム・ベース・コレクタ)
回路6に供給されると共に、フレーム同期信号分離回路
7に供給される。
【0020】フレーム同期信号分離回路7は、各フレー
ムの先頭のライン番号1及び2で送られてくるフレーム
パルスを検出し、再生フレーム同期信号を形成するもの
である。この再生フレーム同期信号は、TBC回路6に
供給されると共に、スピンドルサーボ回路8に供給され
る。
ムの先頭のライン番号1及び2で送られてくるフレーム
パルスを検出し、再生フレーム同期信号を形成するもの
である。この再生フレーム同期信号は、TBC回路6に
供給されると共に、スピンドルサーボ回路8に供給され
る。
【0021】基準フレーム同期信号発生回路9は、例え
ば周波数16.2MHzの基準伝送クロックから、基準
フレーム同期信号を形成するものである。この基準フレ
ーム同期信号は、TBC回路6に供給されると共に、ス
ピンドルサーボ回路8に供給される。
ば周波数16.2MHzの基準伝送クロックから、基準
フレーム同期信号を形成するものである。この基準フレ
ーム同期信号は、TBC回路6に供給されると共に、ス
ピンドルサーボ回路8に供給される。
【0022】TBC回路6は、フレーム同期信号分離回
路7からの再生フレーム同期信号に基づいて進められる
書き込みアドレスにより再生信号をメモリに書き込み、
基準フレーム同期信号発生回路9からの基準フレーム同
期信号に基づいて進められる読み出しアドレスによりメ
モリに蓄えられている信号を読み出すことにより、時間
軸変動成分を除去する。このTBC回路6の出力が出力
端子10から出力される。
路7からの再生フレーム同期信号に基づいて進められる
書き込みアドレスにより再生信号をメモリに書き込み、
基準フレーム同期信号発生回路9からの基準フレーム同
期信号に基づいて進められる読み出しアドレスによりメ
モリに蓄えられている信号を読み出すことにより、時間
軸変動成分を除去する。このTBC回路6の出力が出力
端子10から出力される。
【0023】スピンドルサーボ回路8は、フレーム同期
信号分離回路7からの再生フレーム同期信号の位相と、
基準フレーム同期信号発生回路9からの基準フレーム同
期信号の位相とを比較し、この比較出力に基づく信号を
スピンドルモータ2に与え、スピンドルモータ2の回転
を制御するものである。
信号分離回路7からの再生フレーム同期信号の位相と、
基準フレーム同期信号発生回路9からの基準フレーム同
期信号の位相とを比較し、この比較出力に基づく信号を
スピンドルモータ2に与え、スピンドルモータ2の回転
を制御するものである。
【0024】図2は、フレーム同期分離回路7の具体構
成を示すものである。図2において、入力端子21にM
USE信号が供給される。このMUSE信号がハイパス
フィルタ22に供給される。ハイパスフィルタ22で、
直流変動成分が除去される。ハイパスフィルタ22の出
力がコンパレータ23に供給される。コンパレータ23
により、入力信号が2値化される。コンパレータ23の
出力がDフリップフロップ24に供給される。Dフリッ
プフロップ24には、端子25から例えば16.2MH
zの伝送クロックが供給される。
成を示すものである。図2において、入力端子21にM
USE信号が供給される。このMUSE信号がハイパス
フィルタ22に供給される。ハイパスフィルタ22で、
直流変動成分が除去される。ハイパスフィルタ22の出
力がコンパレータ23に供給される。コンパレータ23
により、入力信号が2値化される。コンパレータ23の
出力がDフリップフロップ24に供給される。Dフリッ
プフロップ24には、端子25から例えば16.2MH
zの伝送クロックが供給される。
【0025】Dフリップフロップ24の出力がシフトレ
ジスタ26に供給される。シフトレジスタ26には、端
子27から例えば周波数16.2MHzの伝送クロック
の4倍の周期のクロックが供給される。このクロックに
より、シフトレジスタ26からは、4サンプル毎の2値
化MUSE信号のサンプリングデータが出力される。
ジスタ26に供給される。シフトレジスタ26には、端
子27から例えば周波数16.2MHzの伝送クロック
の4倍の周期のクロックが供給される。このクロックに
より、シフトレジスタ26からは、4サンプル毎の2値
化MUSE信号のサンプリングデータが出力される。
【0026】シフトレジスタ26の出力に対して、フレ
ームパルスのパターンに対応してインバータ28、2
8、28、…が設けられる。すなわち、2値化フレーム
パルスは、図3に示すようなパターンとされる。この場
合には、サンプル値T2 、T4〜T34、T36〜T39が出
力される出力端子に対応して、インバータ28、28、
28、…が設けられる。
ームパルスのパターンに対応してインバータ28、2
8、28、…が設けられる。すなわち、2値化フレーム
パルスは、図3に示すようなパターンとされる。この場
合には、サンプル値T2 、T4〜T34、T36〜T39が出
力される出力端子に対応して、インバータ28、28、
28、…が設けられる。
【0027】シフトレジスタ26の出力及びインバータ
28、28、28、…を介されたシフトレジスタ26の
出力が加算回路29に供給される。加算回路29で、各
入力端子の出力が加算される。
28、28、28、…を介されたシフトレジスタ26の
出力が加算回路29に供給される。加算回路29で、各
入力端子の出力が加算される。
【0028】加算回路29の出力がディジタルコンパレ
ータ30に供給される。ディジタルコンパレータ30に
は、入力端子31から検出レベル設定値Aが供給され
る。ディジタルコンパレータ30で、加算回路29の出
力Bと、入力端子31からの検出レベルの設定値Aとが
比較される。このディジタルコンパレータ30の出力か
ら、フレームパルスの検出信号が得られる。このフレー
ムパルスの検出信号が出力端子32から出力される。
ータ30に供給される。ディジタルコンパレータ30に
は、入力端子31から検出レベル設定値Aが供給され
る。ディジタルコンパレータ30で、加算回路29の出
力Bと、入力端子31からの検出レベルの設定値Aとが
比較される。このディジタルコンパレータ30の出力か
ら、フレームパルスの検出信号が得られる。このフレー
ムパルスの検出信号が出力端子32から出力される。
【0029】シフトレジスタ26と加算回路29との間
には、フレームパルスのパターンに対応してインバータ
28、28、28、…が設けられている。したがって、
フレームパルスのパターンが入力されると、加算回路2
9には全て「0」が入力される。加算回路29の出力
は、フレームパルスのパターンにどれくらい近いかを現
す。加算回路29の出力が小さい程、フレームパルスの
パターンに近いパターンが入力されたことになる。フレ
ームパルスに完全に一致したパターンが入力されたな
ら、加算回路29には全て「0」が入力されるので、加
算回路29の出力Bは「0」になる。入力パターンがフ
レームパルスのパターンと全く一致していなければ、加
算回路29の出力は「41」になる。
には、フレームパルスのパターンに対応してインバータ
28、28、28、…が設けられている。したがって、
フレームパルスのパターンが入力されると、加算回路2
9には全て「0」が入力される。加算回路29の出力
は、フレームパルスのパターンにどれくらい近いかを現
す。加算回路29の出力が小さい程、フレームパルスの
パターンに近いパターンが入力されたことになる。フレ
ームパルスに完全に一致したパターンが入力されたな
ら、加算回路29には全て「0」が入力されるので、加
算回路29の出力Bは「0」になる。入力パターンがフ
レームパルスのパターンと全く一致していなければ、加
算回路29の出力は「41」になる。
【0030】ディジタルコンパレータ30は、加算回路
29の出力Bが、入力端子31からの検出レベル設定値
Aより小さくなると(B≧A)、フレームパルスのパタ
ーンに近いパターンが入力されたとして、フレームパル
スの検出信号を出力する。入力端子31からの検出レベ
ル設定値Aを大きくすれば、再生されたMUSE信号中
に含まれるノイズ量が多い場合でも、フレームパルスを
検出できる。しかし、この検出レベル設定値Aをあまり
大きくすると、フレームパルスが誤検出される可能性が
高くなる。この検出レベル設定値Aは、再生されたMU
SE信号中に含まれるノイズ量に応じて、適宜設定可能
である。
29の出力Bが、入力端子31からの検出レベル設定値
Aより小さくなると(B≧A)、フレームパルスのパタ
ーンに近いパターンが入力されたとして、フレームパル
スの検出信号を出力する。入力端子31からの検出レベ
ル設定値Aを大きくすれば、再生されたMUSE信号中
に含まれるノイズ量が多い場合でも、フレームパルスを
検出できる。しかし、この検出レベル設定値Aをあまり
大きくすると、フレームパルスが誤検出される可能性が
高くなる。この検出レベル設定値Aは、再生されたMU
SE信号中に含まれるノイズ量に応じて、適宜設定可能
である。
【0031】なお、この例では、ライン番号1のフレー
ムパルスを検出する構成とされているが、ライン番号1
とライン番号2のフレームパルスを検出する場合には、
シフトレジスタ26の入力段にEX−ORゲートを設け
るようにすれば良い。このEX−ORゲートの一端に
は、1ライン目と2ライン目とで「1」と「0」に変化
する信号が供給される。この信号により、シフトレジス
タ26に入力される信号が1ライン目と2ライン目とで
反転される。
ムパルスを検出する構成とされているが、ライン番号1
とライン番号2のフレームパルスを検出する場合には、
シフトレジスタ26の入力段にEX−ORゲートを設け
るようにすれば良い。このEX−ORゲートの一端に
は、1ライン目と2ライン目とで「1」と「0」に変化
する信号が供給される。この信号により、シフトレジス
タ26に入力される信号が1ライン目と2ライン目とで
反転される。
【0032】
【発明の効果】この発明によれは、入力信号のパターン
とフレーム同期信号のパターンとを比較してフレーム同
期信号を検出している。そして、パターンの不一致量と
検出レベルとを比較し、この検出レベルを任意に設定す
ることができる。このため、ノイズが発生してもフレー
ム同期信号を確実に検出することができる。
とフレーム同期信号のパターンとを比較してフレーム同
期信号を検出している。そして、パターンの不一致量と
検出レベルとを比較し、この検出レベルを任意に設定す
ることができる。このため、ノイズが発生してもフレー
ム同期信号を確実に検出することができる。
【図1】この発明が適用されたビデオディスクプレーヤ
の一例のブロック図である。
の一例のブロック図である。
【図2】この発明の一実施例のブロック図である。
【図3】この発明の一実施例の説明に用いる波形図であ
る。
る。
【図4】MUSE方式の伝送フォーマットを示す略線図
である。
である。
【図5】MUSE方式のフレーム同期信号の説明に用い
る波形図である。
る波形図である。
【図6】従来のフレーム同期信号分離回路の説明に用い
る波形図である。
る波形図である。
【図7】従来のフレーム同期信号分離回路の説明に用い
る波形図である。
る波形図である。
【図8】従来のフレーム同期信号分離回路の一例のブロ
ック図である。
ック図である。
1 ビデオディスク 7 フレーム同期信号分離回路 26 シフトレジスタ 28 インバータ 29 加算回路 30 ディジタルコンパレータ
Claims (1)
- 【請求項1】 所定パターンのフレーム同期信号を含む
ビデオ信号中から上記フレーム同期信号を分離するフレ
ーム同期信号分離回路において、2値化され、伝送クロックでパルス化された入力信号が
供給されるシフトレジスタと、上記シフトレジスタの出
力を上記フレーム同期信号のパターンに応じて反転する
インバータと、上記シフトレジスタの出力及び上記イン
バータの出力を加算する加算回路とからなり、上記加算
回路の出力からパターン不一致量を得るようにした パタ
ーン不一致量検出手段と、 上記パターン不一致検出手段から出力されるパターン不
一致量と検出レベルとを比較し、この比較出力からフレ
ーム同期信号を検出するようにし、上記検出レベルをノ
イズ量に応じてゼロよりも大きい任意に設定可能であ
る、フレーム同期信号検出手段とからなることを特徴と
した フレーム同期信号分離回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12552393A JP3348308B2 (ja) | 1993-04-28 | 1993-04-28 | フレーム同期信号分離回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12552393A JP3348308B2 (ja) | 1993-04-28 | 1993-04-28 | フレーム同期信号分離回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06315096A JPH06315096A (ja) | 1994-11-08 |
JP3348308B2 true JP3348308B2 (ja) | 2002-11-20 |
Family
ID=14912277
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12552393A Expired - Fee Related JP3348308B2 (ja) | 1993-04-28 | 1993-04-28 | フレーム同期信号分離回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3348308B2 (ja) |
-
1993
- 1993-04-28 JP JP12552393A patent/JP3348308B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH06315096A (ja) | 1994-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3348308B2 (ja) | フレーム同期信号分離回路 | |
US5036404A (en) | Video disc player comprising clamping circuit for muse signal | |
JP2585499B2 (ja) | 映像処理システムのゴーストノイズ除去回路 | |
JPH05130568A (ja) | ビデオ信号処理装置 | |
US4612508A (en) | Modified Miller data demodulator | |
JPH0727695Y2 (ja) | 信号波形のエツジ検出回路 | |
US5559812A (en) | Digital time base corrector using a memory with reduced memory capacity | |
JPS60135A (ja) | サンプリングパルス生成回路 | |
JPS63234451A (ja) | ドロツプアウト検出回路 | |
JP2697197B2 (ja) | デジタル音声機器 | |
JP3158003B2 (ja) | ディジタル同期分離回路 | |
JPS63287278A (ja) | ビデオディスクプレーヤ | |
JPH0339988Y2 (ja) | ||
JPH06315137A (ja) | ビデオ再生装置 | |
SU1137510A1 (ru) | Устройство дл выделени информации из воспроизводимого сигнала | |
JP2981356B2 (ja) | バイフェーズデータ復号回路 | |
JPH02166888A (ja) | 再生muse信号処理装置 | |
JPH01106683A (ja) | 情報記録媒体の再生方法 | |
JPS6397074A (ja) | ビデオ信号再生装置 | |
JPH08102912A (ja) | クロック生成装置 | |
JPH02217082A (ja) | 記録muse信号読取装置 | |
JP2001155433A (ja) | メモリ書き込み回路 | |
JPH03102987A (ja) | 時間軸変動検出方法 | |
JPH08106718A (ja) | コントロール・アドレス信号再生装置 | |
JPS63138565A (ja) | ビデオテ−プレコ−ダの音声再生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |