JP2903668B2 - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JP2903668B2
JP2903668B2 JP2192701A JP19270190A JP2903668B2 JP 2903668 B2 JP2903668 B2 JP 2903668B2 JP 2192701 A JP2192701 A JP 2192701A JP 19270190 A JP19270190 A JP 19270190A JP 2903668 B2 JP2903668 B2 JP 2903668B2
Authority
JP
Japan
Prior art keywords
pad
wiring layer
integrated circuit
insulating film
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2192701A
Other languages
English (en)
Other versions
JPH0479247A (ja
Inventor
透 甫仮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2192701A priority Critical patent/JP2903668B2/ja
Publication of JPH0479247A publication Critical patent/JPH0479247A/ja
Application granted granted Critical
Publication of JP2903668B2 publication Critical patent/JP2903668B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路におけるボンディングパッド
部の強度向上に関する。
〔発明の概要〕
本発明は、ボンディングワイヤーを接続する半導体集
積回路のボンディングパッド部に於て、ボンディングワ
イヤーが接続される配線層（以下パッド部の配線層と呼
ぶ）と、その下方に位置する基板を、半導体集積回路製
造過程に形成される保護膜または、絶縁膜（以下絶縁膜
と呼ぶ）の一部または、全てを除去し、直接接続するこ
とにより、パッド部の配線層のはがれ強度の大幅な向上
を可能とし、半導体集積回路実装の品質の向上と、回路
パターン設計におけるボンディングパッドの形状およ
び、サイズ縮小への自由度が高まることによる設計工数
削減、チップサイズの縮小によるコストダウンを実現し
たものである。
〔従来の技術〕 パッド部の配線層は、半導体集積回路製造過程で形成
される保護膜または、絶縁膜（以下絶縁膜と呼ぶ）上
に、設計された回路パターン形状を実現するのみであ
り、パッド部の配線層と絶縁膜の接触によってはがれ強
度を確保するものであった。
第３図は、本発明を使用しない従来の例を示す半導体
集積回路の断面図である。
１はボンディングワイヤーとの接続を取るパッド部の
配線層、２はパッド部の下方に位置する基板、３は配線
層間を絶縁、保護する絶縁膜、５は半導体集積回路表面
を保護し、パッド開口部が取り除かれた保護膜である。
第３図に示すように、従来のパッド部のはがれ強度
は、パッド部の配線層１と絶縁膜３の接触面積に依存す
るものであった。
〔発明が解決しようとする課題〕
しかし、前述の従来技術では、パッド部の配線層のは
がれ強度は、絶縁膜とボンディングパッド部の配線材の
接触面積に比例するものであり、はがれ強度を確保する
ため、ボンディングパッドのサイズを大きくしなければ
ならない。
また、はがれ強度を確保するためにボンディングパッ
ドの必要面積を確保することは、高密度及び、多入出力
回路を保有するパターンを設計する上での制限となる等
の問題点を有する。
そこで、本発明はこのような問題点を解決するもの
で、その目的とするところは、パターン設計納期の短縮
とチップサイズの縮小によるコストの削減を実現し、品
質の高い小型で低コストの半導体集積回路及び、半導体
集積回路組立品を提供するところにある。
〔課題を解決するための手段〕
本発明の半導体集積回路は、半導体基板と、前記半導
体基板上に設置された絶縁膜と、前記絶縁膜上に設置さ
れたパッドとなる配線層と、前記絶縁膜及び前記パッド
となる配線層上に設置され前記パッド部に対応する部分
にパッド開口部を有する保護膜と、を有する半導体集積
回路において、 複数の開口を設けた前記絶縁膜と、 前記開口部において、前記パッドとなる配線と前記半
導体基板とにより形成された共晶と、 前記半導体基板に設けられた、前記パッドとなる配線
層と他のパッドとなる配線層とを電気的に分離する領域
と、を有することを特徴とする。
〔実施例〕
第１図は、本発明の１実施例を示す半導体集積回路の
断面図である。
１はボンディングワイヤーとの接続を取るパッド部の
配線層、２はパッド部の下方に位置する基板、３は配線
層間を絶縁、保護する絶縁膜、４はパッド部の配線層と
下方の基板を接続するために絶縁膜を除去した部分、５
は半導体集積回路表面を保護し、パッド開口部が取り除
かれた保護膜である。
第１図に示すように、絶縁膜除去部４はパッド部の配
線層１と基板２を接続するための経路を得るために、絶
縁膜３の一部をプロセス処理の過程で除去することによ
り設ける。
絶縁膜３に絶縁膜除去部４が設けられることにより、
パッド部の配線層１が形成される部分に凹凸が形成さ
れ、平坦な絶縁膜３上にパッド部の配線層１を形成する
場合より接触面積を多く確保でき、はがれ強度の向上が
図れる。
また、プロセス的な加工を加えることにより、絶縁膜
除去部４においてパッド部の配線層１と基板２の間で共
晶状態を生成して密接な接続を図り、第３図で示す従来
の半導体集積回路が、パッド部の配線層１と絶縁膜３の
面接触によって得るはがれ強度より、更に高いはがれ強
度を得ることが可能となり、ボンディングの品質向上が
図れる。
またボンディングパッドの面積が小さくても高いはが
れ強度が得られるため、ボンディングパッド自体の占め
る面積を小さくすることができると同時に、ボンディン
グパッドの形状に対する自由度が高まり、半導体集積回
路の設計条件が緩和され、チップの小型化や多入出力対
応が容易となりコストダウンが図れる。
ここで本発明を単純に利用して半導体集積回路を設計
したのでは、複数のパッドと基板２は当然接続されるこ
ととなり、パッド間にショートが発生し、各パッドの信
号及び、電位の確保が不可能となる。この現象を回避す
るには、各パッド下のパッドと接続する基板領域の電気
的分離を行えばよい。
この方法は図示していないが、ダイオードの逆方向構
造を造れば容易に実現可能である。
例えば、もとの基板領域をｎ−領域とし、各パッド下
のパッドに接続される基板領域をＰ＋拡散層とする方
法、また、Ｐ−領域とする方法が考えられる。
この両者の方法は、半導体集積回路の製造工程で容易
に実現可能である。但し、もとの基板の電位と同等のパ
ッドについては、この処理が不要であることは言うまで
もない。
PNジャンクション構造を有する場合は、入力の静電気
に対しても吸収することが可能であり、静電気耐圧の向
上と言った効果も得られる。また、ジャンクション領域
を拡散することにより、実効的にコンデンサとしての効
果を持たせることも可能である。
第２図は、ボンディングパッド部が２層配線となって
いる場合に本発明を応用した１実施例を示す半導体集積
回路の断面図である。
６はボンディングパッド部の２層目の配線層、７はボ
ンディングパッド部の１層目の配線層、８は１層目の配
線層と２層目の配線層を絶縁する絶縁膜、９は半導体集
積回路表面の保護膜である。
以上、ボンディングパッド部が１層配線、２層配線の
例を示したが、それ以上の多層配線に於いても同様の効
果を期待できる。
〔発明の効果〕
以上述べたように本発明によれば、パッド部の配線層
と基板を接続させる事により、ボンディングパッドサイ
ズの縮小が可能となり、従来と同様のチップサイズでの
多入出力の対応による付加価値の向上または、チップの
小型化による低コスト化につながると共に、半導体集積
回路チップの品質向上と、ボンディング品質の高い半導
体集積回路を提供出来るという効果を有する。
【図面の簡単な説明】
第１図は、本発明の１実施例を示す半導体集積回路の主
要断面図。 第２図は、ボンディングパッド部が２層配線となってい
る場合に本発明を応用した１実施例を示す半導体集積回
路の断面図。 第３図は、本発明を使用しない従来の例を示す半導体集
積回路の断面図。 １……ボンディングワイヤーとの接続を取るパッド部の
配線層 ２……基板 ３……絶縁膜 ４……パッド部の配線層と下方の基板を接続するために
絶縁膜を除去した部分 ５……半導体集積回路表面の保護膜 ６……２層目の配線層 ７……１層目の配線層 ８……１層目と２層目の配線層間の絶縁膜 ９……半導体集積回路表面の保護膜

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体基板と、前記半導体基板上に設置さ
    れた絶縁膜と、前記絶縁膜上に設置されたパッドとなる
    配線層と、前記絶縁膜及び前記パッドとなる配線層上に
    設置され前記パッド部に対応する部分にパッド開口部を
    有する保護膜と、を有する半導体集積回路において、 複数の開口を設けた前記絶縁膜と、 前記開口部において、前記パッドとなる配線と前記半導
    体基板とにより形成された共晶と、 前記半導体基板に設けられた、前記パッドとなる配線層
    と他のパッドとなる配線層とを電気的に分離する領域
    と、を有することを特徴とする半導体集積回路。
JP2192701A 1990-07-20 1990-07-20 半導体集積回路 Expired - Lifetime JP2903668B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2192701A JP2903668B2 (ja) 1990-07-20 1990-07-20 半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2192701A JP2903668B2 (ja) 1990-07-20 1990-07-20 半導体集積回路

Publications (2)

Publication Number Publication Date
JPH0479247A JPH0479247A (ja) 1992-03-12
JP2903668B2 true JP2903668B2 (ja) 1999-06-07

Family

ID=16295615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2192701A Expired - Lifetime JP2903668B2 (ja) 1990-07-20 1990-07-20 半導体集積回路

Country Status (1)

Country Link
JP (1) JP2903668B2 (ja)

Also Published As

Publication number Publication date
JPH0479247A (ja) 1992-03-12

Similar Documents

Publication Publication Date Title
CA2356938C (en) Semiconductor device and method of manufacturing the same
US7646087B2 (en) Multiple-dies semiconductor device with redistributed layer pads
EP0863549B1 (en) Semiconductor device comprising a wiring substrate
US4467345A (en) Semiconductor integrated circuit device
JP3898350B2 (ja) 半導体装置
JP3221415B2 (ja) アナログ信号パッドのシールド法、および半導体集積回路
US20090108471A1 (en) Wiring board of semiconductor device, semiconductor device, electronic apparatus, mother board, method of manufacturing wiring board of semiconductor device, method of manufacturing mother board and method of manufacturing electronic apparatus
JPS5992556A (ja) 半導体装置
JPH0927512A (ja) 半導体装置
US6225690B1 (en) Plastic ball grid array package with strip line configuration
JPH0590452A (ja) 樹脂封止型半導体装置
JP2903668B2 (ja) 半導体集積回路
JPH0878720A (ja) ホトダイオード内蔵半導体装置
JP2910231B2 (ja) 半導体集積回路
JP3865557B2 (ja) 半導体装置
JP2663928B2 (ja) Ｔａｂテープ及びｔａｂテープを用いた半導体装置
JP2864684B2 (ja) 半導体集積回路
JP2674169B2 (ja) 半導体集積回路装置
JPH04349640A (ja) アナログ・デジタル混在集積回路装置実装体
JP2852222B2 (ja) 光半導体集積回路装置
JP2863287B2 (ja) 半導体装置のボンディングパッド電極の構造
JP2000200892A (ja) ホトダイオード内蔵半導体装置
JPS605542A (ja) 半導体装置
JP2822996B2 (ja) 半導体装置
JP2005142281A (ja) 半導体集積回路チップ及び半導体集積回路装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080326

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090326

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090326

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100326

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100326

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110326

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110326

Year of fee payment: 12