JP2674169B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JP2674169B2 JP2674169B2 JP63331134A JP33113488A JP2674169B2 JP 2674169 B2 JP2674169 B2 JP 2674169B2 JP 63331134 A JP63331134 A JP 63331134A JP 33113488 A JP33113488 A JP 33113488A JP 2674169 B2 JP2674169 B2 JP 2674169B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode pad
- wiring
- integrated circuit
- semiconductor integrated
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05073—Single internal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路装置に関し、特に半導体集積
回路装置の入出力端子である電極パッドの構造に関す
る。
回路装置の入出力端子である電極パッドの構造に関す
る。
〔従来の技術〕 従来、半導体集積回路装置の入出力端子である電極パ
ッドは、最上層の配線と同時に形成され、膜厚も配線と
同一となっている。また、電極パッドの配線の材質は通
常アルミ系金属であり、膜厚は２μｍ以下である。更
に、半導体集積回路の表面最上層には絶縁性の表面保護
膜が設けられており、電極パッドは表面保護膜から露出
しており、この電極パッドに金属細線が超音波による圧
着手段を用いて接続されている。
ッドは、最上層の配線と同時に形成され、膜厚も配線と
同一となっている。また、電極パッドの配線の材質は通
常アルミ系金属であり、膜厚は２μｍ以下である。更
に、半導体集積回路の表面最上層には絶縁性の表面保護
膜が設けられており、電極パッドは表面保護膜から露出
しており、この電極パッドに金属細線が超音波による圧
着手段を用いて接続されている。
第３図（ａ）及び（ｂ）は従来の一例を示す電極パッ
ドの平面図及びＣ−Ｃ断面図である。この電極パッド１
は、同図に示すように、層間絶縁膜４上に配線３と同時
に形成され、これらの膜厚は全て等しく形成されてい
る。この電極パッド１及び配線３の表面は、ワイヤボン
ティングを施こす部分を除き表面保護膜２により覆われ
ている。
ドの平面図及びＣ−Ｃ断面図である。この電極パッド１
は、同図に示すように、層間絶縁膜４上に配線３と同時
に形成され、これらの膜厚は全て等しく形成されてい
る。この電極パッド１及び配線３の表面は、ワイヤボン
ティングを施こす部分を除き表面保護膜２により覆われ
ている。
通常、電極パッド１及び配線３を形成する膜厚として
は、小電流のCMOS系半導体集積回路装置で、例えば、１
μｍ前後、大電流のバイポーラ系半導体集積回路装置
で、例えば２μｍ前後が使用されている。このことは、
バイポーラ系半導体集積回路装置では配線による電圧降
下を低減する必要があり、配線抵抗を減らすためにCMOS
系半導体集積回路装置より厚い配線膜で形成されてい
る。
は、小電流のCMOS系半導体集積回路装置で、例えば、１
μｍ前後、大電流のバイポーラ系半導体集積回路装置
で、例えば２μｍ前後が使用されている。このことは、
バイポーラ系半導体集積回路装置では配線による電圧降
下を低減する必要があり、配線抵抗を減らすためにCMOS
系半導体集積回路装置より厚い配線膜で形成されてい
る。
例えば、現在、大電流を消費するECL型半導体集積回
路は、より大規模に、より高速にするべく開発が進めら
れている。この高速性を追求するためには、配線容量と
りわけ電源配線に対する容量を低減する必要がある。こ
れには、電源配線幅は細くすることにより低減すること
ができる。しかしながら、配線幅を細くすると、大電流
が流れた時に、電圧降下が大きくなるのでその配線の膜
厚はより厚くしなければならない。
路は、より大規模に、より高速にするべく開発が進めら
れている。この高速性を追求するためには、配線容量と
りわけ電源配線に対する容量を低減する必要がある。こ
れには、電源配線幅は細くすることにより低減すること
ができる。しかしながら、配線幅を細くすると、大電流
が流れた時に、電圧降下が大きくなるのでその配線の膜
厚はより厚くしなければならない。
通常使用されるアルミニューム線によるアムミニュー
ム電極パッドへのワイヤボンディングは、アルミニュー
ム線をアルミニューム電極パッドに強圧で押しつけなが
ら、超音波振動により発熱させ接続するが、強圧で押し
つける際に、電極パッドを形成する軟化したアルミニュ
ームの一部が飛散し、ヒゲ状のアルミが電極パッドから
外部方向へ生ずる。この傾向は、アルミニューム膜厚が
厚い程、顕著であり、例えば３μｍ以上の膜厚で電極パ
ッドを形成した場合には、ワイヤボンディンう時に発生
するヒゲ状のアルミニュームが隣接する電極パッドある
いは半導体チップエッジに対し延び、短絡不良あるいは
それに至らなくとも信頼性の低下を招くという問題があ
る。
ム電極パッドへのワイヤボンディングは、アルミニュー
ム線をアルミニューム電極パッドに強圧で押しつけなが
ら、超音波振動により発熱させ接続するが、強圧で押し
つける際に、電極パッドを形成する軟化したアルミニュ
ームの一部が飛散し、ヒゲ状のアルミが電極パッドから
外部方向へ生ずる。この傾向は、アルミニューム膜厚が
厚い程、顕著であり、例えば３μｍ以上の膜厚で電極パ
ッドを形成した場合には、ワイヤボンディンう時に発生
するヒゲ状のアルミニュームが隣接する電極パッドある
いは半導体チップエッジに対し延び、短絡不良あるいは
それに至らなくとも信頼性の低下を招くという問題があ
る。
例えば、ECLゲートアレイの高速化の要求から電源配
線の幅を狭くし、かつ厚くする必要が生じている。しか
し、従来と同じ方法で電極パッドを形成した場合電極パ
ッド部も厚膜化されるため、前述のヒゲ状のアルミがワ
イヤボンディング時に発生し、短絡不良あるいは信頼性
の低下を招くという欠点がある。
線の幅を狭くし、かつ厚くする必要が生じている。しか
し、従来と同じ方法で電極パッドを形成した場合電極パ
ッド部も厚膜化されるため、前述のヒゲ状のアルミがワ
イヤボンディング時に発生し、短絡不良あるいは信頼性
の低下を招くという欠点がある。
本発明の目的はワイヤボンディング作業の際に、隣接
する電極パッド同志の短絡もしくは半導体チップエッヂ
との短絡を起すことのない電極パッド構造を有する信頼
性の高い半導体集積回路装置を提供することにある。
する電極パッド同志の短絡もしくは半導体チップエッヂ
との短絡を起すことのない電極パッド構造を有する信頼
性の高い半導体集積回路装置を提供することにある。
本発明の特徴は、層間絶縁膜を介して複数の配線層が
形成され前記配線層の最上部の配線層に形成される入出
力端子である四角形状の電極パッドを有する半導体集積
回路装置において、前記電極パッドの中央部の膜厚が薄
く前記電極パッドの周縁部の膜厚が厚くなるように前記
電極パッドに窪みを形成し、前記電極パッドの周囲を被
覆しかつ前記窪みの内側壁部まで延在し該内側壁部を覆
う表面保護膜を有する半導体集積回路装置である。
形成され前記配線層の最上部の配線層に形成される入出
力端子である四角形状の電極パッドを有する半導体集積
回路装置において、前記電極パッドの中央部の膜厚が薄
く前記電極パッドの周縁部の膜厚が厚くなるように前記
電極パッドに窪みを形成し、前記電極パッドの周囲を被
覆しかつ前記窪みの内側壁部まで延在し該内側壁部を覆
う表面保護膜を有する半導体集積回路装置である。
〔実施例〕 次に本発明を図面を参照して説明する。
第１図（ａ）及び（ｂ）は本発明の第１の実施例を示
す電極パッドの平面図及びAA断面図である。この電極パ
ッド1aは、膜厚５μｍの電極パッド及び配線３を形成
し、しかる後に電極パッドの中央部をエッチングにより
削り薄膜化したものである。具体的には、電極パッド部
と引出し用の配線３は、ともに５μｍ厚で形成した後、
電極パッドの中央部を３μｍ程度エッチング除去し、薄
膜部６を形成する。
す電極パッドの平面図及びAA断面図である。この電極パ
ッド1aは、膜厚５μｍの電極パッド及び配線３を形成
し、しかる後に電極パッドの中央部をエッチングにより
削り薄膜化したものである。具体的には、電極パッド部
と引出し用の配線３は、ともに５μｍ厚で形成した後、
電極パッドの中央部を３μｍ程度エッチング除去し、薄
膜部６を形成する。
電極パッド1aの周縁部５を厚膜に形成したのは、この
周縁部５より引出し用の配線３へ接続した場合、接続部
において、配線の電流密度が極部的に増し、エレクトロ
マグレーションが生じ易くなるためである。すなわち、
電極パッド1aの範囲内で厚膜部への電流通路を広く確保
し、極部的な電流密度上昇を防止するためのものであ
る。
周縁部５より引出し用の配線３へ接続した場合、接続部
において、配線の電流密度が極部的に増し、エレクトロ
マグレーションが生じ易くなるためである。すなわち、
電極パッド1aの範囲内で厚膜部への電流通路を広く確保
し、極部的な電流密度上昇を防止するためのものであ
る。
このような構造にしたので、ワイヤボンディングを実
施するときに、電極パッド1aは従来の膜厚と同程度の２
μｍ膜厚の薄膜部６となり、ボンディング時のヒゲ状ア
ルミの発生は起きない。また、ワイヤボンディング時
に、周縁部５の厚膜部に強圧がかかると、ヒゲ状のアル
ミ発生する恐れがあるので、本実施例においても表面保
護膜２は、薄配線部６のみが露出するようにすべての厚
配線部を被覆している。
施するときに、電極パッド1aは従来の膜厚と同程度の２
μｍ膜厚の薄膜部６となり、ボンディング時のヒゲ状ア
ルミの発生は起きない。また、ワイヤボンディング時
に、周縁部５の厚膜部に強圧がかかると、ヒゲ状のアル
ミ発生する恐れがあるので、本実施例においても表面保
護膜２は、薄配線部６のみが露出するようにすべての厚
配線部を被覆している。
第２図（ａ）及び（ｂ）は本発明の第２の実施例を示
す電極パッドの平面図及びBB断面図である。この実施例
の電極パッドは、２段階の配線金属形成工程により形成
されたものである。すなわち、この電極パッドは次のよ
うに形成される。まず１μｍ厚の第１の配線3a及び第１
の電極パッド1bを同時に形成するために、層間絶縁膜４
上にに金属層を形成し、最終的に厚膜としたい部分のみ
を残すように選択的にエッチング除去し、層間絶縁膜４
を露出させる。次に、第１の配線3a及び第１の電極パッ
ド1bに重ねるように、例えば２μｍ厚さの金属層を形成
し、選択的にエッチング除去して、枠状の電極パッド1b
及び1c内に薄膜部６を形成する。
す電極パッドの平面図及びBB断面図である。この実施例
の電極パッドは、２段階の配線金属形成工程により形成
されたものである。すなわち、この電極パッドは次のよ
うに形成される。まず１μｍ厚の第１の配線3a及び第１
の電極パッド1bを同時に形成するために、層間絶縁膜４
上にに金属層を形成し、最終的に厚膜としたい部分のみ
を残すように選択的にエッチング除去し、層間絶縁膜４
を露出させる。次に、第１の配線3a及び第１の電極パッ
ド1bに重ねるように、例えば２μｍ厚さの金属層を形成
し、選択的にエッチング除去して、枠状の電極パッド1b
及び1c内に薄膜部６を形成する。
この結果、電極パッドの中央部にある薄膜部６は第２
の電極パッド1cの厚さと同じ厚さ２μｍとなり、電極パ
ッドの周縁部は、第１の電極パッド1bと第２の電極パッ
ド1cと重なり、電極パッドと接続される配線は第１の配
線3bと第２の配線3aとが重なり、それぞれの厚さは共に
５μｍとなる。それ以外は従来例と同じである。
の電極パッド1cの厚さと同じ厚さ２μｍとなり、電極パ
ッドの周縁部は、第１の電極パッド1bと第２の電極パッ
ド1cと重なり、電極パッドと接続される配線は第１の配
線3bと第２の配線3aとが重なり、それぞれの厚さは共に
５μｍとなる。それ以外は従来例と同じである。
この実施例においては、２段階の配線金属形成による
方法を述べたが３段階でも同様に形成することも可能で
ある。
方法を述べたが３段階でも同様に形成することも可能で
ある。
また、以上説明した実施例でのそれぞれの配線金属膜
の厚さは、微細加工が可能でかつ、エッチング耐性のあ
るフォトレジスト膜厚で決定されるため、通常２〜３μ
ｍの範囲を、量産に於ける実施し易い膜厚に設定して製
作することである。従って、一配線金属膜形成工程で形
成される電極パッドの中央部の膜厚は、最も厚くなる配
線部の1/2以下の膜厚とすることが適切である。
の厚さは、微細加工が可能でかつ、エッチング耐性のあ
るフォトレジスト膜厚で決定されるため、通常２〜３μ
ｍの範囲を、量産に於ける実施し易い膜厚に設定して製
作することである。従って、一配線金属膜形成工程で形
成される電極パッドの中央部の膜厚は、最も厚くなる配
線部の1/2以下の膜厚とすることが適切である。
なお、第１の実施例および第２の実施例では電極パッ
ド周縁部の厚膜配線部として電極パッド全周をとり囲む
厚膜配線例を示したが、この厚膜配線はエレクトロマイ
グレーションを考慮し、配線電流密度の極部的な増大を
防ぐ目的で設定したものであり、電極パッド上の電流通
路を考慮し、不要な方向の厚膜部は設置しなくとも良
い。
ド周縁部の厚膜配線部として電極パッド全周をとり囲む
厚膜配線例を示したが、この厚膜配線はエレクトロマイ
グレーションを考慮し、配線電流密度の極部的な増大を
防ぐ目的で設定したものであり、電極パッド上の電流通
路を考慮し、不要な方向の厚膜部は設置しなくとも良
い。
以上説明したように、本発明は電極パッドを形成する
導電膜の中央部の厚さを周縁部の膜厚の半分以下とする
ことにより、電極パッドにワイヤボンディングする際
に、ヒゲ状のアルミ飛散をなくし、隣接電極パッドある
いはチップエッジとの短絡不良をなくすことのできる信
頼性の高い半導体集積回路を得られるという効果があ
る。
導電膜の中央部の厚さを周縁部の膜厚の半分以下とする
ことにより、電極パッドにワイヤボンディングする際
に、ヒゲ状のアルミ飛散をなくし、隣接電極パッドある
いはチップエッジとの短絡不良をなくすことのできる信
頼性の高い半導体集積回路を得られるという効果があ
る。
このことは、例えば、ECL型半導体集積回路装置のよ
うに大電流を消費する半導体集積回路装置においては、
厚膜配線による電流供給が可能となり幅の狭い電源配線
により電圧降下の少ない電源供給となり、更に、配線寄
生容量を低減することができ、より高速化がはかれると
いう効果もある。
うに大電流を消費する半導体集積回路装置においては、
厚膜配線による電流供給が可能となり幅の狭い電源配線
により電圧降下の少ない電源供給となり、更に、配線寄
生容量を低減することができ、より高速化がはかれると
いう効果もある。
第１図（ａ）及び（ｂ）は本発明の第１の実施例を示す
電極パッドの平面図及びAA断面図、第２図（ａ）及び
（ｂ）は本発明の第２の実施例を示す電極パッドの平面
図及びBB断面図、第３図（ａ）及び（ｂ）は従来の一例
を示す電極パッドの平面図及びCC断面図である。 1,1a……電極パッド、1b……第１の電極パッド、1c……
第２の電極パッド、2,2a……表面保護膜、３……配線、
3a……第１の配線、3b……第２の配線、４……層間絶縁
膜、５……周縁部、６……薄膜部。
電極パッドの平面図及びAA断面図、第２図（ａ）及び
（ｂ）は本発明の第２の実施例を示す電極パッドの平面
図及びBB断面図、第３図（ａ）及び（ｂ）は従来の一例
を示す電極パッドの平面図及びCC断面図である。 1,1a……電極パッド、1b……第１の電極パッド、1c……
第２の電極パッド、2,2a……表面保護膜、３……配線、
3a……第１の配線、3b……第２の配線、４……層間絶縁
膜、５……周縁部、６……薄膜部。
Claims (1)
- 【請求項１】層間絶縁膜を介して複数の配線層が形成さ
れ前記配線層の最上部の配線層に形成された入出力端子
である四角形状の電極パッドを有する半導体集積回路装
置において、前記電極パッドの中央部の膜厚が薄く前記
電極パッドの周縁部の膜厚が厚くなるように前記電極パ
ッドに窪みを形成し、前記電極パッドの周囲を被覆しか
つ前記窪みの内側壁部まで延在し該内側壁部を覆う表面
保護膜を有する半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63331134A JP2674169B2 (ja) | 1988-12-28 | 1988-12-28 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63331134A JP2674169B2 (ja) | 1988-12-28 | 1988-12-28 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02177451A JPH02177451A (ja) | 1990-07-10 |
| JP2674169B2 true JP2674169B2 (ja) | 1997-11-12 |
Family
ID=18240250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63331134A Expired - Fee Related JP2674169B2 (ja) | 1988-12-28 | 1988-12-28 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2674169B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH088277B2 (ja) * | 1993-01-14 | 1996-01-29 | 日本電気株式会社 | 半導体装置 |
| JP4803608B2 (ja) * | 2007-06-25 | 2011-10-26 | Ｈｏｙａ株式会社 | コンタクトボード及びその構成部品 |
-
1988
- 1988-12-28 JP JP63331134A patent/JP2674169B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02177451A (ja) | 1990-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5502337A (en) | Semiconductor device structure including multiple interconnection layers with interlayer insulating films | |
| US6614091B1 (en) | Semiconductor device having a wire bond pad and method therefor | |
| US4467345A (en) | Semiconductor integrated circuit device | |
| JP3389517B2 (ja) | チップサイズパッケージ及びその製造方法 | |
| JP3898350B2 (ja) | 半導体装置 | |
| JP2622156B2 (ja) | 集積回路パッド用の接触方法とその構造 | |
| JP2919488B2 (ja) | 半導体集積回路装置 | |
| US4394678A (en) | Elevated edge-protected bonding pedestals for semiconductor devices | |
| JPH05343468A (ja) | 半導体装置 | |
| JP2674169B2 (ja) | 半導体集積回路装置 | |
| EP0177251B1 (en) | A semiconductor device having a reliable bonding pad structure | |
| JP4046568B2 (ja) | 半導体装置、積層型半導体装置およびそれらの製造方法 | |
| US3763550A (en) | Geometry for a pnp silicon transistor with overlay contacts | |
| JPS62112348A (ja) | 半導体装置の製造方法 | |
| JPH11121477A (ja) | 半導体装置およびその製造方法 | |
| JPS5854646A (ja) | 混成集積回路装置 | |
| US5006486A (en) | Direct contact TAB method | |
| JP3213507B2 (ja) | 半導体装置 | |
| JP2863287B2 (ja) | 半導体装置のボンディングパッド電極の構造 | |
| JP2903668B2 (ja) | 半導体集積回路 | |
| JP2959186B2 (ja) | 半導体装置の製造方法 | |
| JP2806538B2 (ja) | 集積回路装置 | |
| JP2596246B2 (ja) | 半導体集積回路装置 | |
| JPH06163547A (ja) | 半導体装置 | |
| JPH03132036A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |