JP2000200892A - ホトダイオード内蔵半導体装置 - Google Patents
ホトダイオード内蔵半導体装置Info
- Publication number
- JP2000200892A JP2000200892A JP7335063A JP33506395A JP2000200892A JP 2000200892 A JP2000200892 A JP 2000200892A JP 7335063 A JP7335063 A JP 7335063A JP 33506395 A JP33506395 A JP 33506395A JP 2000200892 A JP2000200892 A JP 2000200892A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- light
- photodiode
- electrode
- shielding film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 回路素子を遮光膜で被覆したホトダイオード
内蔵半導体装置の、多層配線の層の数を増加することな
く、遮光膜と交差配線とを共存させる。 【解決手段】ホトダイオード部１４と回路素子部１５を
形成した半導体チップ１１の前記ホトダイオード部１４
を除く部分をアルミ配線層による遮光膜１２で被覆す
る。回路素子部１５の遮光膜１２の一部を開口して交差
配線部１６とし、遮光膜１２と同じレベルの配線層で交
差電極１８を形成し、層間接続により第１層目の電極配
線１７ａ、１７ｃと電極配線１７ｂとのクロス配線を実
現する。交差配線部１６の下部にはダミーのホトダイオ
ードＤ−ＰＤを配置して余分な光入射を吸収する。
内蔵半導体装置の、多層配線の層の数を増加することな
く、遮光膜と交差配線とを共存させる。 【解決手段】ホトダイオード部１４と回路素子部１５を
形成した半導体チップ１１の前記ホトダイオード部１４
を除く部分をアルミ配線層による遮光膜１２で被覆す
る。回路素子部１５の遮光膜１２の一部を開口して交差
配線部１６とし、遮光膜１２と同じレベルの配線層で交
差電極１８を形成し、層間接続により第１層目の電極配
線１７ａ、１７ｃと電極配線１７ｂとのクロス配線を実
現する。交差配線部１６の下部にはダミーのホトダイオ
ードＤ−ＰＤを配置して余分な光入射を吸収する。
Description
【０００１】
【発明の属する技術分野】本発明は、光信号受光用のホ
トダイオードを内蔵し不要な光を遮蔽する遮光膜を持つ
半導体装置の、多層配線構造に関する。
トダイオードを内蔵し不要な光を遮蔽する遮光膜を持つ
半導体装置の、多層配線構造に関する。
【０００２】
【従来の技術】赤外線などによる光信号伝達手段の受信
側、又は光ピックアップ装置の光信号読み取り装置など
では、受光用のホトダイオードをその周辺回路と共に集
積化した半導体装置が用いられるようになってきた。Ｉ
Ｃ化した装置は、個別部品でハイブリッド化したものに
比べてコストダウンが期待でき、また外部電磁界による
雑音に対して強いというメリットを有する。
側、又は光ピックアップ装置の光信号読み取り装置など
では、受光用のホトダイオードをその周辺回路と共に集
積化した半導体装置が用いられるようになってきた。Ｉ
Ｃ化した装置は、個別部品でハイブリッド化したものに
比べてコストダウンが期待でき、また外部電磁界による
雑音に対して強いというメリットを有する。
【０００３】上記ホトダイオード内蔵半導体装置は、ホ
トダイオードとＮＰＮトランジスタ等とが共存するた
め、周辺回路への光入射による余分な光電流が生じない
よう、ホトダイオード部分以外の領域を入射光から遮断
する必要がある。このような遮光手段としては、半導体
集積回路の多層配線技術を利用して、最上層のアルミ配
線で前記周辺回路部分を被覆する方法が最も簡便である
（例えば特願平４ー２８７５８２号）。
トダイオードとＮＰＮトランジスタ等とが共存するた
め、周辺回路への光入射による余分な光電流が生じない
よう、ホトダイオード部分以外の領域を入射光から遮断
する必要がある。このような遮光手段としては、半導体
集積回路の多層配線技術を利用して、最上層のアルミ配
線で前記周辺回路部分を被覆する方法が最も簡便である
（例えば特願平４ー２８７５８２号）。
【０００４】図５にその半導体装置を示す。同図におい
て、１は半導体チップ、２は遮光膜、３は電極パッド
部、４はホトダイオード部、５は回路素子部である。回
路素子部５の全ては遮光膜２により覆われ、ホトダイオ
ード部４は光入射のために開口されている。電極パッド
部３内には遮光膜３と短絡しないように互い違いに重な
り合うようにして外部接続用の電極パッドが配置されて
いる。遮光膜２は多層配線構造の最上層の配線層からな
り、遮光膜の下部で、遮光膜より下層の配線層により回
路素子部５の各素子の電気的接続が成されている。
て、１は半導体チップ、２は遮光膜、３は電極パッド
部、４はホトダイオード部、５は回路素子部である。回
路素子部５の全ては遮光膜２により覆われ、ホトダイオ
ード部４は光入射のために開口されている。電極パッド
部３内には遮光膜３と短絡しないように互い違いに重な
り合うようにして外部接続用の電極パッドが配置されて
いる。遮光膜２は多層配線構造の最上層の配線層からな
り、遮光膜の下部で、遮光膜より下層の配線層により回
路素子部５の各素子の電気的接続が成されている。
【０００５】
【発明が解決しようとする課題】しかしながら、遮光膜
２が多層配線構造の最上層を占有することにより、電極
配線に利用できる配線層が少なくなる。その顕著な例が
２層配線構造であり、第２層目を遮光膜２の形成に消費
することは、第１層目の配線層だけで素子間接続を行わ
なければならないことを意味する。すると多層配線特有
のクロス接続ができなくなり、パターン設計が困難にな
ると言う欠点があった。
２が多層配線構造の最上層を占有することにより、電極
配線に利用できる配線層が少なくなる。その顕著な例が
２層配線構造であり、第２層目を遮光膜２の形成に消費
することは、第１層目の配線層だけで素子間接続を行わ
なければならないことを意味する。すると多層配線特有
のクロス接続ができなくなり、パターン設計が困難にな
ると言う欠点があった。
【０００６】単純に配線層の数を３層、４層と多くすれ
ば問題解決にはなるが、内蔵する素子数とチップサイズ
に見合った配線層の数があり、これらに対して配線層の
数を増加することは、それだけコスト高になる欠点があ
る。また、高不純物濃度の拡散領域を配線の一部として
用いることである程度のクロス配線が可能ではあるが、
配線抵抗が大きいために限界がある。
ば問題解決にはなるが、内蔵する素子数とチップサイズ
に見合った配線層の数があり、これらに対して配線層の
数を増加することは、それだけコスト高になる欠点があ
る。また、高不純物濃度の拡散領域を配線の一部として
用いることである程度のクロス配線が可能ではあるが、
配線抵抗が大きいために限界がある。
【０００７】
【課題を解決するための手段】本発明は上記従来の課題
に鑑みなされたもので、回路素子部の一部に遮光膜を開
口した交差配線部を形成し、該交差配線部で遮光膜と同
じ配線層を利用してクロス配線を行うと共に、前記開口
を通して入射する不要光を、前記交差配線部の下部に設
けたダミーホトダイオードで吸収することにより他の回
路素子への悪影響をも排除したものである。
に鑑みなされたもので、回路素子部の一部に遮光膜を開
口した交差配線部を形成し、該交差配線部で遮光膜と同
じ配線層を利用してクロス配線を行うと共に、前記開口
を通して入射する不要光を、前記交差配線部の下部に設
けたダミーホトダイオードで吸収することにより他の回
路素子への悪影響をも排除したものである。
【０００８】
【発明の実施の形態】以下に本発明の実施の形態を図面
を参照しながら詳細に説明する。図１は本発明の半導体
装置のチップの一部を示す拡大平面図、図２は図１のＡ
Ａ線断面図、図３は半導体チップの全体を示す平面図で
ある。先ず図３を参照して、１１はホトダイオード素子
と他の周辺回路素子とを一体化した半導体チップ、１２
はアルミ電極配線で形成した遮光膜、１３は電極パッド
部、１４はホトダイオード部、１５は回路素子部であ
る。遮光膜１２は回路素子部１５の略全部を被覆し、半
導体チップ１１最外周のスクライブライン近傍まで拡張
され、ホトダイオード部４は光入射のために開口されて
いる。電極パッド部１３は、詳細に図示していないが、
その内部にアルミ電極配線によって外部接続用のボンデ
ィングパッドが設けられ、ボンディングパッドと遮光膜
とが短絡しないよう、そして半導体チップ１１表面を露
出しないよう、多層配線構造を用いて互いの端部が重な
り合うようになっている。
を参照しながら詳細に説明する。図１は本発明の半導体
装置のチップの一部を示す拡大平面図、図２は図１のＡ
Ａ線断面図、図３は半導体チップの全体を示す平面図で
ある。先ず図３を参照して、１１はホトダイオード素子
と他の周辺回路素子とを一体化した半導体チップ、１２
はアルミ電極配線で形成した遮光膜、１３は電極パッド
部、１４はホトダイオード部、１５は回路素子部であ
る。遮光膜１２は回路素子部１５の略全部を被覆し、半
導体チップ１１最外周のスクライブライン近傍まで拡張
され、ホトダイオード部４は光入射のために開口されて
いる。電極パッド部１３は、詳細に図示していないが、
その内部にアルミ電極配線によって外部接続用のボンデ
ィングパッドが設けられ、ボンディングパッドと遮光膜
とが短絡しないよう、そして半導体チップ１１表面を露
出しないよう、多層配線構造を用いて互いの端部が重な
り合うようになっている。
【０００９】回路素子部１５にはＮＰＮトランジスタ、
抵抗などの能動素子、受動素子が多数形成されており、
遮光膜１２の下部で、遮光膜１２より下層の配線層によ
り（遮光膜が第２層目であれば第１層目の配線層によ
り）周辺回路を構成すべく各素子間の電気的接続を行っ
ている。そして、回路素子部１５を被覆する遮光膜１２
の一部を開口することにより交差配線部１６を形成す
る。
抵抗などの能動素子、受動素子が多数形成されており、
遮光膜１２の下部で、遮光膜１２より下層の配線層によ
り（遮光膜が第２層目であれば第１層目の配線層によ
り）周辺回路を構成すべく各素子間の電気的接続を行っ
ている。そして、回路素子部１５を被覆する遮光膜１２
の一部を開口することにより交差配線部１６を形成す
る。
【００１０】交差配線部１６の拡大平面図が図１であ
る。図１を参照して、遮光膜１２を開口したことにより
第１層目の配線層で形成した電極配線１７ａ、１７ｂ、
１７ｃが露見し、遮光膜１２と同じく第２層目の配線層
で形成した交差電極１８が層間絶縁膜に形成したスルー
ホールを介して電極配線１７ａ、１７ｃに層間接続され
ている。そして、交差電極１８が電極配線１７ｂと層間
絶縁膜を介してクロスすることにより、電極配線１７
ａ、１７ｃと電極配線１７ｂとのクロス配線が行われ
る。各電極配線１７ａ、１７ｂ、１７cは絶縁膜上を延
在して所望の回路素子と接続されている。
る。図１を参照して、遮光膜１２を開口したことにより
第１層目の配線層で形成した電極配線１７ａ、１７ｂ、
１７ｃが露見し、遮光膜１２と同じく第２層目の配線層
で形成した交差電極１８が層間絶縁膜に形成したスルー
ホールを介して電極配線１７ａ、１７ｃに層間接続され
ている。そして、交差電極１８が電極配線１７ｂと層間
絶縁膜を介してクロスすることにより、電極配線１７
ａ、１７ｃと電極配線１７ｂとのクロス配線が行われ
る。各電極配線１７ａ、１７ｂ、１７cは絶縁膜上を延
在して所望の回路素子と接続されている。
【００１１】交差配線部１６の下部には、それより大き
な面積のダミーのホトダイオードＤーＰＤを配置してい
る。図２は図１のＡＡ線断面図である。図２を参照し
て、２１はＰ型のシリコン半導体基板、２２は基板２１
の上に気相成長により形成したＮ型のエピタキシャル層
を貫通するＰ＋型の分離領域、２３は分離領域により形
成された島領域である。ダミーのホトダイオードＤーＰ
Ｄは、Ｐ型のシリコン半導体基板２１とＰ＋分離領域２
２をアノード、島領域２３のＮ型層（Ｎ＋埋め込み層２
７を含め）をカソードとして構成するものである。分離
領域２２の表面にはアノード電極２４を配置して接地電
位ＧＮＤを、島領域２３にはＮ＋コンタクト領域２５を
介してカソード電極２６により＋５Ｖの如き電源電位Ｖ
ＣＣを印加する。この電位印加で前記ダミーホトダイオ
ードＤ−ＰＤを逆バイアスして空乏層を発生させる。
尚、２７はＮ＋埋め込み層、２８ａはシリコン酸化膜な
どの絶縁膜、２８ｂはシリコン酸化膜、シリコン窒化膜
等の層間絶縁膜、２８ｃは同じくシリコン酸化膜、シリ
コン窒化膜等のパッシベーション皮膜である。第２層目
の配線層で遮光膜１２と交差電極１８が形成され、交差
電極１８が層間絶縁膜のスルーホールを介して電極配線
１７ａ、１７ｃを接続し、そして電極配線１７ｂとクロ
スしている。各絶縁膜２８ａ、２８ｂ、２８ｃは透光性
であり、この半導体チップ１１は透光性の樹脂でモール
ドされる。アルミ製の遮光膜１２は遮光性である。
な面積のダミーのホトダイオードＤーＰＤを配置してい
る。図２は図１のＡＡ線断面図である。図２を参照し
て、２１はＰ型のシリコン半導体基板、２２は基板２１
の上に気相成長により形成したＮ型のエピタキシャル層
を貫通するＰ＋型の分離領域、２３は分離領域により形
成された島領域である。ダミーのホトダイオードＤーＰ
Ｄは、Ｐ型のシリコン半導体基板２１とＰ＋分離領域２
２をアノード、島領域２３のＮ型層（Ｎ＋埋め込み層２
７を含め）をカソードとして構成するものである。分離
領域２２の表面にはアノード電極２４を配置して接地電
位ＧＮＤを、島領域２３にはＮ＋コンタクト領域２５を
介してカソード電極２６により＋５Ｖの如き電源電位Ｖ
ＣＣを印加する。この電位印加で前記ダミーホトダイオ
ードＤ−ＰＤを逆バイアスして空乏層を発生させる。
尚、２７はＮ＋埋め込み層、２８ａはシリコン酸化膜な
どの絶縁膜、２８ｂはシリコン酸化膜、シリコン窒化膜
等の層間絶縁膜、２８ｃは同じくシリコン酸化膜、シリ
コン窒化膜等のパッシベーション皮膜である。第２層目
の配線層で遮光膜１２と交差電極１８が形成され、交差
電極１８が層間絶縁膜のスルーホールを介して電極配線
１７ａ、１７ｃを接続し、そして電極配線１７ｂとクロ
スしている。各絶縁膜２８ａ、２８ｂ、２８ｃは透光性
であり、この半導体チップ１１は透光性の樹脂でモール
ドされる。アルミ製の遮光膜１２は遮光性である。
【００１２】遮光膜に１２に交差配線部１６という開口
部を設けたことにより遮光できない光は、その下部の島
領域２３に入射される。入射された光は、ダミーホトダ
イオードＤ−ＰＤが形成する空乏層、あるいは空乏層両
側のＮ型又はＰ型半導体層で光電流に変換され、該光電
流は拡散によりアノード電極２４またはカソード電極２
６に回収される。従って前記光電流が他の回路素子へ流
れ込むことによる誤動作やラッチアップを防止できる。
部を設けたことにより遮光できない光は、その下部の島
領域２３に入射される。入射された光は、ダミーホトダ
イオードＤ−ＰＤが形成する空乏層、あるいは空乏層両
側のＮ型又はＰ型半導体層で光電流に変換され、該光電
流は拡散によりアノード電極２４またはカソード電極２
６に回収される。従って前記光電流が他の回路素子へ流
れ込むことによる誤動作やラッチアップを防止できる。
【００１３】遮光膜１２は接地するので、場合によって
はアノード電極２４と層間接続しても良い。またアノー
ド電極２４は島領域２３周囲の分離領域２４に沿ってで
きるだけ延在させる。この時遮光膜１２と層間接続しな
がら延在させると、交差配線部１６から入射した光がシ
リコン表面と遮光膜１２の裏面とで反射を繰り返す多重
反射光を遮光できる。但し第１層目の電極配線１７の延
在を妨げることはしない。尚、遮光膜１２はダミーホト
ダイオードを形成する島領域２３の、分離領域２２の端
より内側まで延在させて、分離領域２２を露見させな
い。
はアノード電極２４と層間接続しても良い。またアノー
ド電極２４は島領域２３周囲の分離領域２４に沿ってで
きるだけ延在させる。この時遮光膜１２と層間接続しな
がら延在させると、交差配線部１６から入射した光がシ
リコン表面と遮光膜１２の裏面とで反射を繰り返す多重
反射光を遮光できる。但し第１層目の電極配線１７の延
在を妨げることはしない。尚、遮光膜１２はダミーホト
ダイオードを形成する島領域２３の、分離領域２２の端
より内側まで延在させて、分離領域２２を露見させな
い。
【００１４】図４は、回路素子の代表としてのＮＰＮト
ランジスタと、ホトダイオード部１４に形成したホトダ
イオード素子ＰＤの構造を示す断面図である。同図にお
いて、３０は島領域２３の表面に形成したＰ型のベース
領域、３１はベース領域３０の表面に形成したＮ＋型の
エミッタ領域、３２は島領域２３の表面に形成したＮ＋
型のコレクタコンタクト領域である。図２と同じ部分に
は同じ符号を伏して説明を省略する。ホトダイオードＰ
Ｄの上部の遮光膜１２だけが開口され、回路素子上は遮
光膜１２が延在する。遮光膜１２の下で第１層目の電極
配線１７が素子間接続を行っている。ホトダイオードＰ
Ｄの構造は基本的にダミーホトダイオードＰＤと全く同
一である。
ランジスタと、ホトダイオード部１４に形成したホトダ
イオード素子ＰＤの構造を示す断面図である。同図にお
いて、３０は島領域２３の表面に形成したＰ型のベース
領域、３１はベース領域３０の表面に形成したＮ＋型の
エミッタ領域、３２は島領域２３の表面に形成したＮ＋
型のコレクタコンタクト領域である。図２と同じ部分に
は同じ符号を伏して説明を省略する。ホトダイオードＰ
Ｄの上部の遮光膜１２だけが開口され、回路素子上は遮
光膜１２が延在する。遮光膜１２の下で第１層目の電極
配線１７が素子間接続を行っている。ホトダイオードＰ
Ｄの構造は基本的にダミーホトダイオードＰＤと全く同
一である。
【００１５】以上に説明した本発明の半導体装置によれ
ば、遮光膜１２と同じレベルのアルミ配線層を交差電極
１８として利用するので、第１層目の電極配線１７のク
ロス接続を行うことができる。従って配線のパターン設
計が容易になる。また多層配線の層の数を増加せずに済
むので、コストダウンが可能である。そして、交差配線
部１６の下部にダミーホトダイオードＤーＰＤを配置す
ることにより、交差配線部１６を通過した入射光を回収
し、他の回路素子へ流さないようにすることで回路素子
の誤動作を防止する。
ば、遮光膜１２と同じレベルのアルミ配線層を交差電極
１８として利用するので、第１層目の電極配線１７のク
ロス接続を行うことができる。従って配線のパターン設
計が容易になる。また多層配線の層の数を増加せずに済
むので、コストダウンが可能である。そして、交差配線
部１６の下部にダミーホトダイオードＤーＰＤを配置す
ることにより、交差配線部１６を通過した入射光を回収
し、他の回路素子へ流さないようにすることで回路素子
の誤動作を防止する。
【００１６】尚、ホドダイオードＰＤ、ダミーホトダイ
オードＤーＰＤの構造は上記実施例に限られるものでは
なく、例えば島領域２３表面にベース領域３０と同じく
Ｐ型のアノード領域を拡散形成し、該アノード領域と島
領域２３とのＰＮ接合をホトダイオードとした構成でも
良い。
オードＤーＰＤの構造は上記実施例に限られるものでは
なく、例えば島領域２３表面にベース領域３０と同じく
Ｐ型のアノード領域を拡散形成し、該アノード領域と島
領域２３とのＰＮ接合をホトダイオードとした構成でも
良い。
【００１７】
【発明の効果】以上に説明した通り、本発明によれば遮
光膜１２と同レベルの配線層を交差電極１８に利用する
ので、クロス配線のために配線層を１つ増加せずに済む
という利点を有する。従って電極配線のパターン設計が
容易になり、且つコスト高を招かないという利点を持
つ。
光膜１２と同レベルの配線層を交差電極１８に利用する
ので、クロス配線のために配線層を１つ増加せずに済む
という利点を有する。従って電極配線のパターン設計が
容易になり、且つコスト高を招かないという利点を持
つ。
【００１８】更に交差配線部１６の下部にダミーホトダ
イオードＤ−ＰＤを配置することにより、余分な光入射
による光電流を回収し、他の回路素子の誤動作を防止で
きる利点を有する。
イオードＤ−ＰＤを配置することにより、余分な光入射
による光電流を回収し、他の回路素子の誤動作を防止で
きる利点を有する。
【図１】本発明を説明するための平面図である。
【図２】本発明を説明するための断面図である。
【図３】本発明を説明するための平面図である。
【図４】本発明を説明するための断面図である。
【図５】従来例を説明するための平面図である。
Claims (2)
- 【請求項１】半導体チップの一部に形成したホトダイオ
ード部と、 前記半導体チップの他の部分に形成した回路素子部と、 前記回路素子部の各々の素子を接続する多層配線層と、 前記ホトダイオード部を除くように前記半導体チップの
表面を被覆する遮光膜と、 前記遮光膜の一部に前記遮光膜を除去して形成した、交
差配線部と、 前記交差配線部で、前記多層配線により交差する電極配
線と、 前記交差配線部の下部に設けたダミーのホトダイオード
と、を具備することを特徴とするホトダイオード内蔵半
導体装置。 - 【請求項２】前記多層配線が２層構造であり、前記遮光
膜が第２層目の配線層で形成したことを特徴とする請求
項１記載のホトダイオード内蔵半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7335063A JP2000200892A (ja) | 1995-12-22 | 1995-12-22 | ホトダイオード内蔵半導体装置 |
| PCT/JP1996/003749 WO1997023909A1 (fr) | 1995-12-22 | 1996-12-20 | Circuit integre incorporant une photodiode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7335063A JP2000200892A (ja) | 1995-12-22 | 1995-12-22 | ホトダイオード内蔵半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000200892A true JP2000200892A (ja) | 2000-07-18 |
Family
ID=18284349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7335063A Pending JP2000200892A (ja) | 1995-12-22 | 1995-12-22 | ホトダイオード内蔵半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000200892A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006318947A (ja) * | 2005-05-10 | 2006-11-24 | Rohm Co Ltd | 受光装置およびそれを用いた電子機器 |
| JP2007027318A (ja) * | 2005-07-14 | 2007-02-01 | Fujifilm Holdings Corp | 固体撮像装置及び内視鏡 |
| JP2008182214A (ja) * | 2006-12-27 | 2008-08-07 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2021097208A (ja) * | 2019-12-13 | 2021-06-24 | コーデンシ株式会社 | 半導体集積回路装置及び光センサ |
-
1995
- 1995-12-22 JP JP7335063A patent/JP2000200892A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006318947A (ja) * | 2005-05-10 | 2006-11-24 | Rohm Co Ltd | 受光装置およびそれを用いた電子機器 |
| JP2007027318A (ja) * | 2005-07-14 | 2007-02-01 | Fujifilm Holdings Corp | 固体撮像装置及び内視鏡 |
| JP2008182214A (ja) * | 2006-12-27 | 2008-08-07 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2021097208A (ja) * | 2019-12-13 | 2021-06-24 | コーデンシ株式会社 | 半導体集積回路装置及び光センサ |
| JP7493225B2 (ja) | 2019-12-13 | 2024-05-31 | コーデンシ株式会社 | 半導体集積回路装置及び光センサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8363136B2 (en) | Solid-state imaging device, method of fabricating solid-state imaging device, and camera | |
| JP2925943B2 (ja) | ホトダイオード内蔵半導体装置 | |
| JP2000200892A (ja) | ホトダイオード内蔵半導体装置 | |
| EP0590598A1 (en) | Semiconductor photodiode comprising a light shielding layer | |
| US6566728B1 (en) | Semiconductor device | |
| JP3748946B2 (ja) | ホトダイオード内蔵半導体装置 | |
| JP3342291B2 (ja) | ホトダイオード内蔵集積回路 | |
| JPH10289994A (ja) | 光センサ集積回路装置 | |
| JP2852222B2 (ja) | 光半導体集積回路装置 | |
| US6417560B1 (en) | Semiconductor device | |
| WO1997023909A1 (fr) | Circuit integre incorporant une photodiode | |
| US5148249A (en) | Semiconductor protection device | |
| JP3172253B2 (ja) | 光半導体装置 | |
| JPH0360073A (ja) | 光半導体装置 | |
| JP2560846B2 (ja) | 光半導体装置 | |
| JPH09321271A (ja) | ホトダイオード内蔵集積回路 | |
| JP2000200893A (ja) | ホトダイオード内蔵集積回路 | |
| JPH05326907A (ja) | 光半導体装置 | |
| JP2864684B2 (ja) | 半導体集積回路 | |
| JPH0369173A (ja) | ホトカプラ | |
| JP3138057B2 (ja) | 光半導体装置 | |
| JPH03229467A (ja) | 光半導体装置 | |
| JP3724923B2 (ja) | 半導体装置 | |
| JPH09181290A (ja) | 受光素子内蔵半導体装置 | |
| JP3384690B2 (ja) | 光半導体集積回路 |