JP2910231B2 - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JP2910231B2
JP2910231B2 JP32803690A JP32803690A JP2910231B2 JP 2910231 B2 JP2910231 B2 JP 2910231B2 JP 32803690 A JP32803690 A JP 32803690A JP 32803690 A JP32803690 A JP 32803690A JP 2910231 B2 JP2910231 B2 JP 2910231B2
Authority
JP
Japan
Prior art keywords
pad
insulating film
wiring layer
integrated circuit
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP32803690A
Other languages
English (en)
Other versions
JPH04196449A (ja
Inventor
透 甫仮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP32803690A priority Critical patent/JP2910231B2/ja
Publication of JPH04196449A publication Critical patent/JPH04196449A/ja
Application granted granted Critical
Publication of JP2910231B2 publication Critical patent/JP2910231B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体集積回路におけるボンディングパッド
部の捲れ防止に関する。
［発明の概要］ 本発明は、ボンディングワイヤーを接続する半導体集
積回路のボンディングパッド部において、半導体集積回
路製造過程に形成される保護膜または、絶縁膜（以下絶
縁膜と呼ぶ）の一部を、ボンディングワイヤーが接続さ
れるパッド部の配線層（以下パッド部の配線層と呼ぶ）
の形状に沿って除去し、パッド部の配線層の周辺部を下
方に向けることにより、パッド部の配線層周辺部分から
の捲れを大幅に減少させると共にはがれ強度の大幅な向
上が図られ、半導体集積回路実装の品質の向上と、回路
パターン設計におけるボンディングパッドの形状およ
び、サイズ縮小への自由度が高まり、設計工数削減、チ
ップサイズの縮小によるコストダウンを実現したもので
ある。
［従来の技術］ パッド部の配線層は、半導体集積回路製造過程で形成
される保護膜または、絶縁膜（以下絶縁膜と呼ぶ）上
に、設計された回路パターン形状を実現するのみであ
り、パッド部の配線層と絶縁膜の接触によってはがれ強
度を確保するものであった。
第２図は、本発明を使用しない従来の例を示す半導体
集積回路の断面図である。
１は半導体集積回路表面を保護し、パッド開口部が取
り除かれた保護膜,2は配線層間を絶縁、保護する絶縁
膜,4はボンディングワイヤーとの接続を取るパッド部の
配線層,5はパッド部の下方に位置する基板である。
第２図に示すように、従来のパッド部のはがれ強度
は、パッド部の配線層４と絶縁膜２の接触面積に依存す
るものであった。
［発明が解決しようとする課題］ しかし、前述の従来技術では、パッド部の配線層のは
がれ強度は、絶縁膜とボンディングパッド部の配線材の
接触面積に比例するものであり、はがれ強度を確保する
ため、ボンディングパッドのサイズを大きくしなければ
ならない。
また、はがれ強度を確保するためにボンディングパッ
ドの必要面積を確保することは、高密度及び、多入出力
回路を保有するパターンを設計する上での制限となる。
更に、パッド部の配線層の周辺部分のはがれ強度につい
ては、パッド部の全体強度とは別に、周辺部としてのは
がれ強度を必要としており、端面のめくれから発生する
パッド全体のはがれ強度の劣化は、パッド面積の拡大だ
けでは改善につながらない等の問題点を有する。
そこで、本発明はこのような問題点を解決するもの
で、その目的とするところは、パターン設計納期の短縮
とチップサイズの縮小によるコストの削減を実現し、品
質の高い小型で低コストの半導体集積回路及び、半導体
集積回路組立品を提供するところにある。
［課題を解決するための手段］ 本発明の半導体集積回路は、半導体基板と、前記半導
体基板上に設けられた絶縁膜と、前記絶縁膜上に設けら
れたパッドとなる配線層と、前記絶縁膜及び前記パッド
となる配線層上に設かられ前記パッド部に対応する部分
にパッド開口部を設けた保護膜と、を有する半導体集積
回路において、前記パッドとなる配線層の周辺に対応す
る位置に開口部を設けた前記絶縁膜と、前記絶縁膜に設
けられた開口部において前記パッドとなる配線と前記半
導体基板とにより形成された共晶と、前記共晶を覆う前
記保護膜と、前記半導体基板に設けられた、前記パッド
となる配線層と他のパッドとなる配線層とを電気的に分
離する領域と、を有することを特徴とする。
［実施例］ 第１図は、本発明の１実施例を示す半導体集積回路の
断面図である。
１は半導体集積回路表面を保護し、パッド開口部が取
り除かれた保護膜,2は配線層間を絶縁、保護する絶縁
膜,3はパッド部の配線層の周辺部を下方に向けるために
絶縁膜を除去した部分,4はボンディングワイヤーとの接
続を取るパッド部の配線層,5はパッド部の下方に位置す
る基板である。
第１図に示すように、絶縁膜除去部３は、パッド部の
配線層４の周辺部を下方に向けるため絶縁膜２の一部を
プロセス処理の過程で除去することにより設ける。
絶縁膜２に絶縁膜除去部３が設けられることにより、
パッド部の配線層４が形成される過程において、パッド
部の配線層４の周辺部が絶縁膜除去部３に形成されるこ
ととなり、パッド部の配線層４が、パッド部の配線層４
の下に位置する絶縁膜２を覆うように形成され、平坦な
絶縁膜２の上にパッド部の配線層４を形成する場合より
はがれに対する強度の向上が図れる。
また、プロセス的な加工を加えることにより、絶縁膜
除去部３においてパッド部の配線層４と基板５の間で共
晶状態を生成して密接な接続を図り、第２図で示す従来
の半導体集積回路が、パッド部の配線層４と絶縁膜２の
面接触によって得るはがれ強度より、更に高いはがれ強
度を得ることが可能となり、ボンディングの品質向上が
図れる。
またボンディングパッドの面積が小さくても高いはが
れ強度が得られるため、ボンディングパッド自体の占め
る面積を小さくすることができると同時に、ボンディン
グパッドの形状に対する自由度が高まり、半導体集積回
路の設計条件が緩和され、チップの小型化や多入出力対
応が容易となりコストダウンが図れる。
ここで本発明を単純に利用して半導体集積回路を設計
したのでは、複数のパッドと基板５は当然接続されるこ
ととなり、パッド間にショートが発生し、各パッドの信
号及び、電位の確保が不可能となる。この現象を回避す
るには、各パッド下のパッドと接続する基板領域の電気
的分離を行えばよい。
この方法は図示していないが、ダイオードの逆方向構
造を造れば容易に実現可能である。
例えば、もとの基板領域をｎ−領域とし、各パッド下
のパッドに接続される基板領域をＰ＋拡散層とする方
法、また、Ｐ−領域とする方法が考えられる。
この両者の方法は、半導体集積回路の製造工程で容易
に実現可能である。但し、もとの基板の電位と同等のパ
ッドについては、この処理が不要であることは言うまで
もない。
PNジャンクション構造を有する場合は、入力の静電気
に対しても吸収することが可能であり、静電気耐圧の向
上と言った効果も得られる。また、ジャンクション領域
を拡散とすることにより、実効的にコンデンサとしての
効果を持たせることも可能である。
以上、ボンディングパッド部が１層配線の例を示した
が、多層配線においても同様の効果を期待できる。
［発明の効果］ 以上述べたように本発明によれば、パッド部の配線層
の周辺部を下方に向ける事により、ボンディングパッド
サイズの縮小が可能となり、従来と同様のチップサイズ
での多入出力の対応による付加価値の向上または、チッ
プの小型化による低コスト化につながると共に、半導体
集積回路チップの品質向上と、ボンディング品質の高い
半導体集積回路を提供出来るという効果を有する。
【図面の簡単な説明】
第１図は、本発明の１実施例を示す半導体集積回路の主
要断面図。 第２図は、本発明を使用しない従来の例を示す半導体集
積回路の断面図。 １……半導体集積回路表面の保護膜 ２……絶縁膜 ３……パッド部の配線層と下方の基板を接続するために
絶縁膜を除去した部分 ４……ボンディングワイヤーとの接続を取るパッド部の
配線層 ５……基板

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体基板と、前記半導体基板上に設けら
    れた絶縁膜と、前記絶縁膜上に設けられたパッドとなる
    配線層と、前記絶縁膜及び前記パッドとなる配線層上に
    設かられ前記パッド部に対応する部分にパッド開口部を
    設けた保護膜と、を有する半導体集積回路において、 前記パッドとなる配線層の周辺に対応する位置に開口部
    を設けた前記絶縁膜と、 前記絶縁膜に設けられた開口部において前記パッドとな
    る配線と前記半導体基板とにより形成された共晶と、 前記共晶を覆う前記保護膜と、 前記半導体基板に設けられた、前記パッドとなる配線層
    と他のパッドとなる配線層とを電気的に分離する領域
    と、 を有することを特徴とする半導体集積回路。
JP32803690A 1990-11-28 1990-11-28 半導体集積回路 Expired - Lifetime JP2910231B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32803690A JP2910231B2 (ja) 1990-11-28 1990-11-28 半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32803690A JP2910231B2 (ja) 1990-11-28 1990-11-28 半導体集積回路

Publications (2)

Publication Number Publication Date
JPH04196449A JPH04196449A (ja) 1992-07-16
JP2910231B2 true JP2910231B2 (ja) 1999-06-23

Family

ID=18205800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32803690A Expired - Lifetime JP2910231B2 (ja) 1990-11-28 1990-11-28 半導体集積回路

Country Status (1)

Country Link
JP (1) JP2910231B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4833683B2 (ja) 2006-02-17 2011-12-07 株式会社 日立ディスプレイズ 光源モジュールの製造方法及び液晶表示装置の製造方法

Also Published As

Publication number Publication date
JPH04196449A (ja) 1992-07-16

Similar Documents

Publication Publication Date Title
EP0863549B1 (en) Semiconductor device comprising a wiring substrate
JPS62126661A (ja) 混成集積回路装置
US20090108471A1 (en) Wiring board of semiconductor device, semiconductor device, electronic apparatus, mother board, method of manufacturing wiring board of semiconductor device, method of manufacturing mother board and method of manufacturing electronic apparatus
JP3221415B2 (ja) アナログ信号パッドのシールド法、および半導体集積回路
JPS5992556A (ja) 半導体装置
JPH0927512A (ja) 半導体装置
JP2910231B2 (ja) 半導体集積回路
JP2005026679A (ja) 半導体装置
JP2903668B2 (ja) 半導体集積回路
JP2663928B2 (ja) Ｔａｂテープ及びｔａｂテープを用いた半導体装置
JPH06326150A (ja) パッド構造
KR20040032039A (ko) 반도체장치
JP2008187076A (ja) 回路装置およびその製造方法
US6417560B1 (en) Semiconductor device
JP2864684B2 (ja) 半導体集積回路
JP3951788B2 (ja) 表面実装型電子部品
JP7020629B2 (ja) 半導体装置
JP3957341B2 (ja) 複合半導体装置
JPH0476927A (ja) 半導体集積回路
JPH0430541A (ja) 半導体装置
JPH0730067A (ja) 半導体装置
JPS605542A (ja) 半導体装置
JPS60145656A (ja) 固体撮像装置およびその製造方法
JP2994167B2 (ja) 半導体装置
KR100230750B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080409

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090409

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090409

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20100409

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 12

Free format text: PAYMENT UNTIL: 20110409

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 12

Free format text: PAYMENT UNTIL: 20110409