JP3597281B2 - 電位検出回路及び半導体集積回路 - Google Patents
電位検出回路及び半導体集積回路 Download PDFInfo
- Publication number
- JP3597281B2 JP3597281B2 JP30961095A JP30961095A JP3597281B2 JP 3597281 B2 JP3597281 B2 JP 3597281B2 JP 30961095 A JP30961095 A JP 30961095A JP 30961095 A JP30961095 A JP 30961095A JP 3597281 B2 JP3597281 B2 JP 3597281B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- potential
- comparison
- level
- intermediate node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Dram (AREA)
- Logic Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Control Of Voltage And Current In General (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
【発明の属する技術分野】
この発明は検出電位が所定の検出レベルに達しているか否かを判定する電位検出回路に関する。
【0002】
【従来の技術】
図20は、従来の電位検出回路の構成を示す回路図である。比較電位VLと接地レベル間に直列に接続されたPMOSトランジスタ6a〜6dと、インバータ7とを備える。トランジスタ6a〜6dはそれぞれダイオード接続されている。インバータ7は、PMOSトランジスタ7aとNMOSトランジスタ7bとから構成される。そして、比較電位VLから3段目のトランジスタ6cのドレインであるノードNAにインバータ7の入力(トランジスタ7a,7bのゲート)に接続される。
【0003】
この電位検出回路においては、ノードNAの電位がインバータ7の論理閾値よりも低いと、ノードNBよりHレベルのレベル検出信号GEが生成される。一方、ノードNAの電位がインバータ7の論理閾値よりも高くなると、Lレベルのレベル検出信号GEが生成される。
【0004】
【発明が解決しようとする課題】
従来の電位検出回路は以上のように構成されており、電源電位Vccが変動に伴いインバータ7の論理閾値が変動するため、安定したレベル検出信号GEを得ることができないという問題点があった。
【0005】
また、比較電位VLがダイオード接続された3つのトランジスタ6a〜6cを介してノードNAに与えられるため、比較電位VLに対する検出レベルの調整を行うことができないという問題点があった。
【0006】
また、比較電位VLがダイオード接続された3つのトランジスタ6a〜6cを介してノードNAに与えられるため、動作温度が変動してもこの電位検出回路の検出レベルが変動するという問題点もあった。これは、動作温度が変動すると、トランジスタ6a〜6cの閾値電圧が変動するからである。この電位検出回路では3つのトランジスタが直列に接続されているため、トランジスタの閾値電圧の変動は3倍に増幅される。
【0007】
この発明は上記問題点を解決するためになされたもので、安定した検出レベルを有し、かつ比較レベルの調整が可能な電位検出回路を得ることを目的とする。
【0008】
【課題を解決するための手段】
この発明に係る請求項1記載の電位検出回路は、比較電位が所定の検出レベルに達しているか否かを判定する電位検出回路であって、基準電流を供給する基準電流供給手段と、前記比較電位を受け、該比較電位を所定の電流変換率で電流に変換して得られた電流量の比較電流を供給する比較電流供給手段と、前記基準電流供給手段と前記比較電流供給手段との間に、前記基準電流及び前記比較電流のうち、一方の電流が流入し、他方の電流が流出するように設けられた中間ノードと、前記中間ノードに得られる電位に基づきレベル検出信号を出力するレベル検出信号出力手段とを備え、前記比較電流供給手段は前記所定の電流変換率を可変に設定可能であり、前記基準電流供給手段は基準電流の電流量を可変に設定可能であり、前記比較電流供給手段は、前記中間ノードに対して互いに並列に設けれ、互いの電流変換率が異なる複数の電流変換手段を備え、前記複数の電流変換手段は切替信号によって選択され、前記複数の電流変換手段のうち選択された電流変換手段の電流変換率によって前記所定の電流変換率が決定する。
【0011】
この発明に係る請求項2記載の電位検出回路は、比較電位が所定の検出レベルに達しているか否かを判定する回路であって、基準電流を供給する基準電流供給手段と、前記比較電位を受け、該比較電位を所定の電流変換率で電流に変換して得られた電流量の比較電流を供給する比較電流供給手段と、前記基準電流供給手段と前記比較電流供給手段との間に、前記基準電流及び前記比較電流のうち、一方の電流が流入し、他方の電流が流出するように設けられた中間ノードと、前記中間ノードに得られる電位に基づきレベル検出信号を出力するレベル検出信号出力手段とを備え、前記比較電流供給手段は前記所定の電流変換率を可変に設定可能であり、前記基準電流供給手段は基準電流の電流量を可変に設定可能であり、前記所定の電流変換率は電流変換制御信号に基づき変化し、外部入力信号を受ける外部入力端子と、前記外部入力端子を介して前記外部入力信号を受けるとともに、選択信号を受け、該選択信号に基づき、前記外部入力信号を選択して前記電流変換制御信号として出力する選択手段とをさらに備える。
【0012】
この発明に係る請求項3記載の電位検出回路は、比較電位が所定の検出レベルに達しているか否かを判定する回路であって、基準電流を供給する基準電流供給手段と、前記比較電位を受け、該比較電位を所定の電流変換率で電流に変換して得られた電流量の比較電流を供給する比較電流供給手段と、前記基準電流供給手段と前記比較電流供給手段との間に、前記基準電流及び前記比較電流のうち、一方の電流が流入し、他方の電流が流出するように設けられた中間ノードと、前記中間ノードに得られる電位に基づきレベル検出信号を出力するレベル検出信号出力手段とを備え、前記比較電流供給手段は前記所定の電流変換率を可変に設定可能であり、前記基準電流供給手段は基準電流の電流量を可変に設定可能であり、前記電位検出回路は第1及び第2の電源に接続され、前記基準電流供給手段は前記基準電流を前記中間ノードと前記第2の電源との間に供給し、前記比較電流供給手段は、予備比較電流用ノードと、前記比較電位を受け、該比較電位を電流に変換した電流量の予備比較電流を前記予備比較電流用ノードと前記第2の電源との間に供給する予備比較電流供給手段と、前記予備比較電流に応答して、前記予備比較電流に所定の比率で比例した電流量の前記比較電流を前記第1の電源と前記中間ノードとの間に供給するカレントミラー手段とを備える。
【0013】
この発明に係る請求項4記載の電位検出回路は、比較電位が所定の検出レベルに達しているか否かを判定する回路であって、基準電流を供給する基準電流供給手段と、前記比較電位を受け、該比較電位を所定の電流変換率で電流に変換して得られた電流量の比較電流を供給する比較電流供給手段と、前記基準電流供給手段と前記比較電流供給手段との間に、前記基準電流及び前記比較電流のうち、一方の電流が流入し、他方の電流が流出するように設けられた中間ノードと、前記中間ノードに得られる電位に基づきレベル検出信号を出力するレベル検出信号出力手段とを備え、前記比較電流供給手段は前記所定の電流変換率を可変に設定可能であり、前記基準電流供給手段は基準電流の電流量を可変に設定可能であり、前記電位検出回路は第1及び第2の電源に接続され、前記比較電流供給手段は前記比較電流を前記中間ノードと前記第2の電源との間に供給し、前記基準電流供給手段は、定電流用ノードと、定電流を前記定電流用ノードと前記第2の電源との間に供給する定電流供給手段と、前記定電流に応答して、前記定電流に比例した電流量の前記基準電流を前記第1の電源と前記中間ノードとの間に供給するカレントミラー手段とを備える。
【0014】
この発明に係る請求項5記載の電位検出回路は、比較電位が所定の検出レベルに達しているか否かを判定する回路であって、基準電流を供給する基準電流供給手段と、前記比較電位を受け、該比較電位を所定の電流変換率で電流に変換して得られた電流量の比較電流を供給する比較電流供給手段と、前記基準電流供給手段と前記比較電流供給手段との間に、前記基準電流及び前記比較電流のうち、一方の電流が流入し、他方の電流が流出するように設けられた中間ノードと、前記中間ノードに得られる電位に基づきレベル検出信号を出力するレベル検出信号出力手段とを備え、前記比較電流供給手段は前記所定の電流変換率を可変に設定可能であり、前記基準電流供給手段は基準電流の電流量を可変に設定可能であり、前記基準電流供給手段は、設定予定電位を受け、該設定予定電位を前記所定の電流変換率と同一の電流変換率で電流に変換して前記基準電流を供給する。
【0015】
また、請求項6記載の電位検出回路のように、第2の基準電流を供給する第2の基準電流供給手段と、前記予備比較電流に応答して、前記予備比較電流に第2の比率で比例した電流量の第2の比較電流を供給する第2のカレントミラー手段と、前記第2の基準電流供給手段と前記第2のカレントミラー手段との間に、前記第2の基準電流及び前記第2の比較電流のうち、一方の電流が流入し、他方の電流が流出するように設けられた第2の中間ノードと、前記第2の中間ノードに得られる電位に基づき第2のレベル検出信号を出力する第2のレベル検出信号出力手段とをさらに備えてもよい。
【0016】
また、請求項7記載の電位検出回路のように、前記レベル検出信号出力手段は、第1の入力が前記中間ノードに接続され、前記第2の入力に基準電圧を受け、前記第1及び第2の入力よりそれぞれ得られる電圧の差に基づき、第1の論理電位差を有する第1の論理Hレベル及び第1の論理Lレベルのうち、一方のレベルを増幅信号として出力する差動増幅回路と、前記増幅信号を受け、前記差動増幅回路の前記第1の論理Hレベル,前記第1の論理Lレベルに適合した論理閾値で、前記増幅信号を論理的に反転して反転増幅信号を出力する論理反転手段と、前記増幅信号と前記反転増幅信号とを受け、両者の比較結果に基づき、前記第1の論理電位差より大きい第2の論理電位差を有する第2の論理Hレベル及び第2の論理Lレベルのうち、一方のレベルを前記レベル検出信号として出力するレベル変換回路とを備えてもよい。
この発明に係る請求項8記載の電位検出回路は、比較電位が所定の検出レベルに達しているか否かを判定する回路であって、基準電流を供給する基準電流供給手段と、前記比較電位を受け、該比較電位を所定の電流変換率で電流に変換して得られた電流量の比較電流を供給する比較電流供給手段と、前記基準電流供給手段と前記比較電流供給手段との間に、前記基準電流及び前記比較電流のうち、一方の電流が流入し、他方の電流が流出するように設けられた中間ノードと、前記中間ノードに得られる電位に基づきレベル検出信号を出力するレベル検出信号出力手段とを備え、前記比較電流供給手段は、一方電極が前記中間ノード側で接続され、前記所定の電流変換率を有する第1のMOSトランジスタを含み、前記所定の電流変換率は可変設定可能である。
また、請求項9記載の電位検出回路のように、前記第1のMOSトランジスタの他方電極より得られる電位が前記比較電位となってもよい。
また、請求項10記載の電位検出回路のように、前記比較電流供給手段は、一方電極が前記第1のMOSトランジスタの他方電極側で接続される第2のMOSトランジスタをさらに備え、前記第2のMOSトランジスタの他方電極より得られる電位が前記比較電位となってもよい。
さらに、請求項11記載の電位検出回路のように、前記比較電流供給手段は、 一方電極が前記第1のMOSトランジスタの他方電極側で接続される第2のMOSトランジスタをさらに含み、前記第2のMOSトランジスタの制御電極より得られる電位が前記比較電位となってもよい。
この発明に係る請求項12記載の電位検出回路は、比較電位が所定の検出レベルに達しているか否かを判定する電位検出回路であって、基準電流を供給する基準電流供給手段と、前記比較電位を受け、該比較電位を所定の電流変換率で電流に変換して得られた電流量の比較電流を供給する比較電流供給手段と、前記基準電流供給手段と前記比較電流供給手段との間に、前記基準電流及び前記比較電流のうち、一方の電流が流入し、他方の電流が流出するように設けられた中間ノードと、前記中間ノードに得られる電位に基づきレベル検出信号を出力するレベル検出信号出力手段とを備え、前記比較電流供給手段は、一方電極が前記中間ノードに接続され、制御電極に固定電位を受けるMOSトランジスタと、一端が前記MOSトランジスタの他方電極に接続され、所定の制御信号を受け、前記所定の電流変換率は前記所定の制御信号に基づき変化する電流変換手段とを備える。
【0017】
この発明に係る請求項13記載の半導体集積回路は、電圧制御信号を受け、該電圧制御信号に基づき電圧信号を発生する電圧信号発生手段と、前記電圧信号の電位を比較電位とし、該比較電位が所定の検出レベルに達しているか否かを判定する第1及び第2の電位検出回路とを備え、前記第1及び第2の電位検出回路はそれぞれ、基準電流を供給する基準電流供給手段と、前記比較電位を受け、該比較電位を所定の電流変換率で電流に変換して得られた電流量の比較電流を供給する比較電流供給手段と、前記基準電流供給手段と前記比較電流供給手段との間に、前記基準電流及び前記比較電流のうち、一方の電流が流入し、他方の電流が流出するように設けられた中間ノードと、前記中間ノードに得られる電位に基づきレベル検出信号を出力するレベル検出信号出力手段とを備え、前記比較電流供給手段の前記所定の電流変換率は可変に設定可能であり、前記第2の電位検出回路の前記基準電流供給手段は、設定予定電位をさらに受け、該設定予定電位を前記所定の電流変換率で電流に変換して得られた電流量の前記基準電流を供給し、指令信号を受け、該指令信号に基づき、前記第1の電位検出回路のレベル検出信号及び前記第2の電位検出回路のレベル検出信号のうち、一方のレベル検出信号を前記電圧制御信号として出力する電圧制御信号出力手段をさらに備えて構成される。
【0018】
この発明に係る請求項14記載の半導体集積回路は、請求項6記載の電位検出回路と、前記レベル検出信号に基づき活性/非活性が制御され、活性状態時に第1の電流駆動能力で第1の電圧を発生する第1の電圧発生手段と、前記第2のレベル検出信号に基づき活性/非活性が制御され、活性状態時に前記第1の駆動能力より大きい第2の電流駆動能力で第2の電圧を発生する第2の電圧発生手段と、前記第1及び第2の電圧を受ける基板とを備え、前記第1及び第2の電圧のうち少なくとも一つの電圧により前記基板の電位が設定され、前記基板の電位を前記電位検出回路の前記比較電位とする。
【0019】
【発明の実施の形態】
<実施の形態1>
図1はこの発明の実施の形態1である電位検出回路の構成を示す回路図である。電位検出回路は比較電位VLが所定の比較レベルに達しているか否かを判定する回路である。
【0020】
図1の(a)に示すように、定電流源1は電源Vcc,中間ノードN1間に設けられ、定電流である基準電流IRを電源Vccから中間ノードN1にかけて供給する。可変抵抗2は中間ノードN1,比較電位VL間に設けられ、その抵抗値を可変に設定することができる。この可変抵抗2を流れる電流が比較電流ICとなる。増幅器3は入力部が中間ノードN1に接続され、中間ノードN1より得られる電位を増幅してレベル検出信号GEを出力する。
【0021】
このような構成において、比較電位VLと電源Vccとの電位差が小さく、基準電流IRが比較電流ICを上回る場合、中間ノードN1が充電され、中間ノードN1の電位が増幅器3の論理閾値を上回るため、増幅器3よりHレベルのレベル検出信号GEが出力される。
【0022】
一方、比較電位VLと電源Vccとの電位差が大きく、比較電流ICが基準電流IRを上回る場合、中間ノードN1は放電され、中間ノードN1の電位が増幅器3の論理閾値を下回るため、増幅器3よりLレベルのレベル検出信号GEが出力される。
【0023】
このように、レベル検出信号GEのH,Lレベルにより比較電位VLが所定の検定レベルであるか否かを判定することができる。この際、可変抵抗2の抵抗値を変更して比較電位VLに対する比較電流ICへの電流変換率を変更することにより、比較レベルを変更することができる。
【0024】
図1の(b)に示すように、定電流源1は接地レベル,中間ノードN2間に設けられ、定電流である基準電流IRを中間ノードN2から接地レベルにかけて供給する。可変抵抗2は中間ノードN2,比較電位VL間に設けられ、その抵抗値を可変に設定することができる。この可変抵抗2を流れる電流が比較電流ICとなる。増幅器3は入力部が中間ノードN2に接続され、中間ノードN2より得られる電位を増幅してレベル検出信号GEを出力する。
【0025】
このような構成において、比較電位VLと接地レベルとの電位差が小さく、基準電流IRが比較電流ICを上回る場合、中間ノードN2が放電され、中間ノードN2の電位が増幅器3の論理閾値を下回るため、増幅器3よりLレベルのレベル検出信号GEが出力される。
【0026】
一方、比較電位VLと接地レベルとの電位差が大きく、比較電流ICが基準電流IRを上回る場合、中間ノードN2は充電され、中間ノードN2の電位が増幅器3の論理閾値を上回るため、増幅器3よりHレベルのレベル検出信号GEが出力される。
【0027】
このように、レベル検出信号GEのH,Lレベルにより比較電位VLが所定の検出レベルであるか否かを判定することができる。この際、可変抵抗2の抵抗値を変更して比較電位VLに対する比較電流ICへの電流変換率を変更することにより、比較電位VLの検出レベルを変更することができる。
【0028】
上記したように、実施の形態1の電位検出回路の可変抵抗2は、比較電位VLを電流に変換する抵抗値を可変に設定することができるため、可変抵抗2の抵抗値を適宜変更することにより、比較電位VLの検出レベルを変更することができる。
【0029】
また、電源電位Vccが変動しても、電源Vcc,中間ノードN1間あるいは中間ノードN2,接地レベル間に供給される基準電流IRは一定であるため、その検出レベルは安定している。
【0030】
なお、図1の(a)で示した可変抵抗2に置き換えて、図2の(a)に示すように、ゲートに基準電位Vrefを受け、ドレインが中間ノードN1に接続され、ソースに比較電位VLを受けるNMOSトランジスタQ2を用いてもよい。この場合、基準電位Vrefの上昇に伴い比較電位VLの検出レベルが上昇し、基準電位Vrefの下降に伴い比較電位VLの検出レベルが下降する。
【0031】
同様に、図1の(b)で示した可変抵抗2に置き換えて、図2の(b)に示すように、ゲートに基準電位Vrefを受け、ドレインが中間ノードN2に接続され、ソースに比較電位VLを受けるPMOSトランジスタQ4を用いてもよい。この場合、基準電位Vrefの上昇に伴い比較電位VLの検出レベルが上昇し、基準電位Vrefの下降に伴い比較電位VLの検出レベルが下降する。
【0032】
<実施の形態2>
図3はこの発明の実施の形態2である電位検出回路の構成を示す回路図である。
【0033】
図3の(a)に示すように、可変電流源4は電源Vcc,中間ノードN1間に設けられ、基準電流IRを電源Vccから中間ノードN1にかけて供給する。この基準電流IRの電流量を可変に設定することができる。可変抵抗2は中間ノードN1,比較電位VL間に設けられ、その抵抗値を可変に設定することができる。増幅器3は入力部が中間ノードN1に接続され、中間ノードN1より得られる電位を増幅してレベル検出信号GEを出力する。
【0034】
図3の(b)に示すように、可変電流源4は接地レベル,中間ノードN2間に設けられ、基準電流IRを中間ノードN2から接地レベルにかけて供給する。可変抵抗2は中間ノードN2,比較電位VL間に設けられ、その抵抗値を可変に設定することができる。この基準電流IRの電流量を可変に設定することができる。増幅器3は入力部が中間ノードN2に接続され、中間ノードN2より得られる電位を増幅してレベル検出信号GEを出力する。
【0035】
このような構成において、実施の形態2の電位検出回路は、実施の形態1と同様に、レベル検出信号GEのH,Lレベルにより比較電位VLが所定の検定レベルであるか否かを判定することができる。この際、可変抵抗2の抵抗値を変更して比較電位VLに対する比較電流ICへの電流変換率を変更したり、可変電流源4の基準電流IRの電流量を変更することにより、比較電位VLの検出レベルを変更することができる。
【0036】
<実施の形態3>
<第1の態様>
図4はこの発明の実施の形態3による第1の態様の電位検出回路の構成を示す回路図である。同図に示すように、可変電流源であるPMOSトランジスタQ1は電源Vcc,中間ノードN1との間に介挿され、ゲートに制御信号CSTを受ける。この制御信号CSTの電位に基づき、基準電流IRを電源Vccから中間ノードN1にかけて供給する。
【0037】
一方、中間ノードN1にはNMOSトランジスタQ2のドレインが接続され、NMOSトランジスタQ2はゲートに基準電位Vrefが与えられる。NMOSトランジスタQ2のソースは直列にダイオード接続されたNMOSトランジスタ群Q11〜Q14に接続されるともに、NMOSトランジスタQ20を介してダイオード接続されたNMOSトランジスタ群Q21,Q22に接続されるとともに、NMOSトランジスタQ30を介してダイオード接続されたNMOSトランジスタQ31に接続される。
【0038】
そして、NMOSトランジスタQ14のソース、NMOSトランジスタQ22のソース及びNMOSトランジスタQ31のソースに比較電位VLが与えられる。また、NMOSトランジスタQ14に対して並列にNMOSトランジスタQ10が接続される。NMOSトランジスタQ10、Q20,Q30のゲートには切替信号SW1〜SW3がそれぞれ付与される。ダイオード接続されたNMOSトランジスタQ11〜Q14,Q21,Q22,Q31それぞれの閾値電圧は同一であり、制御用トランジスタQ10,Q20,Q30それぞれのオン状態時の抵抗成分は“0”とする。
【0039】
また、増幅器3は入力部が中間ノードN1に接続され、中間ノードN1より得られる電位を増幅してレベル検出信号GEを出力する。
【0040】
このような構成において、内部より基準電位Vrefが設定され、この基準電位Vrefに基づきNMOSトランジスタQ2を流れる電流量が制御される。基準電位Vrefを上昇させるとNMOSトランジスタQ2を流れる電流量が増大し、その分だけ、ノードN3の電位V3の検出レベルが上昇する。同様に、基準電位Vrefを下降させると電位V3の検出レベルが下降する。
【0041】
また、電位V3と比較電位VLとの電位差(V3−VL)は、切替信号SW1〜SW3により決定される。すなわち、切替信号SW1〜SW3をそれぞれH,L,Lレベルにすれば、NMOSトランジスタQ10がオンし、NMOSトランジスタQ20及びQ30がオフし、4個のダイオード直列接続NMOSトランジスタQ11〜Q14の電圧降下分が電位差(V3−VL)となる。
【0042】
また、切替信号SW1〜SW3をそれぞれL,L,Lレベルにすれば、NMOSトランジスタQ10、Q20及びQ30がオフし、3個のダイオード直列接続NMOSトランジスタQ11〜Q13の電圧降下分が電位差(V3−VL)となる。
【0043】
また、切替信号SW1〜SW3をL,H,Lレベルにすれば、NMOSトランジスタQ20がオンし、NMOSトランジスタQ10及びQ30がオフし、2個のダイオード直列接続NMOSトランジスタQ21,Q22の電圧降下分の電位差が電位差(V3−VL)となる。
【0044】
また、切替信号SW1〜SW3をL,L,Hレベルにすれば、NMOSトランジスタQ30がオンし、NMOSトランジスタQ10及びQ20がオフし、1個のダイオード接続NMOSトランジスタQ31の電圧降下分の電位差が電位差(V3−VL)となる。
【0045】
このように、実施の形態3の第1の態様は、切替信号SW1〜SW3により、比較電位VLに対する電位V3のバイアス電位(V3−VL)の設定を行い、かつ基準電位Vrefを受けるNMOSトランジスタQ2により、電位V3に対する検出レベルの調整を行うことにより、最終的に比較電位VLの検出レベルを変更することができる。
【0046】
<第2の態様>
図5はこの発明の実施の形態3による第2の態様の電位検出回路の構成を示す回路図である。同図に示すように、可変電流源であるPMOSトランジスタQ1は電源Vcc,中間ノードN1との間に介挿され、ゲートに制御信号CSTを受ける。この制御信号CSTの電位に基づき、基準電流IRを電源Vccから中間ノードN1にかけて供給する。
【0047】
一方、中間ノードN1にはNMOSトランジスタQ2のドレインが接続され、NMOSトランジスタQ2はゲートに基準電位Vrefが与えられる。NMOSトランジスタQ2のソースは直列に接続されたPMOSトランジスタ群Q41〜Q44に接続されるともに、NMOSトランジスタQ50を介して直列に接続されたPMOSトランジスタ群Q51,Q52に接続されるとともに、NMOSトランジスタQ60を介してPMOSトランジスタQ61に接続される。
【0048】
そして、PMOSトランジスタQ44のドレイン、PMOSトランジスタQ52のドレイン及びPMOSトランジスタ61のドレインは接地され、トランジスタ群Q41〜Q44、Q51,Q52及びQ61のゲートには比較電位VLが与えられる。
【0049】
また、PMOSトランジスタQ44に対して並列にNMOSトランジスタQ40が接続される。NMOSトランジスタQ40、Q50,Q60のゲートには切替信号SW11〜SW13がそれぞれ付与される。直列接続されたPMOSトランジスタQ41〜Q44,Q51,Q52,Q61はそれぞれ同一構成であり、制御用トランジスタQ40,Q50,Q60それぞれのオン状態時の抵抗成分は無視できる。
【0050】
また、増幅器3は入力部が中間ノードN1に接続され、中間ノードN1より得られる電位を増幅してレベル検出信号GEを出力する。
【0051】
このような構成において、内部より基準電位Vrefが設定され、この基準電位Vrefに基づきNMOSトランジスタQ2を流れる電流量が制御される。基準電位Vrefを上昇させるとNMOSトランジスタQ2を流れる電流量が増大し、その分だけ、ノードN3の電位V3の検出レベルが上昇する。同様に、基準電位Vrefを下降させると電位V3の検出レベルが下降する。
【0052】
各PMOSトランジスタQ41〜Q44、Q51,Q52及びQ61それぞれのオン抵抗値はゲートに入力される比較電位VLによって決定する。すなわち、比較電位VLが低い程、その抵抗値は低くなる。ここで、ゲートに比較電位VLを付与したときのPMOSトランジスタのオン抵抗値をRLとする。
【0053】
さらに、ノードN3と接地レベルとの間に挿入される抵抗値R3は、切替信号SW11〜SW13により決定される。すなわち、切替信号SW11〜SW13をそれぞれH,L,Lレベルにすれば、NMOSトランジスタQ40がオンし、NMOSトランジスタQ50及びQ60がオフし、4個の直列接続PMOSトランジスタQ41〜Q44が選択され、抵抗値R3=4・RLとなる。
【0054】
また、切替信号SW11〜SW13をそれぞれL,L,Lレベルにすれば、NMOSトランジスタQ40、Q50及びQ60がオフし、3個の直列接続PMOSトランジスタQ41〜Q43が選択され、抵抗値R3=3・RLとなる。
【0055】
また、切替信号SW11〜SW13をL,H,Lレベルにすれば、NMOSトランジスタQ50がオンし、NMOSトランジスタQ40及びQ60がオフし、2個の直列接続PMOSトランジスタQ51,Q52が選択され、抵抗値R3=2・RLとなる。
【0056】
また、切替信号SW11〜SW13をL,L,Hレベルにすれば、NMOSトランジスタQ60がオンし、NMOSトランジスタQ40及びQ50がオフし、1個のPMOSトランジスタQ61が選択され、抵抗値R3=RLとなる。
【0057】
このように、実施の形態3の第2の態様は、比較電位VLによりノードN3と接地レベル間の各PMOSトランジスタのオン抵抗値RLを決定し、切替信号SW11〜SW13により、ノードN3と接地レベル間の抵抗値R3の設定を行い、かつ基準電位Vrefを受けるNMOSトランジスタQ2により、電位V3に対する検出レベルの調整を行うことにより、比較電位VLの検出レベルを変更することができる。ただし、比較電位VLは負電位に限定される。
【0058】
<第3の態様>
図6はこの発明の実施の形態3による第3の態様の電位検出回路の構成を示す回路図である。同図に示すように、可変電流源であるNMOSトランジスタQ3は接地レベル,中間ノードN2との間に介挿され、ゲートに制御信号CSTを受ける。この制御信号CSTの電位に基づき、基準電流IRを中間ノードN2から接地レベルにかけて供給する。
【0059】
一方、中間ノードN2にはPMOSトランジスタQ4のドレインが接続され、PMOSトランジスタQ4はゲートに基準電位Vrefが与えられる。PMOSトランジスタQ4のソースは直列に接続されたPMOSトランジスタ群Q41〜Q44に接続されるともに、NMOSトランジスタQ50を介して直列に接続されたPMOSトランジスタ群Q51,Q52に接続されるとともに、NMOSトランジスタQ60を介してPMOSトランジスタQ61に接続される。
【0060】
そして、PMOSトランジスタQ44のドレイン、PMOSトランジスタQ52のドレイン及びPMOSトランジスタ61のドレインは電源Vccに接続され、トランジスタ群Q41〜Q44、Q51,Q52及びQ61のゲートには比較電位VLが与えられる。
【0061】
また、PMOSトランジスタQ44に対して並列にNMOSトランジスタQ40が接続される。NMOSトランジスタQ40、Q50,Q60のゲートには切替信号SW11〜SW13がそれぞれ付与される。直列接続されたNMOSトランジスタQ41〜Q44,Q51,Q52,Q61はそれぞれ同一構成であり、制御用トランジスタQ40,Q50,Q60それぞれのオン状態時の抵抗成分は無視できる。
【0062】
また、増幅器3は入力部が中間ノードN2に接続され、中間ノードN2より得られる電位を増幅してレベル検出信号GEを出力する。
【0063】
このような構成において、内部より基準電位Vrefが設定され、この基準電位Vrefに基づきPMOSトランジスタQ4を流れる電流量が制御される。基準電位Vrefを下降させるとPMOSトランジスタQ4を流れる電流量が増大し、その分だけ、ノードN4の電位V4の検出レベルが上昇する。同様に、基準電位Vrefを上昇させると電位V4の検出レベルが下降する。
【0064】
各PMOSトランジスタQ41〜Q44、Q51,Q52及びQ61それぞれのオン抵抗値はゲートに入力される比較電位VLによって決定する。すなわち、比較電位VLが低い程、その抵抗値は低くなる。ここで、ゲートに比較電位VLを付与したときのPMOSトランジスタのオン抵抗値をRLとする。
【0065】
このように、実施の形態3の第3の態様は、比較電位VLによりノードN4と電源Vcc間の各PMOSトランジスタのオン抵抗値RLを決定し、切替信号SW11〜SW13により、ノードN4と電源Vcc間の抵抗値R3の設定を行い、かつ基準電位Vrefを受けるPMOSトランジスタQ4により、電位V4に対する検出レベルの調整を行うことにより、比較電位VLの検出レベルを変更することができる。しかも、比較電位VLは電源Vcc以下であればよい。
【0066】
なお、実施の形態3の第1〜第3の態様の構成それぞれについて、トランジスタの導電型式を逆にして、電源Vccと接地レベルを置き換えることにより、電源Vccより高い電位の比較電位VLを検出するように構成することもできる。
【0067】
<実施の形態4>
図7はこの発明の実施の形態4である電位検出回路を示す回路図である。同図に示すように、可変電流源であるPMOSトランジスタQ1は電源Vcc,中間ノードN1との間に介挿され、ゲートに制御信号CSTを受ける。この制御信号CSTの電位に基づき、基準電流IRを電源Vccから中間ノードN1にかけて供給する。
【0068】
一方、中間ノードN1にはNMOSトランジスタQ2のドレインが接続され、NMOSトランジスタQ2はゲートに基準電位Vrefが与えられる。NMOSトランジスタQ2のソースは直列にダイオード接続されたトランジスタ群Q11〜Q13に接続される。そして、NMOSトランジスタQ13のソースに比較電位VLを受ける。
【0069】
また、増幅器3は入力部が中間ノードN1に接続され、中間ノードN1より得られる電位を増幅してレベル検出信号GEを出力する。
【0070】
また、NMOSトランジスタQ2のゲートはNMOSトランジスタQ71を介して信号入力パッドP1にも接続される。信号入力パッドP1はNMOSトランジスタQ72を介して内部回路にも接続される。そして、NMOSトランジスタQ71のゲートには切替信号SAが付与され、NMOSトランジスタQ72のゲートには反転切替信号バーSAが付与される。
【0071】
通常動作時は、切替信号SAはLレベルとなり、NMOSトランジスタQ71はオフし、NMOSトランジスタQ72はオンする。そして、信号入力パッドP1には、内部回路の回路動作制御用の外部入力信号が与えられ、この外部入力信号がNMOSトランジスタQ72を介して内部回路に与えられる。
【0072】
このとき、内部信号より基準電位Vrefが設定され、この基準電位Vrefに基づきNMOSトランジスタQ2を流れる電流量が制御される。基準電位Vrefを上昇させるとNMOSトランジスタQ2を流れる電流量が増大し、その分だけ、比較電位VLに対する検出レベルが上昇する。
【0073】
外部制御動作時は、切替信号SAはHレベルとなり、NMOSトランジスタQ71はオンし、NMOSトランジスタQ72はオフする。そして、信号入力パッドP1には、基準電位Vref設定用の外部入力信号が与えられ、この外部入力信号がNMOSトランジスタQ71を介してNMOSトランジスタQ2のゲートに付与される。
【0074】
このとき、外部入力信号の駆動能力を内部信号より十分大きく設定することにより、外部入力信号より基準電位Vrefが設定され、この基準電位Vrefに基づきNMOSトランジスタQ2を流れる電流量が制御される。
【0075】
したがって、通常は内部回路の回路動作制御として与えられる外部入力信号を基準電位Vrefの設定の制御信号として与えることができるため、外部入力信号入力用の端子数を余分に増やすことなく、NMOSトランジスタQ2を流れる電流量を変更することができる。
【0076】
<実施の形態5>
<第1の態様>
図8はこの発明の実施の形態5の第1の態様である電位検出回路を示す回路図である。同図に示すように、ソースが共に電源Vccに接続され、ゲートを共有するPMOSトランジスタQ81及びQ82によりカレントミラー回路を構成している。そして、ゲート・ドレインを共有するPMOSトランジスタQ81のドレインは予備比較電流用ノードである検出用ノードN5に接続され、PMOSトランジスタQ82のドレインは中間ノードN2に接続される。
【0077】
可変電流源であるNMOSトランジスタQ3は中間ノードN2と接地レベルとの間に介挿され、ゲートに制御信号CSTを受ける。この制御信号CSTの電位に基づき、基準電流IRを中間ノードN2から接地レベルにかけて供給する。
【0078】
一方、検出用ノードN5にはNMOSトランジスタQ2のドレインが接続され、NMOSトランジスタQ2はゲートに基準電位Vrefが与えられる。NMOSトランジスタQ2のソースは直列にダイオード接続されたトランジスタ群Q11〜Q13に接続される。そして、NMOSトランジスタQ13のソースに比較電位VLを受ける。
【0079】
また、増幅器3は入力部が中間ノードN2に接続され、中間ノードN2より得られる電位を増幅してレベル検出信号GEを出力する。
【0080】
このような構成において、内部信号より基準電位Vrefが設定され、この基準電位Vrefに基づきNMOSトランジスタQ2を流れる予備比較電流I2の電流量が制御される。基準電位Vrefを上昇させると予備比較電流I2の電流量が増大し、その分だけ、比較電位VLに対する検出レベルが上昇する。この予備比較電流I2は検出用ノードN5から比較電位VL、すなわち接地レベル側に供給される。
【0081】
PMOSトランジスタQ81及びQ82からなるカレントミラー回路により、予備比較電流I2の電流量に比例した電流量の比較電流ICが電源Vccから中間ノードN2にかけて流れる。
【0082】
したがって、比較電位VLと電源Vccとの電位差が小さく、基準電流IRが比較電流ICを上回る場合、中間ノードN2が放電され、中間ノードN2の電位が増幅器3の論理閾値を下回るため、増幅器3よりLレベルのレベル検出信号GEが出力される。
【0083】
一方、比較電位VLと電源Vccとの電位差が大きく、比較電流ICが基準電流IRを上回る場合、中間ノードN2は充電され、中間ノードN2の電位が増幅器3の論理閾値を上回るため、増幅器3よりHレベルのレベル検出信号GEが出力される。
【0084】
このように、レベル検出信号GEのH,Lレベルにより比較電位VLが所定の検出レベルであるか否かを判定することができる。この際、NMOSトランジスタQ2を流れる予備比較電流I2を基準電位Vrefによって変更することにより、比較電位VLの検出レベルを変更することができる。
【0085】
加えて、基準電流IR及び予備比較電流I2は共に、ノード(中間ノードN2あるいは検出用ノードN5)から、外部のノイズの影響を受けない接地レベル側に供給される電流となるため、基準電流IR及び予備比較電流I2それぞれの電流量は外部のノイズの影響を受けない。また、カレントミラー回路により得られる比較電流ICの電流量は予備比較電流I2の電流量に精度良く比例した量となる。
【0086】
その結果、実施の形態5の第1の態様は、基準電流IR及び比較電流ICの電流量の精度を外部ノイズに対して高くすることができるため、精度の高いレベル検出信号を出力することができる。
【0087】
<第2の態様>
図9はこの発明の実施の形態5の第2の態様である電位検出回路を示す回路図である。同図に示すように、ソースが共に接地レベルに接続され、ゲートを共有するNMOSトランジスタQ91及びQ92によりカレントミラー回路を構成している。そして、ゲート・ドレインを共有するNMOSトランジスタQ91のドレインは検出用ノードN5に接続され、NMOSトランジスタQ92のドレインは中間ノードN1に接続される。
【0088】
可変電流源であるPMOSトランジスタQ1は中間ノードN21と電源Vccとの間に介挿され、ゲートに制御信号CSTを受ける。この制御信号CSTの電位に基づき、基準電流IRを電源Vccから中間ノードN1にかけて供給する。
【0089】
一方、検出用ノードN5にはPMOSトランジスタQ4のドレインが接続され、PMOSトランジスタQ4はゲートに基準電位Vrefが与えられる。PMOSトランジスタQ4のソースは直列にダイオード接続されたトランジスタ群Q41、Q42に接続される。そして、PMOSトランジスタQ42のソースに比較電位VLを受ける。
【0090】
また、増幅器3は入力部が中間ノードN1に接続され、中間ノードN1より得られる電位を増幅してレベル検出信号GEを出力する。
【0091】
このような構成においても、第1の態様と同様、レベル検出信号GEのH,Lレベルにより比較電位VLが所定の検出レベルであるか否かを判定することができる。この際、PMOSトランジスタQ4を流れる予備比較電流I2を基準電位Vrefによって変更することにより、比較電位VLの検出レベルを変更することができる。
【0092】
なお、第2の態様は比較電位VLの検出レベルが比較的高い場合に適しており、第1の態様は比較電位VLの検出レベルが比較的低い場合に適している。
【0093】
<実施の形態6>
<第1の態様>
図10はこの発明の実施の形態6の第1の態様である電位検出回路を示す回路図である。同図に示すように、ソースが共に電源Vccに接続され、ゲートを共有するPMOSトランジスタQ83及びQ84によりカレントミラー回路を構成している。そして、ゲート・ドレインを共有するPMOSトランジスタQ83のドレインは定電流ノードN6に接続され、PMOSトランジスタQ84のドレインは中間ノードN1に接続される。
【0094】
可変電流源であるNMOSトランジスタQ3は定電流ノードN6と接地レベルとの間に介挿され、ゲートに制御信号CSTを受ける。この制御信号CSTの電位に基づき、定電流I1を定電流ノードN6から接地レベルにかけて供給する。
【0095】
一方、中間ノードN1にはNMOSトランジスタQ2のドレインが接続され、NMOSトランジスタQ2はゲートに基準電位Vrefが与えられる。NMOSトランジスタQ2のソースは直列にダイオード接続されたトランジスタ群Q11〜Q13に接続される。そして、NMOSトランジスタQ13のソースに比較電位VLを受ける。
【0096】
また、増幅器3は入力部が中間ノードN1に接続され、中間ノードN1より得られる電位を増幅してレベル検出信号GEを出力する。
【0097】
このような構成において、基準電位Vrefが設定され、この基準電位Vrefに基づきNMOSトランジスタQ2を流れる比較電流ICの電流量が制御される。基準電位Vrefを上昇させると比較電流ICの電流量が増大し、その分だけ、比較電位VLに対する検出レベルが上昇する。この比較電流ICは中間ノードN1から比較電位VL、すなわち接地レベル側に供給される。
【0098】
一方、PMOSトランジスタQ83及びQ84からなるカレントミラー回路により、定電流I1の電流量に比例した電流量の基準電流IRが電源Vccから中間ノードN1にかけて流れる。
【0099】
したがって、実施の形態5と同様、レベル検出信号GEのH,Lレベルにより比較電位VLが所定の検出レベルであるか否かを判定することができる。この際、NMOSトランジスタQ2を流れる比較電流ICを基準電位Vrefによって変更することにより、比較電位VLの検出レベルを変更することができる。
【0100】
加えて、定電流I1及び比較電流ICは共に、ノード(定電流ノードN6あるいは中間ノードN1)から、外部のノイズの影響を受けない接地レベル側に供給される電流となるため、定電流I1及び比較電流ICそれぞれの電流量は外部のノイズの影響を受けない。また、カレントミラー回路により得られる基準電流IRの電流量は定電流I1の電流量に精度良く比例した量となる。
【0101】
その結果、基準電流IR及び比較電流ICの電流量の精度を外部ノイズに対して高くすることができるため、精度の高いレベル検出信号を出力することができる。
【0102】
さらに加えて、定電流I1はその電流変化がほとんどないため、カレントミラー回路により得られる基準電流IRの電流量変化もほとんどなく、カレントミラー回路による定電流I1から基準電流IRへの変換時にノイズが発生することもない。
【0103】
その結果、基準電流IR及び比較電流ICの電流量の精度をより一層高くすることができるため、さらに精度の高いレベル検出信号を出力することができる。
【0104】
<第2の態様>
図11はこの発明の実施の形態6の第2の態様である電位検出回路を示す回路図である。同図に示すように、ソースが共に接地レベルに接続され、ゲートを共有するNMOSトランジスタQ93及びQ94によりカレントミラー回路を構成している。そして、ゲート・ドレインを共有するNMOSトランジスタQ93のドレインは定電流ノードN6に接続され、NMOSトランジスタQ94のドレインは中間ノードN1に接続される。
【0105】
可変電流源であるPMOSトランジスタQ1は定電流ノードN6と電源Vccとの間に介挿され、ゲートに制御信号CSTを受ける。この制御信号CSTの電位に基づき、定電流I1を電源VccからノードN6にかけて供給する。
【0106】
一方、中間ノードN1にはPMOSトランジスタQ4のドレインが接続され、PMOSトランジスタQ4はゲートに基準電位Vrefが与えられる。PMOSトランジスタQ4のソースは直列にダイオード接続されたトランジスタQ41,Q42に接続される。そして、PMOSトランジスタQ42のソースに比較電位VLを受ける。
【0107】
また、増幅器3は入力部が中間ノードN1に接続され、中間ノードN1より得られる電位を増幅してレベル検出信号GEを出力する。
【0108】
このような構成において、第1の態様と同様、レベル検出信号GEのH,Lレベルにより比較電位VLが所定の検出レベルであるか否かを判定することができる。この際、PMOSトランジスタQ4を流れる比較電流ICを基準電位Vrefによって変更することにより、比較電位VLの検出レベルを変更することができる。
【0109】
加えて、定電流I1はその電流変化がほとんどないため、カレントミラー回路により得られる基準電流IRの電流量変化もほとんどなく、カレントミラー回路による定電流I1から基準電流IRへの変換時にノイズが発生することもない。
【0110】
その結果、基準電流IR及び比較電流ICの電流量の精度を高くすることができるため、さらに精度の高いレベル検出信号を出力することができる。
【0111】
なお、第2の態様は比較電位VLの検出レベルが比較的高い場合に適しており、第1の態様は比較電位VLの検出レベルが比較的低い場合に適している。
【0112】
<実施の形態7>
図12はこの発明の実施の形態7の電位検出回路を示す回路図である。同図に示すように、ソースが共に電源Vccに接続され、ゲートを共有するPMOSトランジスタQ81及びQ82によりカレントミラー回路を構成している。そして、ゲート・ドレインを共有するPMOSトランジスタQ81のドレインは検出用ノードN5に接続され、PMOSトランジスタQ82のドレインは中間ノードN2に接続される。
【0113】
検出用ノードN5にはNMOSトランジスタQ2Aのドレインが接続され、NMOSトランジスタQ2Aはゲートに基準電位Vrefが与えられる。NMOSトランジスタQ2Aのソースは直列にダイオード接続されたNMOSトランジスタ群Q11A,Q12Aに接続される。そして、NMOSトランジスタQ12Aのソースに比較電位VLを受ける。
【0114】
中間ノードN2にはNMOSトランジスタQ2Bのドレインが接続され、NMOSトランジスタQ2Bはゲートに基準電位Vrefが与えられる。NMOSトランジスタQ2Bのソースは直列にダイオード接続されたNMOSトランジスタ群Q11B,Q12Bに接続される。そして、NMOSトランジスタQ12Bのソースに設定予定電位VSを受ける。なお、NMOSトランジスタQ2AとQ2B,NMOSトランジスタQ11AとQ11B,NMOSトランジスタQ12AとQ12Bとはそれぞれ同一構成で形成される。
【0115】
また、増幅器3は入力部が中間ノードN2に接続され、中間ノードN2より得られる電位を増幅してレベル検出信号GEを出力する。
【0116】
このような構成において、基準電位Vrefが設定され、この基準電位Vrefに基づきNMOSトランジスタQ2Aを流れる予備比較電流I2の電流量が制御される。基準電位Vrefを上昇させると予備比較電流I2の電流量が増大し、その分だけ、比較電位VLに対する検出レベルが上昇する。この予備比較電流I2は検出用ノードN5から比較電位VL、すなわち接地レベル側に供給される。
【0117】
一方、基準電位Vrefに基づきNMOSトランジスタQ2Bを流れる基準電流IRの電流量が制御される。基準電位Vrefを上昇させると基準電流IRの電流量が増大しする。この基準電流IRは中間ノードN2から設定予定電位VS、すなわち接地レベル側に供給される。
【0118】
PMOSトランジスタQ81及びQ82からなるカレントミラー回路により、予備比較電流I2の電流量に比例した電流量の比較電流ICが電源Vccから中間ノードN2にかけて流れる。
【0119】
したがって、実施の形態7の電位検出回路は、実施の形態5と同様、レベル検出信号GEのH,Lレベルにより比較電位VLが所定の検出レベルであるか否かを判定することができる。実施の形態5の電位検出回路と同様の効果を奏する。
【0120】
加えて、比較電位VLに基づき生成される予備比較電流I2と全く同一条件で、設定予定電位VSに基づき基準電流IRを生成するため、設定予定電位VSを変更するだけで簡単に比較電位VLの検出レベルを変更することができる。
【0121】
<実施の形態8>
図13はこの発明の実施の形態8の電位検出回路を示す回路図である。同図に示すように、ソースが共に電源Vccに接続され、ゲートを共有するPMOSトランジスタQ81、Q82A及びQ82Bによりカレントミラー回路を構成している。そして、ゲート・ドレインを共有するPMOSトランジスタQ81のドレインは検出用ノードN5に接続され、PMOSトランジスタQ82Aのドレインは中間ノードN2Aに接続され、PMOSトランジスタQ82Bのドレインは中間ノードN2Bに接続される。なお、PMOSトランジスタQ82Aのゲート幅よりPMOSトランジスタQ82Bのゲート幅は大きな値に設定される。
【0122】
可変電流源であるNMOSトランジスタQ3A及びQ3Bはそれぞれ中間ノードN2A及びN2Bと接地レベルとの間にそれぞれ介挿され、ゲートに制御信号CSTを共通に受ける。NMOSトランジスタQ3A及びQ3Bはそれぞれ制御信号CSTの電位に基づき、基準電流IRを中間ノードN2A及びN2Bそれぞれから接地レベルにかけて供給する。
【0123】
一方、検出用ノードN5にはNMOSトランジスタQ2のドレインが接続され、NMOSトランジスタQ2はゲートに基準電位Vrefが与えられる。NMOSトランジスタQ2のソースは直列にダイオード接続されたトランジスタ群Q11〜Q13に接続される。そして、NMOSトランジスタQ13のソースに比較電位VLを受ける。
【0124】
また、増幅器3Aは入力部が中間ノードN2Aに接続され、中間ノードN2Aより得られる電位を増幅してレベル検出信号GE1を出力する。増幅器3Bは入力部が中間ノードN2Bに接続され、中間ノードN2Bより得られる電位を増幅してレベル検出信号GE2を出力する。
【0125】
このような構成において、基準電位Vrefが設定され、この基準電位Vrefに基づきNMOSトランジスタQ2を流れる予備比較電流I2の電流量が制御される。
【0126】
そして、PMOSトランジスタQ81、Q82及びQ83からなるカレントミラー回路により、予備比較電流I2の電流量に比例した電流量の比較電流IC1及びIC2が電源Vccから中間ノードN2A及びN2Bにかけてそれぞれ流れる。
【0127】
したがって、比較電位VLと電源Vccとの電位差が十分小さく、基準電流IRが比較電流IC1及びIC2を上回る場合、中間ノードN2A及びN2Bが共に放電され、中間ノードN2A及びN2Bの電位が増幅器3A及び3Bの論理閾値を下回るため、増幅器3A及び3BよりLレベルのレベル検出信号GE1及びGE2が出力される。
【0128】
そして、比較電位VLと電源Vccとの電位差が比較的大きく、基準電流IRが比較電流IC1上回り、比較電流IC2が基準電流IRを上回る場合、中間ノードN2Aは放電され、中間ノードN2Bが充電される。
【0129】
その結果、中間ノードN2Aの電位が増幅器3Aの論理閾値を下回るため、増幅器3AよりLレベルのレベル検出信号GE1が出力されるとともに、中間ノードN2Bの電位が増幅器3Bの論理閾値を上回るため、増幅器3BよりHレベルのレベル検出信号GE2が出力される。
【0130】
一方、比較電位VLと接地レベルとの電位差が十分大きく、比較電流IC1及びIC2が基準電流IRを上回る場合、中間ノードN2A及びNA2は充電され、中間ノードN2A及びN2Bの電位が増幅器3A及び3Bの論理閾値を上回るるため、増幅器3A及び3BよりHレベルのレベル検出信号GE1及びGE2が出力される。
【0131】
このように、PMOSトランジスタQ82Aのゲート幅とPMOSトランジスタQ82Bのゲート幅とを異なる値に設定して比較電流IC1と比較電流IC2との電流量を異なる量にして、レベル検出信号GE1及びGE2それぞれのH,Lレベルにより比較電位VLが第1及び第2の検出レベルであるか否かを同時に判定することができる。この際、NMOSトランジスタQ2を流れる予備比較電流I2を基準電位Vrefによって変更することにより、比較電位VLの第1及び第2の検出レベルを変更することができる。
【0132】
<実施の形態9>
図14はこの発明の実施の形態9である電位検出回路の増幅器3の内部構成を示す回路図である。同図に示すように、増幅器3は差動増幅回路31、インバータ回路32及びレベル変換回路33から構成される。
【0133】
差動増幅回路31はトランジスタT21〜T25から構成され、ソースが共に電源Vccに接続され、ゲートを共有するPMOSトランジスタT21、T22によりカレントミラー回路を構成している。そして、ゲート・ドレインを共有するPMOSトランジスタT21のドレインはNMOSトランジスタT23のドレインに接続され、PMOSトランジスタT22のドレインはNMOSトランジスタT24のドレインに接続される。
【0134】
トランジスタT23のゲートには第1入力信号S1が入力され、トランジスタT24のゲートには第2入力信号S2が入力される。例えば図8で示した実施の形態5の電位検出回路の場合、中間ノードN2より得られる信号が第1入力信号S1として与えられ、検出用ノードN5より得られる信号が第2入力信号S2として与えられる。
【0135】
トランジスタT23及びT24のソースは共通にノードN11を介してNMOSトランジスタT25のドレインに接続される。このトランジスタT25のゲートに活性化信号S3が付与され、ソースが接地される。
【0136】
このような構成の差動増幅回路31は、第1入力信号S1と第2入力信号S2との電位差を増幅して、その増幅信号S31をトランジスタT22のドレインより出力する。
【0137】
インバータ回路32は、電源VccとPMOSトランジスタT32との間に、PMOSトランジスタT30及びNMOSトランジスタT31からなるインバータ34が設けられる。
【0138】
そして、トランジスタT32のソースはトランジスタT31のソースに接続され、ドレインは接地され、ゲートに調整用電位VR1が付与される。この調整用電位VR1は、トランジスタT32のドレインの電位が差動増幅回路31のノードN11の電位と同程度かそれ以上になるように設定される。
【0139】
インバータ34は入力に増幅信号S31と受ける。この増幅信号を反転して反転増幅信号バーS31を出力する。このとき、トランジスタT32のドレインにより得られる電位が差動増幅回路31のノードN11の同程度に設定されるため、増幅信号S31のLレベルが接地レベルより幾分上昇しても、インバータ34に余分な貫通電流を流すことなく、反転増幅信号バーS31を出力することができる。
【0140】
レベル変換回路33は、PMOSトランジスタT28及びT29並びにNMOSトランジスタT26及びT27で構成される。トランジスタT28及びT29のソースは電源Vccに接続され、トランジスタT28のゲートはトランジスタT27のドレインに接続され、トランジスタT29のゲートはトランジスタT26のドレインに接続される。トランジスタT26のゲートに増幅信号S31を受け、ソースは接地される。トランジスタT27のゲートに反転増幅信号バーS31を受け、ソースは接地される。
このような構成のレベル変換回路33は、増幅信号S31と反転増幅信号バーS31とに基づき、トランジスタT27のドレインより、Hレベルが電源V cc をLレベルが接地レベルの出力信号OUTをレベル検出信号GEとして出力する。
【0141】
<実施の形態10>
図15はこの発明の実施の形態10である半導体集積回路の構成を示すブロック図である。同図に示すように、コマンド発生回路11は通常電位検出回路12あるいは特殊電位検出回路13のうち一の回路の動作を指示するコマンド指令S11を特殊電位検出回路13及びマルチプレクサ14に出力する。
【0142】
通常電位検出12は、発生電圧VBBを受け、発生電圧VBBが内部で設定された検出レベルであるか否かを判定してレベル検出信号GE1をマルチプレクサ14に出力する。通常電位検出回路12の内部構成としては、実施の形態1〜実施の形態6で示した電位検出回路の内部構成が考えられる。
【0143】
特殊電位検出回路13は、コマンド指令S11及び発生電圧VBBとともに、外部入力端子P2を介して設定予定電位VSを受け、コマンド指令S11が特殊電位検出回路13の動作を指示する時に活性状態となり、通常電位検出回路12の動作を指示する時に非活性状態となる。そして、特殊電位検出回路13は、活性状態時に、発生電圧VBBが設定予定電位VSであるか否かを判定してレベル検出信号GE3をマルチプレクサ14に出力する。特殊電位検出回路13の内部構成としては、実施の形態7で示した電位検出回路の内部構成が考えられる。
【0144】
マルチプレクサ14は、コマンド指令S11に基づき、コマンド指令S11が通常電位検出回路12の動作を指示するときレベル検出信号GE1を電圧発生回路15に出力し、コマンド指令S11が特殊電位検出回路13の動作を指示するときレベル検出信号GE3を電圧発生回路15に出力する。
【0145】
電圧発生回路15はレベル検出信号GE1あるいはレベル検出信号GE3に基づき、活性/非活性が制御され、活性状態時に発生電圧VBBを発生する。
【0146】
このような構成において、通常使用時は、通常電位検出回路12の動作を指示するコマンド指令S11をコマンド発生回路11より出力させる。すると、発生電圧VBBを所定の検出レベルで判定して得られる通常電位検出回路12のレベル検出信号GE1が電圧発生回路15にフィードバックされる。その結果、電圧発生回路15はレベル検出信号GE1の制御下で発生電圧VBBを発生する。このとき、特殊電位検出回路13は非活性状態とされ、無駄な電力の消費を抑えることができる。
【0147】
一方、特殊使用時は、特殊電位検出回路13の動作を指示するコマンド指令S11をコマンド発生回路11より出力させる。すると、発生電圧VBBを外部より得た設定予定電位VSで判定して得られる特殊電位検出回路13のレベル検出信号GE3が電圧発生回路15にフィードバックされる。その結果、電圧発生回路15はレベル検出信号GE3の制御下で発生電圧VBBを発生する。
【0148】
このように、実施の形態10の半導体集積回路は、コマンド指令S11により、通常電位検出回路12及び特殊電位検出回路13それぞれのレベル検出信号GE1及びGE3のうち、一方のレベル検出信号に基づき電圧発生回路15により発生される電圧信号を制御することができる。
【0149】
図16は電圧発生回路15の内部構成を示す回路図である。電圧発生回路15は図15では図示していなかったが、実際には、5つの入力信号IN1〜IN5を入力する。入力信号IN1〜IN5はそれぞれ電源VccレベルをHレベル、接地レベルをLレベルおした信号である。
【0150】
電圧発生回路15は、図16に示すように、レベル変換回路16、PMOSトランジスタT1〜T3,T12,T13、キャパシタC1〜C4から構成される。レベル変換回路16はPMOSトランジスタT4,T5,T8,T9、NMOSトランジスタT6,T7,T10,T11及びインバータ17,18から構成される。レベル変換回路16は電源Vccと発生電圧VBBとを動作電源とした2つのクロックドインバータ(T4〜T7とT8〜T11)を有する。
【0151】
図17は電圧発生回路15の動作を示すタイミング図である。以下、同図を参照して、電圧発生回路15の動作を説明する。スタンバイ時は入力信号IN1〜IN5はすべてHレベルとなり、ノードNODE1及びNODE2は接地レベルにプリチャージされる。このとき、トランジスタT1はオフしている。
【0152】
そして、活性状態となり、入力信号IN1がLレベルに変化すると、ノードNODE1は−Vccまで降圧される。一方、入力信号IN3がLレベルに変化すると、トランジスタT4及びT11がオンし、トランジスタT8がオフし、トランジスタT7がほとんどオフする。その後に入力信号IN4がLレベルに変化し、トランジスタT5,T10がオンし、トランジスタT6,T9がオフしてノードNODE3が(VBB−Vcc)になる。このとき、トランジスタT5及びT6が同時にオン状態となる期間が存在するが、既にトランジスタT7がほとんどオフしているため、貫通電流はほとんど流れない。
【0153】
そして、キャパシタC3のカップリングによりノードNODE2の電位が(−Vcc+VBB)まで降圧さ、トランジスタT1がオン状態となり、ノードNODE1の電位が発生電圧VBBとして出力される。
【0154】
この構成では、発生電圧VBBをフィードバックして用いているため、トランジスタT1のゲート電位が(−Vcc+VBB)まで降圧され、ソース電位VBBのトランジスタT1のゲート,ソース間電圧VGSは閾値電圧以上になるため、ノードNODE1の電位はそのまま発生電圧VBBとして出力される。また、レベル変換回路16に入力信号IN3及びIN4を用いているため貫通電流が流れず、回路の効率は高くなる。この発生電圧VBBはDRAMの基板電位などに用いることができる。
【0156】
<実施の形態11>
図18はこの発明の実施の形態11である半導体集積回路の構成を示すブロック図である。同図に示すように、電位検出回路21は半導体基板18の基板電位V18を受け、基板電位V18が第1及び第2の検出レベルDL1及びDL2であるか否かをそれぞれ判定してレベル検出信号GE1及びGE2を出力する。この電位検出回路21の内部構成としては実施の形態8で示した電位検出回路等が考えられる。
【0157】
電圧発生回路22はレベル検出信号GE2の制御下で電流駆動能力の大きい発生電圧VBBを半導体基板18に出力し、電圧発生回路23はレベル検出信号GE1の制御下で電流駆動能力の小さい発生電圧VBBを半導体基板18に出力する。
【0158】
図19は、実施の形態11の半導体集積回路の動作を示す波形図である。なお、発生電圧VBBは負電位であり、第1及び第2の検出レベルも負電位でDL2>DL1の関係にある。そして、基板電位V18を電位DL1に設定することが、この半導体集積回路の最終目標である。
【0159】
同図に示すように、基板電位V18が第1及び第2の検出レベルDL1及びDL2を上回っている期間T1において、レベル検出信号GE1及びレベル検出信号GE2は共に活性化を指示し、電圧発生回路22及び23から共に発生電圧VBBを発生させ、基板電位V18を急速に降下させる。
【0160】
そして、期間T2において、基板電位V18が検出レベルDL2を下回ると、レベル検出信号GE1とは活性化を指示し、レベル検出信号GE2は非活性を指示し、電圧発生回路22は発生電圧VBBの発生を止め、電圧発生回路23によってのみ発生電圧VBBを発生させ、半導体基板18を緩やかに電位DL1に近づける。
【0161】
このように、実施の形態11の半導体集積回路は、レベル検出信号GE1及びGE2により、電圧発生回路22及び電圧発生回路23を活性状態にしたり、一方のみを活性状態にしたりして発生電圧VBBの電流駆動能力を変化させながら、早期、かつ正確に基板電位V18を所望の設定電位に近づけることができる。
【0162】
【発明の効果】
この発明における請求項1記載の電位検出回路は、複数の電流変換手段のうち切替信号により選択された電流変換手段の電流変換率によって、所定の電流変換率を適宜変更することにより、比較電位の検出レベルを可変に設定することができる。
【0163】
さらに、基準電流供給手段により一定の基準電流を供給することにより、常に安定した検出レベルを維持することができる。
【0166】
また、請求項2記載の電位検出回路の選択手段は、選択信号に基づき、外部入力信号を選択して電流変換制御信号をして出力している。
【0167】
したがって、この電位検出回路は、通常は内部回路等の制御用として与えられる外部入力信号を電流変換制御信号として与えることができるため、外部入力信号入力用の端子数を余分に増やすことなく所定の電流変換率を外部から変更することができる。
【0168】
また、請求項3記載の電位検出回路の基準電流供給手段は基準電流を中間ノードと接地レベルとの間に供給し、比較電流供給手段は、比較電位を電流に変換した電流量の予備比較電流を予備比較電流用ノードと第2の電源との間に供給する予備比較電流供給手段と、予備比較電流に応答して、予備比較電流に所定の比率で比例した電流量の比較電流を第1の電源と中間ノードとの間に供給するカレントミラー手段とを備えて、予備比較電流に所定の比率で比例した電流量の比較電流と基準電流との電流量の比較によってレベル検出信号を出力させることができる。
【0169】
そして、基準電流及び予備比較電流は共に、第2の電源とノード(中間ノードあるいは予備比較電流用ノード)との間に供給される電流となるため、第2の電源を外部のノイズの影響を受けない接地レベルにする等により、基準電流及び予備比較電流それぞれの電流量は外部のノイズの影響を受けなくすることができる。また、カレントミラー手段により得られる比較電流の電流量は予備比較電流の電流量に精度良く比例した量となる。
【0170】
その結果、外部ノイズに対して基準電流及び比較電流の電流量の精度を高くすることができるため、精度の高いレベル検出信号を出力することができる。
【0171】
また、請求項4記載の電位検出回路の比較電流供給手段は比較電流を中間ノードと第2の電源との間に供給し、基準電流供給手段は、定電流を定電流用ノードと第2の電源との間に供給する定電流供給手段と、定電流に応答して、定電流に比例した電流量の基準電流を第1の電源と中間ノードとの間に供給するカレントミラー手段とを備えて、定電流に比例した電流量の基準電流と比較電流との電流量の比較によってレベル検出信号を出力することができる。
【0172】
加えて、定電流及び比較電流は共に、第2の電源とノード(中間ノードあるいは定電流用ノード)との間に供給される電流となるため、第2の電源を外部のノイズの影響を受けない接地レベルにする等により、定電流及び比較電流それぞれの電流量は外部のノイズの影響を受けなくすることができる。また、カレントミラー手段により得られる基準電流の電流量は定電流の電流量に精度良く比例した量となる。
【0173】
その結果、外部ノイズに対して基準電流及び比較電流の電流量の精度を高くすることができるため、精度の高いレベル検出信号を出力することができる。
【0174】
加えて、定電流はその電流変化がほとんどないため、カレントミラー手段により得られる基準電流の電流量変化もほとんどなく、カレントミラー手段による定電流から基準電流への変換時にノイズが発生することもない。
【0175】
その結果、基準電流及び比較電流の電流量の精度をより一層高くすることができるため、さらに精度の高いレベル検出信号を出力することができる。
【0176】
また、請求項5記載の電位検出回路の基準電流供給手段は、設定予定電位を受け、該設定予定電位を所定の電流変換率で電流に変換して得られた電流量の基準電流を供給するため、設定予定電位を変更するだけで簡単に比較電位の検出レベルを変更することができる。
【0177】
また、請求項6記載の電位検出回路は、第2の基準電流供給手段、第2のカレントミラー手段、第2の中間ノード及び第2のレベル検出信号出力手段を備えているため、同一の比較電位に対し、レベル検出信号と第2のレベル検出信号とを出力することができる。
【0178】
その結果、所定の比率と第2の比率とを異なる値に設定して比較電流と第2の比較電流との電流量を異なる量に設定することにより、同一の比較電位に対して異なる2つの検出レベルに達しているか否かを同時に判定することができる。
【0179】
また、請求項7記載のレベル検出信号出力手段は、第1の論理電位差を有する第1の論理Hレベル及び第1の論理Lレベルのうち、一方のレベルを増幅信号として出力する差動増幅回路と、差動増幅回路の第1の論理Hレベル,第1の論理Lレベルに適合した論理閾値で、増幅信号を論理的に反転して反転増幅信号を出力する論理反転手段と、増幅信号と反転増幅信号との比較結果に基づき、第1の論理電位差より大きい第2の論理電位差を有する第2の論理Hレベル及び第2の論理Lレベルのうち、一方のレベルをレベル検出信号として出力するレベル変換回路とを備えている。
【0180】
したがって、論理反転手段は差動増幅回路の第1の論理Hレベル,第1の論理Lレベルに適合した論理閾値を有するため、差動増幅回路の第1の論理電位差が小さくとも、余分に貫通電流を流すことなく反転増幅信号を出力することができる。
【0181】
その結果、レベル変換回路から差動増幅回路の第1の論理電位差より大きい第2の論理電位差を有するレベル検出信号を精度よく出力することができる。
【0182】
この発明にかかる請求項13記載の半導体集積回路は、第1及び第2の電位検出回路を有し、電圧制御信号出力手段は、指令信号に基づき、第1の電位検出回路のレベル検出信号及び第2の電位検出回路のレベル検出信号のうち、一方のレベル検出信号を電圧制御信号として出力している。そして、電圧信号発生手段は電圧制御信号に基づき電圧信号を発生している。
【0183】
したがって、指令信号により、第1及び第2の電位検出回路それぞれレベル検出信号のうち、一方のレベル検出信号に基づき電圧信号発生手段により発生される電圧信号を制御することができる。
【0184】
この発明にかかる請求項14記載の半導体集積回路は、比較電位に基づきレベル検出信号と第2のレベル検出信号とを出力するの電位検出回路と、レベル検出信号に基づき活性/非活性が制御され、第1の電流駆動能力で第1の電圧を発生する第1の電圧発生手段と、第2のレベル検出信号に基づき活性/非活性が制御され、第2の電流駆動能力で第2の電圧を発生する第2の電圧発生手段とを備え、前記第1及び第2の電圧のうち少なくとも一つの電圧により前記基板の電位が設定され、前記基板の電位を前記電位検出回路の前記比較電位としている。
【0185】
したがって、レベル検出信号及び第2のレベル検出信号により、第1及び第2の電圧発生手段を共に活性状態にしたり、一方のみを活性状態にしたりして基板に与える電圧の電流駆動能力を変化させがら、早期、かつ正確に基板の電位を所望の設定電位に設定することができる。
【図面の簡単な説明】
【図1】この発明の実施の形態1の電位検出回路の構成を示す回路図である。
【図2】この発明の実施の形態1の電位検出回路の他の構成を示す回路図である。
【図3】この発明の実施の形態2の電位検出回路の構成を示す回路図である。
【図4】この発明の実施の形態3の第1の態様の電位検出回路の構成を示す回路図である。
【図5】この発明の実施の形態3の第2の態様の電位検出回路の構成を示す回路図である。
【図6】この発明の実施の形態3の第3の態様の電位検出回路の構成を示す回路図である。
【図7】この発明の実施の形態4の電位検出回路の構成を示す回路図である。
【図8】この発明の実施の形態5の第1の態様の電位検出回路の構成を示す回路図である。
【図9】この発明の実施の形態5の第2の態様の電位検出回路の構成を示す回路図である。
【図10】この発明の実施の形態6の第1の態様の電位検出回路の構成を示す回路図である。
【図11】この発明の実施の形態6の第2の態様の電位検出回路の構成を示す回路図である。
【図12】この発明の実施の形態7の電位検出回路の構成を示す回路図である。
【図13】この発明の実施の形態8の電位検出回路の構成を示す回路図である。
【図14】この発明の実施の形態9である電位検出回路の増幅器の内部構成を示す回路図である。
【図15】この発明の実施の形態10である半導体集積回路の内部構成を示すブロック図である。
【図16】図15の電圧発生回路の内部構成を示す回路図である。
【図17】図16の電圧発生回路の動作を示すタイミング図である。
【図18】この発明の実施の形態11である半導体集積回路の内部構成を示すブロック図である。
【図19】図18の半導体集積回路の動作を示すタイミング図である。
【図20】従来の電位検出回路の構成を示す回路図である。
【符号の説明】
1 定電流源、2 可変抵抗、3 増幅器、4 可変電流源。
Claims (14)
- 比較電位が所定の検出レベルに達しているか否かを判定する電位検出回路であって、
基準電流を供給する基準電流供給手段と、
前記比較電位を受け、該比較電位を所定の電流変換率で電流に変換して得られた電流量の比較電流を供給する比較電流供給手段と、
前記基準電流供給手段と前記比較電流供給手段との間に、前記基準電流及び前記比較電流のうち、一方の電流が流入し、他方の電流が流出するように設けられた中間ノードと、
前記中間ノードに得られる電位に基づきレベル検出信号を出力するレベル検出信号出力手段とを備え、
前記比較電流供給手段は前記所定の電流変換率を可変に設定可能であり、
前記基準電流供給手段は基準電流の電流量を可変に設定可能であり、
前記比較電流供給手段は、
前記中間ノードに対して互いに並列に設けれ、互いの電流変換率が異なる複数の電流変換手段を備え、前記複数の電流変換手段は切替信号によって選択され、前記複数の電流変換手段のうち選択された電流変換手段の電流変換率によって前記所定の電流変換率が決定する、
電位検出回路。 - 比較電位が所定の検出レベルに達しているか否かを判定する電位検出回路であって、
基準電流を供給する基準電流供給手段と、
前記比較電位を受け、該比較電位を所定の電流変換率で電流に変換して得られた電流量の比較電流を供給する比較電流供給手段と、
前記基準電流供給手段と前記比較電流供給手段との間に、前記基準電流及び前記比較電流のうち、一方の電流が流入し、他方の電流が流出するように設けられた中間ノードと、
前記中間ノードに得られる電位に基づきレベル検出信号を出力するレベル検出信号出力手段とを備え、
前記比較電流供給手段は前記所定の電流変換率を可変に設定可能であり、
前記基準電流供給手段は基準電流の電流量を可変に設定可能であり、
前記所定の電流変換率は電流変換制御信号に基づき変化し、
外部入力信号を受ける外部入力端子と、
前記外部入力端子を介して前記外部入力信号を受けるとともに、選択信号を受け、該選択信号に基づき、前記外部入力信号を選択して前記電流変換制御信号として出力する選択手段とを、
さらに備える、
電位検出回路。 - 比較電位が所定の検出レベルに達しているか否かを判定する電位検出回路であって、
基準電流を供給する基準電流供給手段と、
前記比較電位を受け、該比較電位を所定の電流変換率で電流に変換して得られた電流量の比較電流を供給する比較電流供給手段と、
前記基準電流供給手段と前記比較電流供給手段との間に、前記基準電流及び前記比較電流のうち、一方の電流が流入し、他方の電流が流出するように設けられた中間ノードと、
前記中間ノードに得られる電位に基づきレベル検出信号を出力するレベル検出信号出力手段とを備え、
前記基準電流供給手段は基準電流の電流量を可変に設定可能であり、
前記所定の電流変換率は電流変換制御信号に基づき変化し、
前記電位検出回路は第1及び第2の電源に接続され、
前記基準電流供給手段は前記基準電流を前記中間ノードと前記第2の電源との間に供給し、
前記比較電流供給手段は、
予備比較電流用ノードと、
前記比較電位を受け、該比較電位を電流に変換した電流量の予備比較電流を前記予備比較電流用ノードと前記第2の電源との間に供給する予備比較電流供給手段と、
前記予備比較電流に応答して、前記予備比較電流に所定の比率で比例した電流量の前記比較電流を前記第1の電源と前記中間ノードとの間に供給するカレントミラー手段とを備える、
電位検出回路。 - 比較電位が所定の検出レベルに達しているか否かを判定する電位検出回路であって、
基準電流を供給する基準電流供給手段と、
前記比較電位を受け、該比較電位を所定の電流変換率で電流に変換して得られた電流量の比較電流を供給する比較電流供給手段と、
前記基準電流供給手段と前記比較電流供給手段との間に、前記基準電流及び前記比較電流のうち、一方の電流が流入し、他方の電流が流出するように設けられた中間ノードと、
前記中間ノードに得られる電位に基づきレベル検出信号を出力するレベル検出信号出力手段とを備え、
前記比較電流供給手段は前記所定の電流変換率を可変に設定可能であり、
前記基準電流供給手段は基準電流の電流量を可変に設定可能であり、
前記電位検出回路は第1及び第2の電源に接続され、
前記比較電流供給手段は前記比較電流を前記中間ノードと前記第2の電源との間に供給し、
前記基準電流供給手段は、
定電流用ノードと、
定電流を前記定電流用ノードと前記第2の電源との間に供給する定電流供給手段と、
前記定電流に応答して、前記定電流に比例した電流量の前記基準電流を前記第1の電源と前記中間ノードとの間に供給するカレントミラー手段とを備える、
電位検出回路。 - 比較電位が所定の検出レベルに達しているか否かを判定する電位検出回路であって、
基準電流を供給する基準電流供給手段と、
前記比較電位を受け、該比較電位を所定の電流変換率で電流に変換して得られた電流量の比較電流を供給する比較電流供給手段と、
前記基準電流供給手段と前記比較電流供給手段との間に、前記基準電流及び前記比較電流のうち、一方の電流が流入し、他方の電流が流出するように設けられた中間ノードと、
前記中間ノードに得られる電位に基づきレベル検出信号を出力するレベル検出信号出力手段とを備え、
前記比較電流供給手段は前記所定の電流変換率を可変に設定可能であり、
前記基準電流供給手段は基準電流の電流量を可変に設定可能であり、
前記基準電流供給手段は、設定予定電位を受け、該設定予定電位を前記所定の電流変換率と同一の電流変換率で電流に変換して前記基準電流を供給する、
電位検出回路。 - 第2の基準電流を供給する第2の基準電流供給手段と、
前記予備比較電流に応答して、前記予備比較電流に第2の比率で比例した電流量の第2の比較電流を供給する第2のカレントミラー手段と、
前記第2の基準電流供給手段と前記第2のカレントミラー手段との間に、前記第2の基準電流及び前記第2の比較電流のうち、一方の電流が流入し、他方の電流が流出するように設けられた第2の中間ノードと、
前記第2の中間ノードに得られる電位に基づき第2のレベル検出信号を出力する第2のレベル検出信号出力手段とをさらに備える、
請求項3記載の電位検出回路。 - 前記レベル検出信号出力手段は、
第1の入力が前記中間ノードに接続され、前記第2の入力に基準電圧を受け、前記第1及び第2の入力よりそれぞれ得られる電圧の差に基づき、第1の論理電位差を有する第1の論理Hレベル及び第1の論理Lレベルのうち、一方のレベルを増幅信号として出力する差動増幅回路と、
前記増幅信号を受け、前記差動増幅回路の前記第1の論理Hレベル,前記第1の論理Lレベルに適合した論理閾値で、前記増幅信号を論理的に反転して反転増幅信号を出力する論理反転手段と、
前記増幅信号と前記反転増幅信号とを受け、両者の比較結果に基づき、前記第1の論理電位差より大きい第2の論理電位差を有する第2の論理Hレベル及び第2の論理Lレベルのうち、一方のレベルを前記レベル検出信号として出力するレベル変換回路とを備える、
請求項3あるいは請求項4記載の電位検出回路。 - 比較電位が所定の検出レベルに達しているか否かを判定する電位検出回路であって、
基準電流を供給する基準電流供給手段と、
前記比較電位を受け、該比較電位を所定の電流変換率で電流に変換して得られた電流量の比較電流を供給する比較電流供給手段と、
前記基準電流供給手段と前記比較電流供給手段との間に、前記基準電流及び前記比較電流のうち、一方の電流が流入し、他方の電流が流出するように設けられた中間ノードと、
前記中間ノードに得られる電位に基づきレベル検出信号を出力するレベル検出信号出力手段とを備え、
前記比較電流供給手段は、一方電極が前記中間ノード側で接続され、前記所定の電流変換率を有する第1のMOSトランジスタを含み、前記所定の電流変換率は可変設定可能である、
電位検出回路。 - 前記第1のMOSトランジスタの他方電極より得られる電位が前記比較電位となる、
請求項8記載の電位検出回路。 - 前記比較電流供給手段は、一方電極が前記第1のMOSトランジスタの他方電極側で接続される第2のMOSトランジスタをさらに備え、 前記第2のMOSトランジスタの他方電極より得られる電位が前記比較電位となる、
請求項8記載の電位検出回路。 - 前記比較電流供給手段は、一方電極が前記第1のMOSトランジスタの他方電極側で接続される第2のMOSトランジスタをさらに含み、 前記第2のMOSトランジスタの制御電極より得られる電位が前記比較電位となる、
請求項8記載の電位検出回路。 - 比較電位が所定の検出レベルに達しているか否かを判定する電位検出回路であって、
基準電流を供給する基準電流供給手段と、
前記比較電位を受け、該比較電位を所定の電流変換率で電流に変換して得られた電流量の比較電流を供給する比較電流供給手段と、
前記基準電流供給手段と前記比較電流供給手段との間に、前記基準電流及び前記比較電流のうち、一方の電流が流入し、他方の電流が流出するように設けられた中間ノードと、
前記中間ノードに得られる電位に基づきレベル検出信号を出力するレベル検出信号出力手段とを備え、
前記比較電流供給手段は、
一方電極が前記中間ノードに接続され、制御電極に固定電位を受けるMOSトランジスタと、
一端が前記MOSトランジスタの他方電極に接続され、所定の制御信号を受け、前記所定の電流変換率は前記所定の制御信号に基づき変化する電流変換手段とを備える、
電位検出回路。 - 電圧制御信号を受け、該電圧制御信号に基づき電圧信号を発生する電圧信号発生手段と、
前記電圧信号の電位を比較電位とし、該比較電位が所定の検出レベルに達しているか否かを判定する第1及び第2の電位検出回路とを備え、前記第1及び第2の電位検出回路はそれぞれ、基準電流を供給する基準電流供給手段と、前記比較電位を受け、該比較電位を所定の電流変換率で電流に変換して得られた電流量の比較電流を供給する比較電流供給手段と、前記基準電流供給手段と前記比較電流供給手段との間に、前記基準電流及び前記比較電流のうち、一方の電流が流入し、他方の電流が流出するように設けられた中間ノードと、前記中間ノードに得ら れる電位に基づきレベル検出信号を出力するレベル検出信号出力手段とを備え、前記比較電流供給手段の前記所定の電流変換率は可変に設定可能であり、前記第2の電位検出回路の前記基準電流供給手段は、設定予定電位をさらに受け、該設定予定電位を前記所定の電流変換率で電流に変換して得られた電流量の前記基準電流を供給し、
指令信号を受け、該指令信号に基づき、前記第1の電位検出回路のレベル検出信号及び前記第2の電位検出回路のレベル検出信号のうち、一方のレベル検出信号を前記電圧制御信号として出力する電圧制御信号出力手段をさらに備える、
半導体集積回路。 - 請求項6記載の電位検出回路と、
前記レベル検出信号に基づき活性/非活性が制御され、活性状態時に第1の電流駆動能力で第1の電圧を発生する第1の電圧発生手段と、
前記第2のレベル検出信号に基づき活性/非活性が制御され、活性状態時に前記第1の駆動能力より大きい第2の電流駆動能力で第2の電圧を発生する第2の電圧発生手段と、
前記第1及び第2の電圧を受ける基板とを備え、
前記第1及び第2の電圧のうち少なくとも一つの電圧により前記基板の電位が設定され、前記基板の電位を前記電位検出回路の前記比較電位とする、
半導体集積回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30961095A JP3597281B2 (ja) | 1995-11-28 | 1995-11-28 | 電位検出回路及び半導体集積回路 |
US08/667,178 US5760614A (en) | 1995-11-28 | 1996-06-20 | Potential detecting circuit and semiconductor integrated circuit |
KR1019960038816A KR100212348B1 (ko) | 1995-11-28 | 1996-09-07 | 전위검출회로 및 반도체 집적회로 |
US09/055,314 US6091268A (en) | 1995-11-28 | 1998-04-06 | Potential detecting circuit and semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30961095A JP3597281B2 (ja) | 1995-11-28 | 1995-11-28 | 電位検出回路及び半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09145804A JPH09145804A (ja) | 1997-06-06 |
JP3597281B2 true JP3597281B2 (ja) | 2004-12-02 |
Family
ID=17995105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30961095A Expired - Fee Related JP3597281B2 (ja) | 1995-11-28 | 1995-11-28 | 電位検出回路及び半導体集積回路 |
Country Status (3)
Country | Link |
---|---|
US (2) | US5760614A (ja) |
JP (1) | JP3597281B2 (ja) |
KR (1) | KR100212348B1 (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3626521B2 (ja) * | 1994-02-28 | 2005-03-09 | 三菱電機株式会社 | 基準電位発生回路、電位検出回路および半導体集積回路装置 |
JP3676904B2 (ja) * | 1997-04-11 | 2005-07-27 | 株式会社ルネサステクノロジ | 半導体集積回路 |
JP3586073B2 (ja) * | 1997-07-29 | 2004-11-10 | 株式会社東芝 | 基準電圧発生回路 |
JP2947256B1 (ja) * | 1998-03-12 | 1999-09-13 | 日本電気株式会社 | 電圧判定回路及びこれを備える電池パック |
DE19812486A1 (de) * | 1998-03-21 | 1999-09-23 | Bosch Gmbh Robert | Auswerteschaltung für elektronische Signalgeber |
JP2000019200A (ja) * | 1998-07-01 | 2000-01-21 | Mitsubishi Electric Corp | 電位検出回路 |
JP3262103B2 (ja) | 1999-06-07 | 2002-03-04 | 日本電気株式会社 | 内部電源回路を有する半導体装置 |
WO2001053840A1 (en) | 2000-01-19 | 2001-07-26 | Koninklijke Philips Electronics N.V. | Circuit for voltage level detection |
JP3943790B2 (ja) * | 2000-02-24 | 2007-07-11 | 株式会社東芝 | 負電位検知回路及びこの負電位検知回路を備えた半導体記憶装置 |
JP4492003B2 (ja) * | 2001-08-02 | 2010-06-30 | 富士電機システムズ株式会社 | 電流検出回路 |
JP4303930B2 (ja) * | 2002-09-11 | 2009-07-29 | Okiセミコンダクタ株式会社 | 電圧発生装置 |
JP2005141811A (ja) * | 2003-11-05 | 2005-06-02 | Renesas Technology Corp | 不揮発性メモリ |
KR100613574B1 (ko) * | 2004-05-06 | 2006-08-16 | 매그나칩 반도체 유한회사 | 전류-전압 증폭기 |
KR100733407B1 (ko) * | 2005-06-30 | 2007-06-29 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 벌크 바이어스 전압 레벨 검출기 |
KR100862993B1 (ko) | 2006-10-12 | 2008-10-13 | 주식회사 하이닉스반도체 | 반도체 집적 회로의 전원 공급 장치 |
WO2008047416A1 (fr) * | 2006-10-18 | 2008-04-24 | Spansion Llc | Circuit de détection de tension |
US7724075B2 (en) * | 2006-12-06 | 2010-05-25 | Spansion Llc | Method to provide a higher reference voltage at a lower power supply in flash memory devices |
US7605644B2 (en) * | 2007-05-03 | 2009-10-20 | Arm Limited | Integrated circuit power-on control and programmable comparator |
JP2009257897A (ja) * | 2008-04-16 | 2009-11-05 | Mitsumi Electric Co Ltd | タイマーを内蔵した半導体集積回路 |
US9804617B2 (en) * | 2015-11-20 | 2017-10-31 | Texas Instruments Incorporated | Detecting an inductor coupled to a power control circuit |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6146613A (ja) * | 1984-08-10 | 1986-03-06 | Nec Corp | レベル検出回路 |
JPS6159688A (ja) * | 1984-08-31 | 1986-03-27 | Hitachi Ltd | 半導体集積回路装置 |
US4812681A (en) * | 1987-05-11 | 1989-03-14 | Hewlett-Packard Company | NMOS analog voltage comparator |
KR0133933B1 (ko) * | 1988-11-09 | 1998-04-25 | 고스기 노부미쓰 | 기판바이어스 발생회로 |
US5130577A (en) * | 1990-04-09 | 1992-07-14 | Unitrode Corporation | Computational circuit for transforming an analog input voltage into attenuated output current proportional to a selected transfer function |
JP2585450B2 (ja) * | 1990-04-18 | 1997-02-26 | 東芝マイクロエレクトロニクス株式会社 | 半導体回路装置 |
JP2870277B2 (ja) * | 1991-01-29 | 1999-03-17 | 日本電気株式会社 | ダイナミック型ランダムアクセスメモリ装置 |
JP2902804B2 (ja) * | 1991-04-08 | 1999-06-07 | 株式会社東芝 | 基板バイアス電圧発生回路 |
JPH0554650A (ja) * | 1991-08-26 | 1993-03-05 | Nec Corp | 半導体集積回路 |
US5278458A (en) * | 1991-12-13 | 1994-01-11 | Texas Instruments Incorporated | Threshold/voltage detection circuit |
-
1995
- 1995-11-28 JP JP30961095A patent/JP3597281B2/ja not_active Expired - Fee Related
-
1996
- 1996-06-20 US US08/667,178 patent/US5760614A/en not_active Expired - Lifetime
- 1996-09-07 KR KR1019960038816A patent/KR100212348B1/ko not_active IP Right Cessation
-
1998
- 1998-04-06 US US09/055,314 patent/US6091268A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6091268A (en) | 2000-07-18 |
JPH09145804A (ja) | 1997-06-06 |
KR100212348B1 (ko) | 1999-08-02 |
US5760614A (en) | 1998-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3597281B2 (ja) | 電位検出回路及び半導体集積回路 | |
US20220209768A1 (en) | Load driver | |
US7205682B2 (en) | Internal power supply circuit | |
JP3712083B2 (ja) | 内部電源電位供給回路及び半導体装置 | |
KR100623614B1 (ko) | 반도체 기억 소자에서의 내부전원 발생기 | |
US20060255787A1 (en) | Voltage controlled current source device | |
US8436661B2 (en) | Input buffer capable of expanding an input level range | |
KR100548558B1 (ko) | 반도체 장치용 내부전압 발생기 | |
KR20030002421A (ko) | 내부 전원전압 발생장치 | |
US7511553B2 (en) | Current controlled level shifter with signal feedback | |
US6411554B1 (en) | High voltage switch circuit having transistors and semiconductor memory device provided with the same | |
KR100818105B1 (ko) | 내부 전압 발생 회로 | |
JPWO2018055666A1 (ja) | インターフェース回路 | |
TWI675272B (zh) | 差動電壓產生器 | |
US8339871B2 (en) | Voltage sensing circuit capable of controlling a pump voltage stably generated in a low voltage environment | |
US20040251957A1 (en) | Internal voltage generator | |
US6028458A (en) | Differential amplifier with input signal determined standby state | |
JPH09282880A (ja) | 半導体集積回路 | |
JP3207745B2 (ja) | コンパレータ回路 | |
JP2019220759A (ja) | コンパレータ及び発振回路 | |
US6586986B2 (en) | Circuit for generating internal power voltage in a semiconductor device | |
US6650152B2 (en) | Intermediate voltage control circuit having reduced power consumption | |
JP4724486B2 (ja) | 駆動用電源回路 | |
KR100464435B1 (ko) | 저 전력의 하프 전압 발생 장치 | |
JPH03222195A (ja) | センス増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040302 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040407 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040907 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040908 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100917 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110917 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110917 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110917 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120917 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120917 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |