JP2897486B2 - 正特性サーミスタ素子 - Google Patents

正特性サーミスタ素子

Info

Publication number
JP2897486B2
JP2897486B2 JP26631391A JP26631391A JP2897486B2 JP 2897486 B2 JP2897486 B2 JP 2897486B2 JP 26631391 A JP26631391 A JP 26631391A JP 26631391 A JP26631391 A JP 26631391A JP 2897486 B2 JP2897486 B2 JP 2897486B2
Authority
JP
Japan
Prior art keywords
electrode
electrodes
ptc element
ptc
gap region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26631391A
Other languages
English (en)
Other versions
JPH05109503A (ja
Inventor
淳 小島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP26631391A priority Critical patent/JP2897486B2/ja
Publication of JPH05109503A publication Critical patent/JPH05109503A/ja
Application granted granted Critical
Publication of JP2897486B2 publication Critical patent/JP2897486B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/1406Terminals or electrodes formed on resistive elements having positive temperature coefficient

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Thermistors And Varistors (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、正特性サーミスタ素子
に関し、特に、正特性サーミスタ素体の両主面に形成さ
れた電極が改良された正特性サーミスタ素子に関する。
【0002】
【従来の技術】従来、チタン酸バリウム系半導体磁器の
両主面に電極を形成してなる正特性サーミスタ素子(以
下、PTC素子)が公知である。PTC素子では、PT
C素体が半導体磁器よりなるため、使用する電極材料と
しては、半導体磁器との間に障壁を形成しない導電性材
料を用いる必要がある。そこで、PTC素体の両主面の
全面にNiを無電解めっきし、Ni電極を形成した後、
該Ni電極上にAgペーストを焼き付けることによりA
g電極を形成した構造が提案されている。しかしなが
ら、高温で使用されるPTC素子では、両主面のAg電
極がサーマルマイグレーションを起こし、両主面のAg
電極間で短絡を引き起こすという問題があった。
【0003】上記電極間マイグレーションを防止するも
のとして、図4に示すPTC素子が提案されている。図
4(a),(b)に示すPTC素子1では、チタン酸バ
リウム系半導体磁器よりなるPTC素体2の両主面の全
面にNiを無電解めっきすることによりNi電極3a,
3bが形成されている。このNi電極3a,3b上に、
周囲にギャップ領域gを残してNi電極3a,3bより
も径の小さなAg電極4a,4bが形成されている。す
なわち、ギャップ領域gを設けることにより、両主面の
Ag電極4a,4b間のPTC素体2の側面を経由した
マイグレーションが生じ難くされている。
【0004】
【発明が解決しようとする課題】しかしながら、図5に
部分拡大断面図で示すように、ギャップ領域gでは、N
i電極3aのみが存在するが、Niは比抵抗が比較的高
いため、該ギャップ領域gに存在するNi電極部分が抵
抗膜として機能する。その結果、PTC素子1に電圧を
印加した場合、PTC素体2内に図6に示す電流分布
(なお、電流分布を示す図の縦軸Iは電流強度を示
す。)が生じていた。そのため、PTC素体2内が不均
一に発熱し、図6に示すように、PTC素体2内に温度
分布(温度分布を示す図の縦軸のTは温度を示す。)が
生じていた。よって、上記のような温度分布が生じてい
る状態において、PTC素子にパルス電圧が数回印加さ
れると、ギャップ領域gにストレスが溜まり、甚だしき
場合にはPTC素子が割れることがあった。
【0005】よって、本発明の目的は、マイグレーショ
ンによる両主面の電極間の短絡が生じ難く、かつパルス
電圧が印加された場合にもPTC素体の割れが生じ難い
PTC素子を提供することにある。
【0006】
【課題を解決するための手段】本発明は、上記課題を達
成するためになされたものであり、正特性サーミスタ素
体の両主面の全面にニッケルよりなる第1の電極を形成
し、周囲に所定幅のギャップ領域を残して上記第1の電
極上に銀を主体とする第2の電極を形成してなるPTC
素子において、少なくとも上記ギャップ領域を覆うよう
に、アルミニウム48〜96重量%及びケイ素4〜52
重量%を含有するAl−Si電極が第1の電極上に形成
されていることを特徴とするPTC素子である。上記A
l−Si電極の組成において、アルミニウム及びケイ素
含有量を上記の割合に限定したのは、Alが48重量%
未満及びSiが52重量%を超えると、耐湿特性が劣化
するからであり、Alが96重量%を超え、Siが4重
量%未満の場合にも、同じく耐湿特性が劣化するからで
ある。
【0007】アルミニウム及びケイ素を上記特定の割合
で含有する電極材料は、本願出願人が先に提出した特願
平2−340860号に開示されており、アルミニウム
粉末及びケイ素粉末に低融点ガラスフリット及び有機ビ
ヒクルを加えてペーストとし、該ペーストを塗布し、焼
き付けることにより電極として完成される。アルミニウ
ム粉末として、例えば、粒径が5〜30μm程度の粉末
が、また、ケイ素粉末として、例えば粒径が0.5〜1
0.0μm程度の粉末が用いられる。また、低融点ガラ
スフリット及び有機ビヒクルの混合割合は、特に限定は
されないが、一例を挙げると、上記アルミニウム粉末及
びケイ素粉末を合計で70重量%に対し、低融点ガラス
フリット10重量%及び有機ビヒクル20重量%の割合
で調合することができる。
【0008】
【作用】本発明では、ニッケルよりなる第1の電極上に
周囲にギャップ領域を残してAgを主体とする第2の電
極が形成されており、かつ該ギャップ領域を覆うように
上記特定の割合でアルミニウム及びケイ素を含有するA
l−Si電極が形成された構造を有するため、両主面の
電極間におけるマイグレーションが生じ難い。また、ギ
ャップ領域において、ニッケルよりなる第1の電極上に
上記Al−Si電極が重ねられているため、ギャップ領
域に存在する電極膜の抵抗が低められており、従って使
用状態においてPTC素体内に温度分布が生じ難い。よ
って、高温で使用した場合であっても、PTC素体の割
れが生じ難い。
【0009】
【実施例】以下、本発明の非限定的な実施例を説明する
ことにより、本発明を明らかにする。図1は、本発明の
一実施例にかかるPTC素子の断面図であり、図2は平
面図である。本実施例のPTC素子11は、円板状のP
TC素体12を用いて構成されている。PTC素体12
は、例えばチタン酸バリウム系材料のような半導体磁器
材料よりなる。PTC素体12の両主面の全面には、ニ
ッケルを無電解めっきすることにより、第1の電極13
a,13bが形成されている。そして、第1の電極13
a,13b上には、周囲に所定幅のギャップ領域gを残
してAgペーストを塗布・焼き付けることによりAgを
主体とする第2の電極14a,14bが形成されてい
る。ここまでは、図4に示した従来のPTC素子1と同
様である。
【0010】本実施例のPTC素子11の特徴は、上記
ギャップ領域g上において、Niよりなる第1の電極1
3a,13bを覆うように、Al−Si電極15a,1
5bが形成されていることにある。Al−Si電極は、
アルミニウム48〜96重量%及びケイ素4〜52重量
%をこの割合で含有するペーストを塗布し、焼き付ける
ことにより形成される。本実施例のPTC素子11で
は、Agよりなる第2の電極14a,14bの周囲にギ
ャップ領域gが形成されているため、並びにギャップ領
域g上に上記Al−Si電極が形成されているため、A
gを主体とする第2の電極14a,14b間のマイグレ
ーションが確実に防止される。
【0011】なお、図1及び図2から明らかなように、
本実施例では、Al−Si電極15a,15bの内側端
縁が第2の電極14a,14b上に至るように、Al−
Si電極15a,15bが形成されており、Agを主体
とする第2の電極14a,14bの外周縁が隠されてい
る。従って、第2の電極14a,14b間のマイグレー
ションの発生がより確実に防止されるが、Al−Si電
極15a,15bの内側端縁は、第2の電極14a,1
4bの外周端縁に当接されていてもよい。のみならず、
ギャップ領域gにおいては、Niよりなる第1の電極1
3a,13b上に上記Al−Si電極15a,15bが
存在するため、ギャップ領域gにおける電極抵抗が低め
られている。従って、使用状態では、図3に示すよう
に、電流分布がPTC素体12の全領域に渡り均一とな
り、またPTC素体12内における温度分布も図3に示
した従来例の場合に比べて偏っていないことがわかる。
よって、高温下で使用された場合にパルス電圧が印加さ
れたとしても、PTC素体12の割れが生じ難い。
【0012】次に、具体的な実験結果につき説明する。
実施例のPTC素子11として、チタン酸バリウム系半
導体磁器よりなり、直径14mm×厚み2.3mmのP
TC素体12を用意した。このPTC素体12の両主面
間の抵抗は15Ωであった。次に、上記PTC素体12
の両主面に、膜厚1.5μmの第1の電極13a,13
bを、Niを無電解めっきすることにより形成した。さ
らに、第1の電極13a,13b上に、Ag粉末を含有
する導電ペーストをスクリーン印刷し、周囲に幅1.5
mmのギャップ領域gを残して、膜厚4μmの第2の電
極14a,14bを形成した。さらに、上記ギャップ領
域g上のNiよりなる第1の電極13a,13b上に、
Al72重量%及びSi28重量%の割合でAl及びS
iを含有する金属粉末含有導電ペーストを塗布し、焼き
付けることにより、膜厚10μmのAl−Si電極15
a,15bを形成し、PTC素子11を得た。
【0013】比較のために、上記Al−Si電極が形成
されていないPTC素子(図4に示した従来例)を用意
した。上記実施例及び従来例のPTC素子に、200V
及び5秒のパルス電圧を100回印加したところ、従来
例のPTC素子では20個あたり15個の素子でPTC
素体に割れが生じた。これに対して、本実施例のPTC
素子では、外観上の異常は全く認められなかった。ま
た、本実施例のPTC素子において、上記パルス電圧を
印加した際のマイグレーションの発生の有無を目視によ
り調べたところ、電極間マイグレーションの発生は全く
認められなかった。なお、図示の実施例では、PTC素
子11は、円板状のPTC素体12を用いて構成されて
いたが、矩形板状等の他の形状のPTC素体を用いたP
TC素子にも本発明を適用することができる。
【0014】
【発明の効果】以上のように、本発明では、Niよりな
る第1の電極上に、周囲にギャップ領域を残してAgを
主体とする第2の電極が形成されており、かつギャップ
領域において第1の電極を覆うようにAl−Si電極が
形成されているため、両主面のAgを主体とする第2の
電極間のマイグレーションが生じ難い。よって、Ag電
極のマイグレーションに起因する短絡が生じ難い。のみ
ならず、ギャップ領域においては、Niよりなる第1の
電極を覆うようにAl−Si電極が形成されているた
め、ギャップ領域部分の電極抵抗が低められている。従
って、高温下で使用した場合であっても、PTC素体の
ほぼ全体に渡り温度が均一化されるため、パルス電圧が
印加されたとしてもPTC素体の割れが生じ難い。よっ
て、本発明により、電極間マイグレーションによる短絡
事故が生じ難く、PTC素体の割れの生じ難い、信頼性
に優れたPTC素子を提供することが可能となる。
【図面の簡単な説明】
【図1】本発明の一実施例のPTC素子を示す断面図。
【図2】実施例のPTC素子の平面図。
【図3】実施例のPTC素子における電流分布及び温度
分布を説明するための図。
【図4】(a)及び(b)は、従来のPTC素子を説明
するための斜視図及び側面図。
【図5】従来のPTC素子の問題点を説明するための部
分拡大断面図。
【図6】従来のPTC素子のPTC素体内の電流分布及
び温度分布を説明するための図。
【符号の説明】
11…PTC素子 12…PTC素体 13a,13b…第1の電極 14a,14b…第2の電極 15a,15b…Al−Si電極

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 正特性サーミスタ素体の両主面の全面に
    ニッケルよりなる第1の電極を形成し、周囲に所定幅の
    ギャップ領域を残して前記第1の電極上に銀を主体とす
    る第2の電極を形成してなる正特性サーミスタ素子にお
    いて、 少なくとも前記ギャップ領域を覆うように、アルミニウ
    ム48〜96重量%及びケイ素4〜52重量%を含有す
    るAl−Si電極が第1の電極上に形成されていること
    を特徴とする、正特性サーミスタ素子。
JP26631391A 1991-10-15 1991-10-15 正特性サーミスタ素子 Expired - Fee Related JP2897486B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26631391A JP2897486B2 (ja) 1991-10-15 1991-10-15 正特性サーミスタ素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26631391A JP2897486B2 (ja) 1991-10-15 1991-10-15 正特性サーミスタ素子

Publications (2)

Publication Number Publication Date
JPH05109503A JPH05109503A (ja) 1993-04-30
JP2897486B2 true JP2897486B2 (ja) 1999-05-31

Family

ID=17429194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26631391A Expired - Fee Related JP2897486B2 (ja) 1991-10-15 1991-10-15 正特性サーミスタ素子

Country Status (1)

Country Link
JP (1) JP2897486B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1143425A (zh) * 1994-03-04 1997-02-19 株式会社小松 正特性热敏电阻及采用它的热敏电阻装置
JP3058097B2 (ja) * 1996-10-09 2000-07-04 株式会社村田製作所 サーミスタチップ及びその製造方法

Also Published As

Publication number Publication date
JPH05109503A (ja) 1993-04-30

Similar Documents

Publication Publication Date Title
EP0235749B1 (en) Positive ceramic semiconductor device
CA1298085C (en) Electrically conductive glass sheet
US3836883A (en) Fuse and resistor device
EP1041586A2 (en) Chip thermistor
JP2897486B2 (ja) 正特性サーミスタ素子
JPH1041104A (ja) 正特性サーミスタ素体および正特性サーミスタ
JP2699716B2 (ja) 正特性サーミスタ素子
JP3286855B2 (ja) チップ型ptcサーミスタの製造方法
JP2575400Y2 (ja) サーミスタ
JP2967221B2 (ja) 正特性サーミスタ素子
JP3310010B2 (ja) 正特性サーミスタ装置
JP2639098B2 (ja) 限流素子
JP2559524Y2 (ja) 正特性サーミスタ装置
JP3166784B2 (ja) 正特性サーミスタ素子
JPH07105719A (ja) 導電性ペーストと抵抗体素子
JP3070350B2 (ja) 鉛系圧電素子用Al電極材料
JP3837838B2 (ja) 正特性サーミスタ
JP3837839B2 (ja) 正特性サーミスタ
EP0749132A1 (en) Positive temperature coefficient thermistor and thermistor device using it
JPH07297008A (ja) 正特性サーミスタおよびこれを用いたサーミスタ装置
JP3278070B2 (ja) 正特性サーミスタ装置
JPH04211101A (ja) 電圧非直線性抵抗素子
JPS6010701A (ja) 正特性サ−ミスタ
JP3169096B2 (ja) 正特性サーミスタ
JPS58201202A (ja) 半導体磁器用導電性ペースト

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20090312

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20090312

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20100312

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110312

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees